JP6249931B2 - Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method - Google Patents

Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method Download PDF

Info

Publication number
JP6249931B2
JP6249931B2 JP2014245702A JP2014245702A JP6249931B2 JP 6249931 B2 JP6249931 B2 JP 6249931B2 JP 2014245702 A JP2014245702 A JP 2014245702A JP 2014245702 A JP2014245702 A JP 2014245702A JP 6249931 B2 JP6249931 B2 JP 6249931B2
Authority
JP
Japan
Prior art keywords
heat transfer
transfer member
circuit board
insulating base
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014245702A
Other languages
Japanese (ja)
Other versions
JP2016111117A (en
Inventor
哲 笹木
哲 笹木
好広 幾島
好広 幾島
正寛 山上
正寛 山上
正人 笠島
正人 笠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Mobility Corp
Original Assignee
Omron Automotive Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Automotive Electronics Co Ltd filed Critical Omron Automotive Electronics Co Ltd
Priority to JP2014245702A priority Critical patent/JP6249931B2/en
Publication of JP2016111117A publication Critical patent/JP2016111117A/en
Application granted granted Critical
Publication of JP6249931B2 publication Critical patent/JP6249931B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、上面に電子部品を搭載し、該電子部品で発生した熱を放熱するための伝熱部材を備えた回路基板に関する。   The present invention relates to a circuit board having an electronic component mounted on an upper surface and a heat transfer member for radiating heat generated in the electronic component.

板状の絶縁基体の上面に電子部品が搭載され、かつ配線パターンが形成された回路基板において、搭載した電子部品で発生した熱を放熱する構造が種々提案されている。   Various structures have been proposed for dissipating heat generated by the mounted electronic components on a circuit board on which electronic components are mounted on the upper surface of a plate-like insulating substrate and a wiring pattern is formed.

たとえば、特許文献1の回路基板では、銅の中実体である熱伝素子が、絶縁基体を貫通するように埋設されている。熱伝素子の上面には、熱伝性かつ絶縁性の層がコーティングされ、該層上に発熱性半導体チップが実装される。絶縁基体の下面には、銅層が被着されていて、該銅層と熱伝素子は接触している。   For example, in the circuit board of Patent Document 1, a heat transfer element which is a solid body of copper is embedded so as to penetrate an insulating base. A heat conductive and insulating layer is coated on the upper surface of the heat transfer element, and a heat-generating semiconductor chip is mounted on the layer. A copper layer is deposited on the lower surface of the insulating substrate, and the copper layer and the heat transfer element are in contact with each other.

また、特許文献2の回路基板では、縦断面が凸状である金属放熱体が、絶縁基体を貫通するように1個以上埋設されている。金属放熱体の下面より面積が小さい上面に発熱素子が搭載され、絶縁基体の上面に発熱素子以外の電子部品が搭載されている。絶縁基体の下面と金属放熱体の下面には、熱伝導率の高い絶縁層が形成され、該絶縁層の下面には、銅箔による金属層が形成されている。   Further, in the circuit board of Patent Document 2, one or more metal heat dissipating bodies having a convex longitudinal section are embedded so as to penetrate the insulating base. A heating element is mounted on the upper surface having a smaller area than the lower surface of the metal radiator, and an electronic component other than the heating element is mounted on the upper surface of the insulating base. An insulating layer having a high thermal conductivity is formed on the lower surface of the insulating base and the lower surface of the metal radiator, and a metal layer made of copper foil is formed on the lower surface of the insulating layer.

また、特許文献3の回路基板では、炭素繊維強化プラスチックを材料とする平板状のCFRP板の上下両面に、絶縁層が形成され、各絶縁層の表面(CFRP板と反対側の面)に、回路層が形成されている。また、縦断面が凸状である金属製の柱状の中実材が、回路基板を貫通するように埋設されている。中実材の上面には、熱伝導材を介して電子部品が搭載される。中実材の下面にシャーシフレームを当接させて、該シャーシフレームをヒートシンクとして機能させる。   Further, in the circuit board of Patent Document 3, insulating layers are formed on both upper and lower surfaces of a flat CFRP plate made of carbon fiber reinforced plastic, and on the surface of each insulating layer (the surface opposite to the CFRP plate), A circuit layer is formed. Further, a solid metal columnar material having a convex longitudinal section is embedded so as to penetrate the circuit board. An electronic component is mounted on the upper surface of the solid material via a heat conductive material. A chassis frame is brought into contact with the lower surface of the solid material so that the chassis frame functions as a heat sink.

さらに、特許文献4の回路基板では、絶縁基体の上面に電子部品の搭載領域が設けられ、絶縁基体内に伝熱部材が埋設されている。伝熱部材は、平面視において搭載領域と重なる位置に設けられ、第1伝熱部、第2伝熱部、側面伝熱層、または下面伝熱層を含んでいる。第1伝熱部は、上面と、上面より面積の小さい下面とを有している。第2伝熱部は、第1伝熱部から絶縁基体の側面へ露出するように設けられている。側面伝熱層は、絶縁基体の側面に設けられ、第2伝熱部と接している。下面伝熱層は、絶縁基体の下面に設けられ、側面伝熱層と接している。   Furthermore, in the circuit board of Patent Document 4, an electronic component mounting area is provided on the upper surface of the insulating base, and a heat transfer member is embedded in the insulating base. The heat transfer member is provided at a position overlapping the mounting region in plan view, and includes a first heat transfer unit, a second heat transfer unit, a side heat transfer layer, or a lower surface heat transfer layer. The first heat transfer unit has an upper surface and a lower surface having a smaller area than the upper surface. The second heat transfer section is provided so as to be exposed from the first heat transfer section to the side surface of the insulating base. The side heat transfer layer is provided on the side surface of the insulating base and is in contact with the second heat transfer portion. The lower surface heat transfer layer is provided on the lower surface of the insulating base and is in contact with the side surface heat transfer layer.

特開2006−49887号公報JP 2006-49887 A 特開2008−251671号公報JP 2008-251671 A 特開2012−119607号公報JP 2012-119607 A 特開2014−157949号公報JP 2014-157949 A

従来のように、絶縁基体の内部や下面に伝熱部材を設けると、回路基板の上面に搭載された電子部品で発生した熱を、伝熱部材によって回路基板全体に拡散して、回路基板の下方へ放熱することができる。しかし、伝熱部材の設置数や形状に応じて、回路基板の製造工程が増え、回路基板の製造が難しくなる。   When a heat transfer member is provided inside or on the lower surface of the insulating base as in the past, the heat generated by the electronic components mounted on the upper surface of the circuit board is diffused throughout the circuit board by the heat transfer member, and the circuit board It is possible to dissipate heat downward. However, depending on the number and shape of the heat transfer members, the number of circuit board manufacturing steps increases, making it difficult to manufacture the circuit board.

本発明の課題は、回路基板の放熱性を向上させつつ、回路基板の製造を容易にすることである。   An object of the present invention is to facilitate the manufacture of a circuit board while improving the heat dissipation of the circuit board.

本発明による回路基板は、発熱する電子部品の搭載領域と配線パターンが板状の絶縁基体の上面に設けられ、縦断面形状が凸状で上部より下部の径が大きい第1伝熱部材が絶縁基体に埋設され、板状の第2伝熱部材が絶縁基体の下面に設けられている。第1伝熱部材は、搭載領域と上下に重なる位置に設けられ、第1伝熱部材の下面は、絶縁基体の下面から表出し、第1伝熱部材の下部の厚みと、第2伝熱部材の厚みとが同一になっている。第1伝熱部材の上面と搭載領域との間には、絶縁基体が介在しているとともに、絶縁基体の内部にある内層、該内層にある配線パターン、および第2導通部が設けられている。第2導通部は、第1伝熱部材の上面と搭載領域の間にある配線パターンと、搭載領域に設けられた配線パターンとを導通させる。 In the circuit board according to the present invention, the mounting area of the heat generating electronic component and the wiring pattern are provided on the upper surface of the plate-like insulating base, and the first heat transfer member having a vertical cross-sectional shape having a convex shape and a larger diameter from the upper part is insulated. A plate-like second heat transfer member is embedded in the base and provided on the lower surface of the insulating base. The first heat transfer member is provided at a position overlapping with the mounting region, and the lower surface of the first heat transfer member is exposed from the lower surface of the insulating base, the thickness of the lower portion of the first heat transfer member, and the second heat transfer The thickness of the member is the same. An insulating base is interposed between the upper surface of the first heat transfer member and the mounting area, and an inner layer inside the insulating base, a wiring pattern in the inner layer, and a second conduction portion are provided. . The second conduction portion conducts the wiring pattern between the upper surface of the first heat transfer member and the mounting area and the wiring pattern provided in the mounting area.

本発明によると、回路基板の上面にある搭載領域に搭載された電子部品で発生した熱が、直下にある第1伝熱部材に伝わり、さらに該熱が第1伝熱部材から絶縁基体や第2伝熱部材に伝わって、回路基板全体に拡散する。このとき、第1伝熱部材の上部の径より下部の径の方が大きく、第1伝熱部材の下部と第2伝熱部材の厚みが同一であるので、熱が第1伝熱部材の下部から絶縁基体や第2伝熱部材に効率良く伝わる。そして、絶縁基体から表出する第1伝熱部材の下面や第2伝熱部材の下面から、熱を外部へ放散することができ、回路基板の放熱性を向上させることが可能となる。また、第1伝熱部材の下部と第2伝熱部材の厚みが同一であるので、これらの隙間や上部に板状の絶縁基体を容易に接着して、第1伝熱部材と第2伝熱部材と絶縁基体を一体化することができる。また、第1伝熱部材の縦断面形状が凸状になっているので、第1伝熱部材と絶縁基体との接触面積が大きくなり、別途対策を講じなくても、第1伝熱部材と絶縁基体との接着強度を高めることができる。このため、回路基板の製造工程が増えるのを抑えて、回路基板の製造を容易にすることが可能となる。   According to the present invention, the heat generated in the electronic component mounted on the mounting region on the upper surface of the circuit board is transferred to the first heat transfer member located immediately below, and further, the heat is transferred from the first heat transfer member to the insulating substrate and the second heat transfer member. 2 It is transmitted to the heat transfer member and diffuses throughout the circuit board. At this time, the diameter of the lower part is larger than the diameter of the upper part of the first heat transfer member, and the thickness of the lower part of the first heat transfer member and the second heat transfer member are the same. It is efficiently transmitted from the lower part to the insulating base and the second heat transfer member. Then, heat can be dissipated to the outside from the lower surface of the first heat transfer member and the lower surface of the second heat transfer member exposed from the insulating base, and the heat dissipation of the circuit board can be improved. Further, since the thickness of the lower part of the first heat transfer member and the second heat transfer member are the same, a plate-like insulating base is easily adhered to the gap or upper part of the first heat transfer member and the second heat transfer member. The heat member and the insulating base can be integrated. Moreover, since the longitudinal cross-sectional shape of the 1st heat transfer member is convex shape, the contact area of a 1st heat transfer member and an insulation base | substrate becomes large, and even if it does not take another countermeasure, the 1st heat transfer member and The adhesive strength with the insulating substrate can be increased. For this reason, it is possible to facilitate the manufacture of the circuit board while suppressing an increase in the manufacturing process of the circuit board.

また、本発明では、上記回路基板において、絶縁基体の上面の配線パターンと絶縁基体を貫通しつつ、第2伝熱部材または第1伝熱部材の下部を貫通するように第1導通部を設け、該第1導通部が、絶縁基体の上面の配線パターンと第2伝熱部材または第1伝熱部材を導通させてもよい。 In the present invention, in the circuit board, the first conduction portion is provided so as to pass through the wiring pattern on the upper surface of the insulating base and the insulating base while passing through the second heat transfer member or the lower portion of the first heat transfer member. The first conduction part may conduct the wiring pattern on the upper surface of the insulating base and the second heat transfer member or the first heat transfer member.

また、本発明では、上記回路基板において、絶縁基体の上面にある表層と内部にある内層とに配線パターンが設けられ、第1導通部は、表層の配線パターンと内層の配線パターンと絶縁基体を貫通しつつ、第2伝熱部材または第1伝熱部材の下部を貫通し、表層の配線パターンと内層の配線パターンと第2伝熱部材または第1伝熱部材を導通させてもよい。   In the present invention, in the circuit board, a wiring pattern is provided on the surface layer on the upper surface of the insulating base and the inner layer on the inner side, and the first conductive portion includes the wiring pattern on the surface layer, the wiring pattern on the inner layer, and the insulating base. While passing through, the second heat transfer member or the lower portion of the first heat transfer member may be penetrated, and the surface layer wiring pattern, the inner layer wiring pattern, and the second heat transfer member or the first heat transfer member may be conducted.

また、本発明では、上記回路基板において、第1伝熱部材の下部と第2伝熱部材とは接続されていてもよい。   In the present invention, the lower part of the 1st heat transfer member and the 2nd heat transfer member may be connected in the above-mentioned circuit board.

また、本発明に係る回路基板の放熱構造においては、回路基板の下面に放熱器を取り付け、放熱器の上面と、第1伝熱部材の下面または第2伝熱部材の下面との間に、絶縁性を有するシート状の第3伝熱部材を設けている。   Further, in the heat dissipation structure of the circuit board according to the present invention, a radiator is attached to the lower surface of the circuit board, and between the upper surface of the radiator and the lower surface of the first heat transfer member or the lower surface of the second heat transfer member, A sheet-like third heat transfer member having insulating properties is provided.

また、本発明に係る回路基板の製造方法においては、第2伝熱部材に、第1伝熱部材の下部より径が大きな貫通孔が形成されており、その貫通孔内に第1伝熱部材の下部を嵌入し、第1伝熱部材の下部と第2伝熱部材との隙間、第2伝熱部材の上面、および第1伝熱部材の少なくとも周囲を、絶縁基体で埋める。その後、絶縁基体の上面に搭載領域と配線パターンとを形成する。   In the method for manufacturing a circuit board according to the present invention, the second heat transfer member is formed with a through hole having a diameter larger than the lower portion of the first heat transfer member, and the first heat transfer member is formed in the through hole. The lower part of the first heat transfer member is inserted, and the gap between the lower part of the first heat transfer member and the second heat transfer member, the upper surface of the second heat transfer member, and at least the periphery of the first heat transfer member are filled with an insulating base. Thereafter, a mounting region and a wiring pattern are formed on the upper surface of the insulating substrate.

上記回路基板の製造方法において、第2伝熱部材の貫通孔の内周面または第1伝熱部材の下部に、これらの間に掛かる桟部が複数形成されており、貫通孔内に第1伝熱部材の下部を嵌入して、各桟部を貫通孔の内周面または第1伝熱部材の下部に固定し、第1伝熱部材の下部と第2伝熱部材との隙間、第2伝熱部材の上面、および第1伝熱部材の少なくとも周囲を、絶縁基体で埋め、その後、所定の桟部を切断してもよい。   In the circuit board manufacturing method, a plurality of crosspieces are formed between the inner peripheral surface of the through hole of the second heat transfer member or the lower portion of the first heat transfer member, and the first hole is formed in the through hole. The lower part of the heat transfer member is inserted, each crosspiece is fixed to the inner peripheral surface of the through hole or the lower part of the first heat transfer member, the gap between the lower part of the first heat transfer member and the second heat transfer member, 2 The upper surface of the heat transfer member and at least the periphery of the first heat transfer member may be filled with an insulating base, and then a predetermined crosspiece may be cut.

本発明によれば、回路基板の放熱性を向上させつつ、回路基板の製造を容易にすることができる。   ADVANTAGE OF THE INVENTION According to this invention, manufacture of a circuit board can be made easy, improving the heat dissipation of a circuit board.

本発明の第1実施形態の回路基板の平面図である。It is a top view of the circuit board of a 1st embodiment of the present invention. 本発明の第1実施形態の回路基板の断面図である。It is sectional drawing of the circuit board of 1st Embodiment of this invention. 本発明の第1実施形態の回路基板の一製造工程を示した斜視図である。It is the perspective view which showed one manufacturing process of the circuit board of 1st Embodiment of this invention. 本発明の第1実施形態の回路基板の一製造工程を示した断面図である。It is sectional drawing which showed one manufacturing process of the circuit board of 1st Embodiment of this invention. 本発明の第2実施形態の回路基板の断面図である。It is sectional drawing of the circuit board of 2nd Embodiment of this invention. 本発明の第2実施形態の回路基板の一製造工程を示した斜視図である。It is the perspective view which showed one manufacturing process of the circuit board of 2nd Embodiment of this invention. 本発明の第2実施形態の回路基板の一製造工程を示した断面図である。It is sectional drawing which showed one manufacturing process of the circuit board of 2nd Embodiment of this invention. 本発明の第3実施形態の回路基板の平面図である。It is a top view of the circuit board of a 3rd embodiment of the present invention. 本発明の第3実施形態の回路基板の断面図である。It is sectional drawing of the circuit board of 3rd Embodiment of this invention. 本発明の第4実施形態の回路基板の断面図である。It is sectional drawing of the circuit board of 4th Embodiment of this invention.

以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分および対応する部分には同一符号を付している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each drawing, the same reference numerals are given to the same parts and corresponding parts.

まず、第1実施形態の回路基板1の構造を、図1および図2を参照しながら説明する。図1は、第1実施形態の回路基板1の平面図である。図2は、第1実施形態の回路基板1の断面図である。   First, the structure of the circuit board 1 of 1st Embodiment is demonstrated, referring FIG. 1 and FIG. FIG. 1 is a plan view of a circuit board 1 according to the first embodiment. FIG. 2 is a cross-sectional view of the circuit board 1 of the first embodiment.

図1および図2に示すように、回路基板1は、絶縁基体2、メタルインレイ3、メタルコア4、配線パターン5a〜5e、5g、5s、およびビア6a〜6cを含んでいる。   As shown in FIGS. 1 and 2, the circuit board 1 includes an insulating base 2, a metal inlay 3, a metal core 4, wiring patterns 5a to 5e, 5g, 5s, and vias 6a to 6c.

絶縁基体2は、ガラス繊維を含んだエポキシ樹脂などから成り、絶縁性を有し、板状に形成されている。複数枚の絶縁基体2を積層することにより、絶縁基体2の内部に2つの内層Lb、Lcを設け、絶縁基体2の表出する上面に表層Laを設けている。   The insulating base 2 is made of an epoxy resin containing glass fiber, has an insulating property, and is formed in a plate shape. By laminating a plurality of insulating bases 2, two inner layers Lb and Lc are provided inside the insulating base 2, and a surface layer La is provided on the upper surface of the insulating base 2.

表層Laには、電子部品の搭載領域Rと配線パターン5s、5g、5dが設けられている。配線パターン5s、5g、5dは、導電性と熱伝導性を有する銅箔から成る。搭載領域Rには、FET(電界効果コンデンサ)7が搭載される。FET7は、スイッチング動作する際に発熱する。FET7は、本発明の「電子部品」の一例である。   The surface layer La is provided with an electronic component mounting region R and wiring patterns 5s, 5g, and 5d. The wiring patterns 5s, 5g, and 5d are made of copper foil having electrical conductivity and thermal conductivity. In the mounting region R, an FET (field effect capacitor) 7 is mounted. The FET 7 generates heat during the switching operation. The FET 7 is an example of the “electronic component” in the present invention.

FET7のソース端子7sの先端部は、配線パターン5s上にはんだ8により接続される。FET7のゲート端子7gの先端部は、配線パターン5g上にはんだ8により接続される。   The tip of the source terminal 7s of the FET 7 is connected to the wiring pattern 5s by solder 8. The tip of the gate terminal 7g of the FET 7 is connected to the wiring pattern 5g by solder 8.

内層Lbには、配線パターン5a、5bが設けられている。内層Lcには、配線パターン5c、5eが設けられている。配線パターン5a、5b、5c、5eは、導電性と熱伝導性を有する銅箔から成る。   In the inner layer Lb, wiring patterns 5a and 5b are provided. The inner layer Lc is provided with wiring patterns 5c and 5e. The wiring patterns 5a, 5b, 5c, and 5e are made of copper foil having electrical conductivity and thermal conductivity.

表層Laの配線パターン5dと内層Lb、Lcの配線パターン5b、5eは、図2において上下(絶縁基体2の板厚方向)に重なる位置に設けられている。表層Laの配線パターン5sと内層Lb、Lcの配線パターン5a、5cも、図2において上下に重なる位置に設けられている。   The wiring pattern 5d of the surface layer La and the wiring patterns 5b and 5e of the inner layers Lb and Lc are provided at positions that overlap vertically (in the thickness direction of the insulating base 2) in FIG. The wiring pattern 5s of the surface layer La and the wiring patterns 5a and 5c of the inner layers Lb and Lc are also provided at positions that overlap vertically in FIG.

メタルインレイ3は、導電性と熱伝導性を有する銅などの金属の鍛造品から成る。他の例として、導電性と熱伝導性を有する銅などの金属を切削または鋳造することで、メタルインレイ3を形成してもよい。メタルインレイ3は、上方または下方から見ると矩形状で、かつ、図2に示すように縦断面形状が凸状に形成されている。メタルインレイ3の下部3bは、上部3aに対して側方へ鍔状に突出している。このため、メタルインレイ3の上部3aの径より、下部3bの径の方が大きくなっている。   The metal inlay 3 is made of a forged product of metal such as copper having electrical conductivity and thermal conductivity. As another example, the metal inlay 3 may be formed by cutting or casting a metal such as copper having electrical conductivity and thermal conductivity. The metal inlay 3 has a rectangular shape when viewed from above or below, and has a vertical cross-sectional shape that is convex as shown in FIG. The lower part 3b of the metal inlay 3 protrudes in a bowl shape laterally with respect to the upper part 3a. For this reason, the diameter of the lower part 3b is larger than the diameter of the upper part 3a of the metal inlay 3.

メタルインレイ3は、絶縁基体2を貫通するように、絶縁基体2に埋設されている。メタルインレイ3の上面は、絶縁基体2の上面から表出している。メタルインレイ3の下面は、絶縁基体2の下面から表出している。   The metal inlay 3 is embedded in the insulating base 2 so as to penetrate the insulating base 2. The upper surface of the metal inlay 3 is exposed from the upper surface of the insulating base 2. The lower surface of the metal inlay 3 is exposed from the lower surface of the insulating base 2.

また、メタルインレイ3は、搭載領域Rと上下に重なる位置に設けられている。搭載領域Rは、メタルインレイ3の上面から絶縁基体2の上面の一部や配線パターン5d、5g、5sの上面の一部に及ぶように、設けられている。FET7の本体部7aとドレイン端子7dは、メタルインレイ3の上面にはんだ8により接続される。   The metal inlay 3 is provided at a position overlapping the mounting region R in the vertical direction. The mounting region R is provided so as to extend from the upper surface of the metal inlay 3 to a part of the upper surface of the insulating base 2 and a part of the upper surface of the wiring patterns 5d, 5g, and 5s. The body 7 a and the drain terminal 7 d of the FET 7 are connected to the upper surface of the metal inlay 3 by solder 8.

メタルインレイ3の下部3bは、配線パターン5a〜5e、5g、5sの端部と上下に重なる位置に設けられている。メタルインレイ3は、本発明の「第1伝熱部材」の一例である。   The lower part 3b of the metal inlay 3 is provided at a position that overlaps the ends of the wiring patterns 5a to 5e, 5g, and 5s. The metal inlay 3 is an example of the “first heat transfer member” in the present invention.

メタルコア4は、導電性と熱伝導性を有する銅などの金属の板材から成る。メタルコア4は、絶縁基体2の板面と平行な方向に広がるように、絶縁基体2の下面に設けられている。   The metal core 4 is made of a metal plate material such as copper having electrical conductivity and thermal conductivity. The metal core 4 is provided on the lower surface of the insulating base 2 so as to spread in a direction parallel to the plate surface of the insulating base 2.

図2において、メタルコア4の右部4aと左部4bとは絶縁されている。メタルコア4の右部4aと配線パターン5s、5g、5a、5cは、上下に重なる位置に設けられている。メタルコア4の左部4bと配線パターン5d、5b、5eも、上下に重なる位置に設けられている。   In FIG. 2, the right part 4a and the left part 4b of the metal core 4 are insulated. The right portion 4a of the metal core 4 and the wiring patterns 5s, 5g, 5a, and 5c are provided at positions that overlap vertically. The left portion 4b of the metal core 4 and the wiring patterns 5d, 5b, and 5e are also provided at positions that overlap vertically.

メタルコア4の厚みとメタルインレイ3の下部3bの厚みとは、同一になっている。また、メタルコア4とメタルインレイ3の下部3bの厚みは、配線パターン5a〜5e、5g、5sの厚みより厚くなっている。メタルコア4は、本発明の「第2伝熱部材」の一例である。   The thickness of the metal core 4 and the thickness of the lower part 3b of the metal inlay 3 are the same. Moreover, the thickness of the metal core 4 and the lower part 3b of the metal inlay 3 is thicker than the thickness of the wiring patterns 5a-5e, 5g, and 5s. The metal core 4 is an example of the “second heat transfer member” in the present invention.

メタルコア4とメタルインレイ3の下部3bとの間には、絶縁基体2が介在している。メタルインレイ3の上部3aと内層Lb、Lcの配線パターン5a、5b、5c、5eとの間にも、絶縁基体2が介在している。メタルインレイ3の上部3aと表層Laの配線パターン5d、5g、5sとは、離間している。   An insulating base 2 is interposed between the metal core 4 and the lower part 3 b of the metal inlay 3. The insulating substrate 2 is also interposed between the upper part 3a of the metal inlay 3 and the wiring patterns 5a, 5b, 5c and 5e of the inner layers Lb and Lc. The upper part 3a of the metal inlay 3 and the wiring patterns 5d, 5g, 5s of the surface layer La are separated from each other.

ビア6aは、表層Laの配線パターン5s、内層Lb、Lcの配線パターン5a、5c、絶縁基体2、およびメタルコア4の右部4aを貫通するように、複数(2個)設けられている。ビア6aは、配線パターン5s、5a、5cとメタルコア4の右部4aを導通させる。メタルコア4の右部4aは、FET7のソース電流が流れる配線パターンとして機能する。   A plurality (two) of vias 6a are provided so as to penetrate the wiring pattern 5s of the surface layer La, the wiring patterns 5a and 5c of the inner layers Lb and Lc, the insulating base 2, and the right part 4a of the metal core 4. The via 6a makes the wiring patterns 5s, 5a, 5c and the right part 4a of the metal core 4 conductive. The right part 4a of the metal core 4 functions as a wiring pattern through which the source current of the FET 7 flows.

ビア6bは、表層Laの配線パターン5d、内層Lb、Lcの配線パターン5b、5e、絶縁基体2、およびメタルコア4の左部4bを貫通するように、複数(2個)設けられている。ビア6bは、配線パターン5d、5b、5eとメタルコア4の左部4bを導通させる。   A plurality (two) of vias 6 b are provided so as to penetrate the wiring pattern 5 d of the surface layer La, the wiring patterns 5 b and 5 e of the inner layers Lb and Lc, the insulating base 2, and the left portion 4 b of the metal core 4. The via 6b conducts the wiring patterns 5d, 5b, and 5e and the left part 4b of the metal core 4.

ビア6cは、表層Laの配線パターン5d、内層Lb、Lcの配線パターン5b、5e、絶縁基体2、およびメタルインレイ3の下部3bを貫通するように、複数(2個)設けられている。ビア6cは、配線パターン5d、5b、5eとメタルインレイ3を導通させる。   A plurality (two) of vias 6c are provided so as to penetrate the wiring pattern 5d of the surface layer La, the wiring patterns 5b and 5e of the inner layers Lb and Lc, the insulating base 2, and the lower portion 3b of the metal inlay 3. The via 6c makes the wiring patterns 5d, 5b, 5e and the metal inlay 3 conductive.

メタルインレイ3とメタルコア4の左部4bは、配線パターン5d、5b、5eとビア6b、6cを介して導通している。メタルインレイ3とメタルコア4の左部4bは、FET7のドレイン電流が流れる配線パターンとして機能する。ビア6a、6b、6cは、本発明の「第1導通部」の一例である。   The metal inlay 3 and the left part 4b of the metal core 4 are electrically connected via the wiring patterns 5d, 5b, and 5e and the vias 6b and 6c. The metal inlay 3 and the left part 4b of the metal core 4 function as a wiring pattern through which the drain current of the FET 7 flows. The vias 6a, 6b, and 6c are examples of the “first conductive portion” in the present invention.

回路基板1の下面には、ヒートシンク9がねじ11により取り付けられている。ヒートシンク9は、回路基板1で生じた熱を外部に放出して、回路基板1を冷却する。ヒートシンク9は、本発明の「放熱器」の一例である。   A heat sink 9 is attached to the lower surface of the circuit board 1 with screws 11. The heat sink 9 cools the circuit board 1 by releasing heat generated in the circuit board 1 to the outside. The heat sink 9 is an example of the “heat radiator” in the present invention.

ヒートシンク9の上面とメタルインレイ3の下面との間には、絶縁性と熱伝導性を有する絶縁放熱シート10が設けられている。絶縁放熱シート10は、ヒートシンク9の上面とメタルコア4の下面との間にも延設されている。絶縁放熱シート10は、本発明の「第3伝熱部材」の一例である。   Between the upper surface of the heat sink 9 and the lower surface of the metal inlay 3, an insulating heat radiating sheet 10 having insulating properties and thermal conductivity is provided. The insulating heat dissipation sheet 10 is also extended between the upper surface of the heat sink 9 and the lower surface of the metal core 4. The insulating heat radiation sheet 10 is an example of the “third heat transfer member” in the present invention.

次に、第1実施形態の回路基板1の製造方法を、図3および図4を参照しながら説明する。図3は、第1実施形態の回路基板1の一製造工程を示した斜視図である。図4は、第1実施形態の回路基板1の一製造工程を示した断面図である。   Next, a method for manufacturing the circuit board 1 according to the first embodiment will be described with reference to FIGS. FIG. 3 is a perspective view showing one manufacturing process of the circuit board 1 of the first embodiment. FIG. 4 is a cross-sectional view showing one manufacturing process of the circuit board 1 of the first embodiment.

図3(a)に示すように、メタルインレイ3は、平面視が矩形状になるように形成され、かつ上部3aの径より下部3bの径が大きくなるように形成されている。また、メタルコア4は、メタルインレイ3の下部3bの厚みと同一の厚みになるように形成されている。さらに、メタルコア4には、メタルインレイ3の下部3bの外径よりも大きな内径を有する、矩形状の貫通孔4hが形成されている。   As shown in FIG. 3A, the metal inlay 3 is formed so as to have a rectangular shape in plan view, and is formed so that the diameter of the lower part 3b is larger than the diameter of the upper part 3a. Further, the metal core 4 is formed to have the same thickness as the thickness of the lower portion 3 b of the metal inlay 3. Further, the metal core 4 is formed with a rectangular through hole 4 h having an inner diameter larger than the outer diameter of the lower portion 3 b of the metal inlay 3.

最初に、図4(a)に示すように、水平な基準面Aにメタルコア4の下面を設置して、メタルコア4の貫通孔4h内にメタルインレイ3の下部3bを嵌入する(図3(b)も参照)。このとき、メタルコア4の下面とメタルインレイ3の下面とが面一になる。次に、図4(b)に示すように、メタルインレイ3の下部3bとメタルコア4との隙間を絶縁基体2で埋めて、メタルコア4の上面とメタルインレイ3の下部3bの上面に、絶縁基体2を接着する。   First, as shown in FIG. 4A, the lower surface of the metal core 4 is installed on the horizontal reference plane A, and the lower portion 3b of the metal inlay 3 is inserted into the through hole 4h of the metal core 4 (FIG. 3B). See also)). At this time, the lower surface of the metal core 4 and the lower surface of the metal inlay 3 are flush with each other. Next, as shown in FIG. 4B, the gap between the lower part 3 b of the metal inlay 3 and the metal core 4 is filled with the insulating base 2, and the insulating base is formed on the upper surface of the metal core 4 and the upper face of the lower part 3 b of the metal inlay 3. 2 is bonded.

次に、絶縁基体2の上面に配線パターンなどの回路を印刷により形成した後、その上にさらに絶縁基体2を接着する工程を繰り返すことにより、内層Lc、Lbを構成する(図4(c))。このとき、メタルインレイ3の上面は、絶縁基体2の上面から表出させる。さらに、絶縁基体2の上面に配線パターンなどの回路を印刷により形成し、かつメタルインレイ3の上面周辺に電子部品の搭載領域Rを形成して、表層Laを構成する(図4(c))。   Next, after a circuit such as a wiring pattern is formed on the upper surface of the insulating substrate 2 by printing, the inner layers Lc and Lb are formed by repeating the process of further bonding the insulating substrate 2 thereon (FIG. 4C). ). At this time, the upper surface of the metal inlay 3 is exposed from the upper surface of the insulating base 2. Further, a circuit such as a wiring pattern is formed on the upper surface of the insulating substrate 2 by printing, and an electronic component mounting region R is formed around the upper surface of the metal inlay 3 to constitute the surface layer La (FIG. 4C). .

次に、所定の配線パターン5a〜5e、5g、5sとメタルコア4またはメタルインレイ3を貫通するように、ビア6a〜6cを形成する。そして、メタルコア4(図3(b)参照)を切断して、右部4aと左部4bを絶縁する(図4(d))。メタルコア4には、予め切り込みや切欠きやミシン目状の孔などを右部4aと左部4bの間に形成しておいて、右部4aと左部4bを切断し易くしてもよい。   Next, vias 6 a to 6 c are formed so as to penetrate predetermined wiring patterns 5 a to 5 e, 5 g and 5 s and the metal core 4 or the metal inlay 3. And the metal core 4 (refer FIG.3 (b)) is cut | disconnected and the right part 4a and the left part 4b are insulated (FIG.4 (d)). The metal core 4 may be formed with a notch, a notch, a perforated hole, or the like between the right part 4a and the left part 4b in advance so that the right part 4a and the left part 4b can be easily cut.

上記工程により、メタルインレイ3の下部3bとメタルコア4との隙間、メタルコア4の上面、およびメタルインレイ3の周囲が、絶縁基体2で埋められる。そして、メタルインレイ3とメタルコア4と絶縁基体2が一体化され、回路基板1が構成される。   Through the above process, the gap between the lower part 3 b of the metal inlay 3 and the metal core 4, the upper surface of the metal core 4, and the periphery of the metal inlay 3 are filled with the insulating base 2. Then, the metal inlay 3, the metal core 4, and the insulating base 2 are integrated to form the circuit board 1.

その後、図1および図2に示すように、回路基板1の上面にある搭載領域RにFET7が搭載され、回路基板1の下面に絶縁放熱シート10を介して、ヒートシンク9が取り付けられる。   Thereafter, as shown in FIGS. 1 and 2, the FET 7 is mounted on the mounting region R on the upper surface of the circuit board 1, and the heat sink 9 is attached to the lower surface of the circuit board 1 via the insulating heat dissipation sheet 10.

上記第1実施形態によると、回路基板1の上面にある搭載領域Rに搭載されたFET7の動作時に、FET7で発生した熱を、FET7の本体部7aやドレイン端子7dからメタルインレイ3に伝えることができる。特に、メタルインレイ3の上面にFET7が搭載されているので、FET7で発生した熱を、メタルインレイ3に効率良く伝えることができる。そして、メタルインレイ3の大径の下部3bから絶縁放熱シート10を介してヒートシンク9に熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。   According to the first embodiment, when the FET 7 mounted on the mounting region R on the upper surface of the circuit board 1 is operated, the heat generated in the FET 7 is transmitted from the body 7a and the drain terminal 7d of the FET 7 to the metal inlay 3. Can do. In particular, since the FET 7 is mounted on the upper surface of the metal inlay 3, the heat generated in the FET 7 can be efficiently transmitted to the metal inlay 3. Then, heat can be efficiently transmitted from the large-diameter lower portion 3b of the metal inlay 3 to the heat sink 9 via the insulating heat radiating sheet 10, and heat can be dissipated from the heat sink 9 to the outside.

また、メタルインレイ3から絶縁基体2を介して内層Lb、Lcの配線パターン5a〜5c、5eやメタルコア4にも熱を伝えて、回路基板1全体に熱を拡散させることができる。そして、面積の広いメタルコア4から絶縁放熱シート10を介してヒートシンク9に熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。   In addition, heat can be transmitted from the metal inlay 3 to the wiring patterns 5a to 5c, 5e of the inner layers Lb and Lc and the metal core 4 through the insulating base 2 and diffused throughout the circuit board 1. Then, heat can be efficiently transferred from the metal core 4 having a large area to the heat sink 9 via the insulating heat-radiating sheet 10, and heat can be dissipated from the heat sink 9 to the outside.

また、FET7から端子7s、7dなどを介して、表層Laの配線パターン5s、5dに伝わった熱を、ビア6a〜6cにより内層Lb、Lcの配線パターン5a〜5c、5eやメタルコア4に伝えて、メタルインレイ3や回路基板1全体に熱を拡散させることができる。そして、メタルインレイ3やメタルコア4から絶縁放熱シート10を介してヒートシンク9に、熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。また、配線パターン5s、5g、5dの熱は、配線パターン5s、5g、5dの表面から外部へ放散することもできる。   Further, the heat transferred from the FET 7 to the wiring patterns 5s and 5d of the surface layer La through the terminals 7s and 7d is transferred to the wiring patterns 5a to 5c and 5e of the inner layers Lb and Lc and the metal core 4 through the vias 6a to 6c. The heat can be diffused throughout the metal inlay 3 and the circuit board 1. Then, heat can be efficiently transmitted from the metal inlay 3 or the metal core 4 to the heat sink 9 via the insulating heat dissipation sheet 10, and heat can be dissipated from the heat sink 9 to the outside. Further, the heat of the wiring patterns 5s, 5g, and 5d can be dissipated from the surface of the wiring patterns 5s, 5g, and 5d to the outside.

また、メタルインレイ3の下部3bの厚みとメタルコア4の厚みが同一であるので、これらの隙間や上部に板状の絶縁基体2を容易に接着して、メタルインレイ3とメタルコア4と絶縁基体2を一体化することができる。また、メタルインレイ3の縦断面形状が凸状になっているので、メタルインレイ3と絶縁基体2との接触面積が大きくなり、別途対策を講じなくても、メタルインレイ3と絶縁基体2との接着強度を高めることができる。そして、回路基板1の製造工程が増えるのを抑えることができる。   In addition, since the thickness of the lower part 3b of the metal inlay 3 and the thickness of the metal core 4 are the same, the plate-like insulating base 2 is easily bonded to the gap or the upper part, so that the metal inlay 3, the metal core 4 and the insulating base 2 Can be integrated. Further, since the vertical cross-sectional shape of the metal inlay 3 is convex, the contact area between the metal inlay 3 and the insulating base 2 is increased, and the metal inlay 3 and the insulating base 2 can be connected without taking additional measures. Adhesive strength can be increased. And it can suppress that the manufacturing process of the circuit board 1 increases.

以上により、回路基板1の放熱性を向上させることと、回路基板1の製造を容易にすることが可能となる。   As described above, it is possible to improve the heat dissipation of the circuit board 1 and to easily manufacture the circuit board 1.

また、上記第1実施形態では、メタルコア4の右部4aと左部4bとメタルインレイ3を配線パターンとして兼用している。このため、表層Laの配線パターン5d、5g、5s、内層Lb、Lcの配線パターン5a〜5c、5e、メタルコア4の右部4a、左部4b、およびメタルインレイ3を使って、FET7を含んだ電気回路を形成することができる。このため、回路基板1において、回路設計の自由度を向上させることが可能となる。   Moreover, in the said 1st Embodiment, the right part 4a and the left part 4b of the metal core 4 and the metal inlay 3 are combined as a wiring pattern. Therefore, the FET 7 is included by using the wiring patterns 5d, 5g, 5s of the surface layer La, the wiring patterns 5a-5c, 5e of the inner layers Lb, Lc, the right part 4a, the left part 4b of the metal core 4, and the metal inlay 3. An electrical circuit can be formed. For this reason, in the circuit board 1, it becomes possible to improve the freedom degree of circuit design.

次に、第2実施形態の回路基板1の構造と製造方法を、図5〜図7を参照しながら説明する。図5は、第2実施形態の回路基板1の断面図である。図6は、第2実施形態の回路基板1の一製造工程を示した斜視図である。図7は、第2実施形態の回路基板1の一製造工程を示した断面図である。   Next, the structure and manufacturing method of the circuit board 1 according to the second embodiment will be described with reference to FIGS. FIG. 5 is a cross-sectional view of the circuit board 1 according to the second embodiment. FIG. 6 is a perspective view showing one manufacturing process of the circuit board 1 of the second embodiment. FIG. 7 is a cross-sectional view showing one manufacturing process of the circuit board 1 of the second embodiment.

第2実施形態では、図6(a)に示すように、メタルコア4の貫通孔4hの内周面に、所定の間隔で複数の桟部4tを形成している。図6(b)に示すように、メタルコア4の貫通孔4h内にメタルインレイ3の下部3bを嵌入した状態で、各桟部4tは、貫通孔4hの内周面からメタルインレイ3の下部3bの外周面に掛かる長さに突出している。   In the second embodiment, as shown in FIG. 6A, a plurality of crosspieces 4t are formed at predetermined intervals on the inner peripheral surface of the through hole 4h of the metal core 4. As shown in FIG. 6B, in a state where the lower part 3b of the metal inlay 3 is fitted in the through hole 4h of the metal core 4, each crosspiece 4t is connected to the lower part 3b of the metal inlay 3 from the inner peripheral surface of the through hole 4h. It protrudes to the length which hangs on the outer peripheral surface.

回路基板1の製造時において、最初に、図7(a)に示すように、水平な基準面Aに設置したメタルコア4の貫通孔4h内に、メタルインレイ3の下部3bを嵌入する(図6(b))。そして、メタルコア4の各桟部4tとメタルインレイ3の下部3bの外周面とを溶接により固定する。これにより、メタルコア4の貫通孔4hからメタルインレイ3が脱落しなくなる。   At the time of manufacturing the circuit board 1, first, as shown in FIG. 7A, the lower portion 3b of the metal inlay 3 is fitted into the through hole 4h of the metal core 4 installed on the horizontal reference plane A (FIG. 6). (B)). And each crosspiece 4t of the metal core 4 and the outer peripheral surface of the lower part 3b of the metal inlay 3 are fixed by welding. Thereby, the metal inlay 3 does not fall off from the through hole 4h of the metal core 4.

それから、前述したように、メタルインレイ3の下部3bとメタルコア4との隙間、メタルコア4の上面、およびメタルインレイ3の周囲を、絶縁基体2で埋める。また、絶縁基体2の内部と上面に、配線パターンなどの回路を印刷により形成して、内層Lc、Lbと表層Laを構成する。また、絶縁基体2の上面に、搭載領域Rを設ける(図7(b))。そして、所定の配線パターン5a〜5e、5g、5sとメタルコア4またはメタルインレイ3を貫通するように、ビア6a〜6cを形成する。さらに、メタルコア4を切断して、右部4aと左部4bを絶縁する(図7(c))。   Then, as described above, the gap between the lower portion 3 b of the metal inlay 3 and the metal core 4, the upper surface of the metal core 4, and the periphery of the metal inlay 3 are filled with the insulating base 2. Further, a circuit such as a wiring pattern is formed on the inside and the top surface of the insulating base 2 by printing to constitute the inner layers Lc and Lb and the surface layer La. Further, a mounting region R is provided on the upper surface of the insulating base 2 (FIG. 7B). Then, vias 6 a to 6 c are formed so as to penetrate predetermined wiring patterns 5 a to 5 e, 5 g and 5 s and the metal core 4 or the metal inlay 3. Further, the metal core 4 is cut to insulate the right part 4a and the left part 4b (FIG. 7C).

また、メタルコア4の所定の桟部4tを切断する。本例では、図7(d)に示すように、メタルコア4の右部4a側に設けられた桟部4tを切断して、メタルコア4の右部4aとメタルインレイ3とを絶縁する。切断部分は、絶縁基体2で埋める。メタルコア4の左部4b側に設けられた桟部4tは切断せず、メタルコア4の左部4bとメタルインレイ3の下部3bとを接続したままにする。以上により、その後搭載領域Rに搭載するFET7を含んだ電気回路が形成される(図5)。   Further, a predetermined crosspiece 4t of the metal core 4 is cut. In this example, as shown in FIG. 7D, the crosspiece 4 t provided on the right part 4 a side of the metal core 4 is cut to insulate the right part 4 a of the metal core 4 and the metal inlay 3. The cut portion is filled with the insulating substrate 2. The crosspiece 4t provided on the left part 4b side of the metal core 4 is not cut, and the left part 4b of the metal core 4 and the lower part 3b of the metal inlay 3 are kept connected. Thus, an electric circuit including the FET 7 to be mounted in the mounting region R is formed (FIG. 5).

上記第2実施形態によると、回路基板1の一製造工程でメタルインレイ3の下部3bとメタルコア4とを桟部4tを介して接続するので、その後の製造工程でメタルインレイ3がメタルコア4の貫通孔4hや絶縁基体2から脱落するのを防止することができる。このため、絶縁基体2の接着やビア6cの形成などの工程が行い易くなり、回路基板1の製造を一層容易にすることが可能となる。   According to the second embodiment, since the lower part 3b of the metal inlay 3 and the metal core 4 are connected via the crosspiece 4t in one manufacturing process of the circuit board 1, the metal inlay 3 penetrates the metal core 4 in the subsequent manufacturing process. It is possible to prevent the holes 4h and the insulating substrate 2 from falling off. For this reason, it becomes easy to perform processes such as adhesion of the insulating base 2 and formation of the vias 6c, and the circuit board 1 can be manufactured more easily.

また、回路基板1の製造後に、メタルインレイ3の下部3bとメタルコア4の左部4bとを接続したままにしているので、搭載領域Rに搭載したFET7で発生した熱を、メタルインレイ3に伝えた後、メタルインレイ3の下部3bからメタルコア4の左部4bに伝え易くすることができる。そして、メタルインレイ3の下部3bやメタルコア4の左部4bから絶縁放熱シート10を介してヒートシンク9に熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。よって、回路基板1の放熱性を一層向上させることが可能となる。   Further, since the lower part 3b of the metal inlay 3 and the left part 4b of the metal core 4 are kept connected after the circuit board 1 is manufactured, the heat generated in the FET 7 mounted in the mounting region R is transmitted to the metal inlay 3. After that, it can be easily transmitted from the lower part 3 b of the metal inlay 3 to the left part 4 b of the metal core 4. And heat can be efficiently transmitted from the lower part 3b of the metal inlay 3 or the left part 4b of the metal core 4 to the heat sink 9 via the insulating heat radiating sheet 10, and heat can be dissipated from the heat sink 9 to the outside. Therefore, the heat dissipation of the circuit board 1 can be further improved.

次に、第3実施形態の回路基板1’の構造を、図8および図9を参照しながら説明する。図8は、第3実施形態の回路基板1’の平面図である。図9は、第3実施形態の回路基板1’の断面図である。   Next, the structure of the circuit board 1 ′ of the third embodiment will be described with reference to FIGS. 8 and 9. FIG. 8 is a plan view of the circuit board 1 ′ of the third embodiment. FIG. 9 is a cross-sectional view of the circuit board 1 ′ of the third embodiment.

第3実施形態では、図8に示すように、複数(2個)のFET7を一括して冷却するため、平面視の面積が広いメタルインレイ3’を用いている。また、FET7同士を絶縁するため、図9に示すように、メタルインレイ3’の上面を埋めるように、絶縁基体2を積層している。絶縁基体2の内部には、3つの内層Ld、Lb、Lcを設け、絶縁基体2の表出する上面には、表層Laを設けている。   In the third embodiment, as shown in FIG. 8, in order to cool a plurality (two) of FETs 7 at once, a metal inlay 3 'having a large area in plan view is used. Further, in order to insulate the FETs 7 from each other, as shown in FIG. 9, the insulating base 2 is laminated so as to fill the upper surface of the metal inlay 3 '. Three inner layers Ld, Lb, and Lc are provided inside the insulating base 2, and a surface layer La is provided on the upper surface of the insulating base 2.

表層Laには、図8に示すように、複数のFET7を搭載するための複数(2個)の搭載領域Rが設けられている。また、表層Laには、各FET7の端子7d、7g、7sを接続するための配線パターン5s、5g、5d’がそれぞれ複数(2つずつ)設けられている。そのうち、各配線パターン5d’には、各FET7の本体部7aとドレイン端子7dがはんだ8により接続される。各搭載領域Rは、絶縁基体2の上面や配線パターン5d’、5g、5sの上面の一部に及ぶように、設けられている。   As shown in FIG. 8, the surface layer La is provided with a plurality (two) of mounting regions R for mounting a plurality of FETs 7. In addition, the surface layer La is provided with a plurality (two each) of wiring patterns 5s, 5g, and 5d 'for connecting the terminals 7d, 7g, and 7s of each FET 7. Among them, the body 7 a and the drain terminal 7 d of each FET 7 are connected to each wiring pattern 5 d ′ by solder 8. Each mounting region R is provided so as to cover a part of the upper surface of the insulating base 2 and the upper surfaces of the wiring patterns 5d ', 5g, and 5s.

メタルインレイ3’は、各搭載領域Rと上下に重なる位置に設けられている。図9に示すように、メタルインレイ3’の側方に位置する内層Lb、Lcには、配線パターン5a、5b、5c、5eが設けられている。これら配線パターン5a、5b、5c、5eは、FET7毎に設けられていて、それぞれ独立している。   The metal inlay 3 ′ is provided at a position that overlaps each mounting region R in the vertical direction. As shown in FIG. 9, wiring patterns 5a, 5b, 5c, and 5e are provided in the inner layers Lb and Lc located on the side of the metal inlay 3 '. These wiring patterns 5a, 5b, 5c, and 5e are provided for each FET 7 and are independent of each other.

メタルインレイ3’の上面と各搭載領域Rとの間には、絶縁基体2と内層Ldが介在している。内層Ldには、銅箔から成る配線パターン5h、5i、5j、5kが設けられている。これら配線パターン5h、5i、5j、5kは、FET7毎に設けられていて、それぞれ独立している。そのうち、配線パターン5i、5jは、メタルインレイ3’の上面と搭載領域Rとの間に設けられている。   Between the upper surface of the metal inlay 3 ′ and each mounting region R, the insulating base 2 and the inner layer Ld are interposed. The inner layer Ld is provided with wiring patterns 5h, 5i, 5j, and 5k made of copper foil. These wiring patterns 5h, 5i, 5j, and 5k are provided for each FET 7 and are independent of each other. Among them, the wiring patterns 5 i and 5 j are provided between the upper surface of the metal inlay 3 ′ and the mounting region R.

FET7の下方において、表層Laの搭載領域Rにある配線パターン5d’と内層Ldの配線パターン5jとは、複数のビア6dにより導通している。また、表層Laの搭載領域Rにある配線パターン5sと内層Ldの配線パターン5iとは、ビア6eにより導通している。ビア6d、6eは、表層Laと内層Ldを貫通するように、メタルインレイ3’の上面と搭載領域Rとの間に設けられている。また、ビア6d、6eは、FET7毎に設けられている。ビア6d、6eは、本発明の「第2導通部」の一例である。   Below the FET 7, the wiring pattern 5d 'in the mounting region R of the surface layer La and the wiring pattern 5j of the inner layer Ld are electrically connected by a plurality of vias 6d. Further, the wiring pattern 5s in the mounting region R of the surface layer La and the wiring pattern 5i of the inner layer Ld are electrically connected by the via 6e. The vias 6d and 6e are provided between the upper surface of the metal inlay 3 'and the mounting region R so as to penetrate the surface layer La and the inner layer Ld. The vias 6d and 6e are provided for each FET 7. The vias 6d and 6e are examples of the “second conductive portion” in the present invention.

また、表層Laの配線パターン5d’と内層Ldの配線パターン5kとは、ビア6fにより導通している。ビア6fは、表層Laと内層Ldを貫通するように設けられている。   Further, the wiring pattern 5d 'on the surface layer La and the wiring pattern 5k on the inner layer Ld are electrically connected by the via 6f. The via 6f is provided so as to penetrate the surface layer La and the inner layer Ld.

メタルコア4の右部4aと左部4bは、FET7毎に設けられ、それぞれ絶縁されている。ビア6a’、6b、6cは、FET7毎に設けられている。   The right part 4a and the left part 4b of the metal core 4 are provided for each FET 7 and are insulated from each other. The vias 6a ', 6b, and 6c are provided for each FET 7.

ビア6a’は、表層Laの配線パターン5s、内層Ld、Lb、Lcの配線パターン5h、5a、5c、絶縁基体2、およびメタルコア4の右部4aを貫通するように、複数(2個)設けられている。ビア6a’は、配線パターン5s、5h、5a、5cとメタルコア4の右部4aを導通させる。ビア6a’、6b、6cは、本発明の「第1導通部」の一例である。   A plurality of (two) vias 6a ′ are provided so as to penetrate the wiring pattern 5s of the surface layer La, the wiring patterns 5h, 5a, and 5c of the inner layers Ld, Lb, and Lc, the insulating base 2, and the right portion 4a of the metal core 4. It has been. The via 6 a ′ conducts the wiring patterns 5 s, 5 h, 5 a, 5 c and the right part 4 a of the metal core 4. The vias 6a ', 6b, and 6c are examples of the "first conductive portion" in the present invention.

回路基板1’の下面には、ヒートシンク9がねじ11により取り付けられている。絶縁基体2の下面から表出したメタルインレイ3’の下面は、ヒートシンク9の上面と直に接している。絶縁基体2の下面から表出したメタルコア4の下面とヒートシンク9の上面との間には、絶縁放熱シート10が設けられている。   A heat sink 9 is attached to the lower surface of the circuit board 1 ′ with screws 11. The lower surface of the metal inlay 3 ′ exposed from the lower surface of the insulating base 2 is in direct contact with the upper surface of the heat sink 9. An insulating heat radiation sheet 10 is provided between the lower surface of the metal core 4 exposed from the lower surface of the insulating base 2 and the upper surface of the heat sink 9.

上記第3実施形態によると、1個のメタルインレイ3’の上方に、複数の搭載領域Rを設けて、各搭載領域RにFET7を搭載した場合に、FET7同士を絶縁しつつ、各FET7で発生した熱を、表層Laの配線パターン5d’、5sやビア6d、6eを介して、内層Ldの配線パターン5j、5iに伝えることができる。そして、配線パターン5j、5iから面積の大きいメタルインレイ3’に熱を伝えた後、メタルインレイ3’の下部3bからヒートシンク9に熱を伝えて、ヒートシンク9から外部へ熱を効率良く放散することができる。つまり、1個のメタルインレイ3’とヒートシンク9などにより、複数のFET7を一括して冷却することができる。   According to the third embodiment, when a plurality of mounting regions R are provided above one metal inlay 3 ′ and the FETs 7 are mounted in the mounting regions R, the FETs 7 are insulated from each other while the FETs 7 are insulated from each other. The generated heat can be transferred to the wiring patterns 5j and 5i of the inner layer Ld through the wiring patterns 5d ′ and 5s of the surface layer La and the vias 6d and 6e. Then, heat is transmitted from the wiring patterns 5j and 5i to the metal inlay 3 'having a large area, and then heat is transmitted from the lower part 3b of the metal inlay 3' to the heat sink 9, so that the heat is efficiently dissipated from the heat sink 9 to the outside. Can do. In other words, a plurality of FETs 7 can be cooled in a batch by a single metal inlay 3 ′ and a heat sink 9.

また、内層Ldの配線パターン5j、5iやメタルインレイ3’から絶縁基体2を介して、他の内層Lb、Lcの配線パターン5a〜5c、5eやメタルコア4にも熱を伝えて、回路基板1全体に熱を拡散させることができる。そして、面積の広いメタルコア4から絶縁放熱シート10を介してヒートシンク9に熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。   Also, heat is transmitted from the wiring patterns 5j, 5i of the inner layer Ld and the metal inlay 3 'to the wiring patterns 5a to 5c, 5e of the other inner layers Lb, Lc and the metal core 4 through the insulating base 2, and the circuit board 1 Heat can be diffused throughout. Then, heat can be efficiently transferred from the metal core 4 having a large area to the heat sink 9 via the insulating heat-radiating sheet 10, and heat can be dissipated from the heat sink 9 to the outside.

また、各FET7から端子7s、7dなどを介して、表層Laの配線パターン5s、5d’に伝わった熱を、ビア6a’、6b、6c、6fにより内層Ld、Lb、Lcの配線パターン5a〜5c、5e、5h、5kやメタルコア4に伝えることができる。また、配線パターン5a〜5c、5d’、5e、5g〜5k、5sやメタルコア4から絶縁基体2を介して、メタルインレイ3’や回路基板1全体に熱を拡散させることができる。そして、メタルインレイ3’やメタルコア4から絶縁放熱シート10を介してヒートシンク9に、熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。   Further, the heat transferred from each FET 7 to the wiring patterns 5s, 5d ′ of the surface layer La via the terminals 7s, 7d, etc., is transmitted through the vias 6a ′, 6b, 6c, 6f to the wiring patterns 5a˜5 of the inner layers Ld, Lb, Lc. 5c, 5e, 5h, 5k and the metal core 4. Further, heat can be diffused from the wiring patterns 5a to 5c, 5d ', 5e, 5g to 5k, 5s and the metal core 4 through the insulating base 2 to the metal inlay 3' and the entire circuit board 1. Then, heat can be efficiently transmitted from the metal inlay 3 ′ or the metal core 4 to the heat sink 9 via the insulating heat dissipation sheet 10, and heat can be dissipated from the heat sink 9 to the outside.

図10は、第4実施形態による回路基板1’の断面図である。   FIG. 10 is a cross-sectional view of a circuit board 1 ′ according to the fourth embodiment.

第4実施形態では、メタルコア4の左部4bとメタルインレイ3’の下部3bとを接続している。詳しくは、前述した第2実施形態のように、メタルコア4に桟部4tを設けて、桟部4tとメタルインレイ3’の下部3bとを溶接などで接続している。またその後、メタルコア4の右部4a側にある桟部4tを切断して、右部4aとメタルインレイ3’とを絶縁している。   In the fourth embodiment, the left part 4b of the metal core 4 and the lower part 3b of the metal inlay 3 'are connected. Specifically, as in the second embodiment described above, the crosspiece 4t is provided on the metal core 4, and the crosspiece 4t and the lower portion 3b of the metal inlay 3 'are connected by welding or the like. After that, the crosspiece 4t on the right part 4a side of the metal core 4 is cut to insulate the right part 4a from the metal inlay 3 '.

このようにすることで、FET7で発生した熱を、メタルインレイ3’に伝えた後、メタルインレイ3’の下部3bからメタルコア4の左部4bに伝え易くすることができる。そして、メタルインレイ3’の下部3bやメタルコア4の左部4bからヒートシンク9に熱を効率良く伝えて、ヒートシンク9から外部へ熱を放散することができる。   In this way, after the heat generated in the FET 7 is transmitted to the metal inlay 3 ′, it can be easily transmitted from the lower part 3 b of the metal inlay 3 ′ to the left part 4 b of the metal core 4. Then, heat can be efficiently transmitted from the lower part 3b of the metal inlay 3 'and the left part 4b of the metal core 4 to the heat sink 9, and heat can be dissipated from the heat sink 9 to the outside.

本発明では、以上述べた以外にも、種々の実施形態を採用することができる。たとえば、以上の実施形態では、回路基板1、1’の表層Laの配線パターン5d、5d’、5sとメタルインレイ3、3’またはメタルコア4を導通させる第1導通部として、ビア6a〜6c、6a’を設けた例を示したが、本発明はこれのみに限定するものではない。これ以外に、たとえば、銅製の端子やピンまたはスルーホールなどを第1導通部として設けて、表層の配線パターンとメタルインレイまたはメタルコアを接続してもよい。また、メタルインレイとメタルコアのうち、一方と表層の配線パターンとを第1導通部で導通させるようにしてもよい。   In the present invention, various embodiments other than those described above can be adopted. For example, in the above embodiment, the vias 6a to 6c are used as the first conduction parts that conduct the wiring patterns 5d, 5d ', 5s of the surface layer La of the circuit board 1, 1' and the metal inlays 3, 3 'or the metal core 4. Although an example in which 6a ′ is provided is shown, the present invention is not limited to this. In addition to this, for example, a copper terminal, a pin, a through hole, or the like may be provided as the first conductive portion, and the wiring pattern on the surface layer may be connected to the metal inlay or the metal core. Further, one of the metal inlay and the metal core and the wiring pattern on the surface layer may be electrically connected by the first conductive portion.

また、図9などに示した第3実施形態では、FET7の搭載領域Rにある表層Laの配線パターン5d’、5sと内層Ldの配線パターン5j、5iとを導通させる第2導通部として、ビア6d、6eを設けた例を示したが、本発明はこれのみに限定するものではない。これ以外に、たとえば、銅製の端子やピンまたはスルーホールなどを第2導通部として設けて、搭載領域にある表層の配線パターンと内層の配線パターンとを接続してもよい。   Further, in the third embodiment shown in FIG. 9 and the like, vias are used as the second conduction parts that conduct the wiring patterns 5d ′ and 5s of the surface layer La in the mounting region R of the FET 7 and the wiring patterns 5j and 5i of the inner layer Ld. Although the example provided with 6d and 6e was shown, this invention is not limited only to this. In addition to this, for example, a copper terminal, a pin, a through hole, or the like may be provided as the second conductive portion to connect the surface layer wiring pattern and the inner layer wiring pattern in the mounting region.

また、図5などに示した第2実施形態では、メタルインレイ3とメタルコア4とを固定するために、メタルコア4の貫通孔4hの内周面に桟部4tを形成した例を示したが、本発明はこれのみに限定するものではない。これ以外に、メタルインレイ3の下部3bに桟部(図示省略)を形成して、該桟部とメタルコア4の貫通孔4hの内周面とを接続して、メタルインレイ3とメタルコア4とを固定してもよい。   Moreover, in 2nd Embodiment shown in FIG. 5 etc., in order to fix the metal inlay 3 and the metal core 4, the example which formed the crosspiece 4t in the internal peripheral surface of the through-hole 4h of the metal core 4 was shown, The present invention is not limited to this. In addition to this, a crosspiece (not shown) is formed in the lower part 3b of the metal inlay 3, and the crosspiece and the inner peripheral surface of the through hole 4h of the metal core 4 are connected to connect the metal inlay 3 and the metal core 4 together. It may be fixed.

また、以上の実施形態では、放熱器として、ヒートシンク9を用いた例を示したが、本発明はこれのみに限定するものではなく、これ以外の、空冷式や水冷式の放熱器、または冷媒を用いた放熱器などを用いてもよい。また、金属製の放熱器だけでなく、熱伝導性の高い樹脂で形成された放熱器を用いてもよい。この場合、放熱器と回路基板との間に絶縁放熱シート10を設ける必要はなく、絶縁放熱シート10を省略することができる。   Moreover, although the example which used the heat sink 9 was shown as a heat radiator in the above embodiment, this invention is not limited only to this, Other air-cooled type or water-cooled type heat radiators, or refrigerant | coolants You may use the radiator etc. which used. Moreover, you may use not only a metal radiator but the radiator formed with resin with high heat conductivity. In this case, it is not necessary to provide the insulating heat radiating sheet 10 between the radiator and the circuit board, and the insulating heat radiating sheet 10 can be omitted.

さらに、以上の実施形態では、FET7を上面に搭載する多層の回路基板1、1’に本発明を適用した例を挙げたが、本発明は、その他の電子部品を上面に搭載する単層または多層の回路基板にも適用することができる。   Further, in the above embodiment, the example in which the present invention is applied to the multilayer circuit board 1, 1 ′ on which the FET 7 is mounted on the upper surface is given. The present invention can also be applied to a multilayer circuit board.

1、1’ 回路基板
2 絶縁基体
3、3’ メタルインレイ(第1伝熱部材)
3a 上部
3b 下部
4 メタルコア(第2伝熱部材)
4h 貫通孔
4t 桟部
5d、5g、5s 表層の配線パターン
5a、5b、5c、5e 内層の配線パターン
5i、5j 内層の配線パターン
6a、6a’、6b、6c ビア(第1導通部)
6d、6e ビア(第2導通部)
7 FET(電子部品)
9 ヒートシンク(放熱器)
10 絶縁放熱シート(第3伝熱部材)
La 表層
Lb、Lc 内層
Ld 内層
R 搭載領域
1, 1 'circuit board 2 insulating base 3, 3' metal inlay (first heat transfer member)
3a upper part 3b lower part 4 metal core (second heat transfer member)
4h Through-hole 4t Crosspiece 5d, 5g, 5s Surface layer wiring pattern 5a, 5b, 5c, 5e Inner layer wiring pattern 5i, 5j Inner layer wiring pattern 6a, 6a ′, 6b, 6c Via (first conductive portion)
6d, 6e Via (second conduction part)
7 FET (electronic parts)
9 Heat sink
10 Insulating heat dissipation sheet (third heat transfer member)
La surface layer Lb, Lc inner layer Ld inner layer R mounting area

Claims (7)

発熱する電子部品の搭載領域と配線パターンが板状の絶縁基体の上面に設けられ、縦断面形状が凸状で上部より下部の径が大きい第1伝熱部材が前記絶縁基体に埋設され、板状の第2伝熱部材が前記絶縁基体の下面に設けられた回路基板において、
前記第1伝熱部材は、前記搭載領域と上下に重なる位置に設けられ、
前記第1伝熱部材の下面は、前記絶縁基体の下面から表出し、
前記第1伝熱部材の前記下部の厚みと、前記第2伝熱部材の厚みとが同一になっており
前記第1伝熱部材の上面と前記搭載領域との間には、前記絶縁基体が介在しているとともに、前記絶縁基体の内部にある内層、該内層にある配線パターン、および第2導通部が設けられ、
前記第2導通部は、前記第1伝熱部材の上面と前記搭載領域の間にある前記配線パターンと、前記搭載領域に設けられた配線パターンとを導通させる、ことを特徴とする回路基板。
A heat generating electronic component mounting region and a wiring pattern are provided on the upper surface of the plate-like insulating base, and a first heat transfer member having a convex longitudinal section and a larger diameter from the upper part to the lower part is embedded in the insulating base, In the circuit board provided with the second heat transfer member in the shape of the lower surface of the insulating base,
The first heat transfer member is provided at a position overlapping the mounting region in the vertical direction,
The lower surface of the first heat transfer member is exposed from the lower surface of the insulating base,
And the lower the thickness of the first heat transfer member, the thickness of the second heat transfer member is made identical,
The insulating base is interposed between the upper surface of the first heat transfer member and the mounting region, and an inner layer inside the insulating base, a wiring pattern in the inner layer, and a second conductive portion are provided. Provided,
The circuit board characterized in that the second conduction portion conducts the wiring pattern between the upper surface of the first heat transfer member and the mounting area and the wiring pattern provided in the mounting area .
請求項1に記載の回路基板において、
前記絶縁基体の上面の前記配線パターンと前記絶縁基体を貫通しつつ、前記第2伝熱部材または前記第1伝熱部材の前記下部を貫通するように第1導通部が設けられ、
前記第1導通部は、前記絶縁基体の上面の前記配線パターンと前記第2伝熱部材または前記第1伝熱部材を導通させる、ことを特徴とする回路基板。
The circuit board according to claim 1,
A first conduction part is provided so as to penetrate the lower part of the second heat transfer member or the first heat transfer member while penetrating the wiring pattern on the upper surface of the insulating base and the insulating base;
The circuit board characterized in that the first conduction portion conducts the wiring pattern on the upper surface of the insulating base and the second heat transfer member or the first heat transfer member.
請求項2に記載の回路基板において、
前記絶縁基体の上面にある表層と内部にある内層とに配線パターンが設けられ、
前記第1導通部は、前記表層の配線パターンと前記内層の配線パターンと前記絶縁基体を貫通しつつ、前記第2伝熱部材または前記第1伝熱部材の前記下部を貫通し、前記表層の配線パターンと前記内層の配線パターンと前記第2伝熱部材または前記第1伝熱部材を導通させる、ことを特徴とする回路基板。
The circuit board according to claim 2,
A wiring pattern is provided on the surface layer on the upper surface of the insulating substrate and the inner layer on the inside,
The first conductive portion penetrates the lower portion of the second heat transfer member or the first heat transfer member while penetrating the wiring pattern of the surface layer, the wiring pattern of the inner layer, and the insulating base, A circuit board, wherein the wiring pattern, the wiring pattern of the inner layer, and the second heat transfer member or the first heat transfer member are electrically connected.
請求項1ないし請求項3のいずれかに記載の回路基板において、
前記第1伝熱部材の前記下部と前記第2伝熱部材とは接続されている、ことを特徴とする回路基板。
The circuit board according to any one of claims 1 to 3,
The circuit board, wherein the lower part of the first heat transfer member and the second heat transfer member are connected.
請求項1ないし請求項のいずれかに記載の回路基板の熱を放熱するための放熱構造であって、
前記回路基板の下面に放熱器を取り付け、
前記放熱器の上面と、前記第1伝熱部材の下面または前記第2伝熱部材の下面との間に、絶縁性を有するシート状の第3伝熱部材を設けた、ことを特徴とする回路基板の放熱構造。
A heat dissipation structure for dissipating heat from the circuit board according to any one of claims 1 to 4 ,
A radiator is attached to the lower surface of the circuit board,
An insulating sheet-like third heat transfer member is provided between the upper surface of the radiator and the lower surface of the first heat transfer member or the lower surface of the second heat transfer member. Circuit board heat dissipation structure.
請求項1ないし請求項のいずれかに記載の回路基板を製造する方法であって、
前記第2伝熱部材に、前記第1伝熱部材の下部より径が大きな貫通孔が形成されており、
前記貫通孔内に前記第1伝熱部材の下部を嵌入し、
前記第1伝熱部材の下部と前記第2伝熱部材との隙間、前記第2伝熱部材の上面、および前記第1伝熱部材の少なくとも周囲を、前記絶縁基体で埋め、
その後、前記絶縁基体の上面に前記搭載領域と前記配線パターンとを形成する、ことを特徴とする回路基板の製造方法。
A method for manufacturing a circuit board according to any one of claims 1 to 4 ,
A through hole having a diameter larger than the lower portion of the first heat transfer member is formed in the second heat transfer member,
The lower part of the first heat transfer member is inserted into the through hole,
The gap between the lower part of the first heat transfer member and the second heat transfer member, the upper surface of the second heat transfer member, and at least the periphery of the first heat transfer member are filled with the insulating base,
Then, the mounting area and the wiring pattern are formed on the upper surface of the insulating substrate.
請求項に記載の回路基板の製造方法において、
前記第2伝熱部材の前記貫通孔の内周面または前記第1伝熱部材の下部に、これらの間に掛かる桟部が複数形成されており、
前記貫通孔内に前記第1伝熱部材の下部を嵌入して、前記各桟部を前記貫通孔の内周面または前記第1伝熱部材の下部に固定し、
前記第1伝熱部材の下部と前記第2伝熱部材との隙間、前記第2伝熱部材の上面、および前記第1伝熱部材の少なくとも周囲を、前記絶縁基体で埋め、
その後、所定の前記桟部を切断する、ことを特徴とする回路基板の製造方法。
In the manufacturing method of the circuit board according to claim 6 ,
A plurality of crosspieces are formed between the inner peripheral surface of the through hole of the second heat transfer member or the lower portion of the first heat transfer member,
The lower portion of the first heat transfer member is fitted into the through hole, and the crosspieces are fixed to the inner peripheral surface of the through hole or the lower portion of the first heat transfer member,
The gap between the lower part of the first heat transfer member and the second heat transfer member, the upper surface of the second heat transfer member, and at least the periphery of the first heat transfer member are filled with the insulating base,
Then, the predetermined said crosspiece part is cut | disconnected, The manufacturing method of the circuit board characterized by the above-mentioned.
JP2014245702A 2014-12-04 2014-12-04 Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method Active JP6249931B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245702A JP6249931B2 (en) 2014-12-04 2014-12-04 Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245702A JP6249931B2 (en) 2014-12-04 2014-12-04 Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2016111117A JP2016111117A (en) 2016-06-20
JP6249931B2 true JP6249931B2 (en) 2017-12-20

Family

ID=56122320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245702A Active JP6249931B2 (en) 2014-12-04 2014-12-04 Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP6249931B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110637361B (en) * 2017-05-22 2024-04-19 索尼互动娱乐股份有限公司 Electronic equipment
US11076477B2 (en) * 2017-10-03 2021-07-27 Mks Instruments, Inc. Cooling and compression clamp for short lead power devices
WO2019116880A1 (en) * 2017-12-14 2019-06-20 株式会社オートネットワーク技術研究所 Circuit structure and electrical junction box
CN109769348B (en) * 2019-03-11 2021-07-06 景旺电子科技(龙川)有限公司 Manufacturing process of copper-buried plate
JP2021174906A (en) * 2020-04-27 2021-11-01 Necプラットフォームズ株式会社 Electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091814A (en) * 2006-10-05 2008-04-17 Taiyo Kogyo Co Ltd Circuit substrate, and method of manufacturing circuit substrate
JP2012033855A (en) * 2010-07-01 2012-02-16 Hitachi Cable Ltd Led module, led package, wiring board, and manufacturing method therefor
JP5485110B2 (en) * 2010-10-29 2014-05-07 新光電気工業株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
FR2969899B1 (en) * 2010-12-23 2012-12-21 Valeo Sys Controle Moteur Sas PRINTED CIRCUIT WITH INSULATED METAL SUBSTRATE
JP2013004953A (en) * 2011-06-22 2013-01-07 Denso Corp Electronic control device

Also Published As

Publication number Publication date
JP2016111117A (en) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6249931B2 (en) Circuit board, circuit board heat dissipation structure, and circuit board manufacturing method
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
US9769916B2 (en) Printed circuit board and electronic device
WO2016162991A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2013138068A (en) Multilayer printed board
JP5885630B2 (en) Printed board
JP6937845B2 (en) Semiconductor device
US20160014879A1 (en) A printed circuit board (pcb) structure
JP6381488B2 (en) Circuit board
KR102543495B1 (en) PCB module having multi-directional heat-radiation structure, and radiation plate, multi-layer PCB assembly, and module case used in the same PCB module
US9924590B2 (en) Printed board and electronic apparatus
WO2014136175A1 (en) Heat-dissipating substrate and method for producing same
JP2010219280A (en) Electronic substrate
CN116669286A (en) Flexible circuit board structure capable of conducting heat
JP6091035B2 (en) Heat dissipation structure
JP2006019660A (en) Circuit board for surface mounting of power element
JP2017130618A (en) Electronic component heat dissipation structure
JP2015216143A (en) Heat radiation structure of heating element
JP2016195192A (en) Printed circuit board and electronic device
JP2016076510A (en) Circuit module
JP2018129419A (en) Circuit board and electronic apparatus
JP2014179523A (en) Substrate unit
JP6336106B2 (en) Heat dissipation structure
JP2016197691A (en) Print circuit board and electronic device
JP5573900B2 (en) Component mounting substrate and component mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6249931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250