JP6162972B2 - 画素周辺記録型撮像素子用駆動装置 - Google Patents

画素周辺記録型撮像素子用駆動装置 Download PDF

Info

Publication number
JP6162972B2
JP6162972B2 JP2013026844A JP2013026844A JP6162972B2 JP 6162972 B2 JP6162972 B2 JP 6162972B2 JP 2013026844 A JP2013026844 A JP 2013026844A JP 2013026844 A JP2013026844 A JP 2013026844A JP 6162972 B2 JP6162972 B2 JP 6162972B2
Authority
JP
Japan
Prior art keywords
pulse
circuit
driver
imaging
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013026844A
Other languages
English (en)
Other versions
JP2014158089A (ja
Inventor
大竹 浩
浩 大竹
淳 米内
淳 米内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2013026844A priority Critical patent/JP6162972B2/ja
Publication of JP2014158089A publication Critical patent/JP2014158089A/ja
Application granted granted Critical
Publication of JP6162972B2 publication Critical patent/JP6162972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、画素周辺記録型撮像素子用駆動装置に関する。
高速度撮像に使用される高速度撮像素子として、従来、撮像速度が100万枚/秒の超高速度撮像が可能な斜行直線CCDメモリを持つ画素周辺記録型撮像素子が知られている(例えば、特許文献1参照)。
特許文献1に記載された画素周辺記録型撮像素子では、受光素子から得られる撮像中の画像情報を受光素子に直結されているCCDセルの直列接続したCCDメモリに順次移送し、CCDメモリの最終段のCCDセルから溢れ出た画像情報をドレンに排出しつつ上書き撮像を行う。
そして、外部から入力される上書き停止信号により上書きを停止し、CCDメモリに蓄積されていた画像情報を出力するようになっている。
このような画素周辺記録型撮像素子では、各受光素子がCCDメモリを有するだけでなく、ドライバ回路は複数のCCDメモリを駆動する構成であるため、ドライバ回路の負荷の容量成分は、1つのCCDセルの容量にCCDメモリに含まれるCCDセルの数、およびドライバ回路に接続されるCCDメモリを乗じた値となる。
このため、特許文献1に記載された画素周辺記録型撮像素子では、撮像速度が100万枚/秒程度になると、ドライバ回路の最終段素子に流れる充放電電流が極めて大きくなり、撮像動作時間が長くなると素子温度が上昇し、所定の温度以上になるとドライバ回路が機能を喪失するおそれがあった。
そこで、200万枚/秒程度の高速度撮像において、トリガ信号が入力されてから撮像動作を開始することによりドライバ回路の素子温度が限界温度に達する前に撮像を終了する方法もすでに提案されている(たとえば、非特許文献1参照)。
特開2001−345441号公報
しかしながら、突発的な事象の撮像においては、適切なタイミングでトリガ信号を入力して撮像を開始することは困難であり、連続上書き撮像を行いトリガ信号として上書き停止信号を受信したときに上書きを停止できることが望ましい。
本発明は上記課題に鑑みなされたものであって、200万枚/秒以上の速度で撮像した場合にも連続上書き撮像が可能な画素周辺記録型撮像素子用駆動装置を提供することを目的とする。
本発明に係る撮像素子用駆動装置は、X方向およびY方向のマトリクスに配置された複数の受光素子と、各受光素子に接続され前記受光素子が出力する受光信号を電荷信号として蓄積する複数のメモリと、前記メモリに蓄積された電荷信号を読み出す読出回路とを含む撮像素子の前記受光素子、複数のメモリおよび読出回路のそれぞれに駆動信号を供給する撮像素子用駆動装置であって、タイミングパルスおよび切替制御パルスを生成するタイミングパルス生成部と、前記タイミングパルス生成部で生成されるタイミングパルスに基づいて前記電荷信号を前記複数のメモリに移送する少なくとも1相の移送パルスを生成する移送パルス生成部を備え、前記移送パルス生成部が、前記タイミングパルスを電力増幅して移送パルスとして出力する複数の電力増幅素子と、前記タイミングパルスを前記電力増幅素子の1つに選択的に供給する選択供給回路と、前記選択供給回路により選択された前記電力増幅素子の出力を前記移送パルスとして出力する選択出力回路と、前記切替制御パルスに基づいて前記電力増幅素子の1つを順次選択するために前記選択供給回路および前記選択出力回路を制御する選択制御回路とを備えることを特徴とする。
本発明の撮像素子用駆動装置によると、200万枚/秒以上の速度で撮像した場合にも連続上書き撮像が可能な画素周辺記録型撮像素子用駆動装置を提供することができる。
なお、本発明の撮像素子用駆動装置によると、前記選択制御回路は、予め定められた数の前記タイミングパルスごとに、前記選択供給回路および前記選択出力回路を切り替えるものであってもよい。
なお、本発明の撮像素子用駆動装置によると、前記選択制御回路は、前記電力増幅素子の温度を測定する素子温度測定部を備え、前記素子温度測定部で測定された温度が予め定められた温度に到達するたびに、前記選択供給回路および前記選択出力回路を切り替えるものであってもよい。
本発明によると、200万枚/秒以上の速度で撮像した場合にも連続上書き撮像中にトリガ信号により連続上書き撮像を停止することが可能となり、事象発生の前後を撮像することが可能となる。
本発明の実施の形態に係る撮像素子用駆動装置および撮像素子用駆動装置により駆動される画素周辺記録型撮像素子の模式図である。 本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部により駆動されるCCDメモリの簡略化した等価回路を示す図である。 本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部にタイミングパルス生成部および画素周辺記録型撮像素子が接続された構成を示すブロック図である。 本発明の実施の形態に係る撮像素子用駆動装置のドライバ回路の動作を説明するためのタイミングチャートである。 ドライバ素子の動作周波数と充放電電流量との関係を説明するための図である。 1つのドライバ素子が異なる周波数のタイミングパルスを電力増幅する場合のドライバ素子の動作時間と温度との関係を説明するための図である。 ドライバ素子を所定時間作動させて停止した場合のドライバ素子の温度の変化を説明するための図である。 本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部のドライバ素子d1〜d5を順次切り替えて作動させたときの作動時間および温度の関係を説明するための図である。 本発明の実施の形態に係る撮像素子で撮像する場合と、トリガ信号が入力された後に撮像を開始する従来の駆動装置で撮像する場合との相違を説明するための図である。 本発明の実施の形態に係る撮像素子用駆動装置を組み込んだ撮像装置の一例を示すブロック図である。
以下、図面を参照しながら本発明の一実施の形態に係る撮像素子用駆動装置10を説明する。
図1は、本発明の一実施の形態に係る撮像素子用駆動装置10とこの駆動装置10により駆動される画素周辺記録型撮像素子20とが接続された構造を示す模式図である。
以下の説明において、被写体を受光素子21で超高速に撮像し、受光素子21が生成した受光信号をCCDメモリ30に蓄積するモードを撮像モードといい、CCDメモリ30に蓄積されている電荷信号を出力回路24側に読み出すモードを読出モードと呼ぶ。
駆動装置10は、タイミングパルス生成部11、露光パルス出力部12、移送パルス出力部13,垂直転送パルス出力部14および水平転送パルス出力部15を備えている。
タイミングパルス生成部11は、例えば、FPGA(Field Programmable Gate Array)から構成されている。
タイミングパルス生成部11は、後述のとおり、撮像モードでは撮像速度に対応する第1の周波数(例えば5MHz[メガヘルツ])のタイミングパルスD_pulsen(1≦n≦N)および切替パルスS_pulsen(1≦n≦N)を、読出モードでは読出速度に対応する第2の周波数(例えば100KHz[キロヘルツ])のタイミングパルスD_pulsenおよび切替制御パルスS_pulsenを生成する。
なお、タイミングパルスD_pulsenの位相は切替制御パルスS_pulsenの位相に対し90度遅れているものとする。
生成されたタイミングパルスD_pulsenは、露光パルス出力部12、移送パルス出力部13,垂直転送パルス出力部14および水平転送パルス出力部15で電力増幅され、露光パルスφPD、移送パルスφM1〜φMN、垂直転送パルスφMRおよび水平転送パルスφHとして画素周辺記録型撮像素子20に供給される。
すなわち露光パルス出力部12、移送パルス出力部13、垂直転送パルス出力部14および水平転送パルス出力部15は、タイミングパルス生成部11が生成するタイミングパルスを最大電圧12ボルト、最小電圧−2〜3ボルトの露光パルスφPD、移送パルスφM1〜φMN、垂直転送パルスφMRおよび水平転送パルスφHに電力増幅する。
画素周辺記録型撮像素子20は、複数の受光素子21と、受光素子21ごとに設けられたCCDメモリ30とを備える。複数の受光素子21は直交するX方向およびY方向のマトリクスに配置されている。
各受光素子21は、タイミングパルス生成部11から露光パルスφPDが供給されると、被写体からの受光信号を電荷信号に変換する。
各受光素子21には、CCDセル31〜130を直列に接続した構成を有するCCDメモリ30が直結されている。CCDメモリ30は、移送パルス出力部13が出力するN相の移送パルスφM1〜φMNにより、受光素子21が生成した電荷信号を、CCDセル31〜130まで順次移送するようになっている。
本実施の形態では、CCDメモリ30は、受光素子21に隣接した初段のCCDセル31から最終段のCCDセル130までの100段を直列接続した構成としている。
最終段のCCDセル130は排出部を兼ねており、転送されてきた電荷信号は最終段のCCDセル130で排出されるため、常に最新の電荷信号がCCDメモリ30に蓄積されている。
なお、CCDメモリ30の素子数を100としたが、これに限定されるものではない。
また、最終段のCCDセル130には、垂直転送部22にも接続されている。垂直転送部22は、複数の垂直転送用CCDセルを備えていて、最終段のCCDセル130から電荷信号を図1において上側から下側に順次転送し、水平転送部23に出力するようになっている。
水平転送部23は、複数の水平転送用CCDセルを備えていて、垂直転送部22から電荷信号を受け取ると、これを図中右側から左側に転送して出力回路24に出力するようになっている。出力回路24は、水平転送部23からの電荷信号を電圧に変換して出力するようになっている。
なお、垂直転送部22、水平転送部23および出力回路24は読出回路として機能する。
駆動装置10の説明を続ける。露光パルス出力部12は、タイミングパルス生成部11から出力されるタイミングパルスを電力増幅することにより露光パルスφPDを生成する。
露光パルスφPDは、撮像モードにおいて受光素子21を動作状態とし、受光素子21は受光信号に応じた電荷信号を生成する。
移送パルス出力部13は、タイミングパルス生成部11から出力されるタイミングパルスを電力増幅することによりN相の移送パルスφM1〜φMNを生成する。
すなわち、移送パルス出力部13は、N個のドライバ回路1〜Nを備え、それぞれのドライバ回路が移送パルスφMnを出力する。
生成された移送パルスφM1〜φMNは、画素周辺記録型撮像素子20のCCDメモリ30の各CCDセル31〜130に供給される。
これにより、受光素子21が生成した信号電荷が、CCDセル31からCCDセル130まで順次蓄積されながら転送される。移送パルス出力部13の詳細な構成については図3に基づいて後述する。
垂直転送パルス出力部14は、タイミングパルス生成部11から出力されるタイミングパルスを電力増幅することにより垂直転送パルスφMRを生成する。
垂直転送パルスφMRは、画素周辺記録型撮像素子20の読出モードにおいて、垂直転送部22に供給され、垂直転送部22を駆動する。垂直転送部22は、垂直転送パルスφMRが供給されると、最終段のCCDセル130から受け取った電荷信号を順次転送して水平転送部23に出力する。
水平転送パルス出力部15は、タイミングパルス生成部11から出力されるタイミングパルスを電力増幅することにより水平転送パルスφHを生成する。
水平転送クロックφHは、読出モードにおいて画素周辺記録型撮像素子20の水平転送部23に供給され、水平転送部23を駆動する。水平転送部23は、水平転送クロックφHが供給されると、垂直転送部22から受け取った電荷信号を、このパルスのタイミングに合わせて順次転送して、出力回路24に出力する。
出力回路24は受光信号に応じた電圧信号を出力する。
図2は、移送パルス出力部13に接続された画素周辺記録型撮像素子20のCCDメモリ30の等価回路図である。図2は、各受光素子21をフォトダイオードで表し、CCDセル31〜130をキャパシタで表し、隣接するCCDセルの間の配線抵抗を抵抗211で表している。
各CCDメモリ30は、キャパシタで表されたCCDセル31〜130が、抵抗211を経由して相互に並列に接続された構成となっている。
また、移送パルス出力部13には複数のCCDメモリ30が並列に接続されている。図面の簡略化のため、図2には、2つのCCDメモリ30が移送パルス出力部13に並列に接続された構成を示す。
図2から分かるように、移送パルス出力部13には、多数のCCDセル31〜130が接続されることとなる。このため、移送パルス出力部13に含まれるドライバ回路1〜Nは、各々に接続されている多数の容量性負荷を充放電する必要があり、短時間で温度が上昇する傾向がある。
以下に、この温度上昇を抑制するための移送パルス出力部13の構成を詳細に説明する。
図3は、移送パルス出力部13に、タイミングパルス生成部11および画素周辺記録型撮像素子20が接続された構成を示すブロック図である。
露光パルス出力部12、垂直転送パルス出力部14および水平転送パルス出力部15の図示は省略している。また、画素周辺記録型撮像素子20の構成も省略している。
移送パルス出力部13は、上述したように、N相の移送パルスφM1〜φMNを生成するためにN個のドライバ回路(移送パルス生成部)1〜Nで構成されている。ただし、図の明瞭化および簡略化のために、図3には、ドライバ回路1のみを示し、他のドライバ回路2〜Nの図示は省略している。
本明細書ではドライバ回路1の構成を説明するが、他のドライバ回路2〜Nも同様な構成である。
ドライバ回路1には、タイミングパルス生成部11からタイミングパルスD_pulse1が供給される。
ドライバ回路1は、入力されたタイミングパルスD_pulse1を電力増幅して移送パルスφM1を生成する。生成された移送パルスφM1はCCDメモリ30のCCDセル31〜130に供給される。
図3に示すように、ドライバ回路1は、例えば5個である複数のドライバ素子(電力増幅素子)d1〜d5を備える。ドライバ素子d1〜d5は、タイミングパルス生成部11と画素周辺記録型撮像素子20との間に並列に接続されている。
ドライバ素子d1〜d5の入力端は、それぞれ、スイッチ(選択供給回路)sw1〜sw5を介して、タイミングパルス生成部11に接続されており、ドライバ素子d1〜d5の出力端は、それぞれ、スイッチ(選択出力回路)sw11〜sw15を介して、画素周辺記録型撮像素子20に接続されている。
ドライバ回路1には切替器(選択制御回路)140が設けられていて、切替器140はスイッチsw1〜sw5とスイッチsw11〜sw15を同期開閉する。これにより、同一のドライバ素子d1〜d5に接続されているスイッチは、同時に開閉する。
なお、スイッチsw1〜sw5とスイッチsw11〜sw15のうち、閉じている(オンになっている)スイッチは、同一のドライバ素子に接続されている一対のスイッチのみであり、他の対のスイッチはすべて開いている(オフになっている)。
例えば、図3に示すように、ドライバ素子d1の両側に設けられている一対のスイッチsw1およびスイッチsw11が閉じている時には、他のドライバ素子d2〜d5に接続されたスイッチsw2〜sw5およびスイッチsw12〜sw15はすべて開いている。
切替器140には、タイミングパルス生成部11から切替制御信号ライン141を経由して切替パルスS_pulse1が供給される。切替器140は、切替パルスS_pulse1に応答して、スイッチsw1〜sw5とスイッチsw11〜sw15とを同期開閉制御する。
次に、図4を参照しながらドライバ回路1の動作を説明する。
図4は、タイミングパルス生成部11から出力されるタイミングパルスD_pulse1および切替制御パルスS_pulse1、ドライバ素子d1〜d5から出力されるパルス、ドライバ回路1から出力される移送パルスφM1、切替器140からスイッチに出力される切替パルスおよびトリガ信号のタイミング図である。
図4において、「S_pulse1」は、タイミングパルス生成部11から切替器140に供給される切替制御パルスである。
また、「D_pulse1」は、タイミングパルス生成部11からドライバ回路1に供給される矩形波であるタイミングパルスである。
また、「ドライバ素子d1」から「ドライバ素子d5」は、ドライバ素子d1〜d5から出力される移送パルスであり、「φM1」はドライバ回路1から出力される移送パルスである。
さらに、図4において、「sw1,sw11」から「sw5,sw15」は、それぞれのスイッチを制御するために、切替器140から出力される切替パルスを示す。
また、「トリガ信号」は、本実施の形態の画素周辺記録型撮像素子20を備える撮像装置からタイミングパルス生成部11に入力される連続上書きモードを停止するためのパルスである。
なお、各パルスは、デューティ比50%のパルスとしている。
撮像モードでは、タイミングパルス生成部11は、撮像速度に応じた第1周波数(例えば10メガヘルツ)のタイミングパルスD_pulse1および切替制御パルスS_pulse1を時刻t0からドライバ回路1に供給する。
図4では、切替制御パルスS_pulseは時刻t0で立ち上がり、タイミングパルスD_pulse1は位相90度遅れに相当する時刻tで立ち上がるものとしている。
また、タイミングパルス生成部11は、時刻t0から、切替器140に切替制御信号の供給を開始する。
時刻t0に、切替器140は切替信号を出力してスイッチsw1,sw11をオンとする。スイッチsw1,sw11がオンになると、ドライバ回路1の中で、ドライバ素子d1のみにタイミングパルスD_pulse1が供給される。
ドライバ素子d1にD_pulse1が入力されと、ドライバ素子d1はD_pulse1を電力増幅して移送パルスφM1を生成し、スイッチsw11を経由して移送パルスφM1を画素周辺記録型撮像素子20に出力する。
切替器140は、タイミングパルスD_pulse1の数を計数するカウンタを具備し、タイミングパルスD_pulse1の数が予め定められた数(例えば"4")になったときにスイッチsw1,sw11をオフとし、スイッチsw2,sw21をオンとする。
すなわち、時刻t2において、ドライバ素子d1が出力する移送パルスφM1の数が"4"に到達すると、切替器140は、その時点で出力されているタイミングパルスD_pulse1のパルスエッジが下降した時刻t3において、スイッチsw1,sw11をオフにする。
その後、S_pulse1が立ち上がる時刻t4に、切替器140はスイッチsw2,sw12をオンにする。
スイッチsw2,sw12がオンになると、ドライバ回路1の中のドライバ素子d2のみにタイミングパルスD_pulse1が供給されることになる。これにより、ドライバ素子d2に、時刻t5からタイミングパルスD_pulse1が入力される。
ドライバ素子d2は、タイミングパルスD_pulse1を電力増幅して移送パルスφM1を生成し、スイッチsw12を経由して周辺記録型撮像素子20に出力する。
次に、時刻t6において、ドライバ素子d2が4番目の移送パルスφM1を出力し終わると、切替器140は、その時点で出力されているD_pulse1のパルスの立ち下がり時刻t7において、スイッチsw2,sw12をオフにする。
その後の切替パルスS_pulse1が立ち上がる時刻t8に、切替器14は、スイッチsw3,sw13をオンにする。
これ以降のタイミングパルス生成部11、切替器140およびスイッチsw3〜sw5,sw13〜sw15の動作は、上記のタイミングパルス生成部11、切替器140およびスイッチsw1〜sw2,sw11〜sw12の動作と同じである。
このように、切替器14は、タイミングパルス生成部11から供給される切替制御パルスS_pulse1に応答してスイッチsw1〜sw5,sw11〜sw15を順に開閉する。これにより、ドライバ回路1からは、D_pulse1と同期した移送パルスφM1が出力されることになる。
他のドライバ回路2〜Nも、上記のドライバ回路1と同様に、切替器によって5つのドライバ素子を順に切り替えることによって、タイミングパルス生成部11から供給されるD_pulse2〜Nに応じて移送パルスφM2〜φMNを出力する。
ドライバ回路1〜Nから出力される移送パルスφM1〜φMNは、CCDメモリ30の各CCDセル31〜130に供給される。これにより、CCDメモリ30は、受光素子21で生成された電荷信号を、CCDセル31からCCDセル130まで順次転送することとなる。
トリガ信号が入力されるまでは、CCDメモリ30において転送されている電荷信号は、排出部を兼ねたCCDセル130に達するとそこで排出されるため、CCDメモリ30には、常に最新の映像情報の信号電荷が蓄積されている。この期間は、連続上書き期間になる。
時刻t6に、トリガ信号が入力されると、連続上書きが中止される。その後は、タイミングパルス生成部11から出力されるD_pulse1〜Nに基づいて、画素周辺記録型撮像素子20が、予め設定されたフレーム数分撮像を行い、その後の時刻t8に撮像は終了する。
次に、駆動装置10および画素周辺記録型撮像素子20は読出モードに移行する。読出モードでは、タイミングパルス生成部11は、例えば100kHz(キロヘルツ)の第2周波数のタイミングパルスD_pulse1〜Nおよび切替制御パルスS_pulse1〜Nを出力する。第2周波数は、撮像モードの際の第1モードの周波数より低い。
読出モードでも、撮像モードと同様に、タイミングパルス生成部11は、切替制御信号ライン141を経由して、切替器140に切替制御パルスS_pulse1の供給を開始する。
これにより、切替器140は切替制御パルスS_pulse1に基づいて、スイッチsw1〜sw5,sw11〜sw15を順次開閉する。これにより、ドライバ回路1からは、D_pulse1と同期した移送パルスφM1が出力されることになる。他のドライバ回路2〜Nからは、D_pulse2〜Nと同期した移送パルスφM2〜φMNが出力される。ただし、上記のとおり、読出モードにおける移送パルスφM1〜φMNの周期は、撮像モードにおける移送パルスφM1〜φMNの周期より長い。
ドライバ回路1〜Nから出力される移送パルスφM1〜φMNは、CCDメモリ30の各CCDセル31〜130に供給される。これにより、CCDメモリ30では、受光素子21が生成した電荷信号が、CCDセル31〜130まで順次転送される。
読出モードでは、垂直転送パルス出力部14から垂直転送部22に垂直転送パルスφMRが、水平転送パルス出力部15から水平転送部23に水平転送パルスφHが供給される。
このため、CCDメモリ30に蓄積されていた電荷信号は、CCDセル130から移送パルスφM1〜φMNのタイミングに合わせて出力回路24まで転送されて周辺記録型撮像素子20の外部に出力される。
上記のとおり、ドライバ素子d1〜d5は、切替器140によって順次切り替えられるので、ドライバ回路1は、単一のドライバ素子が連続して出力した場合と同一の蓄積パルスφM1を出力することができる。
図5は、各ドライバ素子d1〜d5が電力増幅動作する場合のタイミングパルスの周波数と充放電電流量の関係を説明するための図である。
図5は、タイミングパルスの周波数に比例して、ドライバ素子を流れる充放電電流が増加することを示している。これは、図2に示すように、各ドライバ素子d1〜d5には、多数のCCDセル31〜130に接続されることになるのでタイミングパルスの周波数が高くなると、これに比例してドライバ素子に流れる充放電電流が増加するからである。また、ドライバ素子は、電流の増加に伴い、温度が上昇することになる。
図6は、1つのドライバ素子が異なる周波数のタイミングパルスを電力増幅する場合のドライバ素子の動作時間と温度との関係を説明するための図である。
図5を参照しながら説明したように、ドライバ素子の作動周波数が増加すると、これに比例してドライバ素子を流れる電流が増加し、これに伴い、ドライバ素子の温度が上昇する。温度が所定の限界温度(例えば150℃)まで上昇するとドライバ素子は機能を喪失するおそれがある。
図6に示すように、ドライバ素子が1MHzのタイミングパルスを電力増幅している場合には、ドライバ素子の温度は上昇するが限界温度までは達しない。一方、ドライバ素子が5MHzのタイミングパルスを電力増幅している場合には、動作開始後急激にドライバ素子の温度が上昇し、短時間で限界温度を超えてしまう。
タイミングパルスの周波数は撮像速度に相当するため、撮像速度が速くなると、撮像時間は、ドライバ素子の温度が限界温度に達するまでの時間に制限されてしまうことになる。
図7は、ドライバ素子を1MHzで91秒間作動させて停止した場合のドライバ素子の温度の変化を測定したグラフを示す。
図7に示すように、ドライバ素子を作動させると、ドライバ素子の温度が急激に上昇し、約90秒動作させた時点のドライバ素子の温度は約75℃になった。この時点でドライバ素子の作動を停止すると、ドライバ素子の温度は急激に低下し、停止してから約10秒後には、ドライバ素子の温度は約40℃近くまで低下した。
図7から、ドライバ素子は、作動を開始すると急激に温度が上昇するが、作動を停止すると、温度の上昇時よりも急激に温度は下降するということが分かる。
図8は、図4のタイムチャートに示すように5個のドライバ素子d1〜d5を順次切り替えて駆動したときの作動時間とそれぞれの5個のドライバ素子d1〜d5を作動させている時の温度との関係を説明するための図である。ドライバ素子が機能を喪失する限界温度は150℃としている。
図8に示すように、ドライバ素子d1が時刻t0に作動を開始すると、ドライバ素子d1の温度は急激に上昇する。
そこで、本発明では、ドライバ素子d1の温度が限界温度に達する前の時刻t1に、ドライバ素子d1のスイッチsw1,sw11をオフにし、ドライバ素子d2のスイッチsw2,sw12をオンにしてドライバ素子d2を使用するようにしている。
ドライバ素子d2が時刻t1に作動を開始すると、ドライバ素子d2の温度は急激に上昇する。ドライバ素子d2の温度が限界温度に達する前のt2に、切替器140がドライバ素子d2のスイッチsw2,sw12をオフにするとともに、ドライバ素子d3のスイッチsw3,sw13をオンにしてドライバ素子d3の駆動を開始する。
このように、各ドライバ素子の温度が限界温度に達する前に、切替器140により電力増幅動作を実行するドライバ素子を順次切り替えることにより、ドライバ素子の温度の上昇を抑制できるだけでなく、電力増幅実行中のドライバ素子以外のドライバ素子の冷却時間が確保できるようになる。これにより、ドライバ回路1を連続使用することが可能となる。
例えば、1画素のCCDメモリ30が100のCCDセル31〜130によって構成されている画素周辺記録型撮像素子で、500万フレーム/秒の撮像速度で撮像する場合には、100個のCCDセル31〜130に記録可能な時間は20マイクロ秒に過ぎない。
20マイクロ秒程度であれば、ドライバ素子が限界温度には達しないが、撮像できる事象はトリガ信号が入力された後の現象だけである。
しかし、実際には事象発生前後の映像が必要な場合が多く、少なくとも10秒程度の連続撮像を可能とすることが必要である。
本発明の駆動装置10によれば、ドライバ回路の連続運転時間の制限がないため、トリガ信号が入力される前からの現象についても撮像することが可能となる。
ドライバ回路内のドライバ素子の数は、1つのドライバ素子の動作時間とドライバ素子の冷却に必要な時間とを考慮して決定する。
これは、あるドライバ素子が動作している時間内に、次に動作するドライバ素子が動作可能な程度にまで冷却されなければならないからである。
例えば、あるドライバ素子が動作している時間内に、次に動作予定のドライバ素子が動作可能な程度まで冷却されるのであれば、2つのドライバ素子を交互に切り替えるようにすればよい。
冷却のためにより長い時間を必要とする場合には、3つ以上のドライバ素子を順に切り替えて冷却時間を確保するように駆動すればよい。
また、ドライバ素子の温度を測定する測定器を設けて連続的にドライバ素子の温度を測定し、測定温度に基づいて切り替えのタイミングを決定するようにしてもよい。
例えば、動作中のドライバ素子の温度が所定の温度に達する直前に別のドライバ素子に切り替えるようにしたり、動作停止中にドライバ素子の温度が所定の温度まで降下した時にこのドライバ素子を駆動させるようにしたりしてもよい。
図9は、本発明に係る撮像素子で撮像する場合と、トリガ信号が入力された後に撮像を開始する従来の撮像素子で撮像する場合の相違を説明するための図である。
図9において、上段は従来の駆動装置の動作時間とドライバ素子の温度との関係を示し、下段は本発明に係る駆動装置のドライバ素子d1〜d5の動作時間と各ドライバ素子の温度との関係を示す。
従来の駆動装置は、CCDメモリを駆動する移送パルスの相ごとに単一のドライバ素子を備える。
これに対し、撮像素子用駆動装置10はCCDメモリ30を駆動する移送パルスの相ごとに複数のドライバ素子d1〜d5を有し、複数のドライバ素子d1〜d5を順次切り替える。
図9を参照しながら説明すると、時刻t0において、本発明に係る駆動装置10は1から10MHz程度の速度で動作を開始する。時刻t0において、ドライバ素子d1が接続されているスイッチsw1,sw11が切替器140によってオンにされると、ドライバ素子d1の温度が急激に上昇し始める。
この温度が、ドライバ素子d1が機能を喪失する限界温度に達する前の時刻t1に、切替器140によってドライバ素子d1のスイッチsw1,sw11がオフにされ、同時にドライバ素子d2のスイッチsw2,sw12がオンに切り替えられる。
これにより、ドライバ素子d1はCCDメモリ30から切り離され、ドライバ素子d2の温度が急激に上昇し始める。
この温度が、ドライバ素子d2が限界温度に達する前の時刻t2(図示していない)に、切替器140によってドライバ素子d2のスイッチsw2,sw12がオフにされ、同時にドライバ素子d3のスイッチsw3,sw13がオンに切り替えられる。
その後、ドライバ素子d3〜d5が順次切り替えられ、時刻t6にドライバ素子d5がオフにされ、ドライバ素子d1が再度オンにされる。
時刻t6にトリガ信号が入力された場合を想定すると、画素周辺記録型撮像素子20が予め設定されたフレーム数分撮像を行い、時刻t7に撮像モードが終了する。
時刻t7からは、ドライバ素子d1は、100kHzの速度で駆動されて読出モードを開始し時刻t8で終了する。
読出モードの速度は撮像モードの速度より遅いため、ドライバ素子d1の温度は、撮像モード終了時刻t7における温度より上昇することはなく下降を続ける。
本発明との対比の観点から、図9の上段のグラフを参照しながら従来の駆動装置について説明する。時刻t6においてトリガ信号が入力されると、撮像が開始される。これにより、ドライバ素子の温度は急激に上昇し始める。時刻t6から、予め設定されたフレーム数分撮像を行い、時刻t7に撮像モードが終了する。時刻t7からは、ドライバ素子は撮像モードよりも遅い速度で読出モードを実行し、時刻t8に読出モードが終了する。
上記のとおり、従来の駆動回路では、時刻t6からドライバ素子が作動を開始するのでそれ以前の事象は撮像されておらず、時刻t6より前の例えば時刻t5から時刻t6までの間の事象を確認することはできない。
これに対し、本発明に係る駆動装置10では、トリガ信号が入力された時刻t6から、予め設定されたフレーム数分撮像し、これがCCDメモリ30に蓄積される。ただし、時刻t6以前から撮像状態とすることができるため、時刻t6より前の時刻t5以後の電荷信号がCCDメモリ30に蓄積されている。
このCCDメモリ30に蓄積されている電荷信号は、時刻t6以降に取得された電荷信号の転送時に転送されて、出力回路24から出力される。このため、時刻t5から時刻t6までに撮像された事象も観察することができる。なお、時刻t0から時刻t5までの情報は、時刻t5から時刻t6までの情報の上書きにより失われる。
図10は、本発明の一実施の形態に係る撮像素子用駆動装置10を組み込んだ撮像装置150の一例を示すブロック図である。
撮像装置150は、駆動装置10、画素周辺記録型撮像素子20、レンズ151、A/D変換部152、信号処理部153および映像出力回路156を備える。
信号処理部153は、信号処理回路154及び映像信号メモリ155を備える。信号処理回路154は、A/D変換部152から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた映像信号を映像信号メモリ155に出力する。
映像信号メモリ155は、例えば数千フレーム程度保存することができ、保存したメモリ映像信号を所定レートで出力する。例えば、通常のテレビレートの場合、映像信号メモリ155は30フレーム/秒で映像信号を出力する。
映像出力回路156は、映像信号メモリ155からの映像信号を例えばHD−SDI(High Definition - Serial Digital Interface)の規格の映像信号に変換して出力するものである。
画素周辺記録型撮像素子20では、上記のとおり、駆動装置10から出力される駆動クロック(φPD、φM1〜φMN、φMR、φH)に基づいて、信号電荷の生成および転送が制御される。
画素周辺記録型撮像素子20の受光素子21は、レンズ151を通過して得られる光信号を受光して電気信号に変換して電荷信号を生成する。
撮像装置150の機能を説明する。撮像装置150の使用者が、撮像装置150を撮像モードにすると、駆動装置10から画素周辺記録型撮像素子20の受光素子21に高速の露光パルスφPDが供給される。これにより、受光素子21は、レンズ151を通して被写体から受光した光信号を電気信号に変換して電荷信号を生成する。
駆動装置10から相ごとに複数のドライバ素子d1〜d5が切り替えられて画素周辺記録型撮像素子20に移送パルスφM1〜φMNが供給される。これにより、受光素子21で生成された電荷信号がCCDメモリ30に順次転送されて蓄積される上書き撮像が行われる。
駆動装置10にトリガ信号が供給されると、上書き撮像が中止され、所定数フレームを撮像後撮像モードを終了する。
その後、読出モードに移行し、駆動装置10から画素周辺記録型撮像素子20に垂直転送パルスφMRおよび水平転送パルスφHが供給される。
これにより、CCDメモリ30に蓄積されていた信号電荷が順次転送されて画素周辺記録型撮像素子20からA/D変換部152に出力される。
A/D変換部152は、画素周辺記録型撮像素子20から得られるアナログ信号をデジタル信号に変換し、変換した映像信号のデジタル信号を信号処理部153の信号処理回路154に出力する。
信号処理回路154は、A/D変換部152から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた映像信号を映像信号メモリ155に出力する。この映像信号メモリ155は、信号処理回路154から得られる並べ替えた映像信号を、例えば数千フレーム程度保存し、保存したメモリ映像信号を所定レートで出力する。例えば、通常のテレビレートの場合には、映像信号メモリ155は30フレーム/秒で映像信号を出力する。
以上のように、撮像装置150は、本発明の実施の形態に係る駆動装置10を備えているため、数1000万フレーム/秒を超える高速撮像においても、トリガ信号が入力される前からの十分に長い撮像動作時間の確保を図ることができる。
本発明の実施の形態は各相のドライバ回路において5つのドライバ素子を順次切り替えることによってCCDメモリの信号電荷の転送を行うパルス信号を出力しているが、ドライバ素子の数はこの実施の形態に限定されるものではない。
切り替えるドライバ素子の数は、次に動作するドライバ素子の動作開始時の初期温度が、次の動作期間に機能を喪失する温度まで上昇しない温度にまで低下する時間を確保できる数であればよい。
また、本発明の上記の実施の形態では、ドライバ素子d1〜d5の両端に同期して切り替えるスイッチsw1〜sw5およびスイッチsw11〜sw15を設けた。
ドライバ素子d1〜d5がワイヤードOR接続可能な素子であれば、ドライバ素子の出力端側のスイッチsw11〜sw15を省略することも可能である。
本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
10 撮像素子用駆動装置
11 タイミングパルス生成部
12 露光パルス出力部
13 移送パルス出力部
14 垂直転送パルス出力部
15 水平転送パルス出力部
20 画素周辺記録型撮像素子
21 受光素子
22 垂直転送部(読出回路)
23 水平転送部(読出回路)
24 出力回路
30 CCDメモリ
31〜130 CCDセル(複数のメモリ)
140 切替器(選択制御回路)
141 切替制御信号ライン
150 撮像装置
151 レンズ
152 A/D変換部
153 信号処理部
154 信号処理回路
155 映像信号メモリ
156 映像出力回路
d1,d2,d3,d4,d5 ドライバ素子(電力増幅素子、移送パルス生成部)
sw1〜sw5 スイッチ(選択供給回路、移送パルス生成部)
sw11〜sw15 スイッチ(選択出力回路、移送パルス生成部)

Claims (3)

  1. X方向およびY方向のマトリクスに配置された複数の受光素子と、各受光素子に接続され前記受光素子が出力する受光信号を電荷信号として蓄積する複数のメモリと、前記メモリに蓄積された電荷信号を読み出す読出回路とを含む撮像素子の前記受光素子、複数のメモリおよび読出回路のそれぞれに駆動信号を供給する撮像素子用駆動装置であって、
    タイミングパルスおよび切替制御パルスを生成するタイミングパルス生成部と、
    前記タイミングパルス生成部で生成されるタイミングパルスに基づいて前記電荷信号を前記複数のメモリに移送する少なくとも1相の移送パルスを生成する移送パルス生成部を備え、
    前記移送パルス生成部が、
    前記タイミングパルスを電力増幅して移送パルスとして出力する複数の電力増幅素子と、
    前記タイミングパルスを前記電力増幅素子の1つに選択的に供給する選択供給回路と、
    前記選択供給回路により選択された前記電力増幅素子の出力を前記移送パルスとして出力する選択出力回路と、
    前記切替制御パルスに基づいて前記電力増幅素子の1つを順次選択するために前記選択供給回路および前記選択出力回路を制御する選択制御回路と、を備える撮像素子用駆動装置。
  2. 前記選択制御回路は、予め定められた数の前記タイミングパルスごとに、前記選択供給回路および前記選択出力回路を切り替えるものである請求項1に記載の撮像素子用駆動装置。
  3. 前記選択制御回路は、前記電力増幅素子の温度を測定する素子温度測定部を備え、前記素子温度測定部で測定された温度が予め定められた温度に到達するたびに、前記選択供給回路および前記選択出力回路を切り替えるものである請求項1に記載の撮像素子用駆動装置。
JP2013026844A 2013-02-14 2013-02-14 画素周辺記録型撮像素子用駆動装置 Expired - Fee Related JP6162972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013026844A JP6162972B2 (ja) 2013-02-14 2013-02-14 画素周辺記録型撮像素子用駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013026844A JP6162972B2 (ja) 2013-02-14 2013-02-14 画素周辺記録型撮像素子用駆動装置

Publications (2)

Publication Number Publication Date
JP2014158089A JP2014158089A (ja) 2014-08-28
JP6162972B2 true JP6162972B2 (ja) 2017-07-12

Family

ID=51578728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013026844A Expired - Fee Related JP6162972B2 (ja) 2013-02-14 2013-02-14 画素周辺記録型撮像素子用駆動装置

Country Status (1)

Country Link
JP (1) JP6162972B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7150469B2 (ja) 2018-05-17 2022-10-11 キヤノン株式会社 撮像装置及び撮像システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057530B2 (ja) * 1991-12-26 2000-06-26 ソニー株式会社 固体撮像装置およびその駆動方法
EP1781025A1 (en) * 2004-07-20 2007-05-02 Shimadzu Corporation Solid-state imaging device, imaging device, and imaging element
JP2006340018A (ja) * 2005-06-01 2006-12-14 Sony Corp 駆動回路、撮像装置
JP5283193B2 (ja) * 2010-02-17 2013-09-04 日本放送協会 駆動装置及びそれを備えた撮像装置

Also Published As

Publication number Publication date
JP2014158089A (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
KR102327355B1 (ko) 촬상 장치 및 촬상 장치의 제어 방법
US8085329B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
US8878117B2 (en) Image sensor and image capture apparatus
US8786734B2 (en) Image pickup apparatus
US20160028985A1 (en) Threshold-monitoring, conditional-reset image sensor
US8659694B2 (en) Pausing column readout in image sensors
US8384813B2 (en) Suspending column addressing in image sensors
JP2011216969A5 (ja)
JP4154268B2 (ja) 撮像装置
CN101959009A (zh) 图像处理设备
US8525910B2 (en) Suspending column readout in image sensors
CN103945135A (zh) 固体摄像装置
CN101296329B (zh) 摄像设备及其控制方法
CN103634538A (zh) 图像感测装置
US8964080B2 (en) Imaging apparatus and imaging system
JP6162972B2 (ja) 画素周辺記録型撮像素子用駆動装置
TW200908309A (en) Solid-state imaging element, solid-state imaging device, camera, and drive method
JP2007116675A (ja) 撮像装置
WO2020080013A1 (ja) 撮像装置、撮像装置の制御方法および電子機器
JP2020198601A (ja) 撮像装置及びその制御方法
JP5283193B2 (ja) 駆動装置及びそれを備えた撮像装置
JP4921120B2 (ja) 固体撮像装置
JP2006262070A (ja) 光電変換装置及びcmosイメージセンサ
JP5956856B2 (ja) 撮像素子及び撮像システム
JP4974503B2 (ja) 撮影装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R150 Certificate of patent or registration of utility model

Ref document number: 6162972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees