JP6153676B1 - 撮像素子および内視鏡 - Google Patents

Abstract

さらなる小型化と高速読み出しとの両立を実現することが可能な撮像素子および内視鏡を提供する。撮像素子は、互いに異なる行に位置する複数の画素出力トランジスタ２３８を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する転送トランジスタ２３４を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行った後に、一方の行に位置する画素出力トランジスタ２３８を駆動させたまま、撮像信号を第１水平転送線２５９に転送させ、一方の行に位置する画素出力トランジスタ２３８が撮像信号を第１水平転送線２５９に転送させる動作期間に、他方の行に位置する転送トランジスタ２３４を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行うタイミング生成部２５を備える。

Description

本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子および内視鏡に関する。

近年、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子では、多画素化に伴って画素からの画像信号を高速に読み出すことができる技術が知られている（特許文献１参照）。この技術では、垂直走査ライン毎に光電変換素子からの画像信号を蓄積する外部蓄積容量を２組以上設け、光電変換素子を含む複数の画素セルから１行の画像信号を読み出す走査ラインの水平転送期間中に、次の１行の走査ラインの画素から外部蓄積容量への読み出しを行うことで、多画素の撮像素子から画像信号を高速に読み出している。

特開２００１−４５３７５号公報

しかしながら、上述した特許文献１の場合、垂直走査ライン毎に外部蓄積容量を２組以上設けているため、外部蓄積容量を実装するのに必要となる面積が大きくなり、撮像素子の小型化を実現する際の妨げとなっていた。

本発明は、上記に鑑みてなされたものであって、さらなる小型化と高速読み出しとの両立を実現することが可能な撮像素子および内視鏡を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、光電変換部と、電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部へ電荷転送する電荷転送部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、二次元マトリクス状に配置された複数の単位画素と、前記複数の単位画素の配置における列毎に設けられ、前記複数の単位画素の各々から出力される前記信号を転送する複数の第１の転送線と、前記複数の第１の転送線の各々に設けられ、前記複数の単位画素における各々の前記出力部を駆動して前記信号を前記第１の転送線に転送する定電流源と、前記電荷電圧変換部を所定の電位にリセットすることによって生じるノイズ成分を除去するリセットノイズ除去部と、前記リセットノイズ除去部を介して、前記第１の転送線から前記信号を転送する第２の転送線と、異なる２つの行にそれぞれ位置する前記単位画素の前記出力部を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する前記単位画素の前記電荷転送部を駆動して、前記リセットノイズ除去部によってリセットノイズ除去動作を行った後に、一方の行に位置する前記単位画素の前記出力部を駆動させたまま、前記信号を前記第２の転送線に転送させ、一方の行に位置する前記単位画素の前記出力部が前記信号を前記第２の転送線に転送させる動作期間に、他方の行に位置する前記単位画素の前記電荷転送部を駆動して、前記リセットノイズ除去部によって前記リセットノイズ除去動作を行う制御部と、を備えたことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第２の転送線は、一方の行に位置する前記単位画素の前記出力部が出力した前記信号を外部へ出力する第１水平走査線と、他方の行に位置する前記単位画素の前記出力部が出力した前記信号を外部へ出力する第２水平走査線と、を有することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１水平走査線および前記第２水平走査線は、前記複数の単位画素を挟んで上下に配置されていることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記複数の単位画素および前記複数の第１の転送線が配置されてなる第１チップと、前記定電流源、前記リセットノイズ除去部、前記第２の転送線および制御部が配置されてなり、前記第１チップが積層されていることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記単位画素は複数の光電変換部と、電荷電圧変換部と、前記複数の光電変換部から前記電荷電圧変換部へ電荷転送する複数の電荷転送部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、前記制御部は、前記単位画素が有する前記複数の光電変換部を順次駆動させることを特徴とする。

また、本発明に係る内視鏡は、上記発明の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする。

本発明によれば、さらなる小型化と高速読み出しとの両立を実現することができるという効果を奏する。

図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、図２に示す第１チップの詳細な構成を示すブロック図である。 図４は、図２に示す第１チップに含まれる単位画素の構成を示す回路図である。 図５は、本発明の実施の形態１に係る撮像部の駆動タイミングを示すタイミングチャートである。 図６は、本発明の実施の形態２に係る第１チップの詳細な構成を示すブロック図である。 図７は、本発明の実施の形態２に係る第１チップに含まれる単位画素の構成を示す回路図である。 図８は、本発明の実施の形態２に係る撮像部の駆動タイミングを示すタイミングチャートである。 図９は、本発明の実施の形態３に係る第１チップの詳細な構成を示すブロック図である。 図１０は、本発明の実施の形態３に係る第１チップに含まれる単位画素の構成を示す回路図である。 図１１は、本発明の実施の形態３に係る撮像部の駆動タイミングを示すタイミングチャートである。

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像素子を被検体に挿入される挿入部の先端に設けた内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられており、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。また、伝送ケーブル３は、撮像部２０が生成した撮像信号をコネクタ部５へ伝搬する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、アナログの撮像信号をデジタルの撮像信号に変換（Ａ／Ｄ変換）してプロセッサ６へ出力する。

プロセッサ６は、コネクタ部５から入力される撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。

表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。

光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被写体へ向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light Emitting Diode）および白色光の波長帯域より狭い波長帯域を有する狭帯域光の特殊光を発するＬＥＤ等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、内視鏡２を介して白色光または狭帯域光を被写体に向けて照射する。

図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路について説明する。

〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。図２に示す内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。

撮像部２０は、第１チップ２１（撮像素子）と、第２チップ２２と、を有する。また、撮像部２０は、伝送ケーブル３を介して後述するコネクタ部５の電源電圧生成部５５によって生成された電源電圧ＶＤＤをグランドＧＮＤとともに受け取る。撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間には、電源安定用のコンデンサＣ１が設けられている。

第１チップ２１は、二次元マトリクス状に配置されてなり、外部から光を受光し、受光量に応じた画像信号を生成して出力する複数の単位画素２３０が配置されてなる受光部２３と、受光部２３における複数の単位画素２３０の各々で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から入力される基準クロック信号および同期信号に基づきタイミング信号を生成して読み出し部２４に出力するタイミング生成部２５と、を有する。なお、第１チップ２１のより詳細な構成については後述する。

第２チップ２２は、第１チップ２１における複数の単位画素２３０の各々から出力される撮像信号を増幅して伝送ケーブル３へ出力するバッファ２７を有する。なお、第１チップ２１と第２チップ２２に配置される回路の組み合わせは適宜変更可能である。例えば、第１チップ２１に配置されたタイミング生成部２５を第２チップ２２に配置してもよい。

コネクタ部５は、アナログ・フロント・エンド部５１（以下、「ＡＦＥ部５１」という）と、Ａ／Ｄ変換部５２と、撮像信号処理部５３と、駆動パルス生成部５４と、電源電圧生成部５５と、を有する。

ＡＦＥ部５１は、撮像部２０から伝搬される撮像信号を受信し、抵抗等の受動素子を用いてインピーダンスマッチングを行った後、コンデンサを用いて交流成分を取り出し、分圧抵抗によって動作点を決定する。その後、ＡＦＥ部５１は、撮像信号（アナログ信号）を補正してＡ／Ｄ変換部５２へ出力する。

Ａ／Ｄ変換部５２は、ＡＦＥ部５１から入力されたアナログの撮像信号をデジタルの撮像信号に変換して撮像信号処理部５３へ出力する。

撮像信号処理部５３は、例えばＦＰＧＡ（Field Programmable Gate Array）により構成され、Ａ／Ｄ変換部５２から入力されるデジタルの撮像信号に対して、ノイズ除去およびフォーマット変換処理等の処理を行ってプロセッサ６へ出力する。

駆動パルス生成部５４は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング生成部２５へ出力する。ここで、駆動パルス生成部５４が生成する同期信号は、水平同期信号と垂直同期信号とを含む。

電源電圧生成部５５は、プロセッサ６から供給される電源から、第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧を生成して第１チップ２１および第２チップ２２へ出力する。電源電圧生成部５５は、レギュレーターなどを用いて第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧を生成する。

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、記録部６４と、入力部６５と、プロセッサ制御部６６と、を備える。

電源部６１は、電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤをグランド（ＧＮＤ）とともに、コネクタ部５の電源電圧生成部５５へ供給する。

画像信号処理部６２は、撮像信号処理部５３で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。

クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を駆動パルス生成部５４へ出力する。

記録部６４は、内視鏡システム１に関する各種情報や処理中のデータ等を記録する。記録部６４は、ＦｌａｓｈメモリやＲＡＭ（Random Access Memory）の記録媒体を用いて構成される。

入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部６５は、例えば十字スイッチやプッシュボタン等を用いて構成される。

プロセッサ制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。プロセッサ制御部６６は、ＣＰＵ（Central Processing Unit）等を用いて構成される。プロセッサ制御部６６は、入力部６５から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。

〔第１チップの詳細な構成〕
次に、上述した第１チップ２１の詳細な構成について説明する。
図３は、図２に示す第１チップ２１の詳細な構成を示すブロック図である。図４は、図２に示す第１チップ２１に含まれる単位画素２３０の構成を示す回路図である。

図３および図４に示すように、第１チップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、定電流源２４０と、リセットノイズ除去部２４４と、出力部３１と、を有する。なお、受光部２３の構成の説明は後述する。

タイミング生成部２５は、基準クロック信号、同期信号および電源電圧ＶＤＤに基づいて、各種の駆動パルス、Ｖ制御信号、電源電圧ＶＲ１および電源電圧ＶＲ２を生成し、後述する読み出し部２４、単位画素２３０およびリセットノイズ除去部２４４の各々に出力する。なお、本実施の形態１では、タイミング生成部２５が互いに異なる行に位置する複数の画素出力トランジスタ２３８を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する転送トランジスタ２３４を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行った後に、一方の行に位置する画素出力トランジスタ２３８を駆動させたまま、撮像信号を第１水平転送線２５９に転送させ、一方の行に位置する画素出力トランジスタ２３８が撮像信号を第１水平転送線２５９に転送させる動作期間に、他方の行に位置する転送トランジスタ２３４を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行う制御部として機能する。

定電流源２４０は、一端側が垂直転送線２３９に接続され、他端側がグランドＧＮＤに接続される。定電流源２４０は、単位画素２３０を駆動し、単位画素２３０の出力を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された撮像信号は、リセットノイズ除去部２４４へ転送される。

読み出し部２４は、垂直走査部２４１と、第１水平走査部２４２と、第２水平走査部２４３と、を有する。

垂直走査部２４１は、タイミング生成部２５から入力されるＶ制御信号（駆動パルスφＲ、φＴ１およびφＴ２等）に基づいて、受光部２３の選択された行＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に、φＲ＜Ｎ＞、φＴ１＜Ｎ＞およびφＴ２＜Ｎ＞の各々を印加して、受光部２３の各単位画素２３０を垂直転送線２３９に接続された定電流源２４０および電源電圧ＶＲ１または電源電圧ＶＲ２で駆動することによって、各単位画素２３０からの撮像信号を垂直転送線２３９（第１の転送線）に転送する。

リセットノイズ除去部２４４（カラム読み出し回路）は、垂直転送線２３９毎（列毎）に設けられる。リセットノイズ除去部２４４は、転送容量２５２（ＡＣ結合コンデンサ）と、クランプスイッチ２５３（トランジスタ）と、出力アンプ２５４と、を含む。

転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側がクランプスイッチ２５３を介して基準電圧ＶＲＥＦが入力される信号線に接続される。転送容量２５２は、クランプスイッチ２５３がオン状態となり、タイミング生成部２５から供給される基準電圧ＶＲＥＦによりリセットされる。

クランプスイッチ２５３は、一端側に基準電圧ＶＲＥＦが供給される信号線が接続される。また、クランプスイッチ２５３は、他端側が転送容量２５２と出力アンプ２５４との間に接続される。クランプスイッチ２５３は、タイミング生成部２５から駆動パルスφＣＬＰ１または駆動パルスφＣＬＰ２が入力される。

このように構成されたリセットノイズ除去部２４４は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量２５２（ＡＣ結合コンデンサ）の容量は、基準電圧ＶＲＥＦにリセットされるときのリセットノイズが十分低くなる程度の容量であればよい。加えて、リセットノイズ除去部２４４は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。

第１水平走査部２４２は、タイミング生成部２５から供給されるＨ制御信号１（駆動パルスφＨ１等）に基づいて、受光部２３の選択された垂直転送線２３９（２３９ａ）の列＜Ｍ＞（Ｍ＝１，２，…，Ｍ−１，Ｍ）に駆動パルスφＨ１＜Ｍ＞を印加し、電源電圧ＶＲ１によって駆動中の各単位画素２３０から出力された撮像信号を、リセットノイズ除去部２４４を介して第１水平転送線２５９へ転送して出力する。

第２水平走査部２４３は、タイミング生成部２５から供給されるＨ制御信号２（駆動パルスφＨ２等）に基づいて、受光部２３の選択された垂直転送線２３９（２３９ｂ）の列＜Ｍ＞（Ｍ＝１，２，…，Ｍ−１，Ｍ）に駆動パルスφＨ２＜Ｍ＞を印加し、電源電圧ＶＲ２によって駆動中の各単位画素２３０から出力された撮像信号を、リセットノイズ除去部２４４を介して第２水平転送線２６０へ転送して出力する。なお、本実施の形態１では、垂直走査部２４１、第１水平走査部２４２および第２水平走査部２４３が読み出し部２４として機能する。

第１チップ２１の受光部２３には、多数の単位画素２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子２３１（フォトダイオード）および光電変換素子２３２と、電荷電圧変換部２３３と、転送トランジスタ２３４および転送トランジスタ２３５と、電荷電圧変換部リセット部２３６（トランジスタ）と、画素出力トランジスタ２３８（信号出力部）と、を含む。なお、本明細書では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷電圧変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。

光電変換素子２３１および光電変換素子２３２は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１および光電変換素子２３２は、カソード側がそれぞれ転送トランジスタ２３４および転送トランジスタ２３５の一端側に接続され、アノード側がグランドＧＮＤに接続される。

電荷電圧変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１および光電変換素子２３２で蓄積された電荷を電圧に変換する。

転送トランジスタ２３４および転送トランジスタ２３５は、それぞれ光電変換素子２３１および光電変換素子２３２から電荷電圧変換部２３３に電荷を転送する。転送トランジスタ２３４および転送トランジスタ２３５のそれぞれのゲートには、駆動パルスφＴ１または駆動パルスφＴ２が供給される信号線が接続され、一端側が光電変換素子２３１または光電変換素子２３２に接続され、他端側が電荷電圧変換部２３３に接続される。転送トランジスタ２３４および転送トランジスタ２３５は、垂直走査部２４１から信号線を介して駆動パルスφＴ１または駆動パルスφＴ２が供給されると、オン状態となり、光電変換素子２３１および光電変換素子２３２から電荷電圧変換部２３３に信号電荷を転送する。

電荷電圧変換部リセット部２３６は、電荷電圧変換部２３３を所定電位にリセットする。電荷電圧変換部リセット部２３６は、一端側が電源電圧ＶＲ１または電源電圧ＶＲ２に接続され、他端側が電荷電圧変換部２３３に接続される。ゲートには駆動パルスφＲが供給される信号線が接続される。電荷電圧変換部リセット部２３６は、垂直走査部２４１から信号線を介して駆動パルスφＲが供給されると、オン状態となり、電荷電圧変換部２３３に蓄積された信号電荷を放出させ、電荷電圧変換部２３３を所定電位にリセットする。

画素出力トランジスタ２３８は、電荷電圧変換部２３３で電圧変換された撮像信号を垂直転送線２３９に出力する。画素出力トランジスタ２３８は、一端側が電源電圧ＶＲ１または電源電圧ＶＲ２に接続され、他端側が垂直転送線２３９に接続され、ゲートには、電荷電圧変換部２３３が接続される。画素出力トランジスタ２３８は、電源電圧ＶＲ１または電源電圧ＶＲ２が供給されると、オン状態となり、撮像信号または電源電圧ＶＲ１または電源電圧ＶＲ２を垂直転送線２３９へ転送する。

出力部３１は、第１出力部３１ａと、第２出力部３１ｂと、を有する。第１出力部３１ａは、差動アンプを用いて構成され、第１水平転送線２５９から転送された撮像信号と基準電圧ＶＲＥＦとの差をとることによって、ノイズを除去した撮像信号を外部へ出力する（Ｖｏｕｔ１）。第２出力部３１ｂは、差動アンプを用いて構成され、第２水平転送線２６０から転送された撮像信号と基準電圧ＶＲＥＦとの差をとることによって、ノイズを除去した撮像信号を外部へ出力する（Ｖｏｕｔ２）。

〔撮像部の動作〕
次に、撮像部２０の駆動タイミングについて説明する。図５は、撮像部２０の駆動タイミングを示すタイミングチャートである。図５では、図３および図４で示した画素Ａ〜画素Ｈから撮像信号を読み出すまでを説明する（単位画素２３０の数が８個）。図５において、最上段から順に、電源電圧ＶＲ１、電源電圧ＶＲ２、駆動パルスφＲ１＜Ｎ＞、駆動パルスφＲ２＜Ｎ＋３＞、駆動パルスφＲ１＜Ｎ＋２＞、駆動パルスφＲ２＜Ｎ＋５＞、駆動パルスφＴ１＜Ｎ＞、駆動パルスφＴ２＜Ｎ＋２＞、駆動パルスφＴ１＜Ｎ＋１＞、駆動パルスφＴ２＜Ｎ＋３＞、駆動パルスφＴ１＜Ｎ＋２＞、駆動パルスφＴ２＜Ｎ＋４＞、駆動パルスφＴ１＜Ｎ＋３＞、駆動パルスφＴ２＜Ｎ＋５＞、駆動パルスφＣＬＰ１、駆動パルスφＣＬＰ２、駆動パルスφＨ１および駆動パルスφＨ２のタイミングを示す。

図５に示すように、タイミング生成部２５は、蓄積期間において、電源電圧ＶＲ１および電源電圧ＶＲ２の各々をＨｉｇｈ状態とし、駆動パルスφＲ、駆動パルスφＴ１、駆動パルスφＴ２はオフ状態（Ｌｏｗ）とする。

続いて、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＲ１＜Ｎ＞をオン状態（Ｈｉｇｈ）とすることによって、画素出力トランジスタ２３８を駆動する（以下、「オン」という）する。さらに、タイミング生成部２５は、駆動パルスφＣＬＰ１をオン状態（Ｈｉｇｈ）とすることによって、クランプスイッチ２５３をオンとする。この場合、垂直走査部２４１によって駆動パルスφＲ１＜Ｎ＞が印加される行は、各単位画素２３０（例えば図３および図４に示す画素Ａ）から撮像信号を読み出す行（以下、単に「選択行」という）として選択される。

その後、タイミング生成部２５は、駆動パルスφＲ１＜Ｎ＞をオフ状態（Ｌｏｗ）とし、続けて駆動パルスφＣＬＰ１をオフ状態（Ｌｏｗ）とすることによって、クランプスイッチ２５３がオフとなり、出力アンプ２５４の入力側が基準電圧ＶＲＥＦによりリセットされる。これにより、画素出力トランジスタ２３８の閾値のばらつきと電荷電圧変換部２３３のリセットノイズを含むノイズレベルが、駆動パルスφＣＬＰ１の立ち下がりのタイミングで基準電圧ＶＲＥＦにクランプされる。

続いて、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＴ１＜Ｎ＞をオン状態（Ｈｉｇｈ）とすることによって、転送トランジスタ２３４をオンする。この場合、単位画素２３０（画素Ａ）における光電変換素子２３１からの電荷は、電荷電圧変換部２３３に転送され、撮像信号に変換される。電荷電圧変換部２３３によって変換された撮像信号は、画素出力トランジスタ２３８によって奇数列の垂直転送線２３９（２３９ａ）に出力され、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送される。

その後、タイミング生成部２５は、第１水平走査部２４２を介して駆動パルスφＨ１を列毎にオンオフ（φＨ１＜１＞，φＨ１＜２＞，…，φＨ１＜Ｍ−１＞，φＨ１＜Ｍ＞）させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４から基準電圧ＶＲＥＦに重畳した単位画素２３０（画素Ａ）の撮像信号を第１水平転送線２５９に順次読み出して第１出力部３１ａへ転送する。第１出力部３１ａは、第１水平転送線２５９から転送された撮像信号と基準電圧ＶＲＥＦとの差を外部へ出力する（Ｖｏｕｔ１）。

これに対して、一方の列の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０（画素Ａ）の撮像信号を第１水平転送線２５９に順次読み出されている期間、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＲ２＜Ｎ＋３＞をオン状態（Ｈｉｇｈ）とすることによって、他方の行に位置する画素出力トランジスタ２３８をオンするとともに、駆動パルスφＣＬＰ２をオン状態（Ｈｉｇｈ）として、クランプスイッチ２５３をオンとする。

その後、タイミング生成部２５は、駆動パルスφＲ２＜Ｎ＋３＞をオフ状態（Ｌｏｗ）とし、続けて駆動パルスφＣＬＰ２をオフ状態（Ｌｏｗ）とすることによって、クランプスイッチ２５３がオフとなり、出力アンプ２５４の入力側が基準電圧ＶＲＥＦによりリセットされる。これにより、画素出力トランジスタ２３８の閾値ばらつきと電荷電圧変換部２３３のリセットノイズを含むノイズレベルが、駆動パルスφＣＬＰ２の立ち下がりのタイミングで基準電圧ＶＲＥＦにクランプされる。

続いて、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＴ２＜Ｎ＋２＞をオン状態（Ｈｉｇｈ）とすることによって、転送トランジスタ２３４をオンする。この場合、単位画素２３０（画素Ｂ）における光電変換素子２３１からの電荷は、電荷電圧変換部２３３によって撮像信号に変換される。電荷電圧変換部２３３によって変換された撮像信号は、画素出力トランジスタ２３８によって偶数列の垂直転送線２３９（２３９ｂ）に出力され、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送される。

その後、タイミング生成部２５は、駆動パルスφＨ１＜Ｍ＞による撮像信号の第１水平転送線２５９への転送の完了を待って、電源電圧ＶＲ１をＬｏｗ状態とし、この電源電圧ＶＲ１の立ち下がりに応じて、駆動パルスφＲ１＜Ｎ＞をオン状態（Ｈｉｇｈ）とし、画素出力トランジスタ２３８をオフとする。この場合、垂直走査部２４１によって駆動パルスφＲ１＜Ｎ＞が印加される行は、各単位画素２３０（例えば図３および図４に示す画素Ａ）から撮像信号を読み出す行が非選択となる（解除される）。このとき、タイミング生成部２５は、第２水平走査部２４３を介して駆動パルスφＨ２を列毎にオンオフ（φＨ２＜１＞、φＨ２＜２＞、・・・、φＨ２＜Ｍ−１＞、φＨ２＜Ｍ＞）させることによって、他方の垂直転送線２３９（２３９ｂ）に設けられたリセットノイズ除去部２４４から基準電圧ＶＲＥＦに重畳した単位画素２３０（画素Ｂ）の撮像信号を第２水平転送線２６０に順次読み出して第２出力部３１ｂへ転送する。第２出力部３１ｂは、第２水平転送線２６０から転送された撮像信号と基準電圧ＶＲＥＦとの差を外部へ出力する（Ｖｏｕｔ２）。

一方の列の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０（画素Ｂ）の撮像信号を第２水平転送線２６０に順次読み出されているとき、タイミング生成部２５は、電源電圧ＶＲ１をＨｉｇｈ状態とし、この電源電圧ＶＲ１の立ち上がりに応じて、垂直走査部２４１を介して駆動パルスφＲ１＜Ｎ＞をオン状態（Ｈｉｇｈ）とすることによって、画素出力トランジスタ２３８をオンする。さらに、タイミング生成部２５は、駆動パルスφＣＬＰ１をオン状態（Ｈｉｇｈ）とすることによって、クランプスイッチ２５３をオンとする。この場合、垂直走査部２４１によって駆動パルスφＲ１＜Ｎ＞が印加される行は、各単位画素２３０（例えば図３および図４に示す画素Ｃ）から撮像信号を読み出す選択行として選択される。

その後、タイミング生成部２５は、駆動パルスφＣＬＰ１をオフ状態（Ｌｏｗ）とすることによって、クランプスイッチ２５３がオフとなり、出力アンプ２５４の入力側が基準電圧ＶＲＥＦによりリセットされる。

続いて、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＴ１＜Ｎ＋１＞をオン状態（Ｈｉｇｈ）とすることによって、転送トランジスタ２３５をオンする。この場合、単位画素２３０（画素Ｃ）における光電変換素子２３２からの電荷は、電荷電圧変換部２３３によって撮像信号に変換される。電荷電圧変換部２３３によって変換された撮像信号は、画素出力トランジスタ２３８によって奇数列の垂直転送線２３９（２３９ａ）に出力され、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送される。

その後、タイミング生成部２５は、駆動パルスφＨ２＜Ｍ＞による撮像信号の第２水平転送線２６０への転送の完了を待って、電源電圧ＶＲ２をＬｏｗ状態とし、この電源電圧ＶＲ２の立ち下がりに応じて、駆動パルスφＲ２＜Ｎ＋３＞をオン状態（Ｈｉｇｈ）とし、画素出力トランジスタ２３８をオフとする。この場合、垂直走査部２４１によって駆動パルスφＲ２＜Ｎ＋３＞が印加される行は、各単位画素２３０（例えば図３および図４に示す画素Ｂ）から撮像信号を読み出す行が非選択となる（解除される）。このとき、タイミング生成部２５は、第１水平走査部２４２を介して駆動パルスφＨ１を列毎にオンオフ（φＨ１＜１＞、φＨ１＜２＞、・・・φＨ１＜Ｍ＞）させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４から基準電圧ＶＲＥＦに重畳した単位画素２３０（画素Ｃ）の撮像信号を第１水平転送線２５９に順次読み出して第１出力部３１ａへ転送する。第１出力部３１ａは、第１水平転送線２５９から転送された撮像信号と基準電圧ＶＲＥＦとの差を外部へ出力する（Ｖｏｕｔ１）。

これに対して、一方の列の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０（画素Ｃ）の撮像信号を第１水平転送線２５９に順次読み出されている場合、タイミング生成部２５は、電源電圧ＶＲ２をＨｉｇｈ状態とする。このとき、タイミング生成部２５は、電源電圧ＶＲ２の立ち上がりタイミングに応じて、垂直走査部２４１を介して駆動パルスφＲ２＜Ｎ＋３＞をオン状態（Ｈｉｇｈ）とすることによって、他方の列の画素出力トランジスタ２３８をオンするとともに、駆動パルスφＣＬＰ２をオン状態（Ｈｉｇｈ）として、クランプスイッチ２５３をオンとする。

その後、タイミング生成部２５は、駆動パルスφＣＬＰ２をオフ状態（Ｌｏｗ）とすることによって、クランプスイッチ２５３がオフとなり、出力アンプ２５４の入力側が基準電圧ＶＲＥＦによりリセットされる。

続いて、タイミング生成部２５は、垂直走査部２４１を介して駆動パルスφＴ２＜Ｎ＋３＞をオン状態（Ｈｉｇｈ）とすることによって、転送トランジスタ２３５をオンする。この場合、単位画素２３０（画素Ｄ）における光電変換素子２３１からの電荷は、電荷電圧変換部２３３に転送され撮像信号に変換される。電荷電圧変換部２３３によって変換された撮像信号は、画素出力トランジスタ２３８によって偶数列の垂直転送線２３９（２３９ｂ）に出力され、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送される。

その後、タイミング生成部２５は、駆動パルスφＨ１＜Ｍ＞による撮像信号の第１水平転送線２５９への転送の完了を待って、電源電圧ＶＲ１をＬｏｗ状態とし、この電源電圧ＶＲ１の立ち下がりに応じて、駆動パルスφＲ１＜Ｎ＞をオン状態（Ｈｉｇｈ）とし、画素出力トランジスタ２３８をオフとする。この場合、垂直走査部２４１によって駆動パルスφＲ１＜Ｎ＞が印加される行は、各単位画素２３０（例えば図３および図４に示す画素Ｃ）から撮像信号を読み出す行が非選択となる（解除される）。このとき、タイミング生成部２５は、第２水平走査部２４３を介して駆動パルスφＨ２を列毎にオンオフ（φＨ２＜１＞、φＨ２＜２＞、・・・、φＨ２＜Ｍ−１＞、φＨ２＜Ｍ＞）させることによって、他方の垂直転送線２３９（２３９ｂ）に設けられたリセットノイズ除去部２４４から基準電圧ＶＲＥＦに重畳した単位画素２３０（画素Ｄ）の撮像信号を第２水平転送線２６０に順次読み出して第２出力部３１ｂへ転送する。第２出力部３１ｂは、第２水平転送線２６０から転送された撮像信号と基準電圧ＶＲＥＦとの差を外部へ出力する（Ｖｏｕｔ２）。

このように、タイミング生成部２５は、一方の行の画素出力トランジスタ２３８がオンされ、対応する列の読み出し部２４から単位画素２３０の撮像信号を第１水平転送線２５９に順次読み出されている期間において、他方の行に対応する列の撮像信号をリセットノイズ除去部２４４への転送を行い、他方の行の画素出力トランジスタ２３８がオンされ、対応する列の読み出し部２４から単位画素２３０の撮像信号を第２水平転送線２６０に順次読み出されている期間において、一方の行に対応する列の撮像信号をリセットノイズ除去部２４４への転送を行うように、駆動パルスφＴ１＜Ｎ＋２＞、駆動パルスφＴ２＜Ｎ＋４＞、駆動パルスφＴ１＜Ｎ＋３＞および駆動パルスφＴ２＜Ｎ＋５＞のオン状態を制御することによって、残りの単位画素２３０（画素Ｅ〜画素Ｈ）の各々の撮像信号を交互に第１水平走査部２４２および第２水平走査部２４３に読み出させる。

以上説明した本発明の実施の形態１によれば、異なる２つの行に位置する２つの画素出力トランジスタ２３８を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行った後に、一方の行に位置する画素出力トランジスタ２３８を駆動させたまま、撮像信号を第１水平転送線２５９に転送させ、一方の行に位置する画素出力トランジスタ２３８が撮像信号を第１水平転送線２５９に転送させる動作期間に、他方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行うので、さらなる小型化と高速読み出しとの両立を実現することができる。

また、本発明の実施の形態１によれば、一方の行に位置する単位画素２３０から撮像信号を外部へ出力している期間に、他方の行に位置する単位画素２３０からリセットノイズ除去部２４４へ撮像信号を読み出すことによって、水平ブランキング期間を実質的にゼロとすることができる。即ち、本発明の実施の形態１によれば、リセットノイズ除去部２４４への撮像信号の読み出しと、リセットノイズ除去部２４４から第１水平転送線２５９または第２水平転送線２６０への撮像信号の出力を、垂直転送線２３９方向に異なる単位画素２３０（一方の行に位置する単位画素２３０および他方の行に位置する単位画素２３０）で交互に行うことによって、水平ブランキング期間を実質的にゼロとすることができる。この結果、水平ブランキング期間を、撮像信号を出力することができる期間とすることができるので、より低速で撮像信号を出力することが可能となり、低消費電力および伝送帯域の節約を行うことができる。さらに、低消費電力で撮像部２０を駆動することができるので、内視鏡２の先端１０１が高温になることを防止することができる。

また、本発明の実施の形態１によれば、単位画素２３０を介して第１水平転送線２５９および第２水平転送線２６０の各々を上下に配置したので、第１チップ２１の中心と受光部２３の中心がほぼ一致し、レンズ（図示せず）と撮像部２０（撮像素子）を組み合わせた際の径方向のサイズを小さくすることができる。

また、本発明の実施の形態１によれば、タイミング生成部２５が単位画素２３０における光電変換素子２３１または光電変換素子２３２から順次駆動させるので、共有画素であっても、撮像信号を高速に読み出すことができる。

また、本発明の実施の形態１によれば、タイミング生成部２５が一方の行に位置する単位画素２３０および他方の行に位置する単位画素２３０を個別に駆動し、単位画素２３０に含まれる画素出力トランジスタ２３８を、少なくとも一部の期間、同時にオン状態（駆動状態）とすることによって、カラム回路から撮像信号を保持するサンプリング容量を省略することができる。この結果、サンプリング容量の削減が可能であるため、撮像部２０（撮像素子）の小型化を行うことができる。

なお、本発明の実施の形態１では、リセットノイズ除去部２４４、読み出し部２４およびタイミング生成部２５が第１チップ２１上に設けられていたが、これらの構成を第２チップ２２上に設けてもよい。これにより、第１チップ２１のさらなる小型化を行うことができるとともに、撮像部２０（撮像素子）の小型化を行うことができる。

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２は、上述した実施の形態１に係る第１チップ２１の構成と異なる。具体的には、上述した実施の形態１に係る第１チップ２１は、垂直方向に２つの単位画素２３０で一つの画素出力トランジスタ２３８（光電変換部）を共有していたが（１×２画素共有）、本実施の形態２に係る第１チップは、垂直方向に４つの単位画素で画素出力トランジスタ（光電変換部）を共有する（１×４画素共有）。以下においては、本実施の形態２に係る第１チップの構成を説明後、第１チップを有する撮像部の駆動タイミングについて説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

〔第１チップの詳細な構成〕
図６は、本実施の形態２に係る第１チップの詳細な構成を示すブロック図である。図７は、本発明の実施の形態２に係る第１チップに含まれる単位画素の構成を示す回路図である。

図６および図７に示す第１チップ２１ａは、上述した実施の形態１に係る第１チップ２１の構成における受光部２３に換えて受光部２３ａを備える。受光部２３ａは、上述した実施の形態１に係る複数の単位画素２３０に換えて、複数の単位画素２３０ａを備える。

単位画素２３０ａは、光電変換素子２３１、光電変換素子２３２、光電変換素子２３１ａおよび光電変換素子２３２ａと、電荷電圧変換部２３３と、転送トランジスタ２３４、転送トランジスタ２３５、転送トランジスタ２３４ａおよび転送トランジスタ２３５ａと、電荷電圧変換部リセット部２３６と、画素出力トランジスタ２３８と、を含む。

光電変換素子２３１ａおよび光電変換素子２３２ａは、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１ａおよび光電変換素子２３２ａは、カソード側がそれぞれ転送トランジスタ２３４ａおよび転送トランジスタ２３５ａの一端側に接続され、アノード側がグランドＧＮＤに接続される。

転送トランジスタ２３４ａおよび転送トランジスタ２３５ａは、それぞれ光電変換素子２３１ａおよび光電変換素子２３２ａから電荷電圧変換部２３３に電荷を転送する。転送トランジスタ２３４ａおよび転送トランジスタ２３５ａのそれぞれのゲートには、駆動パルスφＴ１または駆動パルスφＴ２が供給される信号線が接続され、他端側に、電荷電圧変換部２３３が接続される。転送トランジスタ２３４ａおよび転送トランジスタ２３５ａは、垂直走査部２４１から信号線を介して駆動パルスφＴ１または駆動パルスφＴ２が供給されると、オン状態となり、光電変換素子２３１ａおよび光電変換素子２３２ａから電荷電圧変換部２３３に信号電荷を転送する。

〔撮像部の動作〕
次に、撮像部２０の駆動タイミングについて説明する。図８は、本実施の形態２に係る撮像部２０の駆動タイミングを示すタイミングチャートである。図８では、図６および図７で示した画素Ａ〜画素Ｈから撮像信号を読み出すまでを説明する。図８において、最上段から順に、電源電圧ＶＲ１、電源電圧ＶＲ２、駆動パルスφＲ１＜Ｎ＞、駆動パルスφＲ２＜Ｎ＋５＞、駆動パルスφＴ１＜Ｎ＞、駆動パルスφＴ２＜Ｎ＋４＞、駆動パルスφＴ１＜Ｎ＋１＞、駆動パルスφＴ２＜Ｎ＋５＞、駆動パルスφＴ１＜Ｎ＋２＞、駆動パルスφＴ２＜Ｎ＋６＞、駆動パルスφＴ１＜Ｎ＋３＞、駆動パルスφＴ２＜Ｎ＋７＞、駆動パルスφＣＬＰ１、駆動パルスφＣＬＰ２、駆動パルスφＨ１および駆動パルスφＨ２のタイミングを示す。

図８に示すように、タイミング生成部２５は、上述した実施の形態１と同様のタイミングで撮像部２０を駆動することによって、各単位画素２３０ａから撮像信号を読み出して外部へ出力する。具体的には、タイミング生成部２５は、一方の行に位置する画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ａの撮像信号を第１水平転送線２５９に順次読み出されている期間に、他方の行のリセットノイズ除去動作を行う。さらに、タイミング生成部２５は、他方の行の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ａの撮像信号を第２水平転送線２６０に順次読み出されている期間に、一方の行のリセットノイズ除去動作を行う。

より具体的には、タイミング生成部２５は、単位画素２３０ａ（画素Ａ）の撮像信号を第１水平転送線２５９に順次読み出している期間に、他方の行のリセットレベルのクランプ動作を行った後に、互いに異なる行に位置する単位画素２３０ａ（画素Ｂ）からの撮像信号を垂直転送線２３９（２３９ｂ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。続いて、タイミング生成部２５は、単位画素２３０ａ（画素Ｂ）の撮像信号を第２水平転送線２６０に順次出力させる。

その後、タイミング生成部２５は、単位画素２３０ａ（画素Ｂ）の撮像信号を第２水平転送線２６０に順次読み出している期間に、他方の行のリセットレベルのクランプ動作を行い、単位画素２３０ａ（画素Ｃ）からの撮像信号を垂直転送線２３９（２３９ａ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。

続いて、タイミング生成部２５は、単位画素２３０ａ（画素Ｃ）の撮像信号を第１水平転送線２５９に順次出力させる。その後、タイミング生成部２５は、画素Ｃの撮像信号を第１水平転送線２５９に順次読み出している期間に、他方の行のリセットレベルのクランプ動作を行った後に、画素Ｄからの撮像信号を垂直転送線２３９（２３９ｂ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。続いて、タイミング生成部２５は、単位画素２３０ａ（画素Ｄ）の撮像信号を第２水平転送線２６０に順次出力させる。

このように、タイミング生成部２５は、一方の行の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ａの撮像信号を第１水平転送線２５９に順次読み出されている場合、他方の行のリセットノイズ除去動作を行う。さらに、タイミング生成部２５は、他方の行の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ａの撮像信号を第２水平転送線２６０に順次読み出されている場合、一方の行のリセットノイズ除去動作を行う。これにより、画素Ａ、画素Ｂ、画素Ｃ、画素Ｄ、画素Ｅ、画素Ｆ、画素Ｇおよび画素Ｈの各々は、互いに異なる列の垂直転送線２３９によって読み出され、一方の画素が第１水平転送線２５９または第２水平転送線２６０に転送されている期間に、他方のリセットノイズ除去動作を行う。

以上説明した本発明の実施の形態２によれば、互いに異なる行に位置する画素出力トランジスタ２３８を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行った後に、一方の行に位置する画素出力トランジスタ２３８を駆動させたまま、撮像信号を第１水平転送線２５９に転送させ、一方の行に位置する画素出力トランジスタ２３８が撮像信号を第１水平転送線２５９に転送させる動作期間に、他方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行うので、さらなる小型化と高速読み出しとの両立を実現することができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態３は、上述した実施の形態１に係る第１チップ２１の構成と異なる。具体的には、本実施の形態３に係る第１チップは、垂直方向および水平方向に８つの単位画素で画素出力トランジスタを共有する（２×４画素共有）。以下においては、本実施の形態３に係る第１チップの構成を説明後、第１チップを有する撮像部の駆動タイミングについて説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

図９は、本発明の実施の形態３に係る第１チップの詳細な構成を示すブロック図である。図１０は、本発明の実施の形態３に係る第１チップに含まれる単位画素の構成を示す回路図である。

図９および図１０に示す第１チップ２１ｂは、上述した実施の形態１に係る第１チップ２１の構成における受光部２３に換えて、受光部２３ｂを備える。受光部２３ｂは、上述した実施の形態１に係る複数の単位画素２３０に換えて、複数の単位画素２３０ｂを備える。

単位画素２３０ｂは、光電変換素子２３１、光電変換素子２３２、光電変換素子２３１ａ、光電変換素子２３２ａ、光電変換素子２３１ｂ、光電変換素子２３２ｂ、光電変換素子２３１ｃおよび光電変換素子２３２ｃと、電荷電圧変換部２３３と、転送トランジスタ２３４、転送トランジスタ２３５、転送トランジスタ２３４ａ、転送トランジスタ２３５ａ、転送トランジスタ２３４ｂ、転送トランジスタ２３５ｂ、転送トランジスタ２３４ｃおよび転送トランジスタ２３５ｃと、電荷電圧変換部リセット部２３６と、画素出力トランジスタ２３８と、を含む。

光電変換素子２３１ｂ、光電変換素子２３２ｂ、光電変換素子２３１ｃおよび光電変換素子２３２ｃは、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１ｂ、光電変換素子２３２ｂ、光電変換素子２３１ｃおよび光電変換素子２３２ｃは、カソード側がそれぞれ転送トランジスタ２３４ｂ、転送トランジスタ２３５ｂ、転送トランジスタ２３４ｃおよび転送トランジスタ２３５ｃの一端側に接続され、アノード側がグランドＧＮＤに接続される。

転送トランジスタ２３４ｂ、転送トランジスタ２３５ｂ、転送トランジスタ２３４ｃおよび転送トランジスタ２３５ｃは、それぞれ光電変換素子２３１ｂ、光電変換素子２３２ｂ、光電変換素子２３１ｃおよび光電変換素子２３２ｃから電荷電圧変換部２３３に電荷を転送する。転送トランジスタ２３４ｂ、転送トランジスタ２３５ｂ、転送トランジスタ２３４ｃおよび転送トランジスタ２３５ｃのそれぞれのゲートには、駆動パルスφＴ１または駆動パルスφＴ２が供給される信号線が接続され、他端側に、電荷電圧変換部２３３が接続される。転送トランジスタ２３４ｂ、転送トランジスタ２３５ｂ、転送トランジスタ２３４ｃおよび転送トランジスタ２３５ｃは、垂直走査部２４１から信号線を介して駆動パルスφＴ１または駆動パルスφＴ２が供給されると、オン状態となり、光電変換素子２３１ｂ、光電変換素子２３２ｂ、光電変換素子２３１ｃおよび光電変換素子２３２ｃから電荷電圧変換部２３３に信号電荷を転送する。

〔撮像部の動作〕
次に、撮像部２０の駆動タイミングについて説明する。図１１は、本実施の形態３に係る撮像部２０の駆動タイミングを示すタイミングチャートである。図１１では、図９および図１０で示した画素Ａ〜画素Ｈから撮像信号を読み出すまでを説明する。図１１において、最上段から順に、電源電圧ＶＲ１、電源電圧ＶＲ２、駆動パルスφＲ１＜Ｎ＞、駆動パルスφＲ２＜Ｎ＋４＞、駆動パルスφＴ１＜Ｎ＞、駆動パルスφＴ１＜Ｎ＋４＞、駆動パルスφＴ２＜Ｎ＞、駆動パルスφＴ２＜Ｎ＋４＞、駆動パルスφＴ１＜Ｎ＋１＞、駆動パルスφＴ１＜Ｎ＋５＞、駆動パルスφＴ２＜Ｎ＋１＞、駆動パルスφＴ２＜Ｎ＋５＞、駆動パルスφＣＬＰ１、駆動パルスφＣＬＰ２、駆動パルスφＨ１および駆動パルスφＨ２のタイミングを示す。

図１１に示すように、タイミング生成部２５は、上述した実施の形態１と同様のタイミングで撮像部２０を駆動することによって、各単位画素２３０ｂから撮像信号を読み出して外部へ出力する。具体的には、タイミング生成部２５は、一方の垂直転送線２３９（２３９ａ）の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ｂの撮像信号を第１水平転送線２５９に順次読み出されている場合、他方の垂直転送線２３９（２３９ｂ）の単位画素２３０ｂのリセットノイズ除去動作を行う。さらに、タイミング生成部２５は、他方の垂直転送線２３９（２３９ｂ）の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ｂの撮像信号を第２水平転送線２６０に順次読み出されている場合、一方の垂直転送線２３９（２３９ａ）のリセットノイズ除去動作を行う。

より具体的には、タイミング生成部２５は、単位画素２３０ｂ（画素Ａ）の撮像信号を第１水平転送線２５９に順次読み出している期間に、他方の垂直転送線２３９のリセットレベルのクランプ動作を行った後に、画素Ｂからの撮像信号を垂直転送線２３９（２３９ｂ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。

続いて、タイミング生成部２５は、単位画素２３０ｂ（画素Ｂ）の撮像信号を第２水平転送線２６０に順次出力させる。

その後、タイミング生成部２５は、単位画素２３０ｂ（画素Ｂ）の撮像信号を第２水平転送線２６０に順次読み出している期間に、他方の垂直転送線２３９（２３９ａ）のリセットレベルのクランプ動作を行い、単位画素２３０ｂ（画素Ｃ）からの撮像信号を垂直転送線２３９（２３９ａ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。

続いて、タイミング生成部２５は、単位画素２３０ｂ（画素Ｃ）の撮像信号を第１水平転送線２５９に順次出力させる。その後、タイミング生成部２５は、単位画素２３０ｂ（画素Ｃ）の撮像信号を第１水平転送線２５９に順次読み出している期間に、他方の垂直転送線２３９（２３９ｂ）のリセットレベルのクランプ動作を行い、単位画素２３０ｂ（画素Ｄ）からの撮像信号を他方の垂直転送線２３９（２３９ｂ）に出力させることによって、各垂直転送線２３９に設けられたリセットノイズ除去部２４４に転送させる。続いて、タイミング生成部２５は、単位画素２３０ｂ（画素Ｄ）の撮像信号を第２水平転送線２６０に順次出力させる。

このように、タイミング生成部２５は、一方の垂直転送線２３９（２３９ａ）の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ｂの撮像信号を第１水平転送線２５９に順次読み出されている場合、他方の垂直転送線２３９（２３９ｂ）のリセットノイズ除去動作を行う。さらに、タイミング生成部２５は、他方の垂直転送線２３９（２３９ｂ）の画素出力トランジスタ２３８がオンされている状態において、読み出し部２４から単位画素２３０ｂの撮像信号を第２水平転送線２６０に順次読み出されている場合、一方の垂直転送線２３９（２３９ａ）のリセットノイズ除去動作を行う。これにより、画素Ａ、画素Ｂ、画素Ｃ、画素Ｄ、画素Ｅ、画素Ｆ、画素Ｇおよび画素Ｈの各々は、互いに異なる行の垂直転送線２３９によって読み出され、一方の画素が第１水平転送線２５９または第２水平転送線２６０に転送されている期間に、他方の垂直転送線のリセットノイズ除去動作を行う。

以上説明した本発明の実施の形態３によれば、互いに異なる行に位置する複数の画素出力トランジスタ２３８を、少なくとも一部の期間、同時に駆動するとともに、一方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行った後に、一方の行に位置する画素出力トランジスタ２３８を駆動させたまま、撮像信号を第１水平転送線２５９に転送させ、一方の行（水平ライン）に位置する画素出力トランジスタ２３８が撮像信号を第１水平転送線２５９に転送させる動作期間に、他方の行に位置する転送トランジスタ２３４（電荷転送部）を駆動して、リセットノイズ除去部２４４によってリセットノイズ除去動作を行うので、さらなる小型化と高速読み出しとの両立を実現することができる。

（その他の実施の形態）
また、本実施の形態では、被検体に挿入される内視鏡であったが、例えばカプセル型の内視鏡または被検体を撮像する撮像装置であっても適用することができる。

なお、本明細書におけるタイミングチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いて各間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイミングチャートにおける処理の順序は、矛盾のない範囲で変更することができる。

このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。

１ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
５ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０ 撮像部
２１，２１ａ，２１ｂ 第１チップ
２２ 第２チップ
２３ 受光部
２４ 読み出し部
２５ タイミング生成部
２７ バッファ
３１ 出力部
３１ａ 第１出力部
３１ｂ 第２出力部
５１ ＡＦＥ部
５２ Ａ／Ｄ変換部
５３ 撮像信号処理部
５４ 駆動パルス生成部
５５ 電源電圧生成部
６１ 電源部
６２ 画像信号処理部
６３ クロック生成部
６４ 記録部
６５ 入力部
６６ プロセッサ制御部
１００ 挿入部
１０１ 先端
１０２ 基端
２３０，２３０ａ，２３０ｂ 単位画素
２３１，２３１ａ〜２３１ｃ，２３２，２３２ａ〜２３２ｃ 光電変換素子
２３３ 電荷電圧変換部
２３４，２３４ａ〜２３４ｃ 転送トランジスタ
２３５，２３５ａ〜２３５ｃ 転送トランジスタ
２３６ 電荷電圧変換部リセット部
２３８ 画素出力トランジスタ
２３９ 垂直転送線
２４０ 定電流源
２４１ 垂直走査部
２４２ 第１水平走査部
２４３ 第２水平走査部
２４４ リセットノイズ除去部
２５２ 転送容量
２５３ クランプスイッチ
２５４ 出力アンプ
２５９ 第１水平転送線
２６０ 第２水平転送線
Ｃ１ コンデンサ

Claims (6)

1. 光電変換部と、電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部へ電荷転送する電荷転送部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、二次元マトリクス状に配置された複数の単位画素と、
   前記複数の単位画素の配置における列毎に設けられ、前記複数の単位画素の各々から出力される前記信号を転送する複数の第１の転送線と、
   前記複数の第１の転送線の各々に設けられ、前記複数の単位画素における各々の前記出力部を駆動して前記信号を前記第１の転送線に転送する定電流源と、
   前記電荷電圧変換部を所定の電位にリセットすることによって生じるノイズ成分を除去するリセットノイズ除去部と、
   前記リセットノイズ除去部を介して、前記第１の転送線から前記信号を転送する第２の転送線と、
   異なる２つの行にそれぞれ位置する前記単位画素の前記出力部を、少なくとも一部の期間、同時に駆動するとともに、
   一方の行に位置する前記単位画素の前記電荷転送部を駆動して、前記リセットノイズ除去部によってリセットノイズ除去動作を行った後に、一方の行に位置する前記単位画素の前記出力部を駆動させたまま、前記信号を前記第２の転送線に転送させ、
   一方の行に位置する前記単位画素の前記出力部が前記信号を前記第２の転送線に転送させる動作期間に、他方の行に位置する前記単位画素の前記電荷転送部を駆動して、前記リセットノイズ除去部によって前記リセットノイズ除去動作を行う制御部と、
   を備えたことを特徴とする撮像素子。
2. 前記第２の転送線は、
   一方の行に位置する前記単位画素の前記出力部が出力した前記信号を外部へ出力する第１水平走査線と、
   他方の行に位置する前記単位画素の前記出力部が出力した前記信号を外部へ出力する第２水平走査線と、
   を有することを特徴とする請求項１に記載の撮像素子。
3. 前記第１水平走査線および前記第２水平走査線は、前記複数の単位画素を挟んで上下に配置されていることを特徴とする請求項２に記載の撮像素子。
4. 前記複数の単位画素および前記複数の第１の転送線が配置されてなる第１チップと、
   前記リセットノイズ除去部、前記第２の転送線および制御部が配置されてなる第２チップと、
   を備えることを特徴とする請求項１に記載の撮像素子。
5. 前記単位画素は、
   複数の光電変換部と、電荷電圧変換部と、前記複数の光電変換部から前記電荷電圧変換部へ電荷転送する複数の電荷転送部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、
   前記制御部は、前記単位画素が有する前記複数の光電変換部を順次駆動させることを特徴とする請求項１に記載の撮像素子。
6. 請求項１に記載の撮像素子を、被検体内に挿入可能な挿入部の先端側に備えたことを特徴とする内視鏡。

Images