JP6151362B2 - 自動化された選択的パワーサイクリングを介した計算サブシステムハードウェアリカバリ - Google Patents

Description

大部分の計算装置は、それぞれが複雑なサポートソフトウェアと連係する複雑なデジタルロジックを搭載した各種ハードウェアベースサブシステムから構成される。計算装置の能力の範囲が増大し続けてきたため、これらのサブシステムの多くのデジタルロジックの複雑さもまた増大してきた。独立した命令シーケンスを実行する状態マシーン及び／又は処理コンポーネントをこれらのサブシステムの多くに搭載することが一般的になり、これらのサブシステムが自らの機能を実行し続けることを不可にする動作不能状態に入るインスタンスを増大させている。

予期しない、不整合な及び／又はタイミングの悪い入力がこのような複雑なデジタルロジックに提供された場合、このような動作不能状態が生じる可能性がある。未定義状態に入る可能性があり、デジタルロジック自体又はそれが実行する何れの命令シーケンスもそこからリターンすることができない。このような状況はしばしば、“ロックアップ（ｌｏｃｋ ｕｐ）”又は“ハング（ｈａｎｇ）”と呼ばれる。このような状態では、このようなデジタルロジックは、デジタルロジックをその後に通常の機能にリターンさせる既知の初期状態に当該デジタルロジックの“リセット”させることを意図した新たな入力に応答しなくなるかもしれない。

それのサブシステム（グラフィカルディスプレイ、オーディオ出力、ネットワーク通信、データストレージ、ユーザ入力などのためのサブシステムなど）の１つに関してこのようなイベントが発生する計算装置のユーザについて、当該イベントと、これに伴って通常の機能を取り戻すために当該部分のみに対して動作するソフトウェア又は他の機構を利用することができなくなることとは（何が起こったかユーザが認識できる場合でさえ）、フラストレーションのあるユーザ体感を提供することになる。このような場合、ユーザはしばしば、サブシステムの通常の機能を利用することなく計算装置を更に利用しようとするか、又は計算装置全体をリセットするよう行動するかの厳しい選択に直面し、後者の選択はしばしば時間のかかるものであると判明し、及び／又はデータの消失を伴う。

図１は、計算装置をブートする第１実施例を示す。 図２は、可能性のある各種実現形態の詳細を示す図１の実施例の一部を示す。 図３は、可能性のある各種実現形態の詳細を示す図１の実施例の一部を示す。 図４は、可能性のある各種実現形態の詳細を示す図１の実施例の一部を示す。 図５は、第１ロジックフローの実施例を示す。 図６は、第２ロジックフローの実施例を示す。 図７は、第３ロジックフローの実施例を示す。 図８は、第４ロジックフローの実施例を示す。 図９は、第５ロジックフローの実施例を示す。 図１０は、処理アーキテクチャの実施例を示す。

各種実施例は、一般に計算装置のハードウェアベースサブシステムが動作不能になったことの検出に応答して、計算装置の他のコンポーネントをパワーサイクリングせず、動作不能なハードウェアベースサブシステムの自動化された選択的パワーサイクリングに関する。より詳細には、計算装置のコントローラは、計算装置のサブシステムが動作不能状態に入ったことを検出し、当該動作不能状態の検出に応答して、当該サブシステムに電力を供給する１以上のパワーコンダクタへの電力を選択的に除去及び再印加する。

コントローラは、計算装置のプロセッサ回路からの各種の可能な独立性の程度によって当該検出及び／又は当該パワーサイクルを実行してもよい。コントローラは、サブシステムに関連し、当該動作不能状態を検出し、及び／又はサブシステムを既知の初期状態に置くためのパワーサイクルの後に通常の機能に戻すためプロセッサ回路によって実行されるデバイスドライバと各種方法により連係してもよい。

このような連係は、サブシステムに関連するデバイスドライバを実行するプロセッサ回路及びコントローラの一方又は双方にアクセス可能なサブシステムの１以上のレジスタを介し実現されてもよい。あるいは又はさらに、このような連係は、コントローラに関連し、またプロセッサ回路によって実行されるデバイスドライバと当該サブシステムに関連するデバイスドライバとの間の通信を介して実現されてもよい。

サブシステムのパワーサイクリングの後、コントローラは更に、サブシステムを既知の初期状態に置くためのパワーサイクリング後にサブシステムを通常の機能にリターンさせるため、プロセッサ回路により実行されるオペレーティングシステムを通知するために、サブシステムに関連するデバイスドライバと連係してもよい。

一実施例では、例えば、コントローラプロセッサ回路を有する装置、デジタルロジックを有し、コントローラプロセッサ回路により制御される電力が提供される第１コンポーネント、デジタルロジックを有し、コントローラプロセッサ回路により制御される電力が提供される第２コンポーネント、及びコントローラプロセッサ回路に通信接続され、命令を格納するよう構成されるコントローラストレージなどである。当該命令は、第１コンポーネントが動作不能であることを示す信号を受信し、当該信号に基づき第２コンポーネントに電力を提供し続けながら、第１コンポーネントへの電力をサイクルするようにコントローラプロセッサ回路上で実行される。

ここで用いられる記号及び用語を全体的に参照して、以下の詳細な説明の各部分はコンピュータ又はコンピュータのネットワーク上で実行されるプログラム手順に関して提供されてもよい。これらの手順の説明及び表現は、当業者が自らの研究の本質を最も効果的に他の当業者に伝えるのに用いられる。手順はここでは一般に、所望の結果を導く自己完結した処理シーケンスであると想定される。これらの処理は、物理量の物理的な操作を求めるものである。通常、必ずしも必要ではないが、これらの量は格納、転送、合成、比較及び操作可能な電気、磁気又は光信号の形態をとる。主として通常の利用のため、これらの信号をビット、値、要素、シンボル、文字、項、数などと参照することがときに便利であると分かる。しかしながら、上記及び同様の用語の全てが適切な物理量に関連付けされ、当該量に付与された単なる便宜上のラベルであることに留意すべきである。

さらに、これらの操作はしばしば、人であるオペレータによって実行される精神的処理に通常関連する加算又は比較などの用語により参照される。しかしながら、人であるオペレータのこのような能力は、１以上の実施例の一部を構成するここに説明される処理の何れかにおいて大部分の場合に必ずしも必要でないか、又は所望されない。むしろ、これらの処理はマシーンの処理である。各種実施例の処理を実行するのに有用なマシーンは、ここでの教示に従って記述された内部に格納されるコンピュータプログラムによって選択的に起動又は設定されるような汎用デジタルコンピュータを含み、及び／又は要求される目的のために特別に構成された装置を含む。各種実施例はまた、これらの処理を実行するための装置又はシステムに関する。これらの装置は、要求された目的のために特別に構成されるか、又は汎用コンピュータから構成されてもよい。これらの各種マシーンのために求められる構成は、与えられた説明から明らかになるであろう。

ここで、同様の参照番号が全体を通じて同様の要素を参照するのに用いられる図面が参照される。以下の記載では、説明のため、多数の具体的な詳細がそれの完全な理解を提供するために与えられる。しかしながら、これらの具体的な詳細なしに新規な実施例が実施可能であることが明らかになるかもしれない。他の具体例では、周知の構成及び装置は、それの説明を容易にするためにブロック図の形式により示される。その意図は、請求項の範囲内の全ての改良、等価及び代替をカバーすることである。

図１は、サーバ４００と任意的に接続される計算装置１０００のブロック図を示す。各計算装置４００，１０００は、限定することなく、デスクトップコンピュータシステム、データ入力端末、ラップトップコンピュータ、ネットブックコンピュータ、ウルトラブックコンピュータ、タブレットコンピュータ、携帯ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｔ）、スマートフォン、衣服に搭載された装着型計算装置、車両（自動車、自転車、車いすなど）に一体化された計算装置、サーバ、サーバのクラスタ、サーバファームなどを含む各種計算装置の何れかであってもよい。図示されるように、計算装置４００，１０００は、各種データの何れかを伝送する信号を交換する。各種実施例では、ネットワーク９９９は、単一の建物又は他のやや限定されたエリア内の拡張におそらく限定される単一のネットワーク、かなりの距離におそらく拡張された接続されたネットワークの組み合わせ及び／又はインターネットであってもよい。従って、ネットワーク９９９は、限定することなく、電気的及び／又は光学的な導通するケーブルを利用した有線技術及び赤外線、ラジオ周波数又は他の形態の無線送信を利用した無線技術を含む、信号を交換可能にする各種（又は組み合わせの）通信技術の何れかであってよい。

各種実施例では、計算装置１０００は、プロセッサ回路１５０（計算装置１０００のメインプロセッサ回路の役割における）、制御ルーチン１４０を格納するストレージ１６０、電源１１０、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａ〜ｂの１以上を有する。図示されるように、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａは、記憶媒体１６９、ディスプレイ１８０及びコントロール１２０のコンテンツへのアクセスを提供する記憶装置１６３にそれぞれ接続されるように示される。計算装置１０００は更に、記憶装置１６３、ディスプレイ１８０及びコントロール１２０の１以上を有してもよい。インタフェースコントローラ１９５ｂは、計算装置１０００をネットワーク９９９に接続し、これを介しサーバ４００などの他の計算装置に接続する。

図示されるように、計算装置１０００はまたコントローラ２００を有してもよい。コントローラ２００は、プロセッサ回路２５０（コントローラプロセッサ回路の役割における）及び制御ルーチン２４０を格納するストレージ２６０の１以上を有する。コントローラ２００は、プロセッサ回路２５０が少なくとも制御ルーチン２４０を実行することによって計算装置１０００の残りの多くの内部で定義されるメインオペレーティング環境から意図的に隔離されたコントローラ２００のオペレーティング環境を定義する。より詳細には、プロセッサ回路１５０には、ストレージ２６０及び／又はコントローラ２００の他のコンポーネントへの限定的なアクセス又は非アクセスが与えられ、これにより、プロセッサ１５０による少なくとも制御ルーチン（ストレージ２６０に格納されるか、又はプロセッサ回路によって実行される）への未許可のアクセスを防ぐ。他方、プロセッサ回路２５０は、コントローラ２００を超える計算装置１０００の残りのハードウェア及び／又はソフトウェアコンポーネントへの更により大きなアクセスを有してもよい。より詳細に説明されるように、これは、動作不能状態にあるコンポーネントを検出するため、計算装置１０００の他の各種コンポーネントの状態を繰り返しチェックするのにコントローラ２００の動作環境が利用されることを可能にする。

コントローラ２００はここでは、コントローラ２００にここに開示される各種機能を実行させるための制御ルーチンを実行するプロセッサ回路を搭載するものとして図示及び説明されるが、これは、コントローラ２００が実現されうる方法の単なる一例にすぎないことに留意すべきである。何れの形態のルーチンの命令も実行されないハードウェアベースデジタルロジックによりコントローラ２００が実質的に又は完全に実現される他の実施例もまた可能である。このような実現形態では、１以上の離散的ロジックコンポーネント及び／又はプログラマブルロジックデバイスが利用されてもよい。換言すると、コントローラ２００は、ここに説明される各種機能をコントローラに実行させる各種方法の何れかにより実現されるロジックを有する。

また図示されるように、計算装置１０００は更に、プロセッサ回路１５０及びコントローラ２００の一方又は双方をストレージ１６０、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａ〜ｂの１以上に接続するカップリング１５５を有する。カップリング１５５は、１以上のバス、ポイント・ツー・ポイントインターコネクト、送受信機、バッファ、クロスポイントスイッチ及び／又は他の電気／光コンダクタ及び／又はロジックから構成される。プロセッサ回路１５０及びコントローラ２００がカップリング１５５に接続されることによって、それぞれは詳細に説明されるタスクの様々なものを実行することが可能である。

さらに示されるように、電源１１０はコントローラ２００に接続され、次に、コントローラ２００は更にストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５、インタフェースコントローラ１９５ａ及びインタフェースコントローラ１９５の１以上に１以上のパワーコンダクタ１１６，１１７，１１８，１１９をそれぞれ介して接続される。パワーコンダクタ１１６〜１１９を介し、コントローラ２００は、説明されるように、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａ〜ｂのそれぞれに電力を選択的に供給するか、又は供給するのを止める。これを実行する際、コントローラ２００は、各パワーコンダクタ１１６〜１１９に電力を選択的に供給するための各種タイプのパワートランジスタ又はシリコンスイッチの何れかを有してもよい（例えば、何れかの個数の複数のパワースイッチコンポーネント、具体的には、図１に示されるパワースイッチコンポーネント２１５ａ〜２１５ｘなど）。

いくつかの実施例では、計算装置１０００は、プロセッサ１５０、ストレージ１６０、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５、インタフェースコントローラ１９５ａ〜ｂ及びコントローラ２００の少なくとも一部が単一のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）内で組み合わせ可能なＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ−ａ−Ｃｈｉｐ）として少なくとも部分的に実現されてもよい。このような実施例では、パワーコンダクタ１１６〜１９９の１以上は、コンポーネント１６５ｃ、１８５及び１９５ａ〜ｂの少なくとも一部が配置される単一のシリコンダイの各部分をトラバースする導電性トレースとして形成されてもよい。あるいは、これらのコンポーネントは、ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）に搭載される複数のシリコンダイにわたって拡散されてもよく、この場合、パワーコンダクタ１１６〜１１９のサブセットは、少なくとも部分的にゴールド配線又は他の形態の電気／光コンダクタとしてＭＣＭパッケージ内の別々のシリコンダイ間に拡張されてもよい。更なる他の代替として、別々のチップパッケージ内に配置された複数のシリコンダイにわたって拡散されてもよく（ピングリッドアレイ、ボールグリッドアレイ、ランドグリッドアレイ、デュアルインラインパッケージなど）、この場合、パワーコンダクタ１１６〜１１９のサブセットは、少なくとも部分的に各チップパッケージが配置される１以上の回路板上に形成されるトレースとしてダイ間に拡張されてもよい。

いくつかの実施例では、パワーコンダクタ１１６〜１１９の１以上は複数のコンダクタを有してもよく、各コンダクタは、コンポーネント１６５ｃ，１８５，１９５ａ〜ｂの１つの異なる部分に電力を伝える。例えば、図１に示されるように、ディスプレイインタフェース１８５には、単一のコンダクタ１１８でなく複数のコンダクタ１１８ａ，１１８ｂ，１１８ｃを介し電力が供給されてもよい。当業者に精通されているように、単一のＩＣ内のデジタル回路の異なる部分は、異なる電圧で提供される電力を必要とするものであってもよい。例えば、ＩＣの入出力ドライバは、当該ＩＣのコアにおける処理回路より高い電圧の電力を要求する可能性がある。例えば、単一のＩＣは２つの異なるバスに接続されてもよく、各バスは大きく異なる電圧レベルで動作する。更なる具体例として、ＩＣのデジタルロジックの一部は、データを保持するため処理機能において利用されるデジタルロジックに搭載されるラッチと異なる電圧を要求するＤＲＡＭセルを有してもよい。このようなＩＣに対する不具合及び／又は損傷を防ぐため、電力のサイクル処理が、単一のＩＣに電力を伝える複数のコンダクタのそれぞれにおける電力の提供が特定の順序で切断され、その後に特定の順序で再開されるように実行されることが求められてもよい。例えば、ＩＣの入出力ドライバへの電力の供給は、当該ＩＣのコアデジタルロジックへの電力の供給が切断される前に切断される必要があり、その後に、電力の再開は入出力ドライバに供給可能になる前にコアデジタルロジックに電力を供給することによって開始される必要があるかもしれない。コントローラ２００がパワースイッチデバイス２１５ａ〜ｘを搭載する場合、これらパワースイッチデバイス２１５ａ〜ｘのそれぞれは、コンダクタ１１８ａ〜ｃの対応するものを介した電力の供給を制御してもよい。

少なくとも制御ルーチン１４０を実行する際、プロセッサ回路１５０は、計算装置１０００を用いて各種の可能な機能の何れかを実行する計算装置１０００のユーザから受信した入力によって指示されるような各種機能を実行するため、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａ〜ｂの１以上にアクセス及び実行させる。しかしながら、これらのコンポーネント１６５ｃ、１８５又は１９５ａ〜ｂの１以上は、競合する入力の受信、予期しない論理的な行き詰まりの発生などのために、それの機能をもはや実行できないような動作不能になることがときどきありうる、
少なくとも制御ルーチン２４０を実行する際、プロセッサ回路２５０は、動作不能になったコンポーネントのインスタンスを検出するため、ストレージコントローラ１６５ｃ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ａ〜ｂのそれぞれを繰り返しモニタさせる。対応して、プロセッサ回路２５０は、パワーコンダクタ１１６〜１１９の関連するものにおけるコントローラ２００によって電源１１０からこれらのコンポーネントに１つに供給される電力を、これらのコンポーネントのその他への電力の供給を維持しながらサイクル処理させる（例えば、電力の供給を一時的に止め、その後に電力の供給を再開するなど）。各コンポーネント１６５ｃ，１８５，１９５ａ〜ｂは、“オン”又は“電源オン”されると（例えば、電力が供給されるなど）、自らを既知の初期状態に初期化するロジックを搭載する。従って、パワーコンダクタ１１６〜１１９の関連するものにおける電力の供給のサイクル処理は、動作不能状態になったとして検出されるコンポーネントの１つを既知の初期状態に配置させる。その後、これらのコンポーネントの１つに関連するデバイスドライバは、計算装置１０００のユーザにより指示された機能を実行する際に利用するコンポーネントの１つをプロセッサ回路１５０に完全にリターンさせるため通知される。

いくつかの実施例では、電源１１０は、計算装置１０００がある形態のポータブル計算装置である実施例と同様に、バッテリ、燃料電池、スーパーキャパシタなどの限定量の電力を格納するタイプのものであってもよい。このような実施例では、コントローラ２００は、電力がパワーコンダクタ１１６〜１１９の１以上を介しコンポーネント１６５ｃ，１８５，１９５ａ〜ｂに供給されることを止める１以上のパワーセービングモードに計算装置１０００を選択的に配置するパワーコントローラとして機能してもよい。このようなパワーセービング技術の分野の当業者に精通されるように、プロセッサ回路２５０は、計算装置１０００の機能が何れか所与の時点でそれのユーザにより利用されている（おそらくプロセッサ回路１５０によってコントローラ２００に通知されるような）ことを考慮してもよい各種アルゴリズムの何れかに基づき電力が供給される又は供給されないコンポーネントを制御ルーチン１４０によって選択させてもよい。従って、コントローラ２００は、動作不能になったハードウェアコンポーネントのパワーセービングとリカバリとの双方の二重の役割を実行してもよい。

各種実施例では、各プロセッサ回路１５０，２５０は、限定することなく、ＡＭＤ（登録商標）、Ａｔｈｌｏｎ（登録商標）、Ｄｕｒｏｎ（登録商標）若しくはＯｐｔｅｒｏｎ（登録商標）プロセッサ、ＡＲＭ（登録商標）アプリケーション、埋め込み若しくはセキュアプロセッサ、ＩＢＭ（登録商標）及び／若しくはＭｏｔｏｒｏｌａ（登録商標）のＤｒａｇｏｎＢａｌｌ（登録商標）若しくはＰｏｗｅｒＰＣ（登録商標）プロセッサ、ＩＢＭ及び／若しくはＳｏｎｙ（登録商標）Ｃｅｌｌプロセッサ、又はＩｎｔｅｌ（登録商標）Ｃｅｌｅｒｏｎ（登録商標）、Ｃｏｒｅ（２）Ｄｕｏ（登録商標）、Ｃｏｒｅ（２）Ｑｕａｄ（登録商標）、Ｃｏｒｅ ｉ３（登録商標）、Ｃｏｒｅ ｉ５（登録商標）、Ｃｏｒｅ ｉ７（登録商標）、Ａｔｏｍ（登録商標）、Ｉｔａｎｉｕｍ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、Ｘｅｏｎ（登録商標）若しくはＸＳｃａｌｅ（登録商標）プロセッサを含む、広範な商用プロセッサの何れかを有してもよい。さらに、これらのプロセッサ回路の１以上は、マルチコアプロセッサ（複数のコアが同一の又は別々のダイ上に共置されるかに関わらず）及び／又は複数の物理的に別々のプロセッサがある方法によりリンクされる他の各種マルチプロセッサアーキテクチャを有してもよい。

各種実施例では、各ストレージ１６０，２６０は、記憶装置１６３及び記憶媒体１６９の組み合わせと共に、おそらく電力の中断のない供給を求める揮発性技術と、着脱可能又は不可なマシーン可読記憶媒体の利用を伴う技術とを含む広範な情報ストレージ技術の何れかに基づくものであってもよい。従って、各ストレージは、限定することなく、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ダイナミックＲＡＭ（ＤＲＡＭ）、ＤＤＲ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ）−ＤＲＡＭ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、電子的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、ポリマメモリ（強誘電ポリマメモリ）、オボニックメモリ、相変化若しくは強誘電メモリ、ＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）メモリ、磁気若しくは光カード、１以上の個別の強誘電ディスクドライブ、又は１以上のアレイに構成される複数の記憶装置（例えば、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋ）アレイに構成される複数の強誘電ディスクドライブなど）を含む広範なタイプ（又はタイプの組み合わせ）の記憶装置の何れかを有してもよい。これらのストレージのそれぞれは単一のブロックとして示されているが、これらの１以上は異なるストレージ技術に基づくものであってもよい複数の記憶装置を有してもよいことに留意すべきである。従って、例えば、図示された各ストレージの１以上は、プログラム及び／又はデータがある形態のマシーン可読記憶媒体に格納及び運搬される光ドライブ又はフラッシュメモリカードリーダ、相対的に長時間ローカルにプログラム及び／又はデータを格納するための強誘電ディスクドライブ、並びにプログラム及び／又はデータへの相対的に迅速なアクセスを可能にする１以上の揮発性ソリッドステートメモリデバイス（ＳＲＡＭ又はＤＲＡＭなど）の組み合わせを表すものであってもよい。また、各ストレージは同一のストレージ技術に基づくが、使用中の特化の結果として別々に維持されうる複数のストレージコンポーネントから構成されてもよいことに留意すべきである（例えば、あるＤＲＡＭデバイスはメインのストレージとして利用され、他のＤＲＡＭデバイスはグラフィックスコントローラの別のフレームバッファとして利用される）。

各種実施例では、インタフェースコントローラ１９５ａ〜ｂは、ストレージコントローラ１６５ｃと共に、計算装置１０００がネットワーク９９９及び／又は説明されたような各種ハードウェアデバイスを介し接続されることを可能にする広範なシグナリング技術の何れかを利用してもよい。各インタフェースは、このような接続を可能にするための必須の機能の少なくとも一部を提供する回路を有する。しかしながら、これらのインタフェースはまた、プロセッサ回路１５０及び／又は２５０により実行される命令シーケンスにより少なくとも部分的に実現されてもよい（例えば、プロトコルスタック又は他の機能を実現するためなど）。電子的及び／又は光学的に電導性のケーブルが利用される場合、これらのインタフェースは、限定することなく、ＲＳ−２３２Ｃ、ＲＳ−４２２、ＵＳＢ、イーサネット（登録商標）（ＩＥＥＥ−８０２．３）若しくはＩＥＥＥ−１３９４を含む各種工業規格の何れかに準拠するシグナリング及び／又はプロトコルを利用してもよい。無線信号送信の利用を伴う場合、これらのインタフェースは、限定することなく、ＩＥＥＥ８０２．１１ａ、８０２．１１ｂ、８０２．１６、８０２．２０（“モバイルブロードバンド無線アクセス”と通常呼ばれる）、ブルートゥース（登録商標）、ＺｉｇＢｅｅ、又はＧＳＭ／ＧＰＲＳ（ＧＳＭ ｗｉｔｈ Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、ＣＤＭＡ／１ｘＲＴＴ、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ Ｇｌｏｂａｌ Ｅｖｏｌｕｔｉｏｎ）、ＥＶ−ＤＯ（Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｎｌｙ／Ｏｐｔｉｍｉｚｅｄ）、ＥＶ−ＤＶ（Ｅｖｏｌｕｔｉｏｎ Ｆｏｒ Ｄａｔａ ａｎｄ Ｖｏｉｃｅ）、ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＨＳＵＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｕｐｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、４Ｇ ＬＴＥなどのセルラ無線通信サービスを含む各種工業規格の何れかに準拠するシグナリング及び／又はプロトコルを利用してもよい。

各種実施例では、コントロール１２０（インタフェースコントローラ１９５ａを介しアクセス可能な）は、限定することなく、レバー、ロッカ、プッシュボタン若しくは他のタイプのスイッチ、回転、スライド若しくは他のタイプの可変的コントロール、タッチセンサ、近傍センサ、熱センサ若しくは生体電気センサなどを含む各種タイプの手動による操作可能なコントロールの何れかを有してもよい。これらのコントロールは、計算装置１０００のケーシングに配置された手動により操作可能なコントロールを有し、及び／又は計算装置１０００の物理的に分離したコンポーネントの分離したケーシングに配置された手動により操作可能なコントロールを有してもよい（例えば、赤外線シグナリングを介し他のコンポーネントに接続されるリモコンなど）。あるいは、又はさらに、これらのコントロールは、限定することなく、音声が口頭による命令の認識を可能にするため検出するマイクロフォン、顔若しくは顔の表情が認識可能なカメラ、移動の方向、速度、勢い、加速度及び／又は他の特性がジェスチャなどの認識を可能にするため検出する加速度計などを含む各種非触覚ユーザ入力コンポーネントの何れかを有してもよい。

各種実施例では、ディスプレイ１８０（ディスプレイインタフェース１８５を介しアクセス可能な）は、限定することなく、タッチセンシティブなカラー薄膜トランジスタ（ＴＦＴ）ＬＣＤを含む液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、発光ダイオード（ＬＥＤ）ディスプレイ、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ディスプレイなどを含む各種ディスプレイ技術の何れかに基づくものであってもよい。各ディスプレイは、計算装置１０００の対応するものケーシングに配置されてもよいし、あるいは、計算装置１０００の物理的に分離したコンポーネントの別のケーシングに配置されてもよい（例えば、ケーブリングを介し他のコンポーネントに接続されるフラットパネルモニタなど）。

図２〜４のそれぞれは、計算装置１０００の同じ部分であるが、動作不能状態の検出とコントローラ２００とコンポーネントに関連するデバイスドライバとの間の連係がやや異なって行われる実施例の異なる変形としてより詳細に説明する。説明の簡単化のため、電源１１０及びパワーコンダクタ１１６〜１１９の図示は、コントロール１２０、記憶装置１６３、記憶媒体１６９、ディスプレイ１８０及びサーバ４００の図示と共に、図２〜５において省略された。

各種実施例では、制御ルーチン１４０は、オペレーティングシステム１４１、コントローラドライバ１４５、ストレージコントローラドライバ１４６、インタフェースコントローラドライバ１４７、ディスプレイインタフェースドライバ１４８及びインタフェースコントローラドライバ１４９の１以上を有する。オペレーティングシステム１４１は、限定することなく、Ｗｉｎｄｏｗｓ（登録商標）、ＯＳ Ｘ^ＴＭ、Ｌｉｎｕｘ（登録商標）、ｉＯＳ又はＡｎｄｒｏｉｄ ＯＳ^ＴＭを含むプロセッサ回路１５０により実行するのに適した各種の利用可能なオペレーティングシステムの何れかであってもよい。

ストレージコントローラドライバ１４６、インタフェースコントローラドライバ１４７、ディスプレイインタフェースドライバ１４８及びインタフェースコントローラドライバ１４９はそれぞれ、ストレージコントローラ１６５ｃ、インタフェースコントローラ１９５ａ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ｂに関連付けされる。各デバイスドライバ１４６〜１４９は、プロセッサ回路１５０（オペレーティングシステム１４１を実行する際）がこれらのデバイスの関連するものの各種側面とやりとりし実行するためのサポートを提供する。

コントローラドライバ１４５（存在する場合）は、コントローラ２００に関連付けされ、計算装置１０００を１以上のパワーセービングモードの１つにするため、プロセッサ回路１５０（オペレーティングシステム１４１を実行する際）がコントローラ２００とやりとりするためのサポートを提供してもよい。また、コントローラドライバ１４５が存在する場合、コントローラドライバ１４５は、より詳細に説明されるように、コントローラ２００とデバイスドライバ１４６〜１４９の１以上との間の連係のためのサポートを提供してもよい。

各種実施例では、ストレージコントローラ１６５ｃ、インタフェースコントローラ１９５ａ、ディスプレイインタフェース１８５及びインタフェースコントローラ１９５ｂのそれぞれは、レジスタ１３６〜１３９を有する。より詳細に説明されるように、各レジスタ１３６〜１３９は、搭載されたデバイスの関連するものが動作不能になった及び／又はコントローラ２００によるパワーサイクリングの結果として既知の初期状態に戻ったか判断するために繰り返しアクセス可能な１以上のビットを有する。

動作不能状態を検出するためアクセスされることのサポートにおいて、１以上のレジスタ１３６〜１３９は、デバイス１６５ｃ，１９５ａ，１８５又は１９５ｂの関連するものによって定期的に０と１との間で変更されるビットを有してもよい。従って、これらのデバイスの関連するものが正常に動作している間、当該ビットは定期的に予測可能な間隔により変更され、予想されるときに当該ビットが変更されないインスタンスは、これらのデバイスの関連するものが動作不能になったという通知であってもよい。あるいは、１以上のレジスタ１３６〜１３９は、リードまではこれらのデバイスの関連するものによって０又は１に初期的に設定されたビットを有し、リード時点でリードする処理はその設定を０又は１の他方に変更し、当該変更がリード前に当初の値に設定が戻されるまで続く。従って、これらのデバイスの関連するものが正常に動作する間、当該ビットは、リードされてから選択された期間内に当該初期値に戻されるべきである。さらなる他の代替では、１以上のレジスタ１３６〜１３９は、これらのデバイスの関連するものが動作可能である限り、定期的な間隔でこれらのデバイスの関連するものによってインクリメントされるカウンタ値を表す複数のビットを有してもよい。従って、動作不能状態は、予想されるものでないカウンタ値を明らかにする当該レジスタのリード処理によって検出可能であってもよい。

図２に戻って、いくつかの実施例では、プロセッサ回路１５０は、動作不能状態に入ったことを通知するためデバイス１６５ｃ、１８５及び１９５ａ〜ｂの対応するものをモニタするため、デバイスドライバ１４６〜１４９のそれぞれを実行することによって、カップリング１５５を介し各レジスタ１３６〜１３９の対応するものを繰り返しリードさせる。これらのデバイスの対応するものが動作不能になったことをレジスタ１３６〜１３９の１つを介し検出すると、プロセッサ回路１５０はまず、おそらくリセットするため動作不能なデバイスのレジスタ又は他の部分にアクセスすることによって、動作不能状態を訂正することを試行させてもよい。あるいは又はさらに（おそらくリセット時の不成功な試行に応答して）、プロセッサ回路１５０は、動作不能デバイスに提供される電力をサイクル処理するようにコントローラドライバ１４５を介しコントローラ２００に通知させてもよい（また、パワーサイクリングを受ける動作不能デバイスの識別情報をコントローラ２００に通知しながら）。これに応答して、コントローラ２００は、パワーコンダクタ上で電力を提供するのをまず止めて、その後にそれを提供することを再開することによって、パワーコンダクタ１１６〜１１９の対応するものを介し動作不能デバイスに提供する電力をサイクル処理する（図１に閲覧可能）。そうする間、コントローラ２００は、中断することなくこれらのデバイスのその他への電力の提供を維持する。この電力のサイクル処理の後、コントローラ２００は、デバイスドライバ１４６〜１４９の関連するものにコントローラドライバ１４５を介し当該デバイスの電力がサイクル処理されたことを通知してもよい。あるいは、当該パワーサイクリング後、プロセッサ回路１５０は、デバイスがもはや動作不能状態にない、及び／又は既知の初期状態に戻るようにそれの電力をサイクル処理されたことをレジスタ１３６〜１３９の対応するものの継続的な繰り返しのリード処理を介し検出させてもよい。これに応答して、プロセッサ回路１５０はさらに、当該デバイスを再び使用状態にすると設定させてもよい。

図２に続いて、あるいは、いくつかの実施例では、コントローラ２００のプロセッサ回路２５０は、動作不能状態に入ったことを通知するため、デバイス１６５ｃ、１８５及び１９５ａ〜ｂの対応するものをモニタするため、制御ルーチン２４０を実行することによって、カップリング１５５を介し各レジスタ１３６〜１３９を繰り返しリードさせる。これを実行する際、プロセッサ回路２５０は、カップリング１５５の少なくとも一部にバスマスタの役割を繰り返し想定させ、これにより、少なくとも当該部分におけるバスマスタとしてプロセッサ回路１５０を移す。これらのデバイスの対応するものが動作不能になったことをレジスタ１３６〜１３９の１つを介し検出すると、プロセッサ回路２５０は、おそらくプロセッサ回路１５０に動作不能デバイスのリセットを開始することに関連する動作不能デバイスの部分にアクセスさせることによって、デバイスドライバ１４６〜１４９の対応するものがプロセッサ回路１５０に動作不能状態を訂正することを試みさせることを可能にするため、デバイスドライバ１４６〜１４９の対応するものにまず通知させてもよい。あるいは又はさらに、プロセッサ回路２５０は、パワーコンダクタ１１６〜１１９の対応するものを介しコントローラ２００によって当該デバイスに提供される電力をサイクル処理してもよい。当該パワーサイクル処理後、プロセッサ回路２５０は、当該デバイスの電力がサイクル処理されたことを通知するため、コントローラドライバ１４５を介しデバイスドライバ１４６〜１４９の対応するものに通知してもよい。あるいは、このパワーサイクリング後、プロセッサ回路２５０は単にプロセッサ回路１５０がデバイスがもはや動作不能状態にないことを検出させることを可能にしてもよい。これに応答して、電力の再開後に当該デバイスが現在既知の初期状態にあることによって、プロセッサ回路１５０は更に当該デバイスを再び使用状態に設定させる。

従って、図２を参照して図示及び説明されたように、可能な各種実施例では、プロセッサ回路１５０及び２５０のアクションはコントローラドライバ１４５（存在する場合）を介し調整されてもよく、プロセッサ回路１５０，２５０の一方又は双方は、これらのデバイスの対応するものの何れかの動作不能状態を検出するため、レジスタ１３６〜１３９を繰り返しリードさせてもよい。

図３は、図２に提示されるような計算装置１０００の一変形のブロック図を示す。図３に示される当該変形は、多くの方法により図２に示されるものと類似し、従って、同様の参照番号は全体を通じて同様の要素を参照するのに用いられる。しかしながら、図２の計算装置１０００の変形と異なって、図３の計算装置１０００の変形では、コントローラ２００は更に、信号コンダクタ２３６，２３７，２３８，２３９をそれぞれ介しデバイス１６５ｃ，１９５ａ，１８５，１９５ｂに接続される。従って、コントローラ２００は、カップリング１５５を利用を伴うことなく、これらのデバイスのそれぞれと信号を交換することができる。各コンダクタ２３６〜２３９は、各デバイスを動作状態に維持しながら、各デバイスによってコントローラ２００に提供されるややシンプルな繰り返し信号（クロックパルスなど）を導通してもよい。従って、このような定期的な信号のデバイスの１つからの停止は、動作不能状態に入ったことを示すかもしれない。あるいは、コンダクタ２３６〜２３９は、例えば、これらのデバイスの全てに延長したコンダクタを有する単一の共通バス、又は図示されるようなこれらのデバイスのそれぞれにコントローラ２００と分離して延長した１以上のコンダクタを有する分離したポイント・ツー・ポイントバスなどの１以上のバスを有してもよい。コンダクタ２３６〜２３９が１以上のバスを有する場合、コントローラは、動作不能状態に入ることについてこれらのデバイスをモニタするため、バス処理（レジスタ１３６〜１３９を繰り返しリード１３９のリード処理など）を実行してもよい。

従って、いくつかの実施例では、プロセッサ回路２５０は、動作不能状態に入ったことを通知するため、制御ルーチン２４０を実行することによって、デバイス１６５ｃ、１８５及び１９５ａ〜ｂの対応するものをモニタするためコンダクタ２３６〜２３９を繰り返し利用させてもよい。再び、これは、プロセッサ回路２５０がこれらのデバイスの対応するものから期待される信号の有無のため各コンダクタ２３６〜２３９をモニタすることによって実行されてもよいし（おそらく、定期的な間隔によりクロックパルスなどの繰り返し信号）、あるいは、プロセッサ回路２５０が動作状態を継続することを示すように応答する毎に各デバイスに実行させるバス処理に従事するため繰り返し各コンダクタ２３６〜２３９を実行することによって実行されてもよい。デバイスの対応するものが動作不能状態になったことをコンダクタ２３６〜２３９の１つを介し検出すると、プロセッサ回路２５０はまず、おそらくプロセッサ回路１５０に動作不能デバイスのリセットを開始させることに関連する動作不能デバイスの部分にアクセスさせることによって、動作不能状態を訂正することを試みるようにデバイスドライバ１４６〜１４９の対応するものに通知させてもよい（コントローラドライバ１４５を介し）。あるいは又はさらに、プロセッサ回路２５０は、パワーコンダクタ１１６〜１１９の対応するものを介し当該デバイスにコントローラ２００により提供される電力をサイクル処理させてもよい。プロセッサ回路２５０がこれを実行するとき、それは中断することなく他のコンダクタ１１６〜１１９を介し他のデバイス１６５ｃ、１８５及び１９５ａ〜ｂへの電力の供給を維持する。このパワーサイクリング後、プロセッサ回路２５０は、当該デバイスの電力がサイクル処理されたことを通知するため、コントローラドライバ１４５を介しデバイスドライバ１４６〜１４９の対応するものに通知してもよい。あるいは、このパワーサイクリング後、プロセッサ回路２５０は、デバイスが動作不能状態にもはやないことをプロセッサ回路１５０が独立に検出することを単に可能にしてもよい。これに応答して、当該デバイスが電力の再開後に現在既知の初期状態にあることによって、対応するデバイスドライバの更なる実行は、プロセッサ回路１５０に当該デバイスを再び使用状態に設定させる。

上述されたように、コンポーネント１６５ｃ、１８５及び１９５ａ〜ｂの１以上は、電力供給の停止及び／又は提供におけるステージ化された方法で実行される電力のサイクル処理がシーケンス化又はステージ化されて実行される必要があることを要求してもよい。当該説明は、コンポーネントの異なる部分への電力が特定の順序により削除及び／又は再開されることを可能にするため複数のパワーコンダクタ（具体的には、図１のディスプレイインタフェース１８５に電力を伝えるコンダクタ１１８ａ〜ｃの具体例）の利用に着目したが、あるいは又はさらに、このような電力の供給又は削除のステージ化は、少なくとも部分的に当該コンポーネント内の１以上のレジスタの利用により実行されてもよい。具体的には、例えば、図３は、電力の供給及び／又は削除のステージ化の少なくとも一部を制御するためアクセス可能な更なるレジスタ１３５を有するものとしてディスプレイインタフェース１８５を示す。より詳細には、計算装置１０００がディスプレイ１８０に電力を供給するようディスプレイ１８０を搭載する場合、ディスプレイ１８０上のピクセルのバックライト及び／又はビジュアルプレゼンテーションのための電力はディスプレイインタフェース１８５を介し提供されてもよく、ディスプレイインタフェース１８５からの電力の削除はディスプレイ１８０への電力がまず削除されることを要求する。従って、本例では、コントローラ２００がディスプレイインタフェース１８５に電力を提供することを停止するよう動作する場合、コントローラ２００はまず、イメージのピクセルを視覚的に提供するため、ディスプレイ１８０内のバックライト及びロジックに電力を提供することをディスプレイインタフェース１８５に最初に停止させるため、レジスタ１３５にまずアクセスしてもよい（カップリング１５５を介し及び／又は信号コンダクタ２３８を介し）。その後、コントローラ２００は、おそらくディスプレイインタフェース１８５内のコアデジタルロジックから電力を削除する前にディスプレイインタフェース１８５の入出力ドライバから電力を削除するため、おそらく複数のコンダクタ１１８ａ〜ｃ（図１を参照）を介しディスプレイインタフェース１８５への電力供給を削除するよう動作する。コントローラ２００はその後、電力供給を再開する際に当該ステージ化を反転してもよく、まずディスプレイインタフェース１８５のコア内のデジタルロジックに電力を供給し、その後に電力をディスプレイインタフェース１８５の入出力ドライバに提供し、その後にディスプレイインタフェース１８５を介しディスプレイ１８０に電力を提供するためレジスタ１３５にアクセスする。

図４は、図３に提供される計算装置１０００の一変形のブロック図を示す。図４に示される当該変形は、多くの方法により図３に示されるものと類似し、同様の参照番号は全体を通じて同様の要素を参照するのに利用される。しかしながら、図３の計算装置１０００の変形と異なって、図４の計算装置１０００の変形では、レジスタ１３６〜１３９はデバイス１６５ｃ、１８５及び１９５ａ〜ｂに存在しない。従って、動作不能状態の通知のためのモニタリングは、コントローラ２００がコンダクタ２３６〜２３９を介し各デバイスと信号をやりとりすることによって実行される。

従って、いくつかの実施例では、プロセッサ回路２５０は、動作不能状態に入ったことを通知するため、制御ルーチン２４０の実行によって、コンダクタ２３６〜２３９を繰り返し利用してデバイス１６５ｃ，１８５及び１９５ａ〜ｂの対応するものをモニタさせてもよい。デバイスの対応するものが動作不能状態になったことをコンダクタ２３６〜２３９の１つを介し検出すると、プロセッサ回路２５０は、おそらくプロセッサ回路１５０に動作不能デバイスのリセットの開始に関連する動作不能デバイスの部分にアクセスすることによって、動作不能状態を訂正することを試みるようデバイスドライバ１４６〜１４９の対応するもにまず通知させてもよい（コントローラドライバ１４５を介し）。あるいは又はさらに、プロセッサ回路２５０は、パワーコンダクタ１１６〜１１９の対応するものを介し当該デバイスにコントローラ２００により提供される電力をサイクル処理させてもよい。当該パワーサイクリング後、プロセッサ回路２５０は、当該デバイスの電力がサイクル処理されたことを通知するため、コントローラドライバ１４５を介しデバイスドライバ１４６〜１４９の対応するものに通知してもよい。これに応答して、当該デバイスが電力の再開後に現在既知の初期状態にあることによって、当該対応するデバイスドライバの更なる実行は、プロセッサ回路１５０に当該デバイスを再び使用状態に設定させる。

図５は、ロジックフロー２１００の実施例を示す。ロジックフロー２１００は、ここで説明される１以上の実施例により実行される処理の一部又は全てを表すものであってもよい。より詳細には、ロジックフロー２１００は、少なくともブートルーチン２４０を実行する際に計算装置１０００の少なくともプロセッサ回路２５０によって実行される処理を示すものであってもよい。

２１１０において、計算装置のコントローラ（例えば、計算装置１０００のコントローラ２００など）は、コンポーネントが動作不能になったことを通知するためコンポーネントをモニタする。上述されるように、コントローラは、クロック信号、コンポーネントのレジスタからリードされる１以上のビットの値を伝える信号などの信号をコンポーネントから受信してもよい。

２１２０において、コントローラは、コンポーネントが動作不能状態になったことを検出する。上述されるように、コントローラは、予想される間隔による信号の受信を停止してもよいし、又はコントローラは、予想されたものでないビットの値を伝える信号を受信してもよい。

２１３０において、コントローラは、コンポーネントへの電力供給をサイクル処理する。上述されるように、それは、動作不能になったと検出されたコンポーネントへの電力供給がサイクル処理される一方、他のコンポーネントに供給される電力が中断なく継続されることが可能とされる。

２１４０において、コントローラは、計算装置のメインプロセッサ回路（計算装置１０００のプロセッサ回路１５０など）にコンポーネントへの電力がサイクル処理されたことを通知し、これにより、メインプロセッサ回路がコンポーネントを使用のために設定することを可能にする。上述されたように、計算装置のプロセッサ回路は、コンポーネントに関連するデバイスドライバを実行してもよく、コンポーネントへの電力がサイクル処理された（従って、既知の初期状態に配置された）という通知を受信すると、プロセッサ回路は、コンポーネントを使用のため設定させてもよい。

図６は、ロジックフロー２２００の実施例を示す。ロジックフロー２２００は、ここで説明される１以上の実施例により実行される処理の一部又は全てを表すものであってもよい。より詳細には、ロジックフロー２２００は、少なくともブートルーチン２４０を実行する際に計算装置１０００の少なくともプロセッサ回路２５０により実行される処理を示すものであってもよい。

２２１０において、計算装置のコントローラ（例えば、計算装置１０００のコントローラ２００など）は、コンポーネントが動作不能になったことを通知するためコンポーネントから受信した信号をモニタする。

２２２０において、コントローラは、コンポーネントが動作不能状態に入ったことを検出する。再び、コンポーネントが動作不能になったという通知は、予想される信号の受信の欠如であってもよい。

２２３０において、コントローラは、計算装置のメインプロセッサ回路（例えば、計算装置１０００のプロセッサ回路１５０など）にコンポーネントが動作不能であることを通知し、これにより、メインプロセッサ回路は（コンポーネントに関連するデバイスドライバを実行する際）がコンポーネントをリセットすることを試みることを可能にする。

２２４０において、コンポーネントのリセットの試みが成功しなかった場合、２２４２において、コントローラは、（中断することなく他のコンポーネントへの電力供給を維持しながら）コンポーネントに提供される電力をサイクル処理する。また、コントローラは、２２４４においてメインプロセッサ回路（コンポーネントに関連するデバイスドライバを実行する際）がコンポーネントを使用のため設定することを可能にするため、コンポーネントの電力がサイクル処理されたことをメインプロセッサ回路に通知する。

図７は、ロジックフロー２３００の実施例を示す。ロジックフロー２３００は、ここで説明される１以上の実施例により実行される処理の一部又は全てを表すものであってもよい。より詳細には、ロジックフロー２３００は、少なくともブートルーチン２４０を実行する際に計算装置１０００の少なくともプロセッサ回路２５０によって実行される処理を示すものであってもよい。

２３１０において、計算装置のコントローラ（例えば、計算装置１０００のコントローラ２００など）は、バスマスタとして計算装置の他の形態のカップリング（カップリング１５５の一部など）のバス及び／又は一部にアクセスする。

２３２０において、コントローラは、コンポーネントのレジスタを読み出す。上述されたように、レジスタは、リード時及び／又はリード後の特定の期間内に特定のバイナリ値を有すると予想される１以上のビットを有する。

２３３０において、コントローラは、他の形態のカップリングの一部又は当該バスを放棄する。

２３４０において、コントローラがレジスタから読み出したものに基づきコンポーネントが動作不能になったことを検出した場合、コントローラは、２３５０において、コンポーネントへの電力供給をサイクル処理する。そうでない場合、コントローラは再び、２３２０においてレジスタをリード処理するための準備において、２３１０においてバス又は他の形態のカップリングにアクセスする。

図８は、ロジックフロー２４００の実施例を示す。ロジックフロー２４００は、ここに説明される１以上の実施例により実行される処理の一部又は全てを表すものであってもよい。より詳細には、ロジックフロー２４００は、少なくともブートルーチン１４０を実行する際に計算装置１０００の少なくともプロセッサ回路１５０により実行される処理を示すものであってもよい。

２４１０において、計算装置のメインプロセッサ回路（例えば、計算装置１０００のプロセッサ回路１５０など）は、計算装置のコンポーネントが動作不能であるという信号を計算装置のコントローラから受信する。

２４２０において、メインプロセッサ回路は、コンポーネントをリセットすることを試みる。上述されたように、メインプロセッサ回路は、リセットを実行することに関連するコンポーネントのレジスタにアクセスすることを試みてもよい。

２４３０において、コンポーネントをリセットする試みが成功した場合、２４３２において、メインプロセッサ回路は、コントローラにリセットが成功したことを通知する。

そうでない場合、リセットの試みが成功しなかった場合、メインプロセッサ回路は、２４４０において、コンポーネントに提供される電力をサイクル処理するようコントローラに通知する。また、メインプロセッサ回路は、２４５０において、コンポーネントの電力がサイクル処理されたという信号をコントローラから受信し、２４６０において、コンポーネントを使用のため設定する。

図９は、ロジックフロー２５００の実施例を示す。ロジックフロー２５００は、ここに説明される１以上の実施例により実行される処理の一部又は全てを表すものであってもよい。より詳細には、ロジックフロー２５００は、少なくともブートルーチン１４０を実行する際に計算装置１０００の少なくともプロセッサ回路１５０により実行される処理を示すものであってもよい。

２５１０において、計算装置のメインプロセッサ回路（例えば、計算装置１０００のプロセッサ回路１５０など）は、コンポーネントが動作不能状態に入ったという通知を待機するコンポーネントのレジスタを繰り返し読み出す。

２５２０において、メインプロセッサ回路は、コンポーネントがレジスタの読み出しの結果として動作不能であることを検出する。

２５３０において、メインプロセッサ回路は、コンポーネントをリセットすることを試みる。

２５４０において、コンポーネントをリセットする試みが成功した場合、２５４６において、メインプロセッサ回路は、コンポーネントを使用のため設定する。

そうでない場合、リセットの試みが成功しなかった場合、メインプロセッサ回路は、２５４２において、コンポーネントに提供される電力をサイクル処理するよう計算装置のコントローラ（例えば、計算装置１０００のコントローラ２００など）に通知する。また、メインプロセッサ回路は、２５４４において、コンポーネントの電力がサイクル処理されたという信号をコントローラから受信し、メインプロセッサ回路は、２５４６において、コンポーネントを使用のため設定する。

図１０は、上述された各種実施例を実現するのに適した一例となる処理アーキテクチャ３１００の実施例を示す。より詳細には、処理アーキテクチャ３１００（又はその変形）は、計算装置１０００及び４００の１以上の一部として及び／又はコントローラ２００内に実現されてもよい。処理アーキテクチャ３１００のコンポーネントには参照番号が与えられ、ここで、最後の２桁が計算装置１０００及びコントローラ２００のそれぞれの一部として以前に図示及び説明されたコンポーネントの参照番号の最後の２桁に対応することに留意すべきである。これは、計算装置１０００及びコントローラ２００の何れもが各種実施例において一例となる処理アーキテクチャを利用可能なコンポーネントを相関させるための一助として実行される。

処理アーキテクチャ３１００は、限定することなく、１以上のプロセッサ、マルチコアプロセッサ、コプロセッサ、メモリユニット、チップセット、コントローラ、周辺装置、インタフェース、オシレータ、タイミングデバイス、ビデオカード、オーディオカード、マルチメディア入出力（Ｉ／Ｏ）コンポーネント、電源などを含むデジタル処理に通常利用される各種要素を含む。本出願に用いられる“システム”及び“コンポーネント”という用語は、デジタル処理が実行される計算装置のエンティティを表すことを意図するものであり、当該エンティティはハードウェア、ハードウェアとソフトウェアとの組み合わせ、ソフトウェア又は実行におけるソフトウェアであり、その具体例は図示された当該処理アーキテクチャにより提供される。例えば、コンポーネントは、限定することなく、プロセッサ回路上で実行されるプロセス、プロセッサ回路自体、光及び／又は磁気記憶媒体を利用する記憶装置（例えば、ハードディスクドライブ、アレイにおける複数のストレージドライブなど）、ソフトウェアオブジェクト、実行可能な命令シーケンス、実行スレッド、プログラム及び／又は計算装置全体（コンピュータ全体など）とすることができる。例えば、サーバ上で実行されるアプリケーションとサーバとの双方がコンポーネントすることができる。１以上のコンポーネントは、プロセス及び／又は実行スレッド内にあってもよく、コンポーネントは２以上の計算装置の間に分散され、及び／又は１つの計算装置にローカライズすることが可能である。さらに、コンポーネントは、処理を調整するため各種通信媒体により互いに通信接続されてもよい。当該調整は、情報の一方向又は双方向の交換に関するものであってもよい。例えば、コンポーネントは、通信媒体を介し通信される信号の形態により情報を通信してもよい。当該情報は、１以上の信号ラインに割り当てられた信号として実現可能である。メッセージ（命令、状態、アドレス又はデータメッセージを含む）は、このような信号の１つであるか、又はこのような信号の複数であってもよく、各種接続及び／又はインタフェースの何れかを介し順次的又は実質的に並列的に送信されてもよい。

図示されるように、処理アーキテクチャ３１００を実現する際、計算装置は、少なくともプロセッサ回路９５０、ストレージ９６０、コントローラ９００、他のデバイスとのインタフェース９９０及びカップリング９５５を有する。説明されるように、意図された使用及び／又は使用状態を含む処理アーキテクチャ３１００を実現する計算装置の各種態様に依存して、このような計算装置は更に、限定することなく、ディスプレイインタフェース９８５などの更なるコンポーネントを有してもよい。

コントローラ９００はコントローラ２００に対応する。上述されたように、コントローラ２００は、処理アーキテクチャ３１００を実現してもよい。従って、本質的には、コントローラ２００は、計算装置１０００内に埋め込まれた計算装置として少なくともある程度みなすことができる。また、コントローラ２００は、各種機能を実行する計算装置１０００のサポートにおいて、ここで詳細に説明したものを含む各種機能を実行してもよい。

カップリング９５５は、１以上のバス、ポイント・ツー・ポイントインターコネクト、送受信機、バッファ、クロスポイントスイッチ及び／又は少なくともプロセッサ回路９５０とストレージ９６０とを通信接続する他のコンダクタ及び／又はロジックから構成される。カップリング９５５は更に、プロセッサ回路９５０とインタフェース９９０及びディスプレイインタフェース９８５の１以上とを接続してもよい（上記及び／又は他のコンポーネントの何れがまた存在するかに依存して）。プロセッサ回路９５０がカップリング９５５に接続されることによって、プロセッサ回路９５０は、計算装置１０００とコントローラ２００との何れが処理アーキテクチャ３１００を実現しても、上述されたタスクの各種タスクを実行可能である。カップリング９５５は、信号が光学的及び／又は電気的に伝搬される各種技術又は技術の組み合わせの何れかによって実現されてもよい。さらに、カップリング９５５の少なくとも一部は、限定することなく、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）、ＣａｒｄＢｕｓ、Ｅｘｔｅｎｄｅｄ Ｉｎｄｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｅ−ＩＳＡ）、Ｍｉｃｒｏ Ｃｈａｎｎｅｌ Ａｒｃｈｉｔｅｃｔｕｒｅ（ＭＣＡ）、ＮｕＢｕｓ、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（Ｅｘｔｅｎｄｅｄ）（ＰＣＩ−Ｘ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩ−Ｅ）、Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ（ＰＣＭＣＩＡ）バス、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ^ＴＭ、ＱｕｉｃｋＰａｔｈなどを含む広範な工業規格の何れかに準拠したタイミング及び／又はプロトコルを利用してもよい。

上述されたように、プロセッサ回路９５０（プロセッサ回路１５０，２５０の１以上に対応する）は、広範な市販のプロセッサの何れかを有してもよく、広範な技術の何れかを利用し、複数の方法の何れにより物理的に組み合わされた１以上のコアにより実現される。

上述されたように、ストレージ９６０（ストレージ１６０，２６０の１以上に対応する）は、広範な技術又は技術の組み合わせの何れかに基づき１以上の個別の記憶装置を有してもよい。より詳細には、図示されるように、ストレージ９６０は、揮発性ストレージ９６１（１以上の形態のＲＡＭ技術に基づきソリッドステートストレージなど）、不揮発性ストレージ９６２（コンテンツを保持するため電力のコンスタントな供給を必要としないソリッドステート、強誘電又は他のストレージなど）、及び着脱可能なメディアストレージ９６３（情報が計算装置間で伝搬される着脱可能なディスク又はソリッドステートメモリカードストレージなど）の１以上を有してもよい。おそらく複数のタイプのストレージを有するものとしてストレージ９６０を示すことは、１つのタイプが相対的に迅速なリード及びライト機能を提供し、プロセッサ回路９５０によりデータのより迅速な操作を可能にする（しかしながら、おそらく電力をコンスタントに必要とする“揮発性”技術を利用する）一方、他のタイプは相対的に高密度な不揮発性ストレージを提供する（しなしながら、相対的に低速なリード及びライト機能を提供する）計算装置における複数タイプの記憶装置の通常の利用の認識にある。

異なる技術を利用する異なる記憶装置のしばしば異なる特性が与えられると、このような異なる記憶装置が異なるインタフェースを介し異なる記憶装置に接続される異なるストレージコントローラを介し計算装置の他の部分に接続されることが一般的である。例えば、揮発性ストレージ９６１があって、ＲＡＭ技術に基づく場合、揮発性ストレージ９６１は、ローカラムアドレッシングをおそらく利用する揮発性ストレージ９６１との適切なインタフェースを提供するストレージコントローラ９６５ａを介しカップリング９５５に通信接続されてもよく、ストレージコントローラ９６５ａは、揮発性ストレージ９６１内に格納される情報を保存するのに資するためローリフレッシング及び／又は他のメンテナンスタスクを実行してもよい。他の例として、不揮発性ストレージ９６２があって、１以上の強誘電及び／又はソリッドステートディスクドライブを有する場合、不揮発性ストレージ９６２は、情報ブロック及び／又はシリンダ及びセクタのアドレッシングをおそらく利用する不揮発性ストレージ９６２との適切なインタフェースを提供するストレージコントローラ９６５ｂを介しカップリング９５５に通信接続されてもよい。更なる他の例として、着脱可能なメディアストレージ９６３があって、マシーン可読記憶媒体９６９（おそらく記憶媒体１６９に対応する）の１以上の部分を利用する１以上の光及び／又はソリッドステートディスクドライブを有する場合、着脱可能なメディアストレージ９６３は、おそらく情報ブロックのアドレッシングを利用する着脱可能なメディアストレージ９６３との適切なインタフェースを提供するストレージコントローラ９６５ｃを介しカップリング９５５に通信接続されてもよく、ここで、ストレージコントローラ９６５ｃは、マシーン可読記憶媒体９６９のライフスパンの延長に固有の方法によりリード、イレース及びライト処理を調整してもよい。

揮発性ストレージ９６１又は不揮発性ストレージ９６２の一方又は他方は、各自が基礎とする技術に依存してプロセッサ回路９５０により実行可能な命令シーケンスを有するルーチンが格納可能なマシーン可読記憶媒体の形態による製造物を有してもよい。例えば、不揮発性ストレージ９６２が強誘電ベースのディスクドライブ（いわゆる、“ハードドライブ”など）を有する場合、このようなディスクドライブは、典型的には、磁気反応する粒子のコーティングが堆積し、フロッピー（登録商標）ディスクなどの記憶媒体に類似した方法により命令シーケンスなどの情報を格納するための各種パターンにより磁気的に向き付けされた１以上の回転プラッタを利用する。他の例として、不揮発性ストレージ９６２は、コンパクトフラッシュ（登録商標）カードに類似した方法により命令シーケンスなどの情報を格納するためのソリッドステートストレージデバイスのバンクを有してもよい。再び、計算装置において異なる時点に異なるタイプのストレージデバイスを利用して実行可能なルーチン及び／又はデータを格納することが一般的である。従って、プロセッサ回路９５０により実行される命令シーケンスを有するルーチンは、まずマシーン可読記憶媒体９６９に格納され、着脱可能なメディアストレージ９６３が、ルーチンが実行されるとき、プロセッサ回路９５０によるより迅速なアクセスを可能にするため、マシーン可読記憶媒体９６９及び／又は揮発性ストレージ９６１の継続的な存在を要求しない長期のストレージのための不揮発性ストレージ９６２に当該ルーチンをコピーするのに以降に利用されてもよい。

上述されたように、インタフェース９９０（おそらくインタフェース１９０に対応する）は、計算装置を１以上の他のデバイスに通信接続するのに利用可能な各種通信技術の何れかに対応する各種シグナリング技術の何れかを利用してもよい。再び、各種形態の有線又は無線シグナリングの一方又は双方が、プロセッサ回路９５０がおそらくネットワーク（ネットワーク９９９など）又は相互接続されたネットワーク群を介し入出力デバイス（例えば、図示された一例となるキーボード９２０又はプリンタ９７０など）及び／又は他の計算装置とやりとりすることを可能にするのに利用されてもよい。何れか１つの計算装置によってしばしばサポートされる必要がある複数タイプのシグナリング及び／又はプロトコルのしばしば大きく異なるキャラクタの認識の際、インタフェース９９０は、複数の異なるインタフェースコントローラ９９５ａ、９９５ｂ及び９９５ｃを有するよう示される。インタフェースコントローラ９９５ａは、各種タイプの有線デジタルシリアルインタフェース又はラジオ周波数無線インタフェースの何れかを利用して、図示されたキーボード９２０（おそらくコントロール１２０に対応する）などのユーザ入力デバイスから順次送信されたメッセージを受信してもよい。インタフェースコントローラ９９５ｂは、各種ケーブリングベース又は無線シグナリング、タイミング及び／又はプロトコルの何れかを利用して、図示されたネットワーク９９９（おそらく１以上のリンク、より小さなネットワーク又はインターネットからなるネットワーク）を介し他の計算装置にアクセスしてもよい。インタフェース９９５ｃは、シリアル又はパラレル信号送信の利用を可能にする各種電導性のケーブリングの何れかを利用して、図示されたプリンタ９７０にデータを伝送してもよい。インタフェース９９０の１以上のインタフェースコントローラを介し通信接続可能な他の例となるデバイスは、限定することなく、マイクロフォン、リモコン、スタイラスペン、カードリーダ、フィンガープリントリーダ、バーチャルリアリティインタラクショングローブ、グラフィカル入力タブレット、ジョイスティック、他のキーボード、瞳孔スキャナ、タッチ画面のタッチ入力コンポーネント、トラックボール、各種センサ、レーザプリンタ、インクジェットプリンタ、メカニカルロボット、ミリングマシーンなどを含む。

計算装置がディスプレイ（ディスプレイ１８０に対応する図示された一例となるディスプレイ９８０など）に通信接続される（又はおそらく実際に有する）場合、このような処理アーキテクチャ３１００を実現する計算装置はまたディスプレイインタフェース９８５を有してもよい。より一般化されたタイプのインタフェースがディスプレイへの通信接続において利用されてもよいが、ディスプレイ上で各種形態のコンテンツを視覚的に表示するのにしばしば要求されるやや特殊な追加的な処理が、利用されるケーブリングベースインタフェースのやや特殊な性質と共に、しばしば個別のディスプレイインタフェースの用意を望ましいものにする。ディスプレイ９８０の通信接続においてディスプレイインタフェース９８５により利用可能な有線及び／又は無線シグナリング技術は、限定することなく、各種のアナログビデオインタフェース、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｉｎｔｅｒｆａｃｅ）、ＤｉｓｐｌａｙＰｏｒｔなどの何れかを含む各種工業規格の何れかに準拠したシグナリング及び／又はプロトコルを利用してもよい。

より一般的には、計算装置１０００の各種要素は、各種ハードウェア要素、ソフトウェア要素又は双方の組み合わせを有してもよい。ハードウェア要素の具体例は、デバイス、ロジックデバイス、コンポーネント、プロセッサ、マイクロプロセッサ、回路、プロセッサ回路、回路素子（トランジスタ、レジスタ、キャパシタ、インダクタなど）、集積回路、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、メモリユニット、ロジックゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセットなどを含むものであってもよい。ソフトウェア要素の具体例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、ソフトウェア開発プログラム、マシーンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインタフェース、ＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ Ｉｎｔｅｒｆａｃｅ）、命令セット、計算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル又はこれらの何れかの組み合わせを含むものであってもよい。しかしながら、ハードウェア要素及び／又はソフトウェア要素を用いて実施例が実現されるかの判断は、所与の実現形態について所望されるように、所望の計算レート、パワーレベル、熱耐性、処理サイクルバジェット、入力データレート、出力データレート、メモリリソース、データバススピード及び他の設計又はパフォーマンス制約などの任意数のファクタに従って変更されてもよい。

いくつかの実施例は、派生語と共に“一実施例”又は“実施例”という表現を用いて説明されてもよい。これらの用語は、実施例に関して説明される特定の特徴、構成又は特性が少なくとも１つの実施例に含まれることを意味する。明細書の各所における“一実施例では”というフレーズの出現は、必ずしも全てが同一の実施例を参照しているとは限らない。さらに、一部の実施例は、派生語と共に“カップリング”及び“接続”という表現を用いて説明されるかもしれない。これらの用語は、必ずしも互いに同義的であることを意図しているとは限らない。例えば、一部の実施例は、“接続”及び／又は“カップリング”という用語を用いて２以上の要素が互いの直接的で物理的な又は電気的な接触状態にあることを示すことによって説明されるかもしれない。しかしながら、“カップリング”という用語はまた、２以上の要素が互いに直接的に接触しないが、依然として互いに連係又はやりとりすることを意味するかもしれない。

開示の概要は読者が技術的開示の性質を迅速に確認することを可能にするために提供されていることが強調される。それが請求項の範囲又は意味を解釈又は限定するのに利用されるものでないという理解により提出されている。さらに、上記の詳細な説明では、開示を簡略化するため、各種特徴が単一の実施例に一緒にグループ化されていることが理解できる。この開示の方法は、請求される実施例が各請求項において明示的に記載される更なる特徴を要求する意図を反映するものとして解釈されるべきでない。むしろ、以下の請求項が反映するように、発明の主題は開示された単一の実施例の全ての特徴より少なくものある。従って、以下の請求項は詳細な説明に含まれ、各請求項はそれ自体別の実施例として成立する。添付した請求項では、“含む”及び“そこで”という用語はそれぞれ、“有する”及び“そこで”という各用語の平易な英語の等価として用いられる。さらに、“第１”、“第２”、“第３”などの用語は単なるラベルとして用いられ、対象に対して数値的な要求を課すことを意図するものでない。

上述したものは、開示されたアーキテクチャの具体例を含む。もちろん、全ての想定できるコンポーネント及び／又は方法の組み合わせを説明することは可能でないが、当業者は、多くの更なる組み合わせ及び並び替えが可能であることを認識してもよい。従って、新規なアーキテクチャは、添付した請求項の趣旨及び範囲内に属するこのような全ての変更、改良及び変形を含むことが意図さえる。詳細な開示は、ここでは更なる実施例に関する具体例を提供する。以下に与えられる具体例は、限定的であることを意図するものでない。

一例となる装置は、コントローラプロセッサ回路と、デジタルロジックを有し、前記コントローラプロセッサ回路により制御される電力が供給される第１コンポーネントと、デジタルロジックを有し、コントローラプロセッサ回路により制御される電力が供給される第２コンポーネントと、コントローラプロセッサ回路に通信接続され、命令を格納するよう構成されるコントローラストレージとを有する。当該命令は、第１コンポーネントが動作不能であることを示す信号を受信するステップと、信号に基づき第２コンポーネントに電力を供給することを継続しながら第１コンポーネントへの電力をサイクル処理するステップとコントローラプロセッサ回路が実行するためのものである。

上記の一例となる装置であって、コントローラプロセッサ回路は、第１コンポーネント及び第２コンポーネントに接続され、命令は、第１コンポーネント又は第２コンポーネントの何れかが動作不能であることを通知するため、第１及び第２コンポーネントから受信した信号を繰り返しモニタするステップを実行するためのものである。

上記の一例となる装置の何れかであって、第１コンポーネントが動作不能であることを示す信号は、第１コンポーネントから受信され、第１コンポーネントのレジスタのビットの値の通知を含む。

上記の一例となる装置の何れかであって、コントローラプロセッサ回路は、バスを介し第１コンポーネントに接続され、命令は、バス上のバスマスタの役割を想定するステップと、前記第１コンポーネントのレジスタを読み出すステップとをコントローラプロセッサ回路が実行するためのものであり、第１コンポーネントが動作不能であることを示す信号は、レジスタの読み出しを介し受信され、レジスタのビットの値の通知を含む。

上記の一例となる装置の何れかであって、当該装置は、メインプロセッサ回路を有し、命令は、第１コンポーネントが動作不能であることを示す信号を前記メインプロセッサ回路から受信するステップをコントローラプロセッサ回路が実行するためのものである。

上記の一例となる装置の何れかであって、当該装置は、第１コンポーネントに電力を供給する第１及び第２パワーコンダクタを有し、命令は、第１パワーコンダクタを介し第１コンポーネントへの電力の供給を停止するステップと、第１パワーコンダクタを介した電力の供給の停止後、第２パワーコンダクタを介し第１コンポーネントへの電力の供給を停止するステップと、第１パワーコンダクタと第２パワーコンダクタとの双方を介した電力の供給の停止後、第２パワーコンダクタを介した第１コンポーネントへの電力の供給を再開するステップと、第２パワーコンダクタを介した電力の供給の再開後、第１パワーコンダクタを介した第１コンポーネントへの電力の供給を再開するステップとをコントローラプロセッサ回路が実行するためのものである。

上記の一例となる装置の何れかであって、命令は、第１コンポーネントに供給される電力のサイクル処理前、第１コンポーネントに供給される電力をデバイスに供給することを第１コンポーネントに停止させるため、第１コンポーネントのレジスタにアクセスするステップと、第１コンポーネントに提供される電力のサイクル処理後、第１コンポーネントに供給される電力のデバイスへの供給を第１コンポーネントに再開させるため、第１コンポーネントのレジスタにアクセスするステップとをコントローラプロセッサ回路が実行するためのものである。

上記の一例となる装置の何れかであって、当該装置は、メインプロセッサ回路を有し、命令は、第１コンポーネントが動作不能であるという通知をメインプロセッサ回路に提供するステップと、第１コンポーネントをリセットするためのメインプロセッサ回路による試みが成功しなかったという通知をメインプロセッサ回路から受信するステップとをコントローラプロセッサ回路が実行するためのものである。

上記の一例となる装置の何れかであって、当該装置は、メインプロセッサ回路を有し、命令は、第１コンポーネントに供給される電力がサイクル処理されたという通知をメインプロセッサ回路に提供するステップをコントローラプロセッサ回路が実行するためのものである。

他の例となる装置は、メインプロセッサ回路と、コントローラと、デジタルロジックを有し、前記コントローラプロセッサ回路により制御される電力が供給される第１コンポーネントと、デジタルロジックを有し、コントローラプロセッサ回路により制御される電力が供給される第２コンポーネントと、メインプロセッサ回路に通信接続され、命令を格納するよう構成されるメインストレージとを有する。当該命令は、第１コンポーネントが動作不能であるという通知を受信するステップと、通知に基づき第２コンポーネントに電力を供給することを継続しながら、第１コンポーネントに供給される電力をサイクル処理するための信号をコントローラに送信するステップとをメインプロセッサ回路が実行するためのものである。

上記の他の例となる装置であって、メインプロセッサ回路は、第１コンポーネント及び第２コンポーネントに接続され、命令は、第１コンポーネント又は第２コンポーネントの何れかが動作不能であることを通知するため、第１及び第２コンポーネントから受信した信号を繰り返しモニタするステップをメインプロセッサ回路が実行するためのものである。

上記の他の例となる装置の何れかであって、第１コンポーネントが動作不能であるという通知は、第１コンポーネントのレジスタのビットの値の通知を有する。

上記の他の例となる装置の何れかであって、第１コンポーネントが動作不能であるという通知は、コントローラから受信される。

上記の他の例となる装置の何れかであって、命令は、第１コンポーネントのレジスタにアクセスすることによって、第１コンポーネントをリセットすることを試みるステップをメインプロセッサ回路が実行するためのものである。

上記の他の例となる装置の何れかであって、命令は、第１コンポーネントをリセットするための試みの失敗に応答して、第１コンポーネントに供給される電力をサイクル処理するための信号を送信するステップをメインプロセッサ回路が実行するためのものである。

上記の他の例となる装置の何れかであって、命令は、第１コンポーネントに供給される電力がサイクル処理されたという通知をコントローラから受信するステップと、第１コンポーネントに供給される電力がサイクル処理されたという通知の受信に応答して、第１コンポーネントを使用に設定するステップとをメインプロセッサ回路が実行するためのものである。

一例となるコンピュータにより実現される方法は、計算装置の第１コンポーネントが動作不能であることを示す信号を受信するステップと、計算装置の第２コンポーネントに電力を供給することを継続しながら、第１コンポーネントに供給される電力をサイクル処理するステップとを有する。

上記の一例となるコンピュータにより実現される方法であって、第１コンポーネント又は第２コンポーネントの何れかが動作不能であることを通知するため、第１及び第２コンポーネントから受信される信号を繰り返しモニタするステップを有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、第１コンポーネントが動作不能であることを通知する信号は、第１コンポーネントから受信され、第１コンポーネントのレジスタのビットの値の通知を有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、本方法は、第１コンポーネントが動作不能であることを通知する信号を計算装置のメインプロセッサ回路から受信するステップを有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、本方法は、第１パワーコンダクタを介し第１コンポーネントへの電力の供給を停止し、第１パワーコンダクタを介した電力の供給の停止後、第２パワーコンダクタを介し第１コンポーネントへの電力の供給を停止し、第１パワーコンダクタと第２パワーコンダクタとの双方を介した電力の供給の停止後、第２パワーコンダクタを介した第１コンポーネントへの電力の供給を再開し、第２パワーコンダクタを介した電力の供給の再開後、第１パワーコンダクタを介した第１コンポーネントへの電力の供給を再開することによって、第１コンポーネントに供給される電力をサイクル処理するステップを有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、本方法は、第１コンポーネントに供給される電力のサイクル処理前、第１コンポーネントに供給される電力をデバイスに供給することを第１コンポーネントに停止させるため、第１コンポーネントのレジスタにアクセスするステップと、第１コンポーネントに提供される電力のサイクル処理後、第１コンポーネントに供給される電力のデバイスへの供給を第１コンポーネントに再開させるため、第１コンポーネントのレジスタにアクセスするステップとを有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、本方法は、第１コンポーネントが動作不能であるという通知を計算装置のメインプロセッサ回路に提供するステップと、第１コンポーネントをリセットするためのメインプロセッサ回路による試みが成功しなかったという通知をメインプロセッサ回路から受信するステップとを有する。

上記の一例となるコンピュータにより実現される方法の何れかであって、本方法は、第１コンポーネントに供給される電力がサイクル処理されたという通知を計算装置のメインプロセッサ回路に提供するステップを有する。

計算装置により実行されると、計算装置の第１コンポーネントが動作不能であることを示す信号を受信するステップと、計算装置の第２コンポーネントに電力を供給することを継続しながら、第１コンポーネントに供給される電力をサイクル処理するステップとを計算装置に実行させる命令を有する少なくとも１つの一例となるマシーン可読記憶媒体。

上記の一例となる少なくとも１つのマシーン可読記憶媒体であって、計算装置は、第１コンポーネント又は第２コンポーネントの何れかが動作不能であることを通知するため、第１及び第２コンポーネントから受信した信号を繰り返しモニタする。

上記の一例となる少なくとも１つのマシーン可読記憶媒体の何れかであって、第１コンポーネントが動作不能であることを示す信号は、第１コンポーネントから受信され、第１コンポーネントのレジスタのビットの値の通知を有する。

上記の一例となる少なくとも１つのマシーン可読記憶媒体の何れかであって、計算装置は、第１コンポーネントが動作不能であることを示す信号を計算装置のメインプロセッサ回路から受信する。

上記の一例となる少なくとも１つのマシーン可読記憶媒体の何れかであって、計算装置は、第１コンポーネントが動作不能であるという通知を計算装置のメインプロセッサ回路に提供するステップと、第１コンポーネントをリセットするためのメインプロセッサ回路による試みが成功しなかったという通知をメインプロセッサ回路から受信するステップとを実行する。

上記の一例となる少なくとも１つのマシーン可読記憶媒体の何れかであって、計算装置は、第１コンポーネントに供給される電力がサイクル処理されたという通知を計算装置のメインプロセッサ回路に提供する。

更なる他の例となる装置は、ロジックを有するコントローラを有し、当該ロジックは、第１コンポーネントが動作不能であることを通知する信号を受信するステップであって、第１コンポーネントはデジタルロジックを有し、少なくとも第１パワースイッチデバイスを介しコントローラにより制御される電力が供給される、受信するステップと、信号に基づき第２コンポーネントに電力を供給することを継続しながら、第１コンポーネントへの電力をサイクル処理するステップであって、第２コンポーネントはデジタルロジックを有し、少なくとも第２パワースイッチデバイスを介しコントローラにより制御される電力が供給される、サイクル処理するステップとを前記コントローラに実行させる。

上記の更なる他の例となる装置であって、コントローラは、第１コンポーネント及び第２コンポーネントに接続され、コントローラは、第１コンポーネント又は第２コンポーネントの何れかが動作不能であることを通知するため、第１及び第２コンポーネントから受信される信号を繰り返しモニタするステップを実行する。

上記の更なる他の例となる装置の何れかであって、コントローラは、バスを介し第１コンポーネントに接続され、バス上のバスマスタの役割を想定するステップと、第１コンポーネントのレジスタを読み出すステップであって、第１コンポーネントが動作不能であることを示す信号がレジスタを読み出すことを介し受信され、レジスタのビットの値の通知を有する、読み出すステップとを実行する。

上記の更なる他の例となる装置の何れかであって、当該装置はメインプロセッサ回路を有し、コントローラは、第１コンポーネントが動作不能であることを示す信号をメインプロセッサ回路から受信するステップを実行する。

上記の更なる他の例となる装置の何れかであって、少なくとも第１パワースイッチデバイスは、第１パワーコンダクタを介し第１コンポーネントに電力を供給するよう動作する第１スイッチデバイスと、第２パワーコンダクタを介し第１コンポーネントに電力を供給するよう動作する第２スイッチデバイスとを有し、コントローラは、第１パワーコンダクタを介した第１コンポーネントへの電力の供給を停止するよう第１パワースイッチデバイスを動作させるステップと、第１パワーコンダクタを介した電力の供給の停止後、第２パワーコンダクタを介した第１コンポーネントへの電力の供給を停止するよう第２パワースイッチデバイスを動作させるステップと、第１パワーコンダクタと第２パワーコンダクタとの双方を介した電力の供給の停止後、第２パワーコンダクタを介した第１コンポーネントへの電力の供給を再開するよう第２パワースイッチデバイスを動作させるステップと、第２パワーコンダクタを介した電力の供給の再開後、第１パワーコンダクタを介した第１コンポーネントへの電力の供給を再開するよう第１パワースイッチデバイスを動作させるステップとを実行する。

上記の更なる他の例となる装置の何れかであって、コントローラは、少なくとも第１パワースイッチデバイスと少なくとも第２パワースイッチデバイスとを有する。

Claims (30)

1. コントローラプロセッサ回路と、
   デジタルロジックを有し、前記コントローラプロセッサ回路により制御される電力が供給される第１コンポーネントと、
   デジタルロジックを有し、前記コントローラプロセッサ回路により制御される電力が供給される第２コンポーネントと、
   前記コントローラプロセッサ回路に通信接続され、前記コントローラプロセッサ回路上で実行される命令を格納するよう構成されるコントローラストレージと、
   を有する装置であって、
   前記命令は、
   前記第１コンポーネントが動作不能であることを示す信号を受信するステップと、
   前記信号に基づき前記第２のコンポーネントに電力を供給することを継続しながら前記第１コンポーネントへの電力をサイクル処理するステップと、
   を実行するためのものであり、
   前記電力のサイクル処理は、複数のコンポーネントへの電力の提供が特定の順序で切断され、その後に前記特定の順序を反転することによって再開され、前記複数のコンポーネントを初期状態に配置するよう実行される装置。
2. 前記コントローラプロセッサ回路は、前記第１コンポーネント及び前記第２コンポーネントに接続され、
   前記コントローラプロセッサ回路上で実行される命令は、前記第１コンポーネント又は前記第２コンポーネントの何れかが動作不能であることを通知するため、前記第１及び第２コンポーネントから受信した信号を繰り返しモニタするステップを実行するためのものである、請求項１記載の装置。
3. 前記第１コンポーネントが動作不能であることを示す信号は、前記第１コンポーネントから受信され、前記第１コンポーネントのレジスタのビットの値の通知を含む、請求項２記載の装置。
4. 前記コントローラプロセッサ回路は、バスを介し前記第１コンポーネントに接続され、
   前記コントローラプロセッサ回路上で実行される命令は、
   前記バス上のバスマスタの役割を想定するステップと、
   前記第１コンポーネントのレジスタを読み出すステップと、
   を実行するためのものであり、
   前記第１コンポーネントが動作不能であることを示す信号は、前記レジスタの読み出しを介し受信され、前記レジスタのビットの値の通知を含む、請求項１記載の装置。
5. メインプロセッサ回路を有し、
   前記コントローラプロセッサ回路上で実行される命令は、前記第１コンポーネントが動作不能であることを示す信号を前記メインプロセッサ回路から受信するステップを実行するためのものである、請求項１記載の装置。
6. 前記第１コンポーネントに電力を供給する第１及び第２パワーコンダクタを有し、
   前記コントローラプロセッサ回路上で実行される命令は、
   前記第１パワーコンダクタを介し前記第１コンポーネントへの電力の供給を停止するステップと、
   前記第１パワーコンダクタを介した電力の供給の停止後、前記第２パワーコンダクタを介し前記第１コンポーネントへの電力の供給を停止するステップと、
   前記第１パワーコンダクタと前記第２パワーコンダクタとの双方を介した電力の供給の停止後、前記第２パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開するステップと、
   前記第２パワーコンダクタを介した電力の供給の再開後、前記第１パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開するステップと、
   を実行するためのものである、請求項１記載の装置。
7. 前記コントローラプロセッサ回路上で実行される命令は、
   前記第１コンポーネントに供給される電力のサイクル処理前、前記第１コンポーネントに供給される電力をデバイスに供給することを前記第１コンポーネントに停止させるため、前記第１コンポーネントのレジスタにアクセスするステップと、
   前記第１コンポーネントに提供される電力のサイクル処理後、前記第１コンポーネントに供給される電力の前記デバイスへの供給を前記第１コンポーネントに再開させるため、前記第１コンポーネントのレジスタにアクセスするステップと、
   を実行するためのものである、請求項１記載の装置。
8. メインプロセッサ回路を有し、
   前記コントローラプロセッサ回路上で実行される命令は、
   前記第１コンポーネントが動作不能であるという通知を前記メインプロセッサ回路に提供するステップと、
   前記第１コンポーネントをリセットするための前記メインプロセッサ回路による試みが成功しなかったという通知を前記メインプロセッサ回路から受信するステップと、
   を実行するためのものである、請求項１記載の装置。
9. メインプロセッサ回路を有し、
   前記コントローラプロセッサ回路上で実行される命令は、前記第１コンポーネントに供給される電力がサイクル処理されたという通知を前記メインプロセッサ回路に提供するステップを実行するためのものである、請求項１記載の装置。
10. メインプロセッサ回路と、
    コントローラと、
    前記メインプロセッサ回路に通信接続され、前記メインプロセッサ回路上で実行される命令を格納するよう構成されるメインストレージと、
    を有する装置であって、
    前記命令は、
    第１コンポーネントが動作不能であるという通知を受信するステップであって、前記第１コンポーネントはデジタルロジックを有し、前記コントローラにより制御される電力が供給される、受信するステップと、
    前記通知に基づき第２コンポーネントに電力を供給することを継続しながら、前記第１コンポーネントに供給される電力をサイクル処理するための信号を前記コントローラに送信するステップであって、前記第２コンポーネントはデジタルロジックを有し、前記コントローラにより制御される電力が供給される、送信するステップと、
    を実行するためのものであり、
    前記電力のサイクル処理は、複数のコンポーネントへの電力の提供が特定の順序で切断され、その後に前記特定の順序を反転することによって再開され、前記複数のコンポーネントを初期状態に配置するよう実行される装置。
11. 前記メインプロセッサ回路は、前記第１コンポーネント及び前記第２コンポーネントに接続され、
    前記メインプロセッサ回路上で実行される命令は、前記第１コンポーネント又は前記第２コンポーネントの何れかが動作不能であることを通知するため、前記第１及び第２コンポーネントから受信した信号を繰り返しモニタするステップを実行するためのものである、請求項１０記載の装置。
12. 前記第１コンポーネントが動作不能であるという通知は、前記第１コンポーネントのレジスタのビットの値の通知を有する、請求項１１記載の装置。
13. 前記第１コンポーネントが動作不能であるという通知は、前記コントローラから受信される、請求項１０記載の装置。
14. 前記メインプロセッサ回路上で実行される命令は、前記第１コンポーネントのレジスタにアクセスすることによって、前記第１コンポーネントをリセットすることを試みるステップを実行するためのものである、請求項１０記載の装置。
15. 前記メインプロセッサ回路上で実行される命令は、前記第１コンポーネントをリセットするための試みの失敗に応答して、前記第１コンポーネントに供給される電力をサイクル処理するための信号を送信するステップを実行するためのものである、請求項１４記載の装置。
16. 前記メインプロセッサ回路上で実行される命令は、
    前記第１コンポーネントに供給される電力がサイクル処理されたという通知を前記コントローラから受信するステップと、
    前記第１コンポーネントに供給される電力がサイクル処理されたという通知の受信に応答して、前記第１コンポーネントを使用に設定するステップと、
    を実行するためのものである、請求項１０記載の装置。
17. コンピュータにより実現される方法であって、
    計算装置の第１コンポーネントが動作不能であることを示す信号を受信するステップと、
    前記計算装置の第２コンポーネントに電力を供給することを継続しながら、前記第１コンポーネントに供給される電力をサイクル処理するステップと、
    を有し、
    前記電力のサイクル処理は、複数のコンポーネントへの電力の提供が特定の順序で切断され、その後に前記特定の順序を反転することによって再開され、前記複数のコンポーネントを初期状態に配置するよう実行される方法。
18. 前記第１コンポーネント又は前記第２コンポーネントの何れかが動作不能であることを通知するため、前記第１及び第２コンポーネントから受信される信号を繰り返しモニタするステップを有する、請求項１７記載の方法。
19. 前記第１コンポーネントが動作不能であることを通知する信号は、前記第１コンポーネントから受信され、前記第１コンポーネントのレジスタのビットの値の通知を有する、請求項１８記載の方法。
20. 前記第１コンポーネントが動作不能であることを通知する信号を前記計算装置のメインプロセッサ回路から受信するステップを有する、請求項１７記載の方法。
21. 第１パワーコンダクタを介し前記第１コンポーネントへの電力の供給を停止し、
    前記第１パワーコンダクタを介した電力の供給の停止後、第２パワーコンダクタを介し前記第１コンポーネントへの電力の供給を停止し、
    前記第１パワーコンダクタと前記第２パワーコンダクタとの双方を介した電力の供給の停止後、前記第２パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開し、
    前記第２パワーコンダクタを介した電力の供給の再開後、前記第１パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開することによって、
    前記第１コンポーネントに供給される電力をサイクル処理するステップを有する、請求項１７記載の方法。
22. 前記第１コンポーネントに供給される電力のサイクル処理前、前記第１コンポーネントに供給される電力をデバイスに供給することを前記第１コンポーネントに停止させるため、前記第１コンポーネントのレジスタにアクセスするステップと、
    前記第１コンポーネントに提供される電力のサイクル処理後、前記第１コンポーネントに供給される電力の前記デバイスへの供給を前記第１コンポーネントに再開させるため、前記第１コンポーネントのレジスタにアクセスするステップと、
    を有する、請求項１７記載の方法。
23. 前記第１コンポーネントが動作不能であるという通知を前記計算装置のメインプロセッサ回路に提供するステップと、
    前記第１コンポーネントをリセットするための前記メインプロセッサ回路による試みが成功しなかったという通知を前記メインプロセッサ回路から受信するステップと、
    を有する、請求項１７記載の方法。
24. 前記第１コンポーネントに供給される電力がサイクル処理されたという通知を前記計算装置のメインプロセッサ回路に提供するステップを有する、請求項１７記載の方法。
25. ロジックを有するコントローラを有する装置であって、
    前記ロジックは、
    第１コンポーネントが動作不能であることを通知する信号を受信するステップであって、前記第１コンポーネントはデジタルロジックを有し、少なくとも第１パワースイッチデバイスを介し前記コントローラにより制御される電力が供給される、受信するステップと、
    前記信号に基づき第２コンポーネントに電力を供給することを継続しながら、前記第１コンポーネントへの電力をサイクル処理するステップであって、前記第２コンポーネントはデジタルロジックを有し、少なくとも第２パワースイッチデバイスを介し前記コントローラにより制御される電力が供給される、サイクル処理するステップと、
    を前記コントローラに実行させ、
    前記電力のサイクル処理は、複数のコンポーネントへの電力の提供が特定の順序で切断され、その後に前記特定の順序を反転することによって再開され、前記複数のコンポーネントを初期状態に配置するよう実行される装置。
26. 前記コントローラは、前記第１コンポーネント及び前記第２コンポーネントに接続され、
    前記コントローラは、前記第１コンポーネント又は前記第２コンポーネントの何れかが動作不能であることを通知するため、前記第１及び第２コンポーネントから受信される信号を繰り返しモニタするステップを実行する、請求項２５記載の装置。
27. 前記コントローラは、バスを介し前記第１コンポーネントに接続され、
    前記バス上のバスマスタの役割を想定するステップと、
    前記第１コンポーネントのレジスタを読み出すステップであって、前記第１コンポーネントが動作不能であることを示す信号が前記レジスタを読み出すことを介し受信され、前記レジスタのビットの値の通知を有する、読み出すステップと、
    を実行する、請求項２５記載の装置。
28. メインプロセッサ回路を有し、
    前記コントローラは、前記第１コンポーネントが動作不能であることを示す信号を前記メインプロセッサ回路から受信するステップを実行する、請求項２５記載の装置。
29. 前記少なくとも第１パワースイッチデバイスは、第１パワーコンダクタを介し前記第１コンポーネントに電力を供給するよう動作する第１スイッチデバイスと、第２パワーコンダクタを介し前記第１コンポーネントに電力を供給するよう動作する第２スイッチデバイスとを有し、
    前記コントローラは、
    前記第１パワーコンダクタを介した前記第１コンポーネントへの電力の供給を停止するよう前記第１パワースイッチデバイスを動作させるステップと、
    前記第１パワーコンダクタを介した電力の供給の停止後、前記第２パワーコンダクタを介した前記第１コンポーネントへの電力の供給を停止するよう前記第２パワースイッチデバイスを動作させるステップと、
    前記第１パワーコンダクタと前記第２パワーコンダクタとの双方を介した電力の供給の停止後、前記第２パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開するよう前記第２パワースイッチデバイスを動作させるステップと、
    前記第２パワーコンダクタを介した電力の供給の再開後、前記第１パワーコンダクタを介した前記第１コンポーネントへの電力の供給を再開するよう前記第１パワースイッチデバイスを動作させるステップと、
    を実行する、請求項２５記載の装置。
30. 前記コントローラプロセッサ回路は、第１パワースイッチデバイスと第２パワースイッチデバイスとを有する、請求項１記載の装置。

Images