JP6150593B2 - Chip resistor - Google Patents

Chip resistor Download PDF

Info

Publication number
JP6150593B2
JP6150593B2 JP2013081802A JP2013081802A JP6150593B2 JP 6150593 B2 JP6150593 B2 JP 6150593B2 JP 2013081802 A JP2013081802 A JP 2013081802A JP 2013081802 A JP2013081802 A JP 2013081802A JP 6150593 B2 JP6150593 B2 JP 6150593B2
Authority
JP
Japan
Prior art keywords
surface electrode
resistor
electrode
region
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013081802A
Other languages
Japanese (ja)
Other versions
JP2014204096A (en
Inventor
茂裕 河浦
茂裕 河浦
寛 小路
寛 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Carbide Industries Co Inc
Original Assignee
Nippon Carbide Industries Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Carbide Industries Co Inc filed Critical Nippon Carbide Industries Co Inc
Priority to JP2013081802A priority Critical patent/JP6150593B2/en
Publication of JP2014204096A publication Critical patent/JP2014204096A/en
Application granted granted Critical
Publication of JP6150593B2 publication Critical patent/JP6150593B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明はチップ抵抗器に関する。   The present invention relates to a chip resistor.

電子機器の小型化に伴い、その回路基板の実装密度を高めるため、表面実装部品であるチップ抵抗器に対しても小型低背化が要求されている。この要求に対し、特許文献1、特許文献2にはセラミック基板表面に設けられた凹部に、抵抗体を埋め込んだチップ抵抗器が開示されている。   Along with the downsizing of electronic equipment, in order to increase the mounting density of the circuit board, chip resistors that are surface-mounted components are also required to be small and low-profile. In response to this requirement, Patent Documents 1 and 2 disclose a chip resistor in which a resistor is embedded in a recess provided on the surface of a ceramic substrate.

この従来のチップ抵抗器の構造例を図6、図7に示す。従来のチップ抵抗器は、表面中央部に凹部を有するセラミック基板1と、セラミック基板1の表面両端部から凹部2の一部にかけて形成される第1表面電極4a及び第2表面電極4bと、第1表面電極4a及び第2表面電極4bの一部を埋めるように凹部2内に充填される抵抗体3と、を備えている。そして、第1表面電極4a及び第2表面電極4bは、セラミック基板1の裏面に形成される同極の第1裏面電極5a及び第2裏面電極5bと、セラミック基板1の側面に形成される第1側面電極6a及び第2側面電極6bによりそれぞれ接続される。   An example of the structure of this conventional chip resistor is shown in FIGS. The conventional chip resistor includes a ceramic substrate 1 having a recess at the center of the surface, a first surface electrode 4a and a second surface electrode 4b formed from both ends of the surface of the ceramic substrate 1 to a part of the recess 2, and first And a resistor 3 filled in the recess 2 so as to fill a part of the first surface electrode 4a and the second surface electrode 4b. The first surface electrode 4 a and the second surface electrode 4 b are formed on the side surfaces of the ceramic substrate 1 and the first and second back electrodes 5 a and 5 b having the same polarity formed on the back surface of the ceramic substrate 1. The first side electrode 6a and the second side electrode 6b are connected to each other.

そして、セラミック基板1の第1裏面電極5a及び第2裏面電極5bが、外部電気回路基板の配線導体に電気的に接続されることで、第1側面電極6a及び第2側面電極6bと第1表面電極4a及び第2表面電極4bを介して、抵抗体3へ電圧が印可される。   The first back surface electrode 5a and the second back surface electrode 5b of the ceramic substrate 1 are electrically connected to the wiring conductor of the external electric circuit substrate, so that the first side surface electrode 6a and the second side surface electrode 6b are connected to the first side electrode 6b. A voltage is applied to the resistor 3 through the surface electrode 4a and the second surface electrode 4b.

特開2002−343601JP 2002-343601 A 特開2004−146848JP2004-146848

上記従来のチップ抵抗器を外部電気回路基板に実装し、電圧を印可したところ、抵抗体自身が発する熱を効率良く放散できずに、抵抗体の電気抵抗値が一定しない場合があった。そして、一定の電気抵抗値が得られないことにより、チップ抵抗器としての信頼性が損なわれてしまうことがあった。   When the conventional chip resistor was mounted on an external electric circuit board and a voltage was applied, the heat generated by the resistor itself could not be dissipated efficiently, and the electric resistance value of the resistor was not constant. And since the fixed electrical resistance value is not obtained, the reliability as a chip resistor may be impaired.

そこで、本発明は、上記した事情に鑑みて為されたものであり、その目的は、小型低背化しつつ、電圧印可時に抵抗体が発する熱を効率良く放散することができるチップ抵抗器を提供することにある。そして、当該目的を達成することを課題とする。   Accordingly, the present invention has been made in view of the above circumstances, and an object thereof is to provide a chip resistor that can efficiently dissipate heat generated by a resistor when a voltage is applied while reducing the size and height. There is to do. And let it be a subject to achieve the said objective.

上記課題を解決するために本発明者らは鋭意検討を重ねたところ、第1表面電極と第2表面電極間の中央付近の抵抗体の温度が最も高く、第1表面電極及び第2表面電極の近傍付近の抵抗体の温度が中央付近より低いという知見を得て、抵抗体が発する熱は主に表面電極を介して放散されることをつきとめた。そこで、本発明者らはさらに鋭意検討を重ね本発明に至った。   In order to solve the above-mentioned problems, the present inventors have intensively studied and found that the temperature of the resistor near the center between the first surface electrode and the second surface electrode is the highest, and the first surface electrode and the second surface electrode As a result, it was found that the heat generated by the resistor is mainly dissipated through the surface electrode. Therefore, the present inventors have conducted further intensive studies to arrive at the present invention.

上記課題を解決するため、本発明のチップ抵抗器は、表面に凹部が形成されるセラミック基板と、前記凹部に充填される抵抗体と、前記抵抗体と電気的に接続するとともに、前記抵抗体の両端部に対向して当接される一対の電極である第1表面電極及び第2表面電極と、を備えるチップ抵抗器であって、前記セラミック基板を前記表面側から平面視した場合、前記凹部は、前記第1表面電極の一部と少なくとも一部が重なる第1凹部領域と、前記第2表面電極の一部と少なくとも一部が重なる第2凹部領域と、前記第1表面電極と前記第2表面電極の対向方向に所定幅で伸びて、前記第1凹部領域と前記第2凹部領域とを連結する第3凹部領域と、を有し、前記第1凹部領域と前記第2凹部領域の幅は、前記第3凹部領域の前記所定幅よりも広いことを特徴とする。 In order to solve the above problems, a chip resistor according to the present invention includes a ceramic substrate having a recess formed on a surface thereof, a resistor filled in the recess, an electrical connection with the resistor, and the resistor A chip resistor including a first surface electrode and a second surface electrode that are a pair of electrodes that are in contact with and opposed to both ends of the ceramic substrate, and when the ceramic substrate is viewed in plan view from the surface side, The recess includes a first recess region that overlaps at least a part of the first surface electrode, a second recess region that overlaps at least a part of the second surface electrode, the first surface electrode, It extends a predetermined width in the opposing direction of the second surface electrode, wherein the third recessed areas in which the first recessed region for connecting the second concave region has a second recessed area between said first recessed area Is wider than the predetermined width of the third recessed region. And said that no.

このようなチップ抵抗器では、セラミック基板の表面側から平面視した場合に、第1表面電極及び第2表面電極と重なる第1凹部領域及び第2凹部領域を、第1表面電極と第2表面電極との間に設けられる第3凹部領域より幅広くしている。そのため、凹部に充填される抵抗体と電極との接触面積が従来と比較して広くなり、電極に熱を放散し易くなる。すなわち、本発明のチップ抵抗器は、第1凹部領域及び第2凹部領域を幅広くして、表面電極と抵抗体との接触面積を増大させることにより、熱の放散経路をより広く確保することで、抵抗体が発する熱を効率良く放散させている。
従って、本発明のチップ抵抗器によれば、小型低背化しつつ、電圧印可時に抵抗体が発する熱を効率良く放散することができる。
In such a chip resistor, when viewed in plan from the surface side of the ceramic substrate, the first surface region and the second surface region overlap the first surface region and the second surface region. It is wider than the third recessed region provided between the electrodes. For this reason, the contact area between the resistor and the electrode filled in the concave portion becomes wider as compared with the conventional case, and heat is easily dissipated to the electrode. In other words, the chip resistor of the present invention can secure a wider heat dissipation path by widening the first recessed area and the second recessed area to increase the contact area between the surface electrode and the resistor. The heat generated by the resistor is efficiently dissipated.
Therefore, according to the chip resistor of the present invention, it is possible to efficiently dissipate heat generated by the resistor when a voltage is applied while reducing the size and height.

また、前記セラミック基板を前記表面側から平面視した場合、前記第1表面電極と重ならない前記第1凹部領域が、前記第1表面電極と前記第3凹部領域との間に在り、前記第2表面電極と重ならない前記第2凹部領域が、前記第2表面電極と前記第3凹部領域との間に在ることが好ましい。   In addition, when the ceramic substrate is viewed in plan from the surface side, the first recessed region that does not overlap the first surface electrode is between the first surface electrode and the third recessed region, and the second It is preferable that the second recessed region that does not overlap with the surface electrode exists between the second surface electrode and the third recessed region.

このようなチップ抵抗器によれば、第1表面電極と第3凹部領域との間、及び第2表面電極と第3凹部領域との間に、第3凹部領域より幅広い凹部領域があることにより、表面電極と抵抗体との接触部分に対して熱の放散経路をより広く確保できる。そのため、抵抗体が発する熱が表面電極と抵抗体との接触部分を介して放散される前に、予めその接触部分に熱をより多く放散させることで、より効率良く放散することができる。   According to such a chip resistor, there is a recessed area wider than the third recessed area between the first surface electrode and the third recessed area and between the second surface electrode and the third recessed area. A wider heat dissipation path can be secured for the contact portion between the surface electrode and the resistor. Therefore, before the heat | fever which a resistor emits is dissipated through the contact part of a surface electrode and a resistor, it can dissipate more efficiently by dissipating more heat to the contact part beforehand.

前記セラミック基板の裏面に、前記第1表面電極と電気的に接続する第1裏面電極と、前記第2表面電極と電気的に接続する第2裏面電極と、をさらに備え、前記セラミック基板を前記表面側から平面視した場合、前記第1裏面電極と前記第2裏面電極の形成領域は前記抵抗体の形成領域と重なることが好ましい。   The back surface of the ceramic substrate further comprises a first back electrode electrically connected to the first surface electrode, and a second back electrode electrically connected to the second surface electrode, and the ceramic substrate is When viewed from the front side, it is preferable that the formation region of the first back electrode and the second back electrode overlap the formation region of the resistor.

このようにチップ抵抗器によれば、抵抗体の直下に第1裏面電極及び第2裏面電極を形成することで、第1表面電極及び第2表面電極を介してだけではなく、抵抗体が発する熱を第1裏面電極及び第2裏面電極にも効率良く放散することができる。   Thus, according to the chip resistor, by forming the first back electrode and the second back electrode immediately below the resistor, the resistor is emitted not only through the first surface electrode and the second surface electrode. Heat can be efficiently dissipated also to the first back electrode and the second back electrode.

本発明によれば、小型低背化しつつ、電圧印可時に抵抗体が発する熱を効率良く放散するチップ抵抗器を提供される。   ADVANTAGE OF THE INVENTION According to this invention, the chip resistor which dissipates efficiently the heat | fever which a resistor emits at the time of voltage application is provided, reducing size and height.

本発明の第1実施形態を平面視した時の様子を示す図である。It is a figure which shows a mode when 1st Embodiment of this invention is planarly viewed. 図1における凹部2を示す図である。It is a figure which shows the recessed part 2 in FIG. 図1のA−A´断面図である。It is AA 'sectional drawing of FIG. 本発明の第2実施形態を平面視した時の様子を示す図である。It is a figure which shows a mode when 2nd Embodiment of this invention is planarly viewed. 図4のB−B´断面図である。It is BB 'sectional drawing of FIG. 従来のチップ抵抗器を平面視した時の様子を示す図である。It is a figure which shows a mode when the conventional chip resistor is planarly viewed. 図6のC−C´断面図である。It is CC 'sectional drawing of FIG.

以下、本発明に係るチップ抵抗器の実施形態について図1〜5を参照して詳細に説明する。各図中、同一または相当する部材または要素には、同一の符号を付して説明する。尚、実施形態の理解を容易にするために、図1、図4においては、保護層を示していない。   Hereinafter, embodiments of a chip resistor according to the present invention will be described in detail with reference to FIGS. In the drawings, the same or corresponding members or elements are described with the same reference numerals. In order to facilitate understanding of the embodiment, the protective layer is not shown in FIGS. 1 and 4.

以下に、本発明の第1実施形態について詳細に説明する。図1は、第1実施形態をセラミック基板の表面側から平面視した時の様子を示す図である。図2は、図1における凹部2を示す図である。図3は、図1におけるチップ抵抗器の、A−A´による断面図である。   Hereinafter, a first embodiment of the present invention will be described in detail. FIG. 1 is a diagram showing a state when the first embodiment is viewed from the surface side of a ceramic substrate. FIG. 2 is a view showing the recess 2 in FIG. FIG. 3 is a cross-sectional view taken along the line AA ′ of the chip resistor in FIG.

<チップ抵抗器について>
このチップ抵抗器11は、凹部2を有するセラミック基板1と、凹部2に充填された抵抗体3と、第1表面電極4a及び第2表面電極4bと、第1裏面電極5a及び第2裏面電極5bと、第1側面電極6a及び第2側面電極6bと、保護層7とを、主な構成要素として備える。
<About chip resistors>
The chip resistor 11 includes a ceramic substrate 1 having a recess 2, a resistor 3 filled in the recess 2, a first surface electrode 4a and a second surface electrode 4b, a first back electrode 5a and a second back electrode. 5b, the 1st side electrode 6a and the 2nd side electrode 6b, and the protective layer 7 are provided as a main component.

<セラミック基板1について>
セラミック基板1は、平板状であり、後記する抵抗体3や保護層7が形成される表面と、表面と対向する裏面を有する。さらに、対向する一対の短側面と、対向する一対の長側面とを有する。そして、セラミック基板1の中央部には、厚み方向に窪む凹部2を有する。
<About ceramic substrate 1>
The ceramic substrate 1 has a flat plate shape, and has a surface on which a resistor 3 and a protective layer 7 to be described later are formed, and a back surface facing the surface. Furthermore, it has a pair of opposed short side surfaces and a pair of opposed long side surfaces. And in the center part of the ceramic substrate 1, it has the recessed part 2 depressed in the thickness direction.

<凹部2について>
凹部2は、図1及び図2のように、セラミック基板1の表面側から平面視した場合、第1凹部領域2aと第2凹部領域2bと第3凹部領域2cとから構成される。
<About the recess 2>
As shown in FIGS. 1 and 2, the recess 2 includes a first recess region 2 a, a second recess region 2 b, and a third recess region 2 c when viewed from the surface side of the ceramic substrate 1.

また、図3のように、凹部2の横断面形状は、略T字形状である。各凹部領域の底面は、セラミック基板1の表面に略平行な平面である。そして、第1凹部領域2aと第2凹部領域2bの深さは、第3凹部領域の深さより浅くなっている。尚、深さとは、各凹部領域の底面からセラミック基板1の表面までの距離のことである。また、各凹部領域の側面は、セラミック基板1の表面に向かって広がる傾斜面になっている。   Moreover, as shown in FIG. 3, the cross-sectional shape of the recess 2 is substantially T-shaped. The bottom surface of each recessed area is a plane substantially parallel to the surface of the ceramic substrate 1. The depths of the first recess region 2a and the second recess region 2b are shallower than the depth of the third recess region. The depth is the distance from the bottom surface of each recessed area to the surface of the ceramic substrate 1. In addition, the side surface of each recessed region is an inclined surface that extends toward the surface of the ceramic substrate 1.

また、本実施形態では、各凹部領域の側面は傾斜面であるが、セラミック基板1の表面に対して垂直な平面になっていても良い。   In the present embodiment, the side surface of each recessed region is an inclined surface, but may be a plane perpendicular to the surface of the ceramic substrate 1.

<第1凹部領域2aについて>
第1凹部領域2aは、第1表面電極4aと重なる部分を含む領域であって、後記する第3凹部領域2cより幅が広い領域のことである。また、第1凹部領域2aは、第3凹部領域2cから第1表面電極4a側の凹部2の端部に向かって漸次広がる第1漸開領域2aAと、第1漸開領域2aAから凹部2の端部に向かってセラミック基板1の長辺方向と平行に伸びる第1平行領域2aBと、から構成される。そして、図2のように、第1平行領域2aBの一部は第1表面電極4aと重なっており、第1漸開領域2aAは第3凹部領域2cと第1平行領域2aBの間に配置される。尚、本実施形態においては、幅とはセラミック基板1の短辺方向の長さのことである。
<Regarding the first recessed area 2a>
The first recessed area 2a is an area including a portion overlapping the first surface electrode 4a and is wider than a third recessed area 2c described later. The first recessed region 2a includes a first gradually opened region 2aA that gradually spreads from the third recessed region 2c toward the end of the recessed portion 2 on the first surface electrode 4a side, and the first gradually opened region 2aA to the recessed portion 2 A first parallel region 2aB extending in parallel with the long side direction of the ceramic substrate 1 toward the end portion. As shown in FIG. 2, a part of the first parallel region 2aB overlaps the first surface electrode 4a, and the first gradually opened region 2aA is disposed between the third recessed region 2c and the first parallel region 2aB. The In the present embodiment, the width is the length of the ceramic substrate 1 in the short side direction.

また、第1漸開領域2aAは、セラミック基板1の表面側から平面視した場合、階段状でもよいし、又は設けなくてもよい。   Further, the first gradually opened region 2aA may have a stepped shape or may not be provided when viewed from the surface side of the ceramic substrate 1.

<第2凹部領域2bについて>
第2凹部領域2bは、第2表面電極4bと重なる部分を含む領域であって、後記する第3凹部領域2cより幅が広い領域のことである。また、第2凹部領域2bは、第3凹部領域2cから第2表面電極4b側の凹部2の端部に向かって漸次広がる第2漸開領域2bAと、第2漸開領域2bAから凹部2の端部に向かってセラミック基板1の長辺方向と平行に伸びる第2平行領域2bBとから構成される。そして、図2のように、第2平行領域2bBの一部は第2表面電極4bと重なっており、第2漸開領域2bAは第3凹部領域3cと第2平行領域2bBの間に配置される。尚、本実施形態においては、幅とはセラミック基板1の短辺方向の長さのことである。
<About the second recessed region 2b>
The second recessed area 2b is an area that includes a portion overlapping the second surface electrode 4b and is wider than a third recessed area 2c described later. Further, the second recessed region 2b includes a second gradually opened region 2bA that gradually spreads from the third recessed region 2c toward the end of the recessed portion 2 on the second surface electrode 4b side, and a second gradually opened region 2bA to the recessed portion 2 A second parallel region 2bB extending in parallel with the long side direction of the ceramic substrate 1 toward the end is formed. As shown in FIG. 2, a part of the second parallel region 2bB overlaps the second surface electrode 4b, and the second gradually opened region 2bA is disposed between the third recessed region 3c and the second parallel region 2bB. The In the present embodiment, the width is the length of the ceramic substrate 1 in the short side direction.

また、第2漸開領域2bAは、セラミック基板1の表面側から平面視した場合、階段状でもよいし、又は設けなくてもよい。   Further, the second gradually opened region 2bA may have a stepped shape or may not be provided when viewed in plan from the surface side of the ceramic substrate 1.

<第3凹部領域2cについて>
第3凹部領域2cは、第1凹部領域2aと第2凹部領域2bとを連結する領域であって、セラミック基板1の長辺方向(第1表面電極4aと第2表面電極4bとが対向する方向)と平行に所定の幅で伸びる領域である。
<About the third recessed area 2c>
The third recessed area 2c is an area connecting the first recessed area 2a and the second recessed area 2b, and the long side direction of the ceramic substrate 1 (the first surface electrode 4a and the second surface electrode 4b face each other). This is a region extending with a predetermined width in parallel with the direction.

<抵抗体3について>
抵抗体3は、凹部2に充填して形成される。そのため、抵抗体3は、図1のように、セラミック基板1の表面側から平面視した形状は、凹部2と略同一の形状となる。また、抵抗体3の横断面の形状は、図3のように、凹部2と略同一の形状となる。
<Regarding resistor 3>
The resistor 3 is formed by filling the recess 2. Therefore, the shape of the resistor 3 as viewed from the surface side of the ceramic substrate 1 is substantially the same as that of the recess 2 as shown in FIG. The shape of the cross section of the resistor 3 is substantially the same as that of the recess 2 as shown in FIG.

図3のように、第1凹部領域2a及び第2凹部領域2bに形成された抵抗体3の厚みは、第3凹部領域2cに形成された抵抗体3の厚みよりも薄い。そのため、第3凹部領域に形成された抵抗体3の断面積(セラミック基板1の短側面と平行な面で切断した断面積)と、第1凹部領域2a及び第2凹部領域2bに形成された抵抗体3の断面積との差が、各凹部領域の深さが同一である場合と比較して、減少している。尚、本実施形態では、各凹部領域に形成される抵抗体3の断面積が略一定となるように、各凹部領域の深さを設定している。   As shown in FIG. 3, the thickness of the resistor 3 formed in the first recess region 2a and the second recess region 2b is smaller than the thickness of the resistor 3 formed in the third recess region 2c. Therefore, the cross-sectional area of the resistor 3 formed in the third concave region (the cross-sectional area cut by a plane parallel to the short side surface of the ceramic substrate 1) and the first concave region 2a and the second concave region 2b are formed. The difference from the cross-sectional area of the resistor 3 is reduced as compared with the case where the depths of the respective recessed regions are the same. In the present embodiment, the depth of each recess region is set so that the cross-sectional area of the resistor 3 formed in each recess region is substantially constant.

<第1表面電極4a及び第2表面電極4bについて>
金属を主成分とする材料で構成される一対の電極である、第1表面電極4a及び第2表面電極4bは、抵抗体3のセラミック基板1の長辺方向の両端部のそれぞれに対向して当接される。具体的には、第1表面電極4aは、セラミック基板1の表面から第1凹部領域2aの側面及び底面の一部に配置される。また、第2表面電極4bは、セラミック基板1の表面から第2凹部領域2bの側面及び底面の一部に配置される。すなわち、本実施形態の場合、表面電極の一部は、セラミック基板1と抵抗体3に挟まれた状態で配置されている。
<About the first surface electrode 4a and the second surface electrode 4b>
The first surface electrode 4a and the second surface electrode 4b, which are a pair of electrodes made of a metal-based material, are opposed to both ends of the resistor 3 in the long side direction of the ceramic substrate 1 respectively. Abutted. Specifically, the first surface electrode 4a is disposed on the side surface and part of the bottom surface of the first recessed region 2a from the surface of the ceramic substrate 1. The second surface electrode 4b is disposed on the side surface and part of the bottom surface of the second recessed region 2b from the surface of the ceramic substrate 1. That is, in the case of this embodiment, a part of surface electrode is arrange | positioned in the state pinched | interposed into the ceramic substrate 1 and the resistor 3. FIG.

また、第1表面電極4a及び第2表面電極4bの幅は、第3凹部領域2cの幅より広く形成されている。
尚、第1表面電極4a及び第2表面電極4bと、抵抗体3との接触面積を大きくするために、第1表面電極4a及び第2表面電極4bの幅と、凹部2の第1平行領域2aB及び第2平行領域2bBの幅とは、近似していることが好ましい。
Moreover, the width | variety of the 1st surface electrode 4a and the 2nd surface electrode 4b is formed wider than the width | variety of the 3rd recessed part area | region 2c.
In order to increase the contact area between the first surface electrode 4a and the second surface electrode 4b and the resistor 3, the widths of the first surface electrode 4a and the second surface electrode 4b and the first parallel region of the recess 2 are used. The widths of 2aB and the second parallel region 2bB are preferably approximated.

<第1裏面電極5a及び第2裏面電極5bについて>
金属を主成分とする材料で構成される第1裏面電極5a及び第2裏面電極5bは、セラミック基板1の裏面に離間して配置される。そして、第1裏面電極5aは第1表面電極4aと同極であり、第2裏面電極5bは第2表面電極4bと同極である。これら同極の電極同士は、後記する側面電極によって電気的に接続される。
<Regarding First Back Electrode 5a and Second Back Electrode 5b>
The first back surface electrode 5a and the second back surface electrode 5b made of a material containing metal as a main component are disposed apart from the back surface of the ceramic substrate 1. The first back electrode 5a has the same polarity as the first surface electrode 4a, and the second back electrode 5b has the same polarity as the second surface electrode 4b. These electrodes having the same polarity are electrically connected by side electrodes described later.

また、セラミック基板1の表面側から平面視した場合、第1裏面電極5aの形成領域は第1凹部領域2aの形成領域と重なり、第2裏面電極5bの形成領域は第2凹部領域2bと重なっている。   Further, when viewed from the front side of the ceramic substrate 1, the formation region of the first back electrode 5a overlaps with the formation region of the first recess region 2a, and the formation region of the second back electrode 5b overlaps with the second recess region 2b. ing.

<第1側面電極6a及び第2側面電極6bについて>
金属を主成分とする材料で構成される第1側面電極6aは、セラミック基板1の第1表面電極4a側の短側面に形成され、第1表面電極4aと同極の第1裏面電極5aとを連結し、電気的に接続する。
金属を主成分とする材料で構成される第2側面電極6bは、セラミック基板1の第2表面電極4b側の短側面に形成され、第2表面電極4bと同極の第2裏面電極5bとを連結し、電気的に接続する。
<Regarding First Side Electrode 6a and Second Side Electrode 6b>
The first side surface electrode 6a made of a metal-based material is formed on the short side surface of the ceramic substrate 1 on the first surface electrode 4a side, and the first back surface electrode 5a has the same polarity as the first surface electrode 4a. Are connected and electrically connected.
The second side surface electrode 6b made of a metal-based material is formed on the short side surface of the ceramic substrate 1 on the second surface electrode 4b side, and the second back surface electrode 5b having the same polarity as the second surface electrode 4b, Are connected and electrically connected.

<保護層について>
絶縁膜からなる保護層7は、抵抗体3を保護するため、抵抗体3を覆うように形成される。保護層7を構成する絶縁膜は、ガラスや樹脂等の材料から構成される。
<About protective layer>
The protective layer 7 made of an insulating film is formed so as to cover the resistor 3 in order to protect the resistor 3. The insulating film constituting the protective layer 7 is made of a material such as glass or resin.

これまでに説明した各電極は、抵抗体3が発する熱の放散経路となるため、熱伝導性が高い金属材料で構成することが好ましい。   Each of the electrodes described so far is preferably made of a metal material having high thermal conductivity since it serves as a heat dissipation path for the heat generated by the resistor 3.

第1実施形態によれば、第1表面電極4aと第2表面電極4b間の中央付近の抵抗体3が発する熱は、漸次幅広くなる抵抗体3に沿って抵抗体3の中心部から端部に向かって伝わる。そして、面積が増大した表面電極4a,4bと抵抗体3との接触部分より、効率良く熱を放散することができる。   According to the first embodiment, the heat generated by the resistor 3 in the vicinity of the center between the first surface electrode 4a and the second surface electrode 4b flows from the central portion of the resistor 3 to the end portion along the resistor 3 that gradually becomes wider. It is transmitted toward. Then, heat can be efficiently dissipated from the contact portion between the surface electrodes 4a and 4b and the resistor 3 having an increased area.

また、第1実施形態によれば、抵抗体3と、第1裏面電極5a及び第2裏面電極5bとの距離が、従来例(図7参照)と比べて短くなる。よって、抵抗体3の下部(セラミック基板1の裏面側に位置する部分)が発する熱を、第1裏面電極5a及び第2裏面電極5bを介して効率良く放散することができる。   Further, according to the first embodiment, the distance between the resistor 3 and the first back electrode 5a and the second back electrode 5b is shorter than that in the conventional example (see FIG. 7). Therefore, the heat generated by the lower part of the resistor 3 (the part located on the back side of the ceramic substrate 1) can be efficiently dissipated through the first back electrode 5a and the second back electrode 5b.

また、第1実施形態によれば、セラミック基板1の短側面と平行な面で切断した抵抗体3の断面積が略一定となるため、抵抗体3の全体において温度の偏りがなくなる。よって、抵抗値のブレが減少し、チップ抵抗器としての信頼性が向上する。   Further, according to the first embodiment, since the cross-sectional area of the resistor 3 cut along a plane parallel to the short side surface of the ceramic substrate 1 becomes substantially constant, temperature deviation is eliminated in the entire resistor 3. Therefore, resistance value fluctuation is reduced, and the reliability as a chip resistor is improved.

以上のように、第1実施形によれば、小型低背化しつつ、電力印可時に抵抗体が発する熱を効率良く放散することができるチップ抵抗器を提供することができる。   As described above, according to the first embodiment, it is possible to provide a chip resistor that can efficiently dissipate the heat generated by the resistor when power is applied while reducing the size and height.

次に、本発明のチップ抵抗器の製造例について説明する。   Next, a manufacturing example of the chip resistor of the present invention will be described.

まず、アルミナを主成分とするセラミックグリーンシートを、プレス成型により凹部を形成した後、約1600℃で焼成して、セラミック基板を得る。   First, a ceramic green sheet containing alumina as a main component is formed with a recess by press molding, and then fired at about 1600 ° C. to obtain a ceramic substrate.

次に、セラミック基板の表面の所定位置にAg−Pdを主成分とするペーストをスクリーン印刷する。そして、セラミック基板の裏面の所定位置に、Ag−Pdを主成分とするペーストをスクリーン印刷する。その後、約850℃で焼成して、第1表面電極と第2表面電極と第1裏面電極と第2裏面電極を形成する。
また、Ag−Pdペーストに限定されず、例えばAgペーストを用いてもよい。
Next, a paste mainly composed of Ag—Pd is screen-printed at a predetermined position on the surface of the ceramic substrate. And the paste which has Ag-Pd as a main component is screen-printed in the predetermined position of the back surface of a ceramic substrate. Then, it bakes at about 850 degreeC, and forms the 1st surface electrode, the 2nd surface electrode, the 1st back electrode, and the 2nd back electrode.
Moreover, it is not limited to Ag-Pd paste, For example, you may use Ag paste.

次に、凹部に、酸化ルテニウムを主成分とする抵抗体ペーストをスクリーン印刷にて充填させた後、約850℃で焼成して、抵抗体を形成する。必要に応じて、抵抗体のレーザートリミングを行い、抵抗値を修正する。   Next, the recess is filled with a resistor paste containing ruthenium oxide as a main component by screen printing, and then fired at about 850 ° C. to form a resistor. If necessary, perform laser trimming of the resistor to correct the resistance value.

次に、抵抗体上に、ガラスを主成分とするガラスペーストをスクリーン印刷した後、約650℃で焼成して、保護層を形成する。   Next, a glass paste containing glass as a main component is screen-printed on the resistor, and then baked at about 650 ° C. to form a protective layer.

以上の処理は多数個取りの基板の一括処理であるが、次に短冊状に分割する加工を行う。分割後、露出したセラミック基板側面に、スパッタリングによりNi・Crを主成分とする側面電極を形成する。   The above processing is a batch processing of a large number of substrates, and then a process of dividing into strips is performed. After the division, side electrodes mainly composed of Ni · Cr are formed by sputtering on the exposed side surfaces of the ceramic substrate.

そして、チップ単体に分割する加工を行う。これにより、チップ抵抗器を得る。   Then, a process of dividing into single chips is performed. Thereby, a chip resistor is obtained.

以下に、本発明の第2実施形態について詳細に説明する。図4は、本発明の第2の実施形態をセラミック基板の表面側から平面視した時の様子を示す図である。図5は、図4におけるチップ抵抗器の、B−B´による断面図である。   The second embodiment of the present invention will be described in detail below. FIG. 4 is a diagram showing a state when the second embodiment of the present invention is viewed in plan from the surface side of the ceramic substrate. FIG. 5 is a cross-sectional view of the chip resistor in FIG. 4 taken along the line BB ′.

第2実施形態のチップ抵抗器11は、第1の実施形態のチップ抵抗器11において、第1凹部領域2aの第1漸開領域2aA及び第2凹部領域2bの第2漸開領域2bAを無くし、凹部2の各凹部領域の深さを同一にしたものである。   The chip resistor 11 according to the second embodiment is the same as the chip resistor 11 according to the first embodiment except that the first gradually opened region 2aA of the first recessed region 2a and the second gradually opened region 2bA of the second recessed region 2b are eliminated. The depths of the respective recessed regions of the recessed portion 2 are the same.

そして、図4のように、第1凹部領域2aは第1表面電極4aと全て重なり、第2凹部領域2bは第2表面電極4bと全て重なる。言い換えると、第3凹部領域2cの一部が、第1表面電極4a及び第2表面電極4bと重なる。このため、第1表面電極4aと第2表面電極4bの間に形成される抵抗体3の断面積(セラミック基板1の短側面と平行な面で切断した断面積)は、略一定となる。   As shown in FIG. 4, the first recessed area 2a entirely overlaps the first surface electrode 4a, and the second recessed area 2b entirely overlaps the second surface electrode 4b. In other words, a part of the third recessed area 2c overlaps the first surface electrode 4a and the second surface electrode 4b. For this reason, the cross-sectional area of the resistor 3 formed between the first surface electrode 4a and the second surface electrode 4b (cross-sectional area cut along a plane parallel to the short side surface of the ceramic substrate 1) is substantially constant.

第2実施形態によれば、従来例(図6参照)と比べ、抵抗体3と、第1表面電極4a及び第2表面電極4bとの接触面積が増大するため、抵抗体3から第1表面電極4a及び第2表面電極4bへと効率良く熱を放散することができる。   According to the second embodiment, the contact area between the resistor 3 and the first surface electrode 4a and the second surface electrode 4b is increased as compared with the conventional example (see FIG. 6). Heat can be efficiently dissipated to the electrode 4a and the second surface electrode 4b.

また、第2実施形態によれば、抵抗体3と、第1裏面電極5a及び第2裏面電極5bとの距離が、従来例(図7参照)と比べて短くなる。よって、抵抗体3の下部(セラミック基板1の裏面側に位置する部分)が発する熱を、第1裏面電極5a及び第2裏面電極5bを介して、効率良く放散することができる。   Further, according to the second embodiment, the distance between the resistor 3 and the first back electrode 5a and the second back electrode 5b is shorter than that in the conventional example (see FIG. 7). Therefore, the heat generated by the lower part of the resistor 3 (the part located on the back side of the ceramic substrate 1) can be efficiently dissipated through the first back electrode 5a and the second back electrode 5b.

また、第2実施形態によれば、第1表面電極4aと第2表面電極4bの間に形成される抵抗体3の断面積が一定となるため、抵抗体3の全体において温度の偏りがなくなる。よって、抵抗値のブレが減少し、チップ抵抗器としての信頼性が向上する。   Further, according to the second embodiment, since the cross-sectional area of the resistor 3 formed between the first surface electrode 4a and the second surface electrode 4b is constant, there is no temperature deviation in the entire resistor 3. . Therefore, resistance value fluctuation is reduced, and the reliability as a chip resistor is improved.

以上のように、第2実施形態によれば、小型低背化しつつ、電力印可時に抵抗体が発する熱を効率良く放散することができるチップ抵抗器を提供することができる。   As described above, according to the second embodiment, it is possible to provide a chip resistor that can efficiently dissipate heat generated by the resistor when power is applied while reducing the size and height.

これまで説明した実施形態において、第1表面電極4a、第2表面電極4bの一部がセラミック基板1と抵抗体3に挟まれた状態で、セラミック基板1の表面から第1凹部2の側面及び底面の一部に配置された。本発明はこれに限定されるものではない。例えば、第1表面電極4a、第2表面電極4bは、セラミック基板1の表面と凹部2に充填された抵抗体3とを跨ぐ状態で、セラミック基板1の表面から抵抗体の表面に配置されてもよい。   In the embodiment described so far, in a state where a part of the first surface electrode 4 a and the second surface electrode 4 b is sandwiched between the ceramic substrate 1 and the resistor 3, Arranged on a part of the bottom. The present invention is not limited to this. For example, the first surface electrode 4 a and the second surface electrode 4 b are arranged from the surface of the ceramic substrate 1 to the surface of the resistor in a state of straddling the surface of the ceramic substrate 1 and the resistor 3 filled in the recess 2. Also good.

本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。   It goes without saying that the present invention is not limited to the above-described embodiment, and may be implemented in various forms within the scope of the technical idea.

本発明のチップ抵抗器は、小型低背化しつつ、熱の放散性を向上させたものであり、様々な電子機器に利用可能である。   The chip resistor of the present invention is improved in heat dissipation while being reduced in size and height, and can be used for various electronic devices.

1 セラミック基板
2 凹部
2a 第1凹部領域
2aA 第1漸開領域
2aB 第1平行領域
2b 第2凹部領域
2bA 第2漸開領域
2bB 第2平行領域
2c 第3凹部領域
3 抵抗体
4a 第1表面電極
4b 第2表面電極
5a 第1裏面電極
5b 第2裏面電極
6a 第1側面電極
6b 第2側面電極
7 保護層
11 チップ抵抗器
DESCRIPTION OF SYMBOLS 1 Ceramic substrate 2 Recess 2a 1st recessed area 2aA 1st gradually opened area 2aB 1st parallel area 2b 2nd recessed area 2bA 2nd gradually opened area 2bB 2nd parallel area 2c 3rd recessed area 3 Resistor 4a 1st surface electrode 4b 2nd surface electrode 5a 1st back surface electrode 5b 2nd back surface electrode 6a 1st side surface electrode 6b 2nd side surface electrode 7 Protective layer 11 Chip resistor

Claims (3)

表面に凹部が形成されるセラミック基板と、
前記凹部に充填される抵抗体と、
前記抵抗体と電気的に接続するとともに、前記抵抗体の両端部に対向して当接される一対の電極である第1表面電極及び第2表面電極と、
を備えるチップ抵抗器であって、
前記セラミック基板を前記表面側から平面視した場合、
前記凹部は、
前記第1表面電極の一部と少なくとも一部が重なる第1凹部領域と、
前記第2表面電極の一部と少なくとも一部が重なる第2凹部領域と、
前記第1表面電極と前記第2表面電極の対向方向に所定幅で伸びて、前記第1凹部領域と前記第2凹部領域とを連結する第3凹部領域と、
を有し、
前記第1凹部領域と前記第2凹部領域の幅は、前記第3凹部領域の前記所定幅よりも広い
ことを特徴とするチップ抵抗器。
A ceramic substrate having a recess formed on the surface;
A resistor filled in the recess;
A first surface electrode and a second surface electrode, which are a pair of electrodes that are electrically connected to the resistor and are in contact with opposite ends of the resistor;
A chip resistor comprising:
When the ceramic substrate is viewed in plan from the surface side,
The recess is
A first recessed region at least partially overlapping a portion of the first surface electrode;
A second recessed region at least partially overlapping a portion of the second surface electrode;
A third recess region extending in a predetermined width in the opposing direction of the first surface electrode and the second surface electrode, and connecting the first recess region and the second recess region;
Have
The chip resistor characterized in that the width of the first recessed area and the second recessed area is wider than the predetermined width of the third recessed area.
前記セラミック基板を前記表面側から平面視した場合、
前記第1表面電極と重ならない前記第1凹部領域が、前記第1表面電極と前記第3凹部領域との間に在り、
前記第2表面電極と重ならない前記第2凹部領域が、前記第2表面電極と前記第3凹部領域との間に在る
ことを特徴とする請求項1に記載のチップ抵抗器。
When the ceramic substrate is viewed in plan from the surface side,
The first recessed area that does not overlap the first surface electrode is between the first surface electrode and the third recessed area;
2. The chip resistor according to claim 1, wherein the second recessed region that does not overlap the second surface electrode is located between the second surface electrode and the third recessed region.
前記セラミック基板の裏面に、
前記第1表面電極と電気的に接続する第1裏面電極と、
前記第2表面電極と電気的に接続する第2裏面電極と、
をさらに備え、
前記セラミック基板を前記表面側から平面視した場合、
前記第1裏面電極と前記第2裏面電極の形成領域は前記抵抗体の形成領域と重なる
ことを特徴とする請求項1または2に記載のチップ抵抗器。
On the back surface of the ceramic substrate,
A first back electrode electrically connected to the first surface electrode;
A second back electrode electrically connected to the second surface electrode;
Further comprising
When the ceramic substrate is viewed in plan from the surface side,
3. The chip resistor according to claim 1, wherein a formation region of the first back electrode and the second back electrode overlaps a formation region of the resistor. 4.
JP2013081802A 2013-04-10 2013-04-10 Chip resistor Active JP6150593B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013081802A JP6150593B2 (en) 2013-04-10 2013-04-10 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013081802A JP6150593B2 (en) 2013-04-10 2013-04-10 Chip resistor

Publications (2)

Publication Number Publication Date
JP2014204096A JP2014204096A (en) 2014-10-27
JP6150593B2 true JP6150593B2 (en) 2017-06-21

Family

ID=52354236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081802A Active JP6150593B2 (en) 2013-04-10 2013-04-10 Chip resistor

Country Status (1)

Country Link
JP (1) JP6150593B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975603A (en) * 1982-10-23 1984-04-28 松下電器産業株式会社 Printed resistor
JP3756612B2 (en) * 1997-03-18 2006-03-15 ローム株式会社 Structure of chip resistor and manufacturing method thereof
JPH11168003A (en) * 1997-12-04 1999-06-22 Taiyo Yuden Co Ltd Chip component and manufacture thereof
JP2002343601A (en) * 2001-05-18 2002-11-29 Koa Corp Chip resistor and manufacturing method therefor
WO2004049356A1 (en) * 2002-11-25 2004-06-10 Nippon Carbide Kogyo Kabushiki Kaisha Ceramic package and chip resistor, and method for manufacture thereof

Also Published As

Publication number Publication date
JP2014204096A (en) 2014-10-27

Similar Documents

Publication Publication Date Title
JP7093382B2 (en) Chip resistor
US9754705B2 (en) Resistor, method of manufacturing the same, and board having the same
JP5778690B2 (en) Chip thermistor and thermistor assembly board
JP5503034B2 (en) Chip resistor
JP7063820B2 (en) Chip resistors and their manufacturing methods
JP2019140299A (en) Chip resistor
JP5163228B2 (en) Barista
JP2008053255A (en) Chip resistor
KR102632374B1 (en) Chip resistor and chip resistor assembly
JP4203499B2 (en) Chip resistor and manufacturing method of chip resistor
JP6150593B2 (en) Chip resistor
WO2020031844A1 (en) Resistor
KR102527722B1 (en) Electronic Component Include Resistor
JP7117116B2 (en) chip resistor
JP6500210B2 (en) Metal plate resistor
WO2020189217A1 (en) Chip resistor
JP7117114B2 (en) chip resistor
JP2021086837A (en) Chip resistor
JP2017059597A (en) Chip resistor
WO2022091644A1 (en) Chip resistor
US11810697B2 (en) Resistor
US20240021345A1 (en) Resistor
WO2023149034A1 (en) Chip resistor
JP2011142117A (en) Jumper chip component and method for manufacturing the same
JP2007165358A (en) Chip-type capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170523

R151 Written notification of patent or utility model registration

Ref document number: 6150593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250