JP6132331B2

JP6132331B2 - マッピング装置及び方法

Info

Publication number: JP6132331B2
Application number: JP2013010271A
Authority: JP
Inventors: 雅文大森
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2013-01-23
Filing date: 2013-01-23
Publication date: 2017-05-24
Anticipated expiration: 2033-01-23
Also published as: JP2014143532A

Description

本発明はデジタル変調に関し、特にマッピングに関する。

一般に、デジタル変調を行なう際には、入力されたビット列を、その変調方式に対応する信号空間ダイヤグラム上のいずれかのシンボルを示す値として出力する処理、即ちマッピング処理を行なう。このようなマッピング処理を行なう装置をマッピング装置と呼ぶものとする。

例えば、直角位相振幅変調方式である１６ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）で変調を行なう際には、Ｉ（ｉｎ−ｐｈａｓｅ）軸及びＱ（Ｑｕａｄｒａｔｕｒｅ）軸からなる２次元の複素平面上に１６個のシンボルが配置される。１６ＱＡＭのためのマッピング装置の一例では、入力されたビット列から１６ＱＡＭの一シンボルに相当する所定のビット長（４ビット）のビット列を切り出してメモリに格納し、そのビット列と、予めメモリに格納した、ビット列とシンボルのＩ軸の値Ｖ_ｉ、Ｑ軸の値Ｖ_ｑの組（Ｖ_ｉ、Ｖ_ｑ）との対応関係を示すテーブル（以下シンボル座標テーブルと記す）とを比較して、そのビット列に該当する組（Ｖ_ｉ、Ｖ_ｑ）を出力する。

デジタル送信機には、非特許文献１に記載のソフトウェア無線により、複数の通信方式を切り替えて使用する装置が存在する。このようなデジタル送信機におけるマッピング装置を図１４に示す。このような装置では、対応する通信方式によってビット列をＩ／Ｑ平面上の信号点にマッピングする方法が異なる場合、対応する通信方式毎にマッピング装置を設けることになる。これは、対応する通信方式毎に、シンボル座標テーブルを格納するためのメモリ容量が増加することを意味する。

この種のデジタル送信機で必要なメモリ容量の増加は、対応する複数の通信方式の変調方式が互いに異なり、信号空間ダイヤグラムが異なる場合はもちろんのこと、対応する通信方式の変調方式がすべて同じ場合であっても起きる。具体的には、１６ＱＡＭのマッピングを行なう２つの通信方式の一方では、ビット列００００を、１６ＱＡＭの信号空間ダイヤグラムの左下隅のシンボルにマッピングするシンボル座標テーブルを用い、他方では、同じビット列００００を、１６ＱＡＭ信号空間ダイヤグラムの右上隅にマッピングするシンボル座標テーブルを用いるものがある。この場合でも、シンボル座標テーブルが互いに異なるので、必要なメモリ容量が増加する。

このように、非特許文献１に記載のソフトウェア無線を用いたデジタル送信機では、対応する通信方式を増やす毎に搭載メモリを増加する必要がある。

本発明に関連する技術が特許文献１に記載されている。同文献要約書によれば、「変調部２２にて前記第２の通信方式でHighを示す信号を、前記多レベルの振幅のうち大きなレベルに変調されるように、第二ビット生成部２４で生成されたビットを変換する」ビット変換部２５を備える送信装置１が記載されている。

特開２０１１−２１７１８１号公報

日本電信電話株式会社 NEWS RELEASE、"PHSから無線LANまで異なる無線方式に対応できるソフトウェア無線機を開発"、［online ］、平成１３年１１月２６日、［平成１４年１０月２９日検索］、インターネット＜URL ：http://www.ntt.co.jp/news/news01/0111/011126.html＞

本発明はこのような状況に鑑みてなされたものであり、本発明が解決しようとする課題は、複数の通信方式に対応可能であって搭載メモリ量が少ないマッピング装置を提供することである。

上述の課題を解決するため、本発明は、その一態様として、１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを格納する記憶手段、入力ビット列が所定のビット長となるまで必要なビットを追加するビット追加手段、前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段を備えることを特徴とするマッピング装置を提供する。

また、本発明は、他の一態様として、１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する段階、入力ビット列が所定のビット長となるまで必要なビットを追加する段階、前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作段階、及び、前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換段階を含むことを特徴とするマッピング方法を提供する。

また、本発明は、他の一態様として、１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する手段、入力ビット列が所定のビット長となるまで必要なビットを追加する手段、前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段としてコンピュータを機能させるためのプログラムを提供する。

本発明によれば、一の通信方式のためのシンボル座標テーブルを参照して、他の通信方式の入力ビット列に対応するシンボル座標を取得するので、通信方式毎にシンボル座標テーブルを格納する記憶領域を用意する必要がない。

変調方式を１６ＱＡＭとしたときのビット列とシンボルとの対応関係の一例について説明し、同例における第４ビットの値とシンボルの位置関係について説明するための図である。変調方式を１６ＱＡＭとしたときのビット列とシンボルとの対応関係の一例について説明し、同例における第１ビットの値とシンボルの位置関係について説明するための図である。本発明の実施例１のマッピング装置１が対応する第１の通信方式を説明するための図であり、１６ＱＡＭの信号空間ダイヤグラムにおけるシンボルとビット列の対応関係を説明するための図である。第１の通信方式に従って動作するマッピング装置１の入出力関係を説明する図であり、４ビットの入力と、信号空間ダイヤグラム上のシンボルの座標に振幅基準値を乗算した値との対応関係を説明する図である。マッピング装置１が対応する第２の通信方式を説明するための図であり、１６ＱＡＭの信号空間ダイヤグラムにおけるシンボルとビット列の対応関係を説明するための図である。第２の通信方式に従って動作するマッピング装置１の入出力関係を説明する図であり、４ビットの入力と、信号空間ダイヤグラム上のシンボルの座標に振幅基準値を乗算した値との対応関係を説明する図である。マッピング装置１の機能ブロック図である。マッピング装置１の動作を説明するためのフローチャートである。本発明の実施例２であるマッピング装置１０の機能ブロック図である。マッピング装置１０が対応する６４ＱＡＭの信号空間ダイヤグラムにおけるシンボルとビット列の対応関係を説明するための図である。マッピング装置１０が対応するＢＰＳＫ（ＢｉｎａｒｙＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）の信号空間ダイヤグラムにおけるシンボルとビット列の対応関係を説明するための図である。マッピング装置１０が対応するＱＰＳＫ（ＱｕａｔｅｒｎａｒｙＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）の信号空間ダイヤグラムにおけるシンボルとビット列の対応関係を説明するための図である。マッピング装置１０の動作を説明するためのフローチャートである。複数の通信方式に対応した従来のマッピング装置の構成について説明するためのブロック図である。

本発明の一実施の形態であるマッピング装置について説明する。マッピング装置は、ビット列を入力とし、そのビット列に対応する信号空間ダイヤグラムの複素平面上のいずれかのシンボルの座標を出力する装置である。一般に、複素平面は横軸であるＩ軸（ｉｎ−ｐｈａｓｅ軸、実軸、同相軸）と、縦軸であるＱ軸（ｑｕａｄｒａｔｕｒｅ軸、虚軸、直角位相軸）からなり、以下複素平面をＩ／Ｑ平面と呼ぶこともある。

Ｉ／Ｑ平面にマッピングしたビット列の各ビットは、そのビット列に対応するシンボルが、Ｉ／Ｑ平面のある領域を二分割したときにどちらの領域に属するのかを示すことがある。

このようなマッピング手法について図１を参照して説明する。同図は、変調方式を１６ＱＡＭとしたときのビット列とシンボルとの対応関係の一例を示す信号空間ダイヤグラムである。複素平面上に合計１６個のシンボルが配置され、シンボルに対応する４桁のビット列がそのシンボルの下に記載されている。最下位桁のビットを第０ビットと呼び、最下位ビットの左横のビットを第１ビットと呼び、以下同様に第２ビット、第３ビットと呼ぶものとする。第３ビットは最上位ビットとなる。

Ｉ／Ｑ平面全体を二分割する場合を考える。ここで、Ｑ軸より右側の領域（Ｉ＞０である領域）を象限１と呼び、Ｑ軸より左側の領域（Ｉ＜０である領域）を象限２と呼ぶものとすると、象限１のシンボルの第３ビットはすべて１であり、象限２のシンボルの第３ビットはすべて０である。

また、Ｉ／Ｑ平面のうち、Ｉ＜０かつＱ＜０である領域を二分割する場合を考える。ここで、図２に示すように、Ｉ＜０かつ−２＜Ｑ＜０なる領域を象限１と呼び、Ｉ＜０かつＱ＞−２なる領域を象限２と呼ぶものとすると、象限１のシンボルの第０ビットはすべて１であり、象限２のシンボルの第０ビットはすべて０である。

このような性質に着目して、本発明のマッピング装置では、ひとつのシンボルに対応するビット列の内部において、ビット並び順の入れ替えや、ビット値の反転を行うことにより、変調方式が同じであって、ビット列とシンボルとの対応関係が異なる複数の通信方式の両方に対応する。また、この発想を拡張して、変調方式、ビット列とシンボルとの対応関係の両方が異なるような複数の通信方式に対応する。

本発明の一実施例であるマッピング装置１について説明する。マッピング装置１は２つの通信方式に対応するマッピング装置である。説明の便宜上、本実施例では、一方の通信方式を第１の通信方式と呼び、他方の通信方式を第２の通信方式と呼ぶものとする。

第１の通信方式は、変調方式を１６ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）とし、４ビットのビット列が入力されたとき、図３のような対応関係に従ってシンボルに変換して、変換したシンボルのＩ座標、Ｑ座標にそれぞれ振幅基準値として１／√１０を乗算した値として出力するものである。マッピング装置１が第１の通信方式に従って動作するとき入力と出力の関係は図４のようになる。

第２の通信方式は、変調方式を１６ＱＡＭとする点では第１の通信方式と同じであるが、ビット列とシンボルとの対応関係が異なり、図５のような対応関係となっている。変換したシンボルのＩ座標、Ｑ座標に乗算する振幅基準値は第１の通信方式と同じく１／√１０である。マッピング装置１が第２の通信方式に従って動作するとき入力と出力の関係は図６のようになる。

図７を参照してマッピング装置１の構成について説明する。マッピング装置１は、入力バッファ部２、ビット入替部３、ビット反転部４、振幅変換メモリ部５、乗算器６を備える。

入力バッファ部２は、Ｉ／Ｑ平面にマッピングするためのデータを不図示の外部のメモリから取り出し、信号空間ダイヤグラムの１シンボルに対応するビット長を有するビット列として出力する。

ビット入替部３は、不図示の上位制御装置からの制御信号に基づいて、入力バッファ部２から受け取った１シンボル相当のビット列に対し、ビットの並び順を入れ替える操作を行なって出力する。制御信号は第１及び第２の通信方式のいずれかを示す信号である。制御信号が第１の通信方式を示す場合、ビット入替部３は、入力されたビット列に対して入れ替え操作を行なうことなくそのまま出力する。一方、制御信号が第２の通信方式を示す場合、ビット入替部３は、入力されたビット列に対して後述する並び順の入れ替え操作を行なって出力する。

ビット反転部４は、不図示の上位制御装置からの制御信号に基づいて、ビット入替部３から受け取ったビット列に対し、そのビット列の一部乃至全部のビットの反転操作を行なって出力する。制御信号は第１及び第２の通信方式のいずれかを示す信号である。制御信号が第１の通信方式を示す場合、ビット反転部４は、入力されたビット列に対して反転操作を行なうことなくそのまま出力する。一方、制御信号が第２の通信方式を示す場合、ビット反転部４は、入力されたビット列に対して後述する反転操作を行なって出力する。

振幅変換メモリ部５は、シンボル座標テーブル７を格納するメモリを備える。シンボル座標テーブル７は、マッピング装置１が対応するデジタル変調方式の信号空間ダイヤグラムの各シンボルの複素平面上における座標と、各シンボルに対応するビット列との対応関係を格納したテーブルである。シンボル座標テーブル７は次の表１のようなテーブルである。

シンボル座標テーブル７は、図３に示した第１の通信方式の入出力関係に対応する内容となっている。図４では乗算後の値が出力として格納されているため、シンボルの座標値にそれぞれ振幅基準値１／√１０を乗算した後の値が格納されているが、振幅基準値の乗算は振幅変換メモリ部５の後段に配置した乗算器６にて行なうため、シンボル座標テーブル７には振幅基準値が反映されていない値が格納されている。

ここで、振幅変換メモリ部５には、図５に示した第２の通信方式の入出力関係に対応する内容は格納されていない点に注意されたい。本実施例では、第２の通信方式のためのマッピングを第１の通信方式のシンボル座標テーブルを参照して行なうため、第２の通信方式のためのシンボル座標テーブルを振幅変換メモリ部５に格納する必要がない。

振幅変換メモリ部５は、更に、ビット反転部４から受け取ったビット列を、シンボル座標テーブル７の各ビット列と比較して、一致するもののシンボル座標を出力する変換部８を備える。

乗算器６は、変換部８が出力したシンボル座標に対し、予め定められた振幅基準値を乗算する。本例では振幅基準値を１／√１０とする。

次に、マッピング装置１の動作について図８を参照して説明する。

不図示の外部装置からビット列を受け取る（ステップＳ１）と、入力バッファ部２は、入力されたビット列を４ビット毎に切り出して、ビット入替部３に出力する（ステップＳ２）。

第１の通信方式のためのマッピングを行なう場合、不図示の上位制御装置は通信方式が第１の通信方式であることを示す制御信号をビット入替部３、ビット反転部４に送信する（ステップＳ３）。この制御信号を受けて、ビット入替部３、ビット反転部４はそれぞれビット列をスルーして振幅変換メモリ部５に渡す。振幅変換メモリ部５において、変換部８は、シンボル座標テーブル７を参照して、入力されたビット列に対応するシンボルの座標を判定（ステップＳ４）し、乗算器６は、そのＩ座標、Ｑ座標に対して、所定の振幅基準値として本例では１／√１０を乗算（ステップＳ５）し、マッピング装置１の外部にＩＱマッピング結果として出力する（ステップＳ６）。

他方、第２の通信方式のためのマッピングを行なう場合、不図示の上位制御装置は通信方式が第２の通信方式であることを示す制御信号をビット入替部３、ビット反転部４に送信する（ステップＳ３）。この制御信号に応答して、ビット入替部３は、４ビットのビット列の所定のビットの並び順を互いに入れ替える操作（ステップＳ７）を行う。また、この制御信号に応答して、ビット反転部４は、ビット入替部３にて順序を入れ替えた後のビット列の所定のビットの値を反転する操作（ステップＳ８）を行なう。こうして並び順の入れ替えと反転を行なった後のビット列に対し、振幅変換メモリ部５及び乗算器６により、前述のステップＳ４−Ｓ６を行ない、マッピング装置１の外部にＩＱマッピング結果を出力する。

第２の通信方式に従って動作するときのビット入替部３及びビット反転部４の動作について更に詳しく説明する。

図３に示した第１の通信方式でのビット列とシンボルとの対応関係において、４ビットのビット列の最上位ビットをａ１とし、２番目に上位のビットをａ２とし、３番目に上位のビットをａ３とし、最下位ビットをａ４と呼ぶものとする。このとき、ビットａ１はＩ座標の正負を示し、ビットａ２はＩ座標の絶対値（１または３）を示し、ビットａ３はＱ座標の正負を示し、ビットａ４はＱ座標の絶対値（１または３）を示す。

同様に、図５に示した第２の通信方式でのビット列とシンボルとの対応関係において、４ビットのビット列の最上位ビットをｂ１とし、２番目に上位のビットをｂ２とし、３番目に上位のビットをｂ３とし、最下位ビットをｂ４と呼ぶものとする。このとき、ビットｂ１はＩ座標の正負を示し、ビットｂ２はＱ座標の正負を示し、ビットｂ３はＩ座標の絶対値（１または３）を示し、ビットｂ４はＱ座標の絶対値（１または３）を示す。

このように、第１の通信方式と第２の通信方式のビット列は、どちらも、Ｉ座標及びＱ座標の正負、Ｉ座標及びＱ座標の絶対値の４つの項目をそれぞれ２進法で表現した４桁のビット列であるが、互いに並び順が異なる。このことに着目して、第２の通信方式によるビット列を、b1b2b3b4の並び順、即ち、Ｉ座標の正負、Ｑ座標の正負、Ｉ座標の絶対値、Ｑ座標の絶対値の並び順から、b1b3b2b4の並び順、即ち、Ｉ座標の正負、Ｉ座標の絶対値、Ｑ座標の正負、Ｑ座標の絶対値の並び順に入れ替えることにより、第１の通信方式による並び順と一致させることができる。

第２の通信方式によるビット列に対してこのような入れ替えを行なうのがビット入替部３である。ビット入替部３は、第２の通信方式を示す制御信号が入力されると、入力バッファ部２から入力される４ビットのビット列に対して、b1b2b3b4の並び順からb1b3b2b4の並び順に入れ替える操作を行なう。言い換えると、最下位ビット、即ち右端のビットを第０ビットと呼び、第０ビットの左の桁を順に第１ビット、第２ビット、第３ビット、・・・と呼ぶとき、ビット入替部３は、第２の通信方式を示す制御信号が入力されると、入力バッファ部３から入力される４ビットのビット列に対して、第１ビット（b3）と第２ビット（b2）を入れ替える操作を行なう。

更に、第１の通信方式と第２の通信方式とでは、同じ項目に対応する桁同士であっても、その桁の値が示す意味が異なる場合がある。

第１の通信方式では、ビットa1が１ならばI座標の符号は正を示し、０ならば負である事を示す。ビットa2が１ならばI座標の絶対値は１であることを示し、０ならば３である事を示す。ビットa3、a4については対象がＱ座標である事以外はビットa1、a2と同様である。

他方、第２の通信方式では、ビットb1が１ならばI座標の符号は負である事を示し、０ならば正である事を示す。ビットb3が１ならばI座標の絶対値は１である事を示し、０ならば３である事を示す。ビットb2、b4については対象がＱ座標である事以外はビットb1、b3と同様である。

第１及び第２の通信方式のビット列の間で、同じ項目に対応する桁同士で値とその意味を比較すると、Ｉ座標、Ｑ座標のどちらの場合でも、２進法の０／１と、座標の正負との対応関係が逆転していることが分かる。このことに着目して、第２の通信方式のビット列が入力されるとき、ビット反転部４では、ビット入替部３にて並び順を入れ替えた後のビット列b1b3b2b4のうち、ビットb1、b2のビットを反転する。言い換えると、ビット反転部４は、第２の通信方式を示す制御信号が入力されると、ビット入替部３から入力される４ビットのビット列に対して、第１ビット（b2）と第３ビット（b1）の値を反転する操作を行なう。

このように、第２の通信方式のビット列に対して、ビット入替部３にて第１ビットと第２ビットとの入れ替えを行い、更にビット反転部４にて第１ビットと第３ビットの反転を行なうことにより、第１の通信方式のビット列と同じビット値特性を有するようになるので、第１の通信方式のシンボル座標テーブル７に基づいて、第２の通信方式のビット列に対応するシンボル座標を取得することができる。ここでｎを自然数、Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎをそれぞれ１ビットのビット値、１シンボルに対応するｎビットのビット列をＳ１Ｓ２…Ｓｎとするとき、ビット値特性とは、各桁のビットＳ１、Ｓ２、…、ＳｎがそれぞれＩＱ平面上で何を示すかをいうものとする。

本実施例のマッピング装置１によれば、第１及び第２の通信方式の両方のシンボル座標テーブルを格納するメモリをマッピング装置に設けるのではなく、第１の通信方式のシンボル座標テーブルのみを格納するメモリと、ビット入替部３及びビット反転部４をマッピング装置に設ける。格納するシンボル座標テーブルが１つで済むので必要なメモリ容量が小さくなり、また、ビット入替部３、ビット反転部４は比較的小さい規模の回路で実現できるので、マッピング装置１全体の規模も小さくすることができる。

本実施例では２つの通信方式に対応するマッピング装置について説明したが、ビット値特性が互いに異なる３種類以上の通信方式にマッピング装置を対応させる場合であっても、通信方式毎にビット入替部３及びビット反転部４の動作を切り替えるだけでよいことは容易に理解されるだろう。

マッピング装置１は、ソフトウェアとしてもハードウェアとしても実現することができるが、特に、ハードウェアとして実現した場合、対応する複数の通信方式のうち、どの通信方式のためのマッピングを行なう場合であっても振幅変換メモリ部５は常に動作して有効なハードウェア回路として機能する。他方、対応する複数の通信方式毎に振幅変換メモリ部を設ける従来のマッピング装置によれば、ある通信方式のためのマッピングを行なっているとき、その通信方式のための振幅変換メモリ部のみが機能し、他の通信方式のための振幅変換メモリ部は機能しない。このため、ソフトウェア無線機にハードウェアとして本実施例のマッピング装置１を搭載すれば、ハードウェア化によるマッピング処理の高速化と、無駄の少ないハードウェア構成とを両立することができる。

実施例１のマッピング装置１は対応する２つの通信方式の変調方式はどちらも１６ＱＡＭである。このため、１シンボルに対応するビット列のビット長はどちらも４ビットであり、また、振幅基準値は同じ（１／√１０）である。これに対して、実施例２のマッピング装置１０は、２^ｎ個（ｎは自然数）のシンボルからなる信号空間ダイヤグラムにより表される複数のデジタル変調方式に対応し、本実施例では、16QAM、BPSK(Binary Phase Shift Keying)、QPSK(Quaternary Phase Shift Keying)、64QAM(Quadrature Amplitude Modulation)の４つの変調方式に特に対応する。

図９を参照して本実施例のマッピング装置１０の構成について説明する。マッピング装置１０は、入力バッファ部１１、ビット追加部１２、ビット反転部１３、振幅変換メモリ部１４、乗算器１５、セレクタ部１６を備える。振幅変換メモリ部１４はシンボル座標テーブル１７を格納するメモリと、変換部１８を備える。

入力バッファ部１１は、外部から入力されたビット列を、不図示の上位制御装置からの制御信号に応じた所定の長さのビット長のビット列に切り分けて出力する。制御信号はビット列をマッピングする際の変調方式を示し、本実施例ではBPSK、QPSK、16QAM、64QAMのいずれかを示す。制御信号がBPSK、QPSK、16QAM、64QAMを示すとき、入力バッファ部１１はそれぞれ順に、１ビット、２ビット、４ビット、６ビットのビット列に切り分けて出力する。

ビット追加部１２は、不図示の上位制御装置からの制御信号に基づいて、入力バッファ部１１から受け取った１シンボル相当のビット列内の所定の位置にビットを追加する操作を行なって出力する。制御信号はビット列をマッピングする際の変調方式を示し、本実施例ではBPSK、QPSK、16QAM、64QAMのいずれかを示す。制御信号が64QAMを示す場合、ビット追加部１２は、入力されたビット列に対して追加操作を行なうことなくそのまま出力する。一方、制御信号がBPSK、QPSK、16QAMのいずれかを示す場合、ビット追加部１２は、入力されたビット列に対して後述するビットの追加操作を行なって出力する。

ビット反転部１３は、不図示の上位制御装置からの制御信号に基づいて、ビット追加部１２から受け取ったビット列に対し、そのビット列の一部乃至全部のビットの反転操作を行なって出力する。制御信号はビット列をマッピングする際の変調方式を示し、本実施例ではBPSK、QPSK、16QAM、64QAMのいずれかを示す。制御信号が64QAMを示す場合、ビット反転部１３は、入力されたビット列に対して反転操作を行なうことなくそのまま出力する。一方、制御信号がBPSK、QPSK、16QAMのいずれかを示す場合、ビット反転部１３は、入力されたビット列に対して後述する反転操作を行なって出力する。

振幅変換メモリ部１４は、シンボル座標テーブル１７を格納するメモリを備える。シンボル座標テーブル１７は、マッピング装置１０が対応する複数のデジタル変調方式の信号空間ダイヤグラムのうち、シンボル数２^ｎが最大であるものの信号空間ダイヤグラムにおけるシンボルの座標と、各シンボルに対応するビット列との対応関係を格納したテーブルである。シンボル座標テーブル１７は次の表２のようなテーブルである。シンボル座標テーブル１７は、図１０に示した64QAMのビット列−シンボル座標の関係に対応する内容となっている。

振幅変換メモリ部１４には、対応する他の通信方式、具体的には図１１に示すBPSKを変調方式とするもの、図１２に示すQPSKを変調方式とするもの、図３に示す16QAMを変調方式とするもののシンボル座標テーブルは格納されていない。本実施例では、64QAMのシンボル座標テーブルを参照して、他の通信方式のマッピングをも行なうため、BPSK、QPSK、16QAMのシンボル座標テーブルを振幅変換メモリ部１４に格納する必要がない。

振幅変換メモリ部１４は、更に、ビット反転部１３から受け取ったビット列を、シンボル座標テーブル１７の各ビット列と比較して、一致するもののシンボル座標を出力する変換部１８を備える。

セレクタ部１６は、不図示の上位制御装置からの制御信号に基づいて、変調方式毎に定められた振幅基準値を選択して、乗算器１５に出力する。本実施例では、BPSK、QPSK、16QAM、64QAMのそれぞれについて振幅基準値を予め定めておき、制御信号が示す変調方式に該当する振幅基準値を出力する。例えば、地上デジタル放送、ＩＥＥＥ８０２．１１によると、I値の振幅基準値をＡ_Ｉ、Ｑ値の振幅基準値をＡ_Ｑとするとき、BPSKの振幅基準値はＡ_Ｉ＝１、Ａ_Ｑ＝０、QPSKの振幅基準値はＡ_Ｉ＝１√２、Ａ_Ｑ＝１√２、16QAMの振幅基準値はＡ_Ｉ＝１√１０、Ａ_Ｑ＝１√１０、64QAMの振幅基準値はＡ_Ｉ＝１√４２、Ａ_Ｑ＝１√４２と定められている。

乗算器１５は、変換部１８が出力したシンボル座標に対し、セレクタ部１６から受け取った振幅基準値を乗算する。

次に、マッピング装置１０の動作の概略について説明する。

マッピング装置１０は、図３、１０、１１、１２にそれぞれ示す16QAM、64QAM、BPSK、QPSKのシンボル−ビット列対応関係に基づくマッピングのいずれかを行なう。16QAM、64QAM、BPSK、QPSKの信号空間ダイヤグラムによれば、いずれの場合も、ＩＱ座標上に２^ｎ個（ｎは自然数）のシンボルが配置されている。図３には16QAMの２^４＝１６個のシンボルが配置され、図１０には64QAMの２^６＝６４個のシンボルが配置され、図１１にはBPSKの２^１＝２個のシンボルが配置され、図１２にはQPSKの２^２＝４個のシンボルが配置される。

ここでＩＱ座標空間内におけるシンボルの位置関係のみに着目してこれらの図を互いに比較すると、16QAM、QPSKの信号空間ダイヤグラムにおいてシンボルが構成する正方格子は、どちらも、４つの信号空間ダイヤグラムの中でシンボル数が最大である64QAMの信号空間ダイヤグラムにおいてシンボルが構成する正方格子の部分集合とみなすことができる。即ち、図１０において−３≦Ｉ≦３、−３≦Ｑ≦３の領域に配置された１６個のシンボルを、16QAMのシンボルとみなすことができる。同様に、図１０において−１≦Ｉ≦１、−１≦Ｑ≦１の領域に配置された４個のシンボルをQPSKのシンボルとみなすことができる。更に、シンボルのＱ軸の値を無視すれば、−１≦Ｉ≦１、Ｑ＝１（またはＱ＝−１）の領域に配置された２個のシンボルをBPSKのシンボルとみなすことができる。つまり、64QAMの信号空間ダイヤグラムは、16QAM、QPSK、BPSKの信号空間ダイヤグラムを包含しているとみなすことができる。

また、図３、１０、１１、１２においてシンボル−ビット列対応関係を比較すると、64QAMの6ビットの入力ビット列c1c2c3c4c5c6（c1、c2、…、c6はそれぞれ一桁のビット値を表す）と、16QAMの４ビットの入力ビット列a1a2a3a4（a1、a2、…、a4はそれぞれ一桁のビット値を表す）、QPSKの2ビットの入力ビット列d1d2（d1、d2はそれぞれ一桁のビット値を表す）、BPSKの1ビットの入力ビットe1（e1は一桁のビット値を表す）の各桁が表す内容には次のような関係があることが分かる。

（１）c1とc4はそれぞれＩ座標とＱ座標の正負を決めるビットであり、a1とa3、d1とd2に対応する。
（２）c1はI座標の正負を決めるビットであり、e1と対応する。
（３）c3とc6はＩ座標とＱ座標の絶対値１または３を決めるビットであり、a2とa4に対応する。
（４）c2とc5は64QAMにおけるI/Q平面上では意味を持つが、16QAMにおいては意味を持たず常に1を示す。
（５）c2とc3とc5とc6は64QAMにおけるI/Q平面上では意味を持つが、QPSKにおいては意味を持たず常に”10”を示す。
（６）c2〜c6は64QAMにおけるI/Q平面上では意味を持つが、BPSKにおいては意味を持たず常に”10110”を示す。

以上のことから、16QAM、BPSK、QPSKの入力ビット列に対して、次に説明するようなビット追加操作及びビット反転操作を行なうことにより、図１０の信号空間ダイヤグラムの一部を16QAM、BPSK、QPSKの各信号空間ダイヤグラムとみなしたとき、16QAM、BPSK、QPSKの入力ビット列が本来の信号空間ダイヤグラムにて示すシンボルに対応する64QAMの入力ビット列に変換することができる。

（ビット追加操作）
ビット追加操作では、入力ビット列の桁数を64QAMの入力ビット列のビット長である６ビットに揃えるため、16QAM、BPSK、QPSKの入力ビット列にビットを追加する操作を行なう。入力ビット列の各桁は、例えば信号空間ダイヤグラムのある領域を二分割したときにどちらの領域に属するかを示すが、各桁に対応する領域が、ビット追加の前後で同じになるように追加する。

（ビット反転操作）
上述したように、入力ビット列の各桁は、例えば信号空間ダイヤグラムのある領域を二分割したときにどちらの領域に属するかを示すが、ある変調方式の入力ビット列のある桁と、別の変調方式の入力ビット列のある桁とが同じ領域に対応する場合であっても、その領域を二分割した領域それぞれと、ビット値０／１との対応関係が異なる場合がある。

図３に示す16QAMの入力ビット列a1a2a3a4と、図１０に示す64QAMの入力ビット列c1c2c3c4c5c6とを比較すると、ビットa2とビットc3はどちらもIの絶対値｜Ｉ｜が１であるか３であるかを示すビットである点で共通するが、a2＝０のとき｜Ｉ｜＝３を示し、a2＝１のとき｜Ｉ｜＝１を示すのに対して、c3＝０のとき｜Ｉ｜＝１を示し、c3＝１のとき｜Ｉ｜＝３を示しており、ビット値の０、１と、｜Ｉ｜の値１、３との対応関係が逆になっている。

同様に、ビットa4とビットc6はどちらもＱの絶対値｜Ｑ｜が１であるか３であるかを示すビットである点で共通するが、a4＝０のとき｜Ｑ｜＝３を示し、a4＝１のとき｜Ｑ｜＝１を示すのに対して、c6＝０のとき｜Ｑ｜＝１を示し、c6＝１のとき｜Ｑ｜＝３を示しており、やはりビット値の０、１と｜Ｑ｜の値１、３との対応関係が逆になっている。

これらの対応関係の逆転を整合させるため、本実施例では16QAMの入力ビット列a1a2a3a4のうち、ビットa2、a4の値を反転する処理を行なう。

次に、図１３を参照してマッピング装置１０の具体的な動作について説明する。

マッピング装置１０は外部から入力されたビット列を入力バッファ部１１にて受け取る（ステップＳ１１）。入力バッファ部１１は、不図示の上位制御装置からの制御信号に応じたビット長を切り出して出力する（ステップＳ１２）。

変調方式が64QAMであると制御信号が通知した場合、入力バッファ部１１は６ビットのビット列c1c2c3c4c5c6を出力（ステップＳ１３）し、ビット追加部１２、ビット反転部１３はそのビット列をそのまま振幅変換メモリ部１４に渡す。振幅変換メモリ部１４は、シンボル座標テーブル１７、即ち、表２に記載した64QAMのビット列−シンボル座標対応に基づいて、受け取ったビット列c1c2c3c4c5c6に対応するシンボルのＩ座標、Ｑ座標を出力する（ステップＳ１４）。一方で、変調方式が64QAMであると通知されたセレクタ部１６は、64QAMの振幅基準値を乗算器１５に予め通知しており、乗算器１５は、振幅変換メモリ部１４から受け取ったシンボル座標にセレクタ部１６から受け取った振幅基準値を乗算（ステップS１５）し、マッピング装置１０の外部に出力する（ステップＳ１６）。

ステップＳ１２にて変調方式が16QAMであると通知された場合、入力バッファ部１１は４ビットのビット列a1a2a3a4を出力する（ステップＳ１７）。制御信号にて予め変調方式が16QAMと通知されているビット追加部１２は、このビット列を受けて、ビットa1とビットa2の間にビット値１を追加し、ビットa3とビットa4の間にビット値１を追加して、６ビットのビット列a1(1)a2a3(1)a4として出力する（ステップＳ１８）。ここで丸括弧（）内の数字は追加されるビット値を示す。ビット反転部１３は、ビット列a1(1)a2a3(1)a4の最上位ビットから数えて３番目に大きいビットa2（第３ビット）と、最下位ビットa4（第０ビット）の値を反転する（ステップＳ１９）。これにより、ビットa3、a4の値とその値が示す内容が、図１０のシンボル−ビット列対応関係と整合することになる。以下、セレクタ部１６が16QAMの振幅基準値を出力し、乗算器１５がシンボル座標値に16QAMの振幅基準値を乗算して出力すること以外の動作については、上述の変調方式が64QAMの場合と同様である。

ステップＳ１２にて変調方式がQPSKであると通知された場合、入力バッファ部１１は２ビットのビット列d1d2を出力する（ステップＳ２２）。制御信号にて予め変調方式がQPSKと通知されているビット追加部１２は、このビット列を受けて、ビットｄ1とビットｄ2の間にビット値１０を追加し、ビットd0の後にビット値１０を追加して、６ビットのビット列d1(10)d0(10)として出力する（ステップＳ２３）。ビット列d1(10)d0(10)の各桁は図１０のシンボル−ビット列対応関係と整合しているので、ビット反転部１３は入力されたビット列d1(10)d0(10)をそのまま出力する。以下、セレクタ部１６がQPSKの振幅基準値を出力し、乗算器１５がシンボル座標値にQPSKの振幅基準値を乗算して出力すること以外の動作については、上述の変調方式が64QAMの場合と同様である。

ステップＳ１２にて変調方式がBPSKであると通知された場合、入力バッファ部１１は１ビットのビット列e1を出力する（ステップＳ２０）。制御信号にて予め変調方式がBPSKと通知されているビット追加部１２は、このビット列を受けて、ビットｅ1の後にビット値10110を追加して、６ビットのビット列e1(10110)として出力する（ステップＳ２３）。ビット列e1(10110)の各桁は図１０のシンボル−ビット列対応関係と整合しているので、ビット反転部１３は入力されたビット列e1(10110)をそのまま出力する。以下、セレクタ部１６がBPSKの振幅基準値を出力し、乗算器１５がシンボル座標値のI値にBPSKの振幅基準値を乗算し、Ｑ値にゼロを乗算して出力すること以外の動作については、上述の変調方式が64QAMの場合と同様である。

このように、本実施例では、信号空間ダイヤグラムのシンボル数が最大である64QAMの信号空間ダイヤグラム及びシンボル−ビット列対応関係を参照して、64QAMのマッピングはもちろんのこと、BPSK、QPSK、16QAMのマッピングをも行なう。そのために、BPSK、QPSK、16QAMにおいて１シンボルに対応する１ビット、２ビット、４ビットのビット列に対し、それぞれ５ビット、４ビット、２ビットのビット値を追加するビット追加操作を行い、更に、必要であればビット値を反転するビット反転操作を行なう。これにより、図３、１１、１２のシンボル−ビット列対応関係に示すビット値特性は、図１０のシンボル−ビット列対応関係に示すビット値特性と完全に一致する。

本実施例によれば、シンボル数が最大の信号空間ダイヤグラムに基づくシンボル−ビット列対応関係のみを格納するメモリを備え、複数の変調方式に対応するマッピング装置を提供することができる。

以上、本発明を実施例に即して説明したが、本発明はこれらに限定されるものではない。実施例１は変調方式が同じであって、シンボル−ビット列対応関係が異なる複数の通信方式に対応するマッピング装置であり、実施例２は変調方式が互いに異なる複数の通信方式に対応するマッピング装置であるが、実施例２のマッピング装置に実施例１のビット入替部を更に設けることとすれば、両実施例のマッピング装置の効果を奏するマッピング装置を提供することができる。

また、変調方式としてBPSK、QPSK、16QAM、64QAMを用いることとして説明したが、他の変調方式、例えば32QAM、256QAM等の直交位相変調方式一般に本発明を適用可能である。

上記の実施形態の一部又は全部は以下の付記のようにも記載されうるが、これらに限定されるものではない。

（付記１）
予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを格納する記憶手段、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段
を備えることを特徴とするマッピング装置。

（付記２）
前記ビット操作手段は、
入力されたビット列の中から、前記選択された通信方式に応じて定められる複数のビットを互いに入れ替えるビット入替手段、及び
入力されたビット列の中から、前記選択された通信方式に応じて定められる一乃至複数のビットの値を反転するビット反転手段
を備えることを特徴とする付記１に記載のマッピング装置。

（付記３）
入力されたビット列を、前記複数の通信方式の中から選択された通信方式に応じて定められるビット長に切り分けて出力するバッファを更に備えることを特徴とする付記１及び付記２のいずれかに記載のマッピング装置。

（付記４）
前記変換手段の出力に対し、予め定められた振幅基準値を乗算する乗算器を備えることを特徴とする付記１乃至付記３のいずれかに記載のマッピング装置。

（付記５）
前記複数の通信方式の中から選択された通信方式に応じて定められる振幅基準値を、前記予め定められた振幅基準値として前記乗算器に対して指定する選択手段を更に備えることを特徴とする付記４に記載のマッピング装置。

（付記６）
予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する段階、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作段階、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換段階
を含むことを特徴とするマッピング方法。

（付記７）
前記ビット操作段階は、
入力されたビット列の中から、前記選択された通信方式に応じて定められる複数のビットを互いに入れ替えるビット入替段階、及び
入力されたビット列の中から、前記選択された通信方式に応じて定められる一乃至複数のビットの値を反転するビット反転段階
を含むことを特徴とする付記６に記載のマッピング方法。

（付記８）
入力されたビット列を、前記複数の通信方式の中から選択された通信方式に応じて定められるビット長に切り分けて出力する段階を更に含むことを特徴とする付記６及び付記７のいずれかに記載のマッピング方法。

（付記９）
前記変換段階の出力に対し、予め定められた振幅基準値を乗算する乗算段階を含むことを特徴とする付記６乃至付記８のいずれかに記載のマッピング方法。

（付記１０）
前記複数の通信方式の中から選択された通信方式に応じて定められる振幅基準値を、前記予め定められた振幅基準値として指定する選択段階を更に含むことを特徴とする付記９に記載のマッピング方法。

（付記１１）
予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する手段、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段
としてコンピュータを機能させるためのプログラム。

（付記１２）
前記ビット操作手段は、
入力されたビット列の中から、前記選択された通信方式に応じて定められる複数のビットを互いに入れ替えるビット入替手段、及び
入力されたビット列の中から、前記選択された通信方式に応じて定められる一乃至複数のビットの値を反転するビット反転手段
を備えることを特徴とする付記１１に記載のプログラム。

（付記１３）
入力されたビット列を、前記複数の通信方式の中から選択された通信方式に応じて定められるビット長に切り分けてバッファに出力させることを特徴とする付記１１及び付記１２のいずれかに記載のプログラム。

（付記１４）
前記変換手段の出力に対し、予め定められた振幅基準値を乗算することを特徴とする付記１１乃至付記１３のいずれかに記載のプログラム。

（付記１５）
前記複数の通信方式の中から選択された通信方式に応じて定められる振幅基準値を、前記予め定められた振幅基準値として指定することを特徴とする付記１４に記載のプログラム。

１、１０マッピング装置
２、１１入力バッファ部
３ビット入替部
４、１３ビット反転部
５、１４振幅変換メモリ部
６、１５乗算器
７、１７シンボル変換テーブル
８、１８変換部
１２ビット追加部
１６セレクタ部

Claims

１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを格納する記憶手段、
入力ビット列が所定のビット長となるまで必要なビットを追加するビット追加手段、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段
を備えることを特徴とするマッピング装置。
前記シンボル座標テーブルは、前記複数のデジタル変調方式の信号空間ダイヤグラムのうち、シンボル数が最大であるものの信号空間ダイヤグラムに対応する、請求項１に記載のマッピング装置。
前記ビット操作手段は、
入力されたビット列の中から、前記選択された通信方式に応じて定められる複数のビットを互いに入れ替えるビット入替手段、及び
入力されたビット列の中から、前記選択された通信方式に応じて定められる一乃至複数のビットの値を反転するビット反転手段
を備えることを特徴とする請求項１または請求項２に記載のマッピング装置。
入力されたビット列を、前記複数の通信方式の中から選択された通信方式に応じて定められるビット長に切り分けて出力するバッファを更に備えることを特徴とする請求項１乃至請求項３のいずれかに記載のマッピング装置。
前記変換手段の出力に対し、予め定められた振幅基準値を乗算する乗算器を備えることを特徴とする請求項１乃至請求項４のいずれかに記載のマッピング装置。
前記複数の通信方式の中から選択された通信方式に応じて定められる振幅基準値を、前記予め定められた振幅基準値として前記乗算器に対して指定する選択手段を更に備えることを特徴とする請求項５に記載のマッピング装置。
１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する段階、
入力ビット列が所定のビット長となるまで必要なビットを追加する段階、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作段階、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換段階
を含むことを特徴とするマッピング方法。
１シンボルに対応するビット列のビット長が互いに異なる変調方式によって変調を行う予め定められた複数の通信方式のいずれかの変調方式の信号空間ダイヤグラムのシンボルとビット列との間の一組の対応関係を示すシンボル座標テーブルを記憶装置に格納する手段、
入力ビット列が所定のビット長となるまで必要なビットを追加する手段、
前記複数の通信方式のうち、前記シンボル座標テーブルに対応する通信方式以外の通信方式のためのマッピングを行なう際、当該通信方式に基づいて入力された、信号空間ダイヤグラムの１シンボルに対応するビット列のビット値特性が、前記シンボル座標テーブルにて１シンボルに対応するビット列のビット値特性と一致するようにビット操作を行なうビット操作手段、及び、
前記シンボル座標テーブルに基づいて、前記ビット操作後のビット列に対応するシンボルの座標を出力する変換手段
としてコンピュータを機能させるためのプログラム。