実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
したがって、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
同一の機能を有する部分に、同一の符号、同一の回路記号、同様の符号、同様の回路記号等を異なる図面間で共通して用いることがあり、その繰り返しの説明を省略する場合がある。
同様な機能を有する部分に、同一の符号、同一の回路記号、同様の符号、同様の回路記号等を異なる図面間で共通して用いることがあり、その繰り返しの説明を省略する場合がある。
また、以下の実施の形態は、いくつかを適宜組み合わせて実施することができる。
なお、回路には基準電位(又は基準電圧)がある。
基準電位(又は基準電圧)は0Vでも良いし、0V以外でも良い。
基準電位(又は基準電圧)よりも高い電位(又は電圧)を「1(High)」とする。
基準電位(又は基準電圧)よりも低い電位(又は電圧)を「0(Low)」とする。
「0(Low)」の逆の極性は「1(High)」となる。
「1(High)」の逆の極性は「0(Low)」となる。
また、「電気的状態」とは信号、電圧、電位、電流等のいずれかである。
(実施の形態1)
図1に示す半導体装置は、記憶部REGx(xは自然数)を有する。
記憶部REGxは、少なくとも回路10001と回路10002とを有する。
回路10001は、揮発性メモリを有する。
回路10002は、不揮発性メモリを有する。
回路10002には、データを書き込むことができ、データを保持することができ、データを読み込むことができる。
そして、回路10001を回路10002と電気的に接続することによって、例えば、回路10001のデータを回路10002にバックアップすることができる。
ここで、図1のように、回路10003を設けることが好ましい。
回路10003は、回路10001と電気的に接続されている。
回路10003は、回路10002と電気的に接続されている。
回路10003は、回路10001のデータと回路10002のデータとを比較することができる機能を有する。
回路10003を有することによって、例えば、バックアップデータの検証が可能である。
回路10003を有することによって、例えば、分岐命令の実行の有無を判断することができる。
回路10001は、DATAx(xは自然数)を出力することができる。
DATAxは回路10001に記憶されているデータである。
回路10003はPx(xは自然数)を出力することができる。
Pxは回路10001のデータと回路10002のデータとの比較結果である。
ここで、分岐命令の実行の有無の判断について説明する。
図2、図3はレジスタファイルの一例である。
図2、図3はそれぞれ、レジスタファイル11000を有する。
レジスタファイル11000はそれぞれ、記憶部REG1〜記憶部REGn(nは自然数)を有する。
記憶部REG1〜記憶部REGnとして、例えば、図1の記憶部REGx等の構成を適用することができる。
回路12000は、レジスタファイル11000の出力を判定してBRANCH(分岐命令(分岐制御信号))を出力することができる機能を有する。
図2は、記憶部REGjから出力されたDATAjと、記憶部REGkから出力されたDATAkと、を回路12000を用いて比較した後、BRANCHを出力する例である(j、kは自然数)。
なお、DATAj、DATAkは、例えば、図1のDATAx等に対応する。
図3は、記憶部REGjから出力されたPjを、回路12000内で処理してBRANCHを出力する例である。
なお、Pjは、例えば、図1のPx等に対応する。
図2の場合、分岐命令の実行の有無の判断の際、2つの記憶部(記憶部REGj及び記憶部REGk)を用いている。
図3の場合、分岐命令の実行の有無の判断の際、1つの記憶部(記憶部REGj)を用いている。
図2の場合では記憶部REGkを記憶部REGjの比較対象として使用する必要がある。
一方、図3の場合では記憶部REGkを別の用途に用いることができる。
したがって、図3は図2と比較して、レジスタファイル11000を効率的に利用することができる構成であるといえる。
即ち、バックアップに用いることができる回路10002を、分岐命令の実行の有無の判断においても利用することで、レジスタファイル11000を効率的に利用することができる。
なお、バックアップを行うときには、回路10001のデータと回路10002のデータとが同じになるようにする。
また、バックアップデータの検証を行った結果、回路10001のデータと回路10002のデータとが異なる場合は、回路10001のデータと回路10002のデータとが同じになるような処理を行う。
このとき、回路10001のデータを回路10002に書き込んでも良いし、回路10002のデータを回路10001に読み込んでも良い。
また、分岐命令の実行の有無の判断を行うとき、回路10001のデータと回路10002のデータとが同じ状態(第1の状態)になっているか、回路10001のデータと回路10002のデータとが異なる状態(第2の状態)になっている。
なお、第1の状態又は第2の状態の一方の場合に分岐命令の実行を行い、第1の状態又は第2の状態の他方の場合に分岐命令の実行を行わないことができる。
つまり、第1の状態の場合に分岐命令の実行を行い、第2の状態の場合に分岐命令の実行を行わないことができる。
また、第2の状態の場合に分岐命令の実行を行い、第1の状態の場合に分岐命令の実行を行わないこともできる。
なお、図1において、回路10003からPxを出力する例を示したが、回路10001からPxを出力する構成としても良い(例えば、図21〜図28等)。
ここで、揮発性メモリはどのようなものを用いても良い。
例えば、帰還ループメモリ、揮発性の電荷蓄積型メモリ等を用いることができる。
帰還ループメモリは、複数の論理回路を組み合わせて帰還ループを形成することができるメモリである。
例えば、2つのインバータの一方の出力端子と2つのインバータの他方の入力端子とを電気的に接続し、2つのインバータの一方の入力端子と2つのインバータの他方の出力端子とを電気的に接続した帰還ループメモリを用いることができるが限定されない。
揮発性の電荷蓄積型メモリは、容量素子等に電荷を蓄積する揮発性メモリである。
例えば、トランジスタのソース又はドレインの一方に容量素子を電気的に接続した揮発性の電荷蓄積型メモリを用いることができるが限定されない。
不揮発性メモリはどのようなものを用いても良い。
揮発性メモリは、実用的なNチャネル型トランジスタ及び実用的なPチャネル型トランジスタの双方を有することが好ましい。
よって、揮発性メモリの有するトランジスタは、シリコン半導体を有することが好ましい。
不揮発性メモリはどのようなものを用いても良い。
例えば、酸化物半導体を有するチャネル形成領域を有するトランジスタのソース又はドレインの一方に容量素子を電気的に接続した不揮発性の電荷蓄積型メモリを用いることができるが限定されない。
ここで、酸化物半導体を有するチャネル形成領域を有するトランジスタは、シリコン半導体を有するチャネル形成領域を有するトランジスタと比較すると、オフ電流が極めて小さい。
そのため、シリコン半導体を有するチャネル形成領域を有するトランジスタを有する電荷蓄積型メモリは揮発性となり、酸化物半導体を有するチャネル形成領域を有するトランジスタを有する電荷蓄積型メモリは不揮発性となる。
その他の不揮発性メモリとしては、フローティングゲートメモリ、磁気抵抗メモリ、抵抗変化型メモリ、強誘電体メモリ等があるが限定されない。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態2)
記憶部の一例について、図4〜図11を用いて説明する。
図11は図5〜図10の(B)を適用した一例である。
必要に応じて、図11を参照して頂きながら、本実施の形態の内容を読んで頂けると理解が深まると思料される。
図4は、例えば、回路1001〜回路1006等を有する半導体装置の一例である。
回路1001及び回路1002は、例えば、図1の回路10001等に対応する。
回路1004及び回路1005は、例えば、図1の回路10002等に対応する。
回路1006は、例えば、図1の回路10003等に対応する。
以降、接続関係について説明し、各端子について説明し、回路1001〜回路1006について説明することにする。
<接続関係>
回路1001は、端子N1、端子N2、端子N3等を有する。
回路1002は、端子N5、端子N6、端子N23等を有する。
回路1003は、端子N8、端子N9、端子N10、端子N11等を有する。
回路1004は、端子N17、端子N18、端子N19等を有する。
回路1005は、端子N20、端子N21、端子N22等を有する。
回路1006は、端子N13、端子N14、端子N15等を有する。
端子INと端子N1とは電気的に接続されている。
端子N3とノードN4と端子N5と端子N11とノードN12と端子N17とは電気的に接続されている。
端子OUTと端子N6とノードN7と端子N13とは電気的に接続されている。
端子OUTBと端子N23とは電気的に接続されている。
端子S1と端子N8とは電気的に接続されている。
端子Pと端子N15とは電気的に接続されている。
端子N10と端子N14とノードN16と端子N20とは電気的に接続されている。
端子Wと端子N18とは電気的に接続されている。
端子N19と端子N21とは電気的に接続されている。
端子S2と端子N22とは電気的に接続されている。
<各端子>
端子INは、入力端子として機能することができる。
端子OUTは、出力端子として機能することができる。
端子OUTBは、出力端子として機能することができる。
端子OUTBは、端子OUTと逆の極性の信号等が出力される。
例えば、図1のDATAxを端子OUT又は端子OUTBから出力することができる。
端子OUT又は端子OUTBの一方しか用いない場合は、端子OUT又は端子OUTBの他方を設けなくても良い。
端子S1は、制御端子として機能することができる。
例えば、端子S1を所定の電気的状態にすることによって、端子N11を、端子N9又は端子N10の一方と電気的に接続することができる。
端子Pは、出力端子として機能することができる。
例えば、図1のPxを端子Pから出力することができる。
端子Wは、制御端子として機能することができる。
例えば、端子Wを所定の電気的状態にすることによって、ノードN4の電気的状態を回路1004に書き込むことができる。
端子S2は制御端子として機能することができる。
例えば、端子S2を所定の電気的状態にすることによって、回路1004に書き込まれた電気的状態を読み出すことができる。
<回路1001>
図5(A)は回路1001の一例である。
図5(B)は図5(A)の一例である。
図5(A)は、回路要素101と回路要素102と回路要素103とを有する。
端子INと、回路要素101の入力端子IN1(端子N1)と、は電気的に接続されている。
回路要素101の出力端子OUT1と、回路要素102の入力端子IN2と、回路要素103の出力端子OUT3と、は電気的に接続されている。
回路要素102の出力端子OUT2(端子N2)と、端子N9とは電気的に接続されている。
回路要素103の入力端子IN3(端子N3)と、ノードN4と、端子N5と、ノードN12とは電気的に接続されている。
回路要素101は、例えば、入力端子IN1に入力された信号等を、極性を反転させずに、出力端子OUT1から出力することができる機能を有する。
回路要素101は、例えば、入力端子IN1と出力端子OUT1との間の信号等の伝達を遮断することができる機能を有する。
回路要素101として、例えば、トランジスタ、トランスミッションゲート等があるが限定されない。
図5(B)には、回路要素101としてトランスミッションゲートを適用した例を示している。
トランスミッションゲートの第1の制御端子には、端子C2が電気的に接続されている。
トランスミッションゲートの第2の制御端子には、端子C1が電気的に接続されている。
端子C2の極性は、端子C1の極性と逆の極性になる。
そして、端子C2が「1(High)」のとき、トランスミッションゲートは、入力端子に入力された信号等を、極性を反転させずに、出力端子から出力することができる。
また、端子C2が「0(Low)」のとき、トランスミッションゲートの入力端子と出力端子とが非導通になる。
回路要素102は、例えば、入力端子IN2に入力された信号等を、極性を反転させて、出力端子OUT2から出力することができる機能を有する。
回路要素102として、例えば、インバータ、NAND、NOR、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、NAND、NOR、クロックドNAND、クロックドNOR等を用いることにより、リセット機能を付加することができる。
例えば、2入力のNANDを用いる場合、NANDの2つの入力端子の一方を「1(High)」にすることにより、NANDの2つの入力端子の他方に入力された信号等を、極性を反転させて、出力端子から出力することができる。
そして、NANDの2つの入力端子の一方を「0(Low)」にすることにより、出力端子から出力される信号が「1(High)」になる。
つまり、NANDの2つの入力端子の一方を「0(Low)」にすることによって、信号等をリセットすることが可能になる。
例えば、2入力のNORを用いる場合、NORの2つの入力端子の一方を「0(Low)」にすることにより、NORの2つの入力端子の他方に入力された信号等を、極性を反転させて、出力端子から出力することができる。
そして、NORの2つの入力端子の一方を「1(High)」にすることにより、出力端子から出力される信号が「0(Low)」になる。
つまり、NORの2つの入力端子の一方を「1(High)」にすることによって、信号等をリセットすることが可能になる。
よって、リセットした場合に出力を「1(High)」にしたい場合は例えばNAND等を用いれば良い。
また、リセットした場合に出力を「0(Low)」にしたい場合は例えばNOR等を用いれば良い。
図5(B)には、回路要素102としてNANDを適用した例を示している。
端子RとNANDの2つの端子の一方とが電気的に接続されている。
NANDの2つの端子の他方が図5(A)の入力端子IN2に対応する。
端子Rは、制御端子として機能することができる。
例えば、通常は端子Rを「1(High)」にしておく。
そして、端子Rを「0(Low)」にすることにより、信号等をリセットすることが可能になる。
回路要素103は、例えば、入力端子IN3に入力された信号等を、極性を反転させて、出力端子OUT3から出力することができる機能を有する。
回路要素103は、例えば、入力端子IN3と出力端子OUT3との間の信号等の伝達を遮断することができる機能を有する。
回路要素103として、例えば、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、クロックドNAND、クロックドNOR等を用いることにより、信号等をリセットすることが可能になる。
図5(B)には、回路要素103としてクロックドインバータを適用した例を示している。
クロックドインバータの第1の制御端子には、端子C1が電気的に接続されている。
クロックドインバータの第2の制御端子には、端子C2が電気的に接続されている。
端子C2の極性は、端子C1の極性と逆の極性になる。
そして、端子C1が「1(High)」のとき、クロックドインバータは、入力端子に入力された信号等を、極性を反転させて、出力端子から出力することができる。
また、端子C1が「0(Low)」のとき、クロックドインバータの出力端子は、ハイインピーダンスになる。
回路1001の動作の一例について述べる。
ハイインピーダンス以外の状態を「アクティブ」と定義して以下説明する。
前提として、端子N9とノードN12とが電気的に接続された状態としておく。
例えば、期間Aにおいて、回路要素101をアクティブにし、回路要素103の出力端子をハイインピーダンスにする。
回路要素101と回路要素102がアクティブなので、端子INの極性が反転されて端子N9に伝達される。
端子N9とノードN12とは電気的に接続されているので、結果的に、端子INの極性と逆の極性がノードN4に伝達される。
次に、例えば、期間Bにおいて、回路要素103をアクティブにし、回路要素101の出力端子をハイインピーダンスにすると、回路要素102と回路要素103とを含む帰還ループが形成される。
したがって、結果的に、期間Aにおいて端子INに入力された信号等(データ)が、期間Bにおいて帰還ループに記憶されることになる。
<回路1002>
図6(A)は回路1002の一例である。
図6(B)は図6(A)の一例である。
図6(A)は、回路要素104と回路要素105と回路要素106とを有する。
回路要素104の入力端子IN4(端子N5)と、端子N3と、ノードN4と、ノードN12と、は電気的に接続されている。
回路要素104の出力端子OUT4と、回路要素105の入力端子IN5と、回路要素106の出力端子OUT6と、端子N23と、端子OUTBと、は電気的に接続されている。
回路要素105の出力端子OUT5(端子N6)と、回路要素106の入力端子IN6と、ノードN7と、端子N13と、端子OUTと、は電気的に接続されている。
回路要素104は、例えば、入力端子IN4に入力された信号等を、極性を反転させずに、出力端子OUT4から出力することができる機能を有する。
回路要素104は、例えば、入力端子IN4と出力端子OUT4との間の信号等の伝達を遮断することができる機能を有する。
回路要素104として、例えば、トランジスタ、トランスミッションゲート等があるが限定されない。
図6(B)には、回路要素104としてトランスミッションゲートを適用した例を示している。
トランスミッションゲートの第1の制御端子には、端子C1が電気的に接続されている。
トランスミッションゲートの第2の制御端子には、端子C2が電気的に接続されている。
端子C2の極性は、端子C1の極性と逆の極性になる。
そして、端子C1が「1(High)」のとき、トランスミッションゲートは、入力端子に入力された信号等を、極性を反転させずに、出力端子から出力することができる。
また、端子C1が「0(Low)」のとき、トランスミッションゲートは入力端子と出力端子とが非導通となる。
回路要素105は、例えば、入力端子IN5に入力された信号等を、極性を反転させて、出力端子OUT5から出力することができる機能を有する。
回路要素105として、例えば、インバータ、NAND、NOR、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、NAND、NOR、クロックドNAND、クロックドNOR等を用いることにより、リセット機能を付加することができる。
図6(B)には、回路要素105としてインバータを適用した例を示している。
回路要素106は、例えば、入力端子IN6に入力された信号等を、極性を反転させて、出力端子OUT6から出力することができる機能を有する。
回路要素106は、例えば、入力端子IN6と出力端子OUT6との間の信号等の伝達を遮断することができる機能を有する。
回路要素106として、例えば、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、クロックドNAND、クロックドNOR等を用いることにより、信号等をリセットすることが可能になる。
図6(B)には、回路要素106としてクロックドNANDを適用した例を示している。
クロックドNANDの第1の制御端子には、端子C2が電気的に接続されている。
クロックドNANDの第2の制御端子には、端子C1が電気的に接続されている。
端子C2の極性は、端子C1の極性と逆の極性になる。
そして、端子C2が「1(High)」のとき、クロックドNANDは、入力端子に入力された信号等を、極性を反転させて、出力端子から出力することができる。
また、端子C2が「0(Low)」のとき、クロックドNANDの出力端子はハイインピーダンスとなる。
回路1002の動作の一例について述べる。
ハイインピーダンス以外の状態を「アクティブ」と定義して以下説明する。
まず、例えば、期間Cにおいて、回路要素104をアクティブにし、回路要素106の出力端子をハイインピーダンスにする。
回路要素104と回路要素105がアクティブなので、ノードN4の極性が反転されて端子N6に伝達される。
結果的に、ノードN4の極性と逆の極性が端子N6に伝達される。
次に、例えば、期間Dにおいて、回路要素105をアクティブにし、回路要素104の出力端子をハイインピーダンスとすると、回路要素105と回路要素106を含む帰還ループが形成される。
したがって、結果的に、期間CにおいてノードN4に入力された信号等(データ)が、期間Dにおいて帰還ループに記憶されることになる。
ところで、便宜上、期間Cを、期間Bと異なる期間のように説明した。
また、便宜上、期間Dを、期間Aと異なる期間のように説明した。
一方、期間Aと期間Bとを交互に繰り返すことによって、回路1001と回路1002とを有する回路10001の動作を行うことができるので、期間Cを期間Bと同じ期間とし、期間Dを期間Aと同じ期間とすることができる。
<回路1003>
図7(A)は回路1003の一例である。
図7(B)は図7(A)の一例である。
図7(A)は、回路要素107を有する。
回路要素107の入力端子IN7A(端子N9)と、端子N2と、は電気的に接続されている。
回路要素107の入力端子IN7B(端子N10)と、ノードN16と、は電気的に接続されている。
回路要素107の制御端子IN7S(端子N8)と、端子S1と、は電気的に接続されている。
回路要素107の出力端子OUT7(端子N11)と、ノードN12と、は電気的に接続されている。
回路要素107は、例えば、端子S1を所定の電気的状態にすることによって、端子N11を、端子N9又は端子N10の一方と電気的に接続することができる機能を有する。
例えば、端子S1が「1(High)」又は「0(Low)」の一方のときに、端子N10と端子N11とを電気的に接続することができ、端子S1が「1(High)」又は「0(Low)」の他方のときに、端子N9と端子N11とを電気的に接続することができる。
回路要素107として、例えば、複数のトランジスタ、マルチプレクサ等があるが限定されない。
図7(B)には、回路要素107としてマルチプレクサを適用した例を示している。
回路1003の動作の一例について述べる。
例えば、回路1004に書き込まれたデータの読み出しを行うときは、端子S1を「1(High)」又は「0(Low)」の一方とし、端子N10と端子N11とを電気的に接続する。
例えば、回路1004に書き込まれたデータの読み出しを行うとき以外は、端子S1を「1(High)」又は「0(Low)」の他方とし、端子N9と端子N11とを電気的に接続する。
<回路1004>
図8(A)は回路1004の一例である。
図8(B)は図8(A)の一例である。
図8(A)は、回路要素108と回路要素109と回路要素110とを有する。
回路要素108の入力端子IN8A(端子N17)と、ノードN12と、は電気的に接続されている。
回路要素108の入力端子IN8B(端子N18)と、端子Wと、は電気的に接続されている。
回路要素108の出力端子OUT8と、回路要素109の入力端子IN9と、回路要素110の入力端子IN10と、ノードN26と、は電気的に接続されている。
例えば、ノードN26の電気的状態が回路1004のデータに対応する。
回路要素110の出力端子OUT10(端子N19)と、端子N21と、は電気的に接続されている。
回路要素108は、例えば、入力端子IN8Aに入力された信号等を、極性を反転させずに、出力端子OUT8から出力することができる機能を有する。
回路要素108は、例えば、入力端子IN8Aと出力端子OUT8との間の信号等の伝達を遮断することができる機能を有する。
なお、入力端子IN8Aと出力端子OUT8との間の導通の制御を端子Wにより行うことができる。
回路要素108(例えば、トランジスタ等)のオフ電流が極めて少なければ、半導体装置の電源が停止した状態で、入力端子IN8Aと出力端子OUT8との間のリークを防止することができる。
したがって、回路要素108は、酸化物半導体を有するチャネル形成領域を有するトランジスタ(OS−FET)であることが好ましい。
また、OS−FETはノーマリオフ型であることが好ましい。
なお、回路要素109が、フローティングゲートメモリ、磁気抵抗メモリ、抵抗変化型メモリ、強誘電体メモリ等である場合は、回路要素108として、例えば、トランジスタ、トランスミッションゲート等を適用することができ、限定されない。
図8(B)には、回路要素108としてNチャネル型のOS−FETを適用した例を示している。
OS−FETのソース又はドレインの一方と、ノードN12と、は電気的に接続されている。
OS−FETのソース又はドレインの他方と、回路要素109の入力端子IN9と、回路要素110の入力端子IN10と、ノードN26と、は電気的に接続されている。
OS−FETを有することにより、電源が停止したときであっても、ノードN26の電気的状態を維持することができるといえる。
OS−FETのゲートと、端子Wと、は電気的に接続されている。
回路要素109は、例えば、出力端子OUT8の電気的状態を記憶することができる機能を有する。
回路要素109は、例えば、容量素子、フローティングゲートメモリ、磁気抵抗メモリ、抵抗変化型メモリ、強誘電体メモリ等を用いることができるが限定されない。
回路要素109として容量素子を用いる場合は、回路要素108としてOS−FETを適用することが好ましい。
図8(B)には、回路要素109として容量素子を適用した例を示している。
回路要素108の出力端子OUT8と、容量素子の一方の電極と、回路要素110の入力端子IN10と、ノードN26と、は電気的に接続されている。
容量素子の他方の電極と、端子Vssと、は電気的に接続されている。
端子Vssは、「0(Low)」を伝達(又は固定)することができる機能を有する。
回路要素110は、例えば、ノードN26の電気的状態に応じて、端子N21の電気的状態を変化させる機能を有する。
例えば、ノードN26が「1(High)」のときに、端子N21を第1の電気的状態とし、ノードN26が「0(Low)」のときに、端子N21を第2の電気的状態とすることができる。
第1の電気的状態と第2の電気的状態とは異なる。
第1の電気的状態と第2の電気的状態とはそれぞれ、「1(High)」、「0(Low)」、フローティング状態等から選択することができるが限定されない。
回路要素110として、例えば、トランジスタ、トランスミッションゲート、インバータ、NAND、NOR、クロックドインバータ、クロックドNAND、クロックドNOR、マルチプレクサ等を用いることができるが限定されない。
図8(B)には、回路要素110としてNチャネル型のトランジスタを適用した例を示している。
Nチャネル型のトランジスタのソース又はドレインの一方と端子N21とは電気的に接続されている。
Nチャネル型のトランジスタのソース又はドレインの他方と、端子Vssと、は電気的に接続されている。
ノードN26と、Nチャネル型のトランジスタのゲートと、は電気的に接続されている。
繰り返しになるが、図8において、例えば、ノードN26が「1(High)」のときに、端子N21を第1の電気的状態とし、ノードN26が「0(Low)」のときに、端子N21を第2の電気的状態とすることができる。
図8(B)において、第1の電気的状態のときに端子N21は「0(Low)」(端子Vssと導通)となり、第2の電気的状態のときに端子N21はフローティング状態(端子Vssと非導通)となる。
図8(B)において、Nチャネル型トランジスタをPチャネル型トランジスタに置換しても良い。
Pチャネル型トランジスタを用いる場合は、ソース又はドレインの他方を端子Vssではなく端子Vddと電気的に接続させる。
さらに、図9のNチャネル型トランジスタをPチャネル型トランジスタに置換し、図9のPチャネル型トランジスタをNチャネル型トランジスタに置換し、図9の端子Vddを端子Vssに置換する。
なお、Nチャネル型トランジスタ又はPチャネル型トランジスタは、シリコン半導体を有するチャネル形成領域を有するトランジスタを用いることができる。
回路1004の動作の一例について述べる。
ハイインピーダンス以外の状態を「アクティブ」と定義して以下説明する。
回路要素109への書き込み動作を行うときは、端子Wを所定の電気的状態として、回路要素108をアクティブにする。
すると、ノードN12の電気的状態が、回路要素109へ書き込まれることになり、ノードN26が所定の電気的状態になる。
なお、回路要素109への書き込み動作は、期間A中に行っても良いし、期間B中に行っても良い。
つまり、期間A中に書き込み期間である期間Eが存在しても良いし、期間B中に書き込み期間である期間Eが存在しても良い。
回路要素109への書き込み動作を行うとき以外は、端子Wを所定の電気的状態として、回路要素108の出力端子をハイインピーダンスとする。
以上のような動作を行うことで、ノードN26の電気的状態に応じて、端子N21の電気的状態が決定されることになる。
<回路1005>
図9(A)は回路1005の一例である。
図9(B)は図9(A)の一例である。
図9(A)は、回路要素111と回路要素112と回路要素113とを有する。
端子S2と、回路要素111の入力端子IN11A(端子N22)と、は電気的に接続されている。
回路要素111の出力端子OUT11と、回路要素112の入力端子IN12と、回路要素113の入力端子IN13と、ノードN27と、は電気的に接続されている。
回路要素112の出力端子OUT12(端子N20)と、ノードN16と、端子N14と、は電気的に接続されている。
回路要素111は、例えば、端子S2を所定の電気的状態にすることによって、出力端子OUT11の電気的状態を変化させることができる機能を有する。
例えば、端子S2の電気的状態に応じて、出力端子OUT11を所定の電気的状態に固定することができる。
つまり、端子S2が「1(High)」又は「0(Low)」の一方のとき、出力端子OUT11をプリチャージすることができる。
例えば、端子S1が「1(High)」又は「0(Low)」の他方のときに、入力端子IN11Bと出力端子OUT11とを電気的に接続することができる。
回路要素111として、例えば、複数のトランジスタ、マルチプレクサ等があるが限定されない。
図9(B)には、回路要素111として複数のトランジスタ(Nチャネル型トランジスタとPチャネル型トランジスタ)を適用した例を示している。
Nチャネル型トランジスタのソース又はドレインの一方と、Pチャネル型トランジスタのソース又はドレインの一方と、回路要素112の入力端子IN12と、回路要素113の入力端子IN13と、ノードN27と、は電気的に接続されている。
Nチャネル型トランジスタのソース又はドレインの他方と、端子N19と、は電気的に接続されている。
Nチャネル型トランジスタのゲートと、Pチャネル型トランジスタのゲートと、端子S2と、は電気的に接続されている。
Pチャネル型トランジスタのソース又はドレインの他方と、端子Vddと電気的に接続されている。
なお、端子Vddは、「1(High)」を伝達(又は固定)することができる機能を有する。
図9(B)では、端子S2が「0(Low)」のときに、端子VddとノードN27とを電気的に接続させることにより、ノードN27をプリチャージすることができる。
図9(B)では、端子S2が「1(High)」のときに、端子N19とノードN27とを電気的に接続することができる。
ここで、端子N19は「0(Low)」又はフローティング状態になることができる。
まず、ノードN27を事前にプリチャージする(「1(High)」に固定する)。
例えば、端子S2を「1(High)」にして、端子N19とノードN27とを電気的に接続したとき、端子N19が「0(Low)」であると、ノードN27は「0(Low)」に書き換えられる。
例えば、端子S2を「1(High)」にして、端子N19とノードN27とを電気的に接続したとき、端子N19がフローティング状態であると、ノードN27の極性は変化せず「1(High)」のままになる。
回路要素112は、例えば、入力端子IN12に入力された信号等を、極性を反転させて、出力端子OUT12から出力することができる機能を有する。
回路要素112として、例えば、インバータ、NAND、NOR、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、NAND、NOR、クロックドNAND、クロックドNOR等を用いることにより、リセット機能を付加することができる。
また、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることにより、読み出し動作(バックアップデータの復帰動作、データの比較動作等)を行わない状態において、回路要素112の出力端子をハイインピーダンスにすることができる。
よって、読み出し動作を行わない状態において、回路1005の出力を停止させておくことができる。
図9(B)には、回路要素112としてインバータを適用した例を示している。
インバータの入力端子と、ノードN27と、は電気的に接続されている。
インバータの出力端子と、ノードN16と、端子N14と、は電気的に接続されている。
回路要素113は、例えば、容量素子等を用いることができるが限定されない。
なお、回路要素113は必須の構成ではないが、保持時間を長くしたい場合は回路要素113を設けた方が好ましい。
図9(B)には、回路要素113として容量素子を適用した例を示している。
容量素子の一方の電極と、ノードN27と、は電気的に接続されている。
容量素子の他方の電極と、端子Vssと、は電気的に接続されている。
端子Vssは、「0(Low)」を伝達(又は固定)することができる機能を有する。
回路1005の動作の一例について述べる。
回路1005を有することにより、回路1004に書き込まれたデータの読み出し動作が可能である。
まず、端子S2を第1の電気的状態とし、端子VddとノードN27とを電気的に接続し、ノードN27にプリチャージを行う。
次に、端子S2を第2の電気的状態とし、端子N19とノードN27とを電気的に接続する。
例えば、端子N19が、フローティング状態又は「1(High)」であれば、ノードN27の電気的状態は変化しない。
例えば、端子N19が、「0(Low)」であれば、ノードN27は「0(Low)」に書き換わる。
そして、ノードN16の極性は、ノードN27の極性と逆になる。
また、ノードN27の極性は、図8等のノードN26の極性と逆になる。
よって、結果的に、ノードN16の極性は、図8等のノードN26の極性と同じになる。
<回路1006>
図10(A)は回路1006の一例である。
図10(B)は図10(A)の一例である。
図10(A)は、回路要素114と回路要素115とを有する。
回路要素114の入力端子IN14(端子N14)と、ノードN16と、端子N20と、は電気的に接続されている。
回路要素114の出力端子OUT14と、回路要素115の入力端子IN15Bと、は電気的に接続されている。
回路要素115の入力端子IN15A(端子N13)と、端子N6と、ノードN7と、端子OUTと、は電気的に接続されている。
回路要素115の出力端子OUT15(端子N15)と、端子Pと、は電気的に接続されている。
回路要素114は、例えば、入力端子IN14に入力された信号等を、極性を反転させて、出力端子OUT14から出力することができる機能を有する。
回路要素114として、例えば、インバータ、NAND、NOR、クロックドインバータ、クロックドNAND、クロックドNOR等を用いることができるが限定されない。
なお、NAND、NOR、クロックドNAND、クロックドNOR等を用いることにより、リセット機能を付加することができる。
図10(B)には、回路要素114としてインバータを適用した例を示している。
インバータの入力端子と、ノードN16と、端子N20と、は電気的に接続されている。
インバータの出力端子と、回路要素115の入力端子IN15Bと、は電気的に接続されている。
回路要素115は、例えば、端子OUTの電気的状態と、回路要素114の出力端子OUT14と、の電気的状態と、を比較することができる機能を有する。
なお、端子OUTの極性は、図4等のノードN4の極性と逆となる。
また、回路要素114の出力端子OUT14の極性は、図8等のノードN26の極性と逆になる。
よって、前述した期間Bのような状態の場合であれば、ノードN4の電気的状態と、ノードN26の電気的状態と、を比較しているといえる。
回路要素115は、例えば、比較動作を行っていない状態のときに、端子Pの電気的状態を固定する機能を有していても良い。
回路要素115は、例えば、比較動作を行っていない状態のときに、出力端子をハイインピーダンスにすることができる機能を有していても良い。
まず、回路要素115中の比較回路として、例えば、XOR、XNOR、クロックドXOR、クロックドXNOR等を有していることが好ましいが限定されない。
なお、クロックドXOR、クロックドXNOR等を用いることにより、出力端子をハイインピーダンスにすることができる機能を有することができる。
また、端子Pの電気的状態を固定する機能を付加するために、例えば、比較回路の出力端子に、AND、OR、NAND、NOR、クロックドAND、クロックドOR、クロックドNAND、クロックドNOR等を電気的に接続することが好ましいが限定されない。
クロックドAND、クロックドOR、クロックドNAND、クロックドNOR等を用いることにより、出力端子をハイインピーダンスにすることができる機能を有することができる。
例えば、比較回路の出力端子に、トランジスタ、トランスミッションゲート、クロックドインバータ等を電気的に接続することができる。
図10(B)には、回路要素115として、XORとANDとを用いた例を示している。
XORは比較回路である。
また、比較回路として、XNOR、クロックドXOR、クロックドXNOR等を用いた場合、接続関係は図10(B)と同様にすることができる。
ANDは端子Pの電気的状態を固定するための回路である。
また、ANDのかわりに、OR、NAND、NOR、クロックドAND、クロックドOR、クロックドNAND、クロックドNOR等を用いた場合、接続関係は図10(B)と同様にすることができる。
XORの第1の入力端子(端子N13)と、端子N6と、ノードN7と、端子OUTと、は電気的に接続されている。
XORの第2の入力端子と、回路要素114の出力端子OUT14と、は電気的に接続されている。
XORの出力端子と、ANDの第1の入力端子と、は電気的に接続されている。
端子Pと、ANDの出力端子(端子N15)と、は電気的に接続されている。
ANDの第2の入力端子と、端子COMPと、は電気的に接続されている。
端子COMPは、例えば、制御端子である。
端子COMPを「1(High)」又は「0(Low)」の一方とすることによって、端子Pの出力を固定することができる。
端子COMPを「1(High)」又は「0(Low)」の他方とすることによって、比較を行うことができる。
図10(B)の場合、端子COMPはANDの第2の入力端子に電気的に接続されているので、端子COMPが「0(Low)」のときに端子Pの出力を固定することができる。
図10(B)の場合、端子COMPはANDの第2の入力端子に電気的に接続されているので、端子COMPが「1(High)」のときに比較を行うことができる。
回路1006の動作の一例について述べる。
例えば、端子COMPを設けない場合、端子OUTの電気的状態に応じて、端子Pの電気的状態が変化させることができる。
例えば、端子COMPを設ける場合、端子COMPを第1の電気的状態にすることによって、端子OUTの電気的状態に応じて、端子Pの電気的状態が変化させることができる。
例えば、端子COMPを設ける場合、端子COMPを第2の電気的状態にすることによって、端子OUTの電気的状態に関わらず、端子Pの電気的状態を固定することができる。
例えば、回路要素115の出力端子をハイインピーダンスにすると、端子Pはフローティング状態にすることができる。
回路1006は必須の構成ではないが、半導体装置に様々な機能を付加することができるので回路1006を有することが好ましいといえる。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態3)
図4〜図11では端子OUTの電気的状態を用いてデータの比較動作に用いたが、端子OUTBの電気的状態を用いてデータの比較動作を行っても良い。
例えば、図12は、図4において、端子N13と端子OUTBとを電気的に接続した例である。
図12において、端子OUTBと、端子N13と、端子N23と、端子N24と、は電気的に接続されている。
図13は、図12における回路1006の一例である。
図13は、例えば、図10において、回路要素114を削除した構成に対応する。
端子OUTBの極性は、端子OUTの逆の極性である。
よって、回路要素114を用いて極性を反転させる必要がないので、回路要素114を削除している。
なお、図12の一例を図14に示す。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態4)
図4では回路1005の出力を回路1006に入力する例を示したが、回路1004のデータを回路1006に入力することもできる。
例えば、図15は、図4において端子N14を、ノードN16ではなく、回路1004内のノードN26と電気的に接続した例である。
また、図15のような構成とすることにより、図4の端子S1と端子S2とを共通化して、端子Sとすることができる。
図15において、図4のように、端子S1と端子S2とを別々に設けても良い。
図16は、図15における回路1003の一例である。
図16は、基本的には図7等と変わらないが、端子S1と端子S2とを共通化して端子Sにしたことに伴い、制御端子IN7Sが端子Sと端子N25に電気的に接続されている。
図17は、図15における回路1004の一例である。
図17は、基本的には図8等と変わらないが、ノードN26と端子N14とを電気的に接続している。
図18は、図15における回路1005の一例である。
図18は、基本的には図9等と変わらないが、端子S1と端子S2とを共通化して端子Sにしたことに伴い、入力端子IN11Aが端子Sに電気的に接続している。
また、図9では出力端子OUT12を端子N14と電気的に接続していたが、図18では出力端子OUT12を端子N14と電気的に分離している。
図19は、図15における回路1006の一例である。
図19の回路要素115は、基本的には図10等と変わらない。
図19は、回路要素114のかわりに、回路要素116と回路要素117とを有する点が図10と異なる。
回路要素116は、図8の回路要素110と図9の回路要素111とを組み合わせた回路要素と同様な回路要素である。
即ち、回路要素116の入力端子IN16Aと、端子PREと、は電気的に接続されている。
端子PREは、例えば、制御端子である。
端子PREが第1の電気的状態のとき、回路要素116のOUT16がプリチャージされる。
端子PREが第2の電気的状態のとき、回路要素116のOUT16の電気的状態が維持されるか、又は、書き換えられる。
端子PREが第2の電気的状態のとき、回路要素115において、データの比較動作が行われる。
よって、端子PREはデータの比較動作を制御するための端子であるともいえる。
また、ノードN26と、回路要素116の入力端子IN16B(端子N14)と、は電気的に接続されている。
端子PREが第2の電気的状態のとき、ノードN26の電気的状態に応じて、回路要素116のOUT16の電気的状態が維持されるか、又は、書き換えられる。
回路要素117は、図9の回路要素113と同様な回路要素である。
回路要素117は、例えば、出力端子OUT16の電気的状態を記憶することができる機能を有する。
回路要素117は、例えば、容量素子、揮発性メモリ、フローティングゲートメモリ、磁気抵抗メモリ、抵抗変化型メモリ、強誘電体メモリ等を用いることができるが限定されない。
但し、プリチャージ状態の保持という観点からすると、回路要素117は、書き換えが容易な容量素子、揮発性メモリ等が好ましい。
また、回路要素115の有する容量(寄生容量)を用いてプリチャージ状態の保持ができる場合は、回路要素117は不要である。
図19(B)は図19(A)において、回路要素116に第1のNチャネル型トランジスタと第2のNチャネル型トランジスタとPチャネル型トランジスタとを用い、回路要素117に容量素子を用いた例である。
第1のNチャネル型トランジスタのソース又はドレインの一方と、端子Vssと、は電気的に接続されている。
第1のNチャネル型トランジスタのソース又はドレインの他方と、第2のNチャネル型トランジスタのソース又はドレインの一方と、は電気的に接続されている。
第2のNチャネル型トランジスタのソース又はドレインの他方と、Pチャネル型トランジスタのソース又はドレインの一方と、回路要素117の入力端子IN17と、回路要素115の入力端子IN15Bと、ノードN28と、は電気的に接続されている。
Pチャネル型トランジスタのソース又はドレインの他方と、端子Vddと、は電気的に接続されている。
第1のNチャネル型トランジスタのゲート(端子N14)と、ノードN26と、は電気的に接続されている。
第2のNチャネル型トランジスタのゲートと、Pチャネル型トランジスタのゲートと、端子PREと、は電気的に接続されている。
なお、図15の一例を図20に示す。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態5)
図4〜図11において、端子N8と端子N15とを電気的に接続することによって、端子S1と端子Pとを省略することができる。
例えば、図21は、図4において、端子N8と端子N15とを電気的に接続した例である。
図22は、図21における回路1003の一例である。
図22は、例えば、図7において、端子N8を端子S1ではなく端子N15に電気的に接続した構成に対応する。
図23は、図21における回路1006の一例である。
図23は、例えば、図10において、端子N15を端子Pではなく端子N8に電気的に接続した構成に対応する。
なお、図21の一例を図24に示す。
図21〜図24を用いて動作の一例について説明する。
<基本動作>
所定の動作(バックアップデータの復帰動作、バックアップデータの検証動作、分岐制御信号の出力動作等)を行わない場合、端子N9と端子N11とを電気的に接続する。
例えば、図24の場合であれば、端子COMPを「0(Low)」に固定しておく。
すると、端子N15は「0(Low)」に固定されるので、端子N9と端子N11とが電気的に接続された状態になる。
以下、適宜、図24を参照しながら説明を読んで頂けると、内容が理解しやすいと思料される。
回路1002内のトランスミッションゲート(回路要素104)をアクティブにする。
所定の動作(バックアップデータの復帰動作、バックアップデータの検証動作、分岐命令(分岐制御信号)の出力動作等)を行う場合、ノードN4の極性と、ノードN26の極性と、が一致する(同じ)場合は、ノードN4の極性は変化しない。
所定の動作(バックアップデータの復帰動作、バックアップデータの検証動作、分岐命令(分岐制御信号)の出力動作等)を行う場合、ノードN4の極性と、ノードN26の極性と、が一致しない(異なる)場合は、ノードN4の極性は反転する。
例えば、図24の場合であれば、端子COMPを「1(High)」に固定しておく。
そして、ノードN4の極性と、ノードN26の極性と、が一致する(同じ)場合、XORの出力が「0(Low)」になるので、端子N15は「0(Low)」になる。
端子N15は「0(Low)」の場合、端子N9と端子N11とが電気的に接続された状態になるので、ノードN4の極性は変化しない。
一方、ノードN4の極性と、ノードN26の極性と、が一致しない(異なる)場合、XORの出力が「1(High)」になるので、端子N15は「1(High)」になる。
端子N15は「1(High)」の場合、端子N10と端子N11とが電気的に接続された状態になるので、端子N10と端子N11とが電気的に接続される。
よって、端子N20とノードN4とが電気的に接続されることになる。
端子N20の極性は、ノードN26の極性と同じになるので、結果的に、ノードN4の極性は反転する。
そして、回路1002内のトランスミッションゲート(回路要素104)はアクティブなので、ノードN4と逆の極性が端子OUTから出力されることになる。
<データのバックアップ>
データのバックアップは、他の実施の形態と同様なので繰り返しの説明を省略する。
<バックアップデータの復帰動作>
バックアップデータの復帰動作を行う場合、例えば、ノードN4の極性と回路1004内のノードN26の極性とが一致する場合に、N15の極性が第1の極性になるように回路1006が動作する。
バックアップデータの復帰動作を行う場合、例えば、ノードN4の極性と回路1004内のノードN26の極性とが一致しない場合に、端子N15の極性が第2の極性になるように回路1006が動作する。
第1の極性は第2の極性と逆の極性である。
端子N15の極性が第1の極性(比較結果が一致)のとき、端子N9と端子N11とが電気的に接続するように回路1003が動作する。
端子N15の極性が第2の極性(比較結果が不一致)のとき、端子N10と端子N11とが電気的に接続するように回路1003が動作する。
以上のようにすることにより、ノードN4の極性とノードN26の極性とを結果的に一致させることができるので、バックアップデータの復帰動作を行うことができる。
例えば、図24の場合、端子COMPを「1(High)」にする。
ノードN4の極性と、ノードN26の極性と、が一致する(同じ)場合、ノードN4の極性は変化しない。
ノードN4の極性と、ノードN26の極性と、が一致しない(異なる)場合、ノードN4の極性は反転する。
つまり、ノードN4が「1(High)」でも「0(Low)」でも、結果的に、ノードN4の極性と、回路1004内のノードN26の極性と、が一致することになる。
よって、ノードN4は「1(High)」でも「0(Low)」でも良い。
<バックアップデータの検証動作>
基本動作は、バックアップデータの復帰動作と同様である。
ノードN4は「1(High)」又は「0(Low)」の一方としておく。
ノードN4の極性が変化しないとき、即ち、端子OUTの極性が変化しないとき、回路1004内のノードN26が「1(High)」又は「0(Low)」の一方であると判断することができる。
ノードN4の極性が変化したとき、即ち、端子OUTの極性が変化したとき、回路1004内のノードN26が「1(High)」又は「0(Low)」の他方であると判断することができる。
<分岐命令(分岐制御信号)の出力動作>
基本動作は、バックアップデータの復帰動作と同様である。
ノードN4は「1(High)」又は「0(Low)」の一方としておく。
ノードN4の極性が変化しないとき、即ち、端子OUTの極性が変化しないとき、分岐命令(分岐制御信号)の出力動作の有無の一方を選択することができる。
ノードN4の極性が変化したとき、即ち、端子OUTの極性が変化したとき、分岐命令(分岐制御信号)の出力動作の有無の他方を選択することができる。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態6)
図12において、端子N8と端子N15とを電気的に接続させても良い。
図25は、図12において、端子N8と端子N15とを電気的に接続させた例である。
図25は、図21において、端子N13を端子OUTでなく、端子OUTBに電気的に接続した例であるともいえる。
図26(A)は、図25の回路1003の一例である。
図26(B)は、図26(A)の一例である。
図27(A)は、図25の回路1006の一例である。
図27(B)は、図27(A)の一例である。
図28は、図25の一例である。
図25の動作は、図21の動作と同様なので繰り返しの説明は省略する。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態7)
図29に半導体装置の一例を示す。
基板991上に絶縁層992を有する。
絶縁層992上に半導体層201を有する。
絶縁層992上に半導体層202を有する。
半導体層201上及び半導体層202上に絶縁層300を有する。
絶縁層300上に導電層401を有する。
絶縁層300上に導電層402を有する。
導電層401上及び導電層402上に絶縁層500を有する。
絶縁層500上に半導体層550を有する。
絶縁層500上に導電層601を有する。
絶縁層500上に導電層602を有する。
絶縁層500上に導電層603を有する。
絶縁層500上に導電層604を有する。
半導体層550上及び絶縁層500上に導電層605を有する。
半導体層550上及び絶縁層500上に導電層606を有する。
半導体層550上、導電層601上、導電層602上、導電層603上、導電層604上、導電層605上、及び導電層606上に絶縁層700を有する。
絶縁層700上に導電層801を有する。
導電層801上に絶縁層900を有する。
絶縁層992の少なくとも一部は、例えば、下地絶縁膜として機能することができる。
半導体層201の少なくとも一部は、例えば、N型トランジスタの半導体層として機能することができる。
半導体層201は、少なくとも、チャネル形成領域と、ソース領域と、ドレイン領域と、を有する。
半導体層201はシリコンを有する半導体層であることが好ましい。
半導体層201の有するソース領域及びドレイン領域にはドナー元素(例えば、リン、砒素等)が含有されている。
半導体層201は、ドナー元素が含有されたLDD領域を有していても良い。
半導体層202の少なくとも一部は、例えば、P型トランジスタの半導体層として機能することができる。
半導体層202は、少なくとも、チャネル形成領域と、ソース領域と、ドレイン領域と、を有する。
半導体層202はシリコン半導体を有する半導体層であることが好ましい。
半導体層202の有するソース領域及びドレイン領域にはアクセプター元素(例えば、ボロン等)が含有されている。
半導体層202は、アクセプター元素が含有されたLDD領域を有していても良い。
なお、チャネル形成領域は、ソース領域とドレイン領域との間に配置する。
LDD領域は、チャネル形成領域とソース領域の間に配置することができる。
LDD領域は、チャネル形成領域とドレイン領域の間に配置することができる。
絶縁層300の少なくとも一部は、例えば、N型トランジスタのゲート絶縁膜として機能することができる。
絶縁層300の少なくとも一部は、例えば、P型トランジスタのゲート絶縁膜として機能することができる。
導電層401の少なくとも一部は、例えば、N型トランジスタのゲート電極として機能することができる。
導電層401の少なくとも一部は、半導体層201の有するチャネル形成領域と重なる。
導電層402の少なくとも一部は、例えば、P型トランジスタのゲート電極として機能することができる。
導電層402の少なくとも一部は、半導体層202の有するチャネル形成領域と重なる。
絶縁層500の少なくとも一部は、例えば、層間絶縁膜として機能することができる。
半導体層550の少なくとも一部は、例えば、N型トランジスタの半導体層として機能することができる。
半導体層550は、酸化物半導体を有することが好ましい。
つまり、半導体層550は酸化物半導体層であることが好ましい。
導電層601は、絶縁層500の有するコンタクトホールを介して半導体層201の有するソース領域と電気的に接続されている。
導電層602は、絶縁層500の有するコンタクトホールを介して半導体層201の有するドレイン領域と電気的に接続されている。
導電層603は、絶縁層500の有するコンタクトホールを介して半導体層202の有するソース領域と電気的に接続されている。
導電層604は、絶縁層500の有するコンタクトホールを介して半導体層202の有するドレイン領域と電気的に接続されている。
導電層605の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を有するトランジスタのソース電極として機能することができる。
導電層606の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を有するトランジスタのドレイン電極として機能することができる。
絶縁層700の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を有するトランジスタのゲート絶縁膜として機能することができる。
導電層801の少なくとも一部は、例えば、酸化物半導体を有するチャネル形成領域を有するトランジスタのゲート電極として機能することができる。
導電層801の少なくとも一部は、半導体層550の有するチャネル形成領域と重なる。
絶縁層900の少なくとも一部は、層間絶縁膜として機能することができる。
以上のように、シリコン半導体を有するチャネル形成領域を有するN型トランジスタ、シリコンを有するチャネル形成領域を有するP型トランジスタ、及び酸化物半導体を有するチャネル形成領域を有するトランジスタを同一基板に形成することもできる。
トップゲート型トランジスタの例を示したがボトムゲート型トランジスタとしても良い。半導体層の上下にゲート電極を有するダブルゲート型トランジスタとしても良い。
シリコン半導体を有するチャネル形成領域を有するN型トランジスタ、及び、シリコンを有するチャネル形成領域を有するP型トランジスタが、薄膜トランジスタである例を示したが、半導体基板、SOI基板を用いたトランジスタとしても良い。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態8)
基板、絶縁層、導電層、及び半導体層の材料について説明する。
基板は、ガラス基板、石英基板、金属基板、半導体基板、樹脂基板(プラスチック基板)等を用いることができるがこれらに限定されない。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。
絶縁層として、例えば、無機物質を有する絶縁膜、有機物質を有する絶縁膜等があるが限定されない。絶縁層は単層構造であっても積層構造であっても良い。
無機物質は、例えば、酸化シリコン、窒化シリコン、窒化アルミニウム、酸化アルミニウム、酸化ハフニウム等があるが限定されない。
有機物質として、例えば、ポリイミド、アクリル、シロキサン、エポキシ等があるが限定されない。
導電層は、導電性を有していればどのような材料でも用いることができる。
導電層は単層構造であっても積層構造であっても良い。
導電層は、金属を有する導電膜、透明導電体を有する導電膜等があるが限定されない。
金属としては、例えば、アルミニウム、チタン、モリブデン、タングステン、クロム、金、銀、銅、アルカリ金属、アルカリ土類金属等があるが限定されない。
透明導電体としては、例えば、インジウム錫酸化物、インジウム亜鉛酸化物等があるが限定されない。
半導体層は、半導体特性を有していればどのような材料でも用いることができる。
半導体層は単層構造であっても積層構造であっても良い。
半導体層には、シリコン半導体、酸化物半導体等を用いることができるが限定されない。
シリコン半導体は、例えば、シリコン、シリコンゲルマニウム、炭化シリコン等があるが限定されない。
酸化物半導体層は、金属と酸素とを有する膜であれば限定されない。
例えば、インジウムと酸素を有する膜、亜鉛と酸素を有する膜、錫と酸素を有する膜等は酸化物半導体層として機能することができる。
例えば、酸化物半導体層として、酸化インジウム膜、酸化スズ膜、酸化亜鉛膜等があるが限定されない。
例えば、酸化物半導体層として、In−Zn系酸化物膜、Sn−Zn系酸化物膜、Al−Zn系酸化物膜、Zn−Mg系酸化物膜、Sn−Mg系酸化物膜、In−Mg系酸化物膜、In−Ga系酸化物膜等があるが限定されない。
A−B系酸化物膜(A、Bは元素)とは、AとBと酸素とを有する膜を意味する。
例えば、酸化物半導体層として、例えば、In−Ga−Zn系酸化物膜、In−Sn−Zn系酸化物膜、Sn−Ga−Zn系酸化物膜、In−Al−Zn系酸化物膜、In−Hf−Zn系酸化物膜、In−La−Zn系酸化物膜、In−Ce−Zn系酸化物膜、In−Pr−Zn系酸化物膜、In−Nd−Zn系酸化物膜、In−Sm−Zn系酸化物膜、In−Eu−Zn系酸化物膜、In−Gd−Zn系酸化物膜、In−Tb−Zn系酸化物膜、In−Dy−Zn系酸化物膜、In−Ho−Zn系酸化物膜、In−Er−Zn系酸化物膜、In−Tm−Zn系酸化物膜、In−Yb−Zn系酸化物膜、In−Lu−Zn系酸化物膜、Al−Ga−Zn系酸化物膜、Sn−Al−Zn系酸化物膜等があるが限定されない。
A−B−C系酸化物膜(A、B、Cは元素)とは、AとBとCと酸素とを有する膜を意味する。
例えば、酸化物半導体層として、In−Sn−Ga−Zn系酸化物膜、In−Hf−Ga−Zn系酸化物膜、In−Al−Ga−Zn系酸化物膜、In−Sn−Al−Zn系酸化物膜、In−Sn−Hf−Zn系酸化物膜、In−Hf−Al−Zn系酸化物膜等があるが限定されない。
A−B−C−D系酸化物膜(A、B、C、Dは元素)とは、AとBとCとDと酸素とを有する膜を意味する。
酸化物半導体層としては、インジウムとガリウムと亜鉛と酸素とを有する膜が特に好ましい。
酸化物半導体層は結晶を有していると好ましい。
結晶はc軸方向が酸化物半導体層又は基板の表面と垂直になるように配向されていると好ましい。
酸化物半導体層又は基板の表面と垂直になるようにc軸配向された結晶をCAAC(C−Axis Aligned Crystal)と呼ぶ。
結晶のc軸と酸化物半導体層又は基板の表面とのなす角度は90度が好ましいが、80度以上100度以下であっても良い。
CAACの作製方法の一例として、スパッタリング法を用いて酸化物半導体層を形成するに際して、成膜時の基板温度を200℃以上450℃以下とする第1の方法がある。
第1の方法では、酸化物半導体層の下層及び上層にCAACが形成される。
CAACの作製方法の一例として、酸化物半導体層を形成後に、酸化物半導体層に650℃以上3分以上の加熱処理を施す第2の方法がある。
第2の方法では、酸化物半導体層の少なくとも上層にCAACが形成される(第2の方法のパターンA)。
第2の方法において、酸化物半導体層の厚さを小さくすることにより、下層及び上層にCAACを形成することができる(第2の方法のパターンB)。
CAACの作製方法の一例として、第2の方法のパターンBにより形成した第1の酸化物半導体層上に第2の酸化物半導体層を形成する第3の方法がある。
第2の方法及び第3の方法における酸化物半導体層の形成方法はスパッタリング法に限定されない。
第1乃至第3の方法により、c軸と酸化物半導体層又は基板の表面とのなす角度が80度以上100度以下である結晶を形成することができる。
第1乃至第3の方法では少なくとも上層(表面)にCAACを有する酸化物半導体層を形成することができる。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態9)
半導体装置とは、半導体を有する素子を有する装置である。
半導体を有する素子は、例えば、トランジスタ、抵抗素子、容量素子、ダイオード等である。
トランジスタは、電界効果型トランジスタであることが好ましいが限定されない。
トランジスタは、薄膜トランジスタであることが好ましいが限定されない。
シリコンウェハ、SOI基板等を用いてトランジスタを形成しても良い。
半導体装置としては、例えば、表示素子を有する表示装置、記憶素子を有する記憶装置、RFID、プロセッサ等があるが限定されない。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。
(実施の形態10)
図30〜図37に論理回路の真理値表の一例を示す。
図中、「0」は「0(Low)」である。
図中、「1」は「1(High)」である。
図中、「CLK」、「CLKB」、「S」は、制御信号である。
「CLKB」は「CLK」の逆の極性である。
図中、「IN」、「A」、「B」は入力である。
図中、「OUT」は出力である。
図中、「X:Don’t Care」は、対応する端子の状態が出力に関係しないことを意味する。
図中、「Z:High Impedance」は、ハイインピーダンスになることを意味する。
図30(A)はインバータの真理値表の一例である。
図30(B)はクロックドインバータの真理値表の一例である。
図30(C)はトランスミッションゲートの真理値表の一例である。
図31(A)はANDの真理値表の一例である。
図31(B)はNANDの真理値表の一例である。
図32(A)はクロックドANDの真理値表の一例である。
図32(B)はクロックドNANDの真理値表の一例である。
図33(A)はORの真理値表の一例である。
図33(B)はNORの真理値表の一例である。
図34(A)はクロックドORの真理値表の一例である。
図34(B)はクロックドNORの真理値表の一例である。
図35(A)はXORの真理値表の一例である。
図35(B)はXNORの真理値表の一例である。
図36(A)はクロックドXORの真理値表の一例である。
図36(B)はクロックドXNORの真理値表の一例である。
図37はマルチプレクサの真理値表の一例である。
本実施の形態に開示した態様の少なくとも一部は、他の全ての実施の形態に開示した態様の少なくとも一部と組み合わせて実施することができる。