JP6128901B2 - 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 - Google Patents
映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 Download PDFInfo
- Publication number
- JP6128901B2 JP6128901B2 JP2013047135A JP2013047135A JP6128901B2 JP 6128901 B2 JP6128901 B2 JP 6128901B2 JP 2013047135 A JP2013047135 A JP 2013047135A JP 2013047135 A JP2013047135 A JP 2013047135A JP 6128901 B2 JP6128901 B2 JP 6128901B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- output
- period
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronizing For Television (AREA)
Description
(2)フレーム毎に入出力同期信号の時間間隔を測定し、その結果から入力同期信号と出力同期信号の近付く方向を検出して、ライン数の補間または間引きを行なう(特許文献2参照)。
(3)出力同期信号の前後にウインドウパルスを発生し、ウインドウパルス内に参照信号が入った場合にのみフレームリセットを行なう(特許文献3参照)。
入力映像信号をもとに出力映像信号を生成する映像処理装置であって、
前記出力映像信号の同期信号を挟む所定の期間に、前記入力映像信号の同期信号が生じたことを検出する検出手段と、
前記出力映像信号の同期信号を挟む所定の期間のうち前記出力映像信号の同期信号より前に、前記入力映像信号の同期信号が生じたことが前記検出手段により検出された場合、前記出力映像信号の同期信号の周期を長くするように補正する補正手段と、
前記補正手段により補正された周期で前記出力映像信号を出力する出力手段と、を備える。
本実施形態では、垂直同期出力前後の所定のウインドウ期間に垂直同期入力があったことを検出し、検出されたウインドウの方向に応じて出力同期信号の周期を補正する例について説明する。
図2を用いて、第一実施形態による映像処理装置の構成を説明する。第一実施形態の映像処理装置は、入力映像信号としてのデジタル放送を受信して表示するTV受信機である。1はTV受信機の本体である。2はデジタルチューナであり、放送電波を入力し、復調されたストリームデータを出力する。3はデコーダであり、MPEG2等の方式で圧縮された映像データを伸張し、図8〜図10により後述するようなベースバンドのデジタル映像データに変換して出力する。5は画像処理LSIであり、映像データに対して色や形状の補正を行ない、出力映像信号として出力する。6はパネルドライバであり、映像データ(出力映像信号)に従って、表示パネル7に表示するための駆動信号を出力する。7は映像データを表示する表示パネルであり、LCDやプラズマ、CRT、有機EL、SED等の方式で構成される。8は全体制御部であり、TV受信機1内の各部の制御を行なう。4はビデオ信号レシーバであり、装置の外部インタフェース経由で各種方式のビデオ信号を入力し、図8〜図10により後述するようなベースバンドのデジタル映像データに変換して出力する。外部インタフェースの方式としては、HDMI、DVI、アナログRGB端子、D端子、S端子、コンポジットビデオ端子等がある。
本実施形態で用いられる映像信号の一例について、その信号構成と各信号のタイミングを図8〜10を用いて説明する。
図3は入出力同期信号とロック期間の関係を示すタイミング図である。図3を用いて本実施形態の同期ずれ補正の仕組みを説明する。100は入力映像データの垂直同期信号(vsync_in)であり、例えば92〜95のようなパルスが周期的に入力される。101は、タイミングジェネレータ13が生成する出力垂直同期信号(vsync_out)である。103は前ウインドウ信号(bfr_window)であり、出力垂直同期信号101の前の所定期間にわたってアサートされる。105は後ウインドウ信号(aft_window)であり、出力垂直同期信号101の後の所定期間にわたってアサートされる。91はロック外れ期間であり、前ウインドウ信号103または後ウインドウ信号105がアサートされている期間である。90はロック期間であり、前ウインドウ信号103と後ウインドウ信号105の何れもアサートされていない期間である。
図1を用いて、タイミングジェネレータ13の構成及び同期信号生成の動作を説明する。21は同期信号生成部であり、出力同期信号を生成して出力する。20は同期ずれ補正部であり、入力垂直同期信号100に合わせて、同期信号生成部21の生成する出力垂直同期信号101のタイミングを補正する。
以下、図4、5のタイミング図を用いて、タイミングジェネレータ13による補正動作を説明する。
第二実施形態では、前ウインドウと後ウインドウとを異なった幅に設定できるようにした例について説明する。なお、第二実施形態における表示装置、TV受信器の構成は、前述の第一実施形態(図1)と同様である。
図6を用いて本実施形態のタイミングジェネレータ13の構成を説明する。なお、第一実施形態(図1)と同様の構成要素には同一番号を付してある。第二実施形態の同期ずれ補正部20は、前ウインドウと後ウインドウの幅を独立に設定できる。50は前ウインドウ幅設定部であり、CPUバスを介して設定された前ウインドウの幅の設定値を保持する。51は後ウインドウ幅設定部であり、CPUバスを介して設定された後ウインドウの幅の設定値を保持する。このような構成によれば、ロック期間を所望のタイミングに配置することができる。例えば、出力垂直走査周期の前半分にロック期間を置きたい場合には、前ウインドウ幅を長くし、後ウインドウ幅を短く設定すればよい。また、出力垂直走査周期の後半分に置きたい場合には、前ウインドウ幅を短くし、後ウインドウ幅を長く設定すればよい。
図7は、前ウインドウで入力垂直同期信号を検出した様子を示すタイミング図である。図4や図5で説明したのと同様の信号のタイミングが図示されている。図7の例では、入力垂直同期信号100の入力垂直同期信号パルス220が、前ウインドウ信号103のアサートされている期間(前ウインドウ期間221)に到来しているので、前ウインドウ検出信号106がアサートされる(222)。そして、後ウインドウ信号105の終了のタイミング223の時点で、低速化要求信号108がアサートされる(224)。垂直走査カウンタ41のカウント終了タイミング225においては、「出力周期+補正幅」がロードされる。結果として、フレーム#3では垂直走査の周波数が遅く変更され、入出力の垂直同期信号がより離れるように補正される。後ウインドウ信号のアサート期間に入力垂直同期信号100のパルスが到来した場合も、第一実施形態同様に高速化要求信号109がアサートされ、入出力の垂直同期信号がより離れるように補正される。
なお、本発明は、上述の実施形態に限定されるものではなく、幅広く応用することが可能である。例えば、上記各実施形態においては、低速化要求信号108や高速化要求信号109に対して同一の補正幅(adjval)を用いたがこれに限られるものではなく、周波数を高速化する場合と低速化する場合で異なる値の補正幅を用いるようにしてもよい。
Claims (13)
- 入力映像信号をもとに出力映像信号を生成する映像処理装置であって、
前記出力映像信号の同期信号を挟む所定の期間に、前記入力映像信号の同期信号が生じたことを検出する検出手段と、
前記出力映像信号の同期信号を挟む所定の期間のうち前記出力映像信号の同期信号より前に、前記入力映像信号の同期信号が生じたことが前記検出手段により検出された場合、前記出力映像信号の同期信号の周期を長くするように補正する補正手段と、
前記補正手段により補正された周期で前記出力映像信号を出力する出力手段と、を備えることを特徴とする映像処理装置。 - 入力映像信号をもとに出力映像信号を生成する映像処理装置であって、
前記出力映像信号の同期信号を挟む所定の期間に、前記入力映像信号の同期信号が生じたことを検出する検出手段と、
前記出力映像信号の同期信号を挟む所定の期間のうち前記出力映像信号の同期信号より後に、前記入力映像信号の同期信号が生じたことが前記検出手段により検出された場合、前記出力映像信号の同期信号の周期を短くするように補正する補正手段と、
前記補正手段により補正された周期で前記出力映像信号を出力する出力手段と、を備えることを特徴とする映像処理装置。 - 前記入力映像信号の同期信号とは、前記入力映像信号から検出される垂直同期信号であり、前記出力映像信号の同期信号とは、前記出力映像信号の垂直同期信号であることを特徴とする請求項1または2に記載の映像処理装置。
- 前記補正手段は、前記検出手段が前記所定の期間のうち前記出力映像信号の同期信号より前に前記入力映像信号の同期信号を検出した場合、前記周期を長くするように補正することを特徴とする請求項2に記載の映像処理装置。
- 前記所定の期間において、前記出力映像信号の同期信号より前の期間と後の期間とで、それぞれ異なる長さの期間が設定されることを特徴とする請求項1乃至4のいずれか1項に記載の映像処理装置。
- 前記補正手段は、前記検出手段で検出された前記入力映像信号の同期信号が、前記出力映像信号の同期信号よりも前の期間であるか後の期間であるかにより、異なる補正幅で前記出力映像信号の同期信号の周期を補正することを特徴とする請求項1乃至5のいずれか1項に記載の映像処理装置。
- 前記検出手段は、前記所定の期間の前記出力映像信号の同期信号より前の期間と後の期間のそれぞれを更に区切って複数の部分期間に分け、前記複数の部分期間のいずれに前記入力映像信号の同期信号が生じたかを検出し、
前記補正手段は、前記複数の部分期間のそれぞれに異なる補正幅を割り当て、前記検出手段により前記入力映像信号の同期信号の生じたことが検出された部分期間に割り当てられている補正幅で前記出力映像信号の同期信号の周期を補正することを特徴とする請求項1乃至6のいずれか1項に記載の映像処理装置。 - 前記補正手段は、隣接する垂直同期信号間に含まれる水平走査ライン数を増減することによって、前記出力映像信号の同期信号としての垂直同期信号の周期を補正することを特徴とする請求項1乃至7のいずれか1項に記載の映像処理装置。
- 前記補正手段は、隣接する水平同期信号間に含まれるビデオクロックの数を増減することによって、前記出力映像信号の同期信号としての垂直同期信号の周期を補正することを特徴とする請求項1乃至7のいずれか1項に記載の映像処理装置。
- 入力映像信号をもとに出力映像信号を生成する映像処理装置の制御方法であって、
前記出力映像信号の同期信号を挟む所定の期間に、前記入力映像信号の同期信号が生じたことを検出する検出工程と、
前記出力映像信号の同期信号を挟む所定の期間のうち前記出力映像信号の同期信号より前に、前記入力映像信号の同期信号が生じたことが前記検出工程により検出された場合、前記出力映像信号の同期信号の周期を長くするように補正する補正工程と、
前記補正工程で補正された周期で前記出力映像信号を出力する出力工程と、を有することを特徴とする映像処理装置の制御方法。 - 入力映像信号をもとに出力映像信号を生成する映像処理装置の制御方法であって、
前記出力映像信号の同期信号を挟む所定の期間に、前記入力映像信号の同期信号が生じたことを検出する検出工程と、
前記出力映像信号の同期信号を挟む所定の期間のうち前記出力映像信号の同期信号より後に、前記入力映像信号の同期信号が生じたことが前記検出工程により検出された場合、前記出力映像信号の同期信号の周期を短くするように補正する補正工程と、
前記補正工程で補正された周期で前記出力映像信号を出力する出力工程と、を有することを特徴とする映像処理装置の制御方法。 - 入力映像信号をもとに出力映像信号を生成する映像処理装置において、前記出力映像信号のための同期信号を生成するタイミングジェネレータであって、
前記出力映像信号のためのビデオクロックを第1のカウント値までカウントする毎に前記出力映像信号のための水平同期信号を出力する水平走査カウンタと、
前記水平同期信号を第2のカウント値までカウントする毎に、前記出力映像信号のための垂直同期信号を出力する垂直走査カウンタと、
前記出力映像信号の垂直同期信号を挟む所定の期間のうち、前記出力映像信号の垂直同期信号より前の期間に前記入力映像信号の垂直同期信号が到来した場合に前記第1または第2のカウント値のいずれかを増加させ、前記出力映像信号の垂直同期信号より後の期間に前記入力映像信号の垂直同期信号が到来した場合に前記第1または第2のカウント値のいずれかを減少させる周期補正手段と、を備え、
前記出力映像信号の垂直同期信号より前の期間と前記出力映像信号の垂直同期信号より後の期間とは互いに異なる長さの期間であることを特徴とするタイミングジェネレータ。 - 入力映像信号をもとに出力映像信号を生成する映像処理装置において、前記出力映像信号のための垂直同期信号を生成する方法であって、
水平走査カウンタが、前記出力映像信号のためのビデオクロックを第1のカウント値までカウントする毎に前記出力映像信号のための水平同期信号を生成し出力する工程と、
垂直走査カウンタが、前記水平同期信号を第2のカウント値までカウントする毎に、前記出力映像信号のための垂直同期信号を生成し出力する工程と、
周期補正手段が、前記出力映像信号の垂直同期信号を挟む所定の期間のうち、前記出力映像信号の垂直同期信号より前の期間に前記入力映像信号の垂直同期信号が到来した場合に前記第1または第2のカウント値のいずれかを増加させ、前記出力映像信号の垂直同期信号より後の期間に前記入力映像信号の垂直同期信号が到来した場合に前記第1または第2のカウント値のいずれかを減少させる周期補正工程と、を有し、
前記出力映像信号の垂直同期信号より前の期間と前記出力映像信号の垂直同期信号より後の期間とは互いに異なる長さの期間であることを特徴とする同期信号生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013047135A JP6128901B2 (ja) | 2013-03-08 | 2013-03-08 | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013047135A JP6128901B2 (ja) | 2013-03-08 | 2013-03-08 | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014175870A JP2014175870A (ja) | 2014-09-22 |
JP2014175870A5 JP2014175870A5 (ja) | 2016-04-28 |
JP6128901B2 true JP6128901B2 (ja) | 2017-05-17 |
Family
ID=51696710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013047135A Active JP6128901B2 (ja) | 2013-03-08 | 2013-03-08 | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6128901B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016123009A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子デバイス・モジュール、及びネットワークシステム |
WO2017168552A1 (ja) * | 2016-03-29 | 2017-10-05 | オリンパス株式会社 | 画像伝送システム、画像受信装置、画像送信装置、画像伝送方法、画像受信方法、画像送信方法、およびプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002055643A (ja) * | 2000-05-29 | 2002-02-20 | Matsushita Electric Ind Co Ltd | ドットクロック再生装置 |
JP2003116110A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 画像信号処理方法及び画像信号処理装置 |
JP2011061323A (ja) * | 2009-09-07 | 2011-03-24 | Toshiba Corp | 同期信号制御回路及び表示装置 |
-
2013
- 2013-03-08 JP JP2013047135A patent/JP6128901B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014175870A (ja) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101260426B1 (ko) | 프레임 데이터 정렬 방법 및 시스템 | |
KR101229590B1 (ko) | 프레임 데이터 정렬 방법, 시스템, 디스플레이 장치 | |
US9082332B2 (en) | Mode detecting circuit and method thereof | |
US20180174551A1 (en) | Sending frames using adjustable vertical blanking intervals | |
US9147375B2 (en) | Display timing control circuit with adjustable clock divisor and method thereof | |
JP2003167545A (ja) | 画像表示用信号の異常検出方法および画像表示装置 | |
US20110007215A1 (en) | Synchronization Signal Control Circuit and Display Apparatus | |
JP6128901B2 (ja) | 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法 | |
US10070018B2 (en) | Device for vertical and horizontal synchronization in display system | |
US9344607B2 (en) | Method and device for synchronizing an image display in a motor vehicle | |
CN102376289A (zh) | 显示时序控制电路及其方法 | |
CN109618074B (zh) | 一种对不标准输入vesa时序的健壮性设计方法 | |
US8345160B2 (en) | Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method | |
TWI765293B (zh) | 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法 | |
WO2021111793A1 (ja) | 信号処理装置、画像表示装置、および信号処理方法 | |
JP2009077042A (ja) | 映像処理装置および映像処理方法 | |
US20120287133A1 (en) | Image processing apparatus and image processing method | |
US10212316B2 (en) | Video processing apparatus | |
JP2017200058A (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP2016163334A (ja) | 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム | |
EP4276813A1 (en) | Display device and display control method | |
JP5896642B2 (ja) | 映像処理装置、映像処理方法、及びプログラム | |
JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
JP5498088B2 (ja) | 映像処理装置、映像処理方法 | |
JP2012191304A (ja) | 同期信号処理装置及び同期信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6128901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |