JP6125652B2 - 時間同期方法及び装置 - Google Patents

Description

本発明は通信分野に関し、特に時間同期（Time Synchronization）方法及び装置に関する。

ＩＰ（Internet Protocol、インタネットプロトコル）化は将来のネットワークサービスの発展傾向であり、イーサネットは優れたコストパフォーマンス、幅広い応用及び製品サポートをもって、ＩＰを基とする負荷ネットワークの主な発展方向になる。

キャリアイーサネットを展開する場合、装置の時間同期及びブロック同期には１つの重要な性能指標が必要である。通信ネットワークでは、異なるサービスは時間同期への要求が異なり、例えば、課金システム、通信ネットワーク管理システム、共通線信号Ｎｏ．７等のサービスは、通常に、ミリ秒レベルの時間同期を要求する。そのうち、もっとも厳密なニーズはモバイルネットワークサービスからのものであり、且つ、モバイル技術の発展に伴って、モバイルネットワークサービスのネットワークの時間同期に対する精度要求及び信頼性要求はますます高くなる。

イーサネットで時間同期信号の転送を実現することに対して、従来、成熟した技術は、パケットに基づく同期技術、例えば、ＩＥＥＥ １５８８ Ｖ２プロトコル（すなわち、高精度時間プロトコル（Precision Time Protocol、ＰＴＰと略称する））に基づいて実現する時間同期技術である。

ＩＥＥＥ １５８８ Ｖ２プロトコルに基づいて実現する時間同期技術は、通常、サブマイクロ秒レベル又はナノ秒レベルの時間精度に達することができる。図１に示すように、マスタ装置とスレーブ装置との間はＩＥＥＥ １５８８ Ｖ２プロトコルメッセージを互いに送信する必要があり、メッセージにそれぞれ時間情報を含み、スレーブ装置側では、１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにおける時間情報に基づいて、スレーブ装置とマスタ装置との時間オフセット（Time Offset）を算出してスレーブ装置の時間を修正して、時間同期を達成することができる。図１（ａ）はＩＥＥＥ １５８８ Ｖ２プロトコルのＥ２Ｅ（End-to-End、エンドツーエンド）同期メカニズムに基づく１組のメッセージ及び時間同期のフローチャートであり、図１（ｂ）はＩＥＥＥ １５８８ Ｖ２プロトコルのＰ２Ｐ（Peer-to-Peer、ピアツーピア）同期メカニズムに基づく１組のメッセージ及び時間同期のフローチャートである。

ＩＥＥＥ １５８８ Ｖ２プロトコルに基づいて実現する時間同期技術は信頼性が低く、マスタ装置とスレーブ装置との間に渋滞、リンク異常等の異常事態が発生してプロトコルメッセージのパケットロスをもたらす場合、１組のプロトコルメッセージにおける不完全なシーケンスを引き起こし、時間同期化失敗をもたらす。

上記問題に対して、現在、有効的な解決的手段はまだ提案されていない。

本発明の実施例は時間同期方法及び装置を提供しており、関連技術における異常事態による時間同期化失敗の技術的問題を少なくとも解決する。

本発明の実施例は時間同期方法を提供しており、
スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出すること、
前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができない場合に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うことを含む。

選択的に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
前記スレーブ装置が前記メインリンクから前記マスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替え、そのうち、切り替え前後の前記マスタ装置が同一の装置であり且つ同一の前記時間同期用のクロックソースを有すること、
前記スレーブ装置が前記スタンバイリンクを介して前記マスタ装置と前記時間同期を行うことを含んでもよい。

選択的に、前記スレーブ装置が前記メインリンクから前記マスタ装置と前記スレーブ装置との間の前記スタンバイリンクに切り替えるステップは、
前記スレーブ装置が前記メインリンクから前記マスタ装置と前記スレーブ装置との間の１本の前記スタンバイリンクに切り替え、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンク及び少なくとも１本の前記スタンバイリンクを作成することを含んでもよい。

選択的に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
前記スレーブ装置が前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替え、そのうち、前記マスタ装置と前記スタンバイマスタ装置とは異なる装置であるが、同一の前記時間同期用のクロックソースを有すること、
前記スレーブ装置が前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うことを含んでもよい。

選択的に、前記スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するステップの前に、前記方法は、
それぞれ前記メインリンク及び前記スタンバイリンクを得るように、前記スレーブ装置が同時に前記マスタ装置及び前記スタンバイマスタ装置と物理的接続を作成することを更に含んでもよい。

選択的に、前記スレーブ装置が前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間の前記スタンバイリンクに切り替えるステップは、
前記スレーブ装置が前記メインリンクから前記スレーブ装置と１つの前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替え、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンクを作成し、且つ少なくとも１つの前記スタンバイマスタ装置と少なくとも１本の前記スタンバイリンクを作成することを含んでもよい。

選択的に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットＴ２を取得するように、前記スレーブ装置と前記スタンバイマスタ装置がプロトコルメッセージのインタラクションを行うこと、
前記スレーブ装置が前記時間オフセットＴ２とあらかじめ取得した前記スレーブ装置と前記マスタ装置との間の時間オフセットＴ１とを比較すること、
差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、前記スレーブ装置が前記時間オフセットＴ２を修正し、そのうち、修正後の時間オフセットはＴ２＝ｋ・Ｔ１であることを含んでもよい。

選択的に、前記スレーブ装置が前記時間オフセットＴ２を修正するステップの後、前記方法は、
前記スレーブ装置がプリセット時間おきに前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを１回取得し、ΔＴ＝Ｔｎ−Ｔｎ-１＞ｋ・Ｔｎ-１であると、ＴｎをＴｎ＝ｋ・Ｔｎ-１（０＜ｋ≦１）に修正し、ΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１（０＜ｋ≦１）であると、時間オフセットへの修正を停止させ、そのうち、Ｔｎは前記スレーブ装置が第ｎ回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表し、Ｔｎ-１は前記スレーブ装置が第ｎ−１回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表すことを更に含んでもよい。

選択的に、前記スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するステップは、
前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが可能であるか否かを判断し、又は、検出した前記マスタ装置のクロックソースがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースであるか否かを判断すること、
前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが不可能である、又は、検出した前記マスタ装置のクロックソースが前記データベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースではないと判断すると、前記スレーブ装置は前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができないと検出することを含んでもよく、
前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
前記スレーブ装置が前記メインリンクから前記スレーブ装置と前記データベースにおいてブロックレベルが最高であるクロックソースに対応するスタンバイマスタ装置との間のスタンバイリンクに切り替えること、
前記スレーブ装置が前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うことを含んでもよい。

本発明の実施例はスレーブ装置に位置する時間同期装置を更に提供しており、
マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するように設定される検出ユニットと、
前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが不可能であると、スタンバイリンクを介して時間同期を行うように設定される同期ユニットとを備える。

選択的に、前記同期ユニットは、
前記メインリンクから前記マスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替えるように設定され、そのうち、切り替え前後の前記マスタ装置が同一の装置であり且つ同一の前記時間同期用のクロックソースを有する第１切り替えモジュールと、
前記スタンバイリンクを介して前記マスタ装置と前記時間同期を行うように設定される第１同期モジュールとを備えていてもよい。

選択的に、前記第１切り替えモジュールは、
前記メインリンクから前記マスタ装置と前記スレーブ装置との間の１本の前記スタンバイリンクに切り替えるように設定され、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンク及び少なくとも１本の前記スタンバイリンクを作成する第１切り替えサブモジュールを備えていてもよい。

選択的に、前記同期ユニットは、
前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替えるように設定され、そのうち、前記マスタ装置と前記スタンバイマスタ装置とは異なる装置であるが、同一の前記時間同期用のクロックソースを有する第２切り替えモジュールと、
前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第２同期モジュールとを更に備えていてもよい。

選択的に、前記装置は、
前記検出ユニットが前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出する前に、それぞれ前記メインリンク及び前記スタンバイリンクを得るように、同時に前記マスタ装置及び前記スタンバイマスタ装置と物理的接続を作成するように設定されるリンク作成ユニットを更に備えていてもよい。

選択的に、前記第２切り替えモジュールは、
前記メインリンクから前記スレーブ装置と１つの前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替えるように設定され、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンクを作成し、且つ少なくとも１つの前記スタンバイマスタ装置と少なくとも１本の前記スタンバイリンクを作成する第２切り替えサブモジュールを備えていてもよい。

選択的に、前記同期ユニットは、
前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットＴ２を取得するように、前記スタンバイマスタ装置とプロトコルメッセージのインタラクションを行うように設定される取得モジュールと、
前記時間オフセットＴ２とあらかじめ取得した前記スレーブ装置と前記マスタ装置との間の時間オフセットＴ１を比較するように設定される比較モジュールと、
差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、前記時間オフセットＴ２を修正するように設定され、そのうち、修正後の時間オフセットはＴ２＝ｋ・Ｔ１である修正モジュールとを更に備えていてもよい。

選択的に、前記修正モジュールはさらに、前記時間オフセットＴ２を修正した後、プリセット時間おきに前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを１回取得し、ΔＴ＝Ｔｎ−Ｔｎ-１＞ｋ・Ｔｎ-１であると、ＴｎをＴｎ＝ｋ・Ｔｎ-１（０＜ｋ≦１）に修正し、ΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１であると、時間オフセットへの修正を停止させるように設定され、そのうち、Ｔｎは前記スレーブ装置が第ｎ回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表し、Ｔｎ-１は前記スレーブ装置が第ｎ−１回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表す。

選択的に、前記検出ユニットは、
前記マスタ装置のクロックソースのブロックレベルを検出することが可能であるか否かを判断し、又は、検出した前記マスタ装置のクロックソースがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースであるか否かを判断するように設定される判断モジュールと、
前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが不可能である、又は、検出した前記マスタ装置のクロックソースが前記データベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースではないと判断すると、前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができないと検出するように設定される検出モジュールとを含んでもよく、
前記同期ユニットは、
前記メインリンクから前記スレーブ装置と前記データベースにおいてブロックレベルが最高であるクロックソースに対応する前記スタンバイマスタ装置との間のスタンバイリンクに切り替えるように設定される第３切り替えモジュールと、
前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第３同期モジュールとを含んでもよい。

本発明の実施例では、リンクバックアップ及びマスタ装置バックアップを用いることにより、異常が発生した場合リンクを切り替えることができ、且つ時間同期に影響を与えず、関連技術における異常事態による時間同期化失敗の技術的問題を解決し、時間同期の信頼性を向上させる技術的効果が達成される。

図１（ａ）及び（ｂ）は、関連技術におけるＩＥＥＥ １５８８ Ｖ２プロトコルの１組のメッセージ及び時間同期のフローチャートである。 図２は、本発明の実施例に係るマスタ装置とスレーブ装置との間のリンクバックアップスキームの模式図である。 図３は、本発明の実施例に係るマスタ装置とスレーブ装置との間のリンクバックアップスキームの好適な模式図である。 図４は、本発明の実施例に係るスタンバイマスタ装置の配置スキームの模式図である。 図５は、本発明の実施例に係るスタンバイマスタ装置の配置スキームの好適な模式図である。 図６は、本発明の実施例に係る円滑切り替えスキームの状態模式図である。 図７は、本発明の実施例に係る円滑切り替えスキームにおいてスレーブ装置が時間を修正する好適な折線グラフである。 図８は、本発明の実施例に係る時間同期装置の構造ブロック図である。

以下、図面を参照しながら、本発明の実施例を詳細に説明する。なお、矛盾が生じない場合、本願における実施例及び実施例における特徴は相互に組み合せることができる。

具体的な実施形態は外部クロックソースがＧＰＳ（Global Positioning System、全地球測位システム）装置で、ＳＴＰ（Spanning Tree Protocol、スパニングツリープロトコル）に基づいてイーサネットリングを作成することのみを例として説明し、外部クロックソースが１５８８クロックソース等の他の装置である場合、又はＺＥＳＲ等の他のイーサネットネットワークリング技術に基づいてイーサネットリングを作成する場合、本発明の前記方法及び装置に対して、完全に同じであり、繰り返して説明しない。

本発明の実施例はＩＥＥＥ １５８８ Ｖ２プロトコルに基づいて実現する時間同期方法を提供しており、イーサネットデータ交換ネットワークを介して正確な時間同期を実現する通信システムが構成され、マスタ装置とスレーブ装置との間のリンクバックアップ、スタンバイマスタ装置の配置、スレーブ装置が時間同期のマスタ装置とスタンバイマスタ装置を円滑に切り替えること等の方法で、時間同期技術の信頼性及び通信システムの正確な時間同期の信頼性を向上させる。

そのため、本発明の実施例は時間同期方法を提供しており、該方法は、
ステップＳ１：スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出すること、
ステップＳ２：マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができない場合に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うこと、を含む。

本発明の実施例では、リンクバックアップ及びマスタ装置バックアップを用いることにより、異常の場合でもリンク切り替えを行うことができ、且つ時間同期に影響を与えず、関連技術における異常事態による時間同期化失敗の技術的問題を解決し、時間同期の信頼性を向上させる技術的効果が達成される。

スタンバイリンクを介して時間同期を行うことを実現するために、本発明の実施例は複数の実現形態を提供しており、それは、１）リンク異常による時間同期化失敗を避けることができるというマスタ装置とスレーブ装置との間のリンクバックアップ、２）スレーブ装置が時間同期のマスタ装置及びスタンバイマスタ装置を円滑に切り替えるように設置されるため、渋滞、リンク異常等による時間同期化失敗を避けることができるというスタンバイマスタ装置の配置、を含み、２）の実現形態では、スタンバイマスタ装置を配置したため、さらに自発的にブロックレベルが高い時間ソースを選択して時間同期を行い、時間同期技術の信頼性及び通信システムの正確な時間同期の信頼性を向上させることができる。

以下、上記各実現形態を更に説明する。

１）マスタ装置とスレーブ装置との間のリンクバックアップを用い、スパニングツリープロトコル又はイーサネットネットワークリング技術でイーサネットリングを新規作成する。イーサネットリングでは、マスタ装置とスレーブ装置との間に少なくとも２本のリンクが存在し、スレーブ装置がそのうちの１本のメインリンクを介してマスタ装置とプロトコルメッセージのインタラクションを行い、時間同期を実現する。メインリンクが異常になった場合、スレーブ装置が他方の１本のスタンバイリンクを介してマスタ装置とプロトコルメッセージのインタラクションを行い、時間同期の無中断を保証する。切り替え前後で、マスタ装置は同一の装置であり且つ同一のクロックソースを有し、時間同期のジッターがない。

２）ネットワーキングにスタンバイマスタ装置を配置し、スレーブ装置が時間同期のマスタ装置及びスタンバイマスタ装置を円滑に切り替え、ネットワーキングに１台のマスタ装置及び少なくとも１台のスタンバイマスタ装置が同時に存在し、それらは相同ブロック装置であり、同時にスレーブ装置と物理的接続を作成し、スレーブ装置はマスタ装置を選択してＩＥＥＥ １５８８ Ｖ２プロトコルに基づいて実現される時間同期ソースとする。スレーブ装置に渋滞が発生すると、又はマスタ装置との間のリンクが異常になると、又はマスタ装置クロックソースのブロックレベルが劣化すると、又は他の異常事態が発生してスレーブ装置がマスタ装置と時間同期を行うことができなくなると、スレーブ装置は他方の１台のスタンバイマスタ装置とプロトコルメッセージのインタラクションを行い、時間同期の無中断を保証する。切り替え前後、マスタ装置とスタンバイマスタ装置は異なる装置であるが、同一のクロックソースを有し、時間同期のジッター範囲が小さいことを保証する。

前記切り替え過程の後、スレーブ装置がマスタ装置との時間オフセットを算出してスレーブ装置の時間を修正する場合、切り替え前後のスレーブ装置と元のマスタ装置及び新たなマスタ装置との時間オフセットを対比し、２つの時間オフセットの差の値を算出し、差の値がスレーブ装置と元のマスタ装置との時間オフセット（又は若干の倍数）を超えると、スレーブ装置が時間を修正する時、スレーブ装置と新たなマスタ装置との時間オフセットの半分（又は１倍を超えない若干の倍数）を修正し、切り替え前後のスレーブ装置の時間同期修正値のジッターを減少させる。

以下、図面を参照しながら上記各実現形態を更に説明する。

図２は本発明の実現形態に係るマスタ装置とスレーブ装置との間のリンクバックアップスキームの概要図である。図３は本発明の実現形態に係るマスタ装置とスレーブ装置との間のリンクバックアップスキームの好適な実施形態の模式図である。

図３に示すシステムネットワーキングでは、マスタ装置とスレーブ装置の間に３本のリンクが存在し、リンクバックアップを実現する。スパニングツリープロトコル（又は他のリングネットワーク保護技術）に基づいてネットワーク管理を行うが、ＩＥＥＥ １５８８ Ｖ２プロトコルに基づくメッセージインタラクション及び時間同期を渋滞しない。３本のリンクのうちのそれぞれのリンクはいずれもスレーブ装置とマスタ装置との時間同期を実現し、スレーブ装置は１本のリンクをメインリンクとして指定し、他のリンクをスタンバイリンクとする。スレーブ装置はメインリンクを介してマスタ装置と時間同期を行い、スタンバイリンクを介してマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージインタラクション及びプロトコル算出を行うデータをデータベースに保存する。

メインリンクが異常になると、スレーブ装置はデータベースに保存しているプロトコル算出データに基づいて第１スタンバイリンク又は第２スタンバイリンクを新しいメインリンクとして選択し、時間同期の無中断を保証する。元のメインリンクはリンクが回復した後、他のスタンバイリンクとともにスタンバイリンクとする。スレーブ装置は新しいメインリンクを介してマスタ装置と時間同期を行い、スタンバイリンクを介してマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージインタラクション及びプロトコル算出を行うデータをデータベースに保存する。リンク切り替え前後で、マスタ装置は同一の装置であり且つ同一のクロックソースを有し、時間同期のジッターがない。

図４は本発明の実現形態に係るスタンバイマスタ装置の配置スキームの概要図である。図５は本発明の実現形態に係るスタンバイマスタ装置の配置スキームの好適な実施形態の模式図である。

図５に示すシステムネットワーキングでは、１台のマスタ装置及び２台のスタンバイマスタ装置を配置する。それらはいずれもＧＰＳを上流クロックソースとしてブロック同期を実現し、相同ブロック装置であり、同時にスレーブ装置と物理的接続を作成する。スレーブ装置がマスタ装置と接続する物理リンクはメインリンクであり、第１スタンバイマスタ装置と接続する物理リンクは第１スタンバイリンクであり、第２スタンバイマスタ装置と接続する物理リンクは第２スタンバイリンクである。

通常の場合では、スレーブ装置とマスタ装置及びスタンバイマスタ装置との間のそれぞれのリンクはいずれもＩＥＥＥ １５８８ Ｖ２プロトコルメッセージのインタラクション及びプロトコル算出を実現し、スレーブ装置はマスタ装置と接続するリンクをメインリンクとして指定し、他のリンクをスタンバイリンクとする。スレーブ装置はメインリンクを介してマスタ装置と時間同期を行い、スタンバイリンクを介してスタンバイマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージインタラクション及びプロトコル算出を行うデータをデータベースに保存する。

表１はスレーブ装置リンクの切り替えをもたらす原因のリストである。

表１に記載の異常事態における番号が１、２又は３である故障が発生した場合、スレーブ装置はデータベースに保存しているプロトコル算出データに基づいて第１スタンバイリンク又は第２スタンバイリンクを新しいメインリンクとして選択し、時間同期の無中断を保証する。元のメインリンクはリンクが回復した後、他のスタンバイリンクとともにスタンバイリンクとする。新しいメインリンクを使用し、スレーブ装置に接続するスタンバイマスタ装置を新しいマスタ装置とし、元のマスタ装置はリンクが回復した後、他のスタンバイマスタ装置とともにスタンバイマスタ装置とする。スレーブ装置は新しいメインリンクを介して新しいマスタ装置と時間同期を行い、スタンバイリンクを介してスタンバイマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージインタラクション及びプロトコル算出を行うデータをデータベースに保存する。

リンク切り替え前後で、マスタ装置は切り替えられ、元のマスタ装置と新たなマスタ装置はいずれもＧＰＳを上流クロックソースとしてブロック同期を実現し、相同ブロック装置であるため、時間同期のジッターは範囲が小さい。

ＩＥＥＥ １５８８ Ｖ２プロトコルに従って、スレーブ装置は３本のリンクを介してマスタ装置、第１スタンバイマスタ装置、第２スタンバイマスタ装置からそれぞれ通知（Announce）メッセージを受信し、その中からgrandmaster Clock Qualityドメインを解析し、それはマスタ装置、第１スタンバイマスタ装置、第２スタンバイマスタ装置のクロックソースのブロックレベルである。スレーブ装置は複数の時間同期ソースからブロックレベルパラメータを取得してデータベースに記録する。

図６は、本発明の実現形態に係る円滑切り替えスキームの状態模式図であり、図に示すように、前記円滑切り替えスキームは以下の状態変化ルート１）〜５）を含む。
１）スレーブ装置は、初回にマスタ装置のブロックレベルを検出不可能である、又はマスタ装置のブロックレベルがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるレベルではないと検出した場合、アイドル（Idle）状態から検出（Detect）状態に切り替える。
２）スレーブ装置は、連続的にいくつかの時間周期に、マスタ装置のブロックレベルを検出不可能である、又はマスタ装置のブロックレベルがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるレベルではないと検出した場合、Detect状態から投票（Vote）状態に切り替える。
３）スレーブ装置は、データベースにおけるすべてのクロックソースのブロックレベルに基づいて、レベルが最高であるクロックソース装置を新たなマスタ装置として選択した後、Vote状態から切り替え（Switch）状態に切り替える。
４）スレーブ装置は、新たなマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージのインタラクションを行って時間同期を実現した後、データベースにおけるクロックソース装置のマスタ装置及びスタンバイマスタ装置の状態を更新し、Switch状態からIdle状態に切り替える。
５）スレーブ装置は、マスタ装置のブロックレベルがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるレベルであると検出した場合、Detect状態からIdle状態に切り替える。

表１に示す異常事態における番号が４である状態変化が発生した場合、スレーブ装置は図６に示すように状態変化を行う。

図７は、本発明の実現形態に係る円滑切り替えスキームにおいてスレーブ装置が時間を修正する好適な折線グラフである。図５に示す実施形態のネットワーキングでは、図６に示す状態変化がルート４が発生した場合、図７に示すように、
１）スレーブ装置は元のマスタ装置と時間同期を行い、メッセージシリアルナンバが１００である１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットはＴ１であり、スレーブ装置は時間を修正し、修正した時間オフセットはＴ１であり、
２）スレーブ装置は時間ソースがマスタ装置からスタンバイマスタ装置に切り替えられたと検出した後、新たなマスタ装置とＩＥＥＥ １５８８ Ｖ２プロトコルメッセージのインタラクションを行い、時間同期を行い、メッセージシリアルナンバが２０である１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットはＴ２であり、
３）新たなマスタ装置と元のマスタ装置が異なる装置であるため、Ｔ２はＴ１より大きい恐れがある。差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、スレーブ装置は時間オフセットを修正し、修正後の時間オフセットはＴ２＝ｋ・Ｔ１（０＜ｋ≦１）であり、切り替え前後のスレーブ装置の時間同期修正値のジッターを減少させる。残す時間誤差はメッセージシリアルナンバが２１である１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットＴ３に基づいて修正され、
４）同じように、ある１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットＴｍと前回の時間オフセットＴｍ-１との差の値がΔＴ＝Ｔｍ−Ｔｍ-１＞ｋ・Ｔｍ-１（０＜ｋ≦１）であると、スレーブ装置は時間オフセットＴｍを修正し、修正後の時間オフセットはＴｍ＝ｋ・Ｔｍ-１（０＜ｋ≦１）であり、残す時間誤差は次の１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットＴｍ+１に基づいて修正され、
５）ある１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットＴｎと前回の時間オフセットＴｎ-１との差の値がΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１（０＜ｋ≦１）になるまで、スレーブ装置の時間オフセットＴｎへの修正を停止させ、スレーブ装置と新たなマスタ装置との時間同期を実現し、
６）元のマスタ装置と新たなマスタ装置はいずれもＧＰＳを上流クロックソースとしてブロック同期を実現し、相同ブロック装置であるため、切り替え前後、スレーブ装置が算出したスレーブ装置とマスタ装置との間の時間オフセットＴｍ及びＴｍ-１の値は通常、サブマイクロ秒レベル又はナノ秒レベルの時間精度及び範囲にあり、ある１組のＩＥＥＥ １５８８ Ｖ２プロトコルメッセージにより算出した時間オフセットＴｍの絶対値は精度上許可されたある時間範囲より小さいと、スレーブ装置に対してＴｍに従って時間を修正し、スレーブ装置と新たなマスタ装置との時間同期を実現し、時間誤差を残さない。

図８に示すように、本実施例はスレーブ装置に位置する時間同期装置を更に提供しており、該装置は上記実施例及び好適な実施形態を実現することに用いられ、説明した内容を繰り返して説明しない。以下に使う用語「ユニット」又は「モジュール」はプリセット機能を実現するソフトウェア及び／又はハードウェアの組合せであってもよい。以下の実施例に係る装置はソフトウェアで実現されることが好ましいが、ハードウェア、又はソフトウェアとハードウェアの組合せで実現されることも可能で且つ想到し得る。

本実施例では、時間同期装置は、マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するように設定される検出ユニット１０と、マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができない場合に、スタンバイリンクを介して時間同期を行うように設定される同期ユニット２０とを備える。本発明の実施例では、リンクバックアップ及びマスタ装置バックアップを用いることにより、異常の場合でもリンク切り替えを行うことができ、且つ時間同期に影響を与えず、関連技術における異常事態による時間同期化失敗の技術的問題を解決し、時間同期の信頼性を向上させる技術的効果が達成される。

スタンバイリンクを介して時間同期を行うことを実現するために、本発明の実施例は複数の実現形態を提供しており、それは、１）リンク異常による時間同期化失敗を避けることができるというマスタ装置と前記スレーブ装置との間のリンクバックアップ、２）スレーブ装置が時間同期のマスタ装置及びスタンバイマスタ装置を円滑に切り替えるように設置されるため、渋滞、リンク異常等による時間同期化失敗を避けることができるというスタンバイマスタ装置の配置を含み、２）の実現形態では、スタンバイマスタ装置を配置したため、さらに自発的にブロックレベルが高い時間ソースを選択して時間同期を行い、時間同期技術の信頼性及び通信システムの正確時間同期の信頼性を向上させることができる。

以下、上記各実現形態を更に説明する。

１）マスタ装置とスレーブ装置との間のリンクバックアップ
前記同期ユニット２０は、前記メインリンクから前記マスタ装置と前記スレーブ装置との間の前記スタンバイリンクに切り替えるように設定され、そのうち、切り替え前後の前記マスタ装置が同一の装置であり且つ同一の前記時間同期用のクロックソースを有する第１切り替えモジュール２０１と、前記スタンバイリンクを介して前記マスタ装置と前記時間同期を行うように設定される第１同期モジュール２０２と、を備えている。

前記第１切り替えモジュール２０１は、前記メインリンクから前記マスタ装置と前記スレーブ装置との間の１本の前記スタンバイリンクに切り替えるように設定され、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と少なくとも２本の前記スタンバイリンクを作成する第１切り替えサブモジュール２０１１、を備えている。

２）スタンバイマスタ装置の配置
前記同期ユニット２０は、前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間の前記スタンバイリンクに切り替えるように設定され、そのうち、前記マスタ装置と前記スタンバイマスタ装置とは異なる装置であるが、同一の前記時間同期用のクロックソースを有する第２切り替えモジュール２０３と、前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第２同期モジュール２０４と、を備えている。

上記時間同期装置は、前記検出ユニットがマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出する前に、それぞれ前記メインリンク及び前記スタンバイリンクを得るように、同時に前記マスタ装置及び前記スタンバイマスタ装置と物理的接続を作成するように設定されるリンク作成ユニット３０、を更に備えている。

前記第２切り替えモジュール２０３は、前記メインリンクから前記スレーブ装置と１つの前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替えるように設定され、そのうち、前記スレーブ装置があらかじめそれぞれ少なくとも２つの前記スタンバイマスタ装置のうちの各々と１本の前記スタンバイリンクを作成する第２切り替えサブモジュール２０３１、を備えている。

前記同期ユニット２０は、前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットＴ２を取得するように、前記スタンバイマスタ装置とプロトコルメッセージのインタラクションを行うように設定される取得モジュール２０５と、前記時間オフセットＴ２とあらかじめ取得した前記スレーブ装置と前記マスタ装置との間の時間オフセットＴ１を比較するように設定される比較モジュール２０６と、差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、前記時間オフセットＴ２を修正するように設定され、修正後の時間オフセットがＴ２＝ｋ・Ｔ１である修正モジュール２０７と、を更に備えている。

前記修正モジュールはさらに、前記時間オフセットＴ２を修正した後、プリセット時間おきに前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを１回取得し、ΔＴ＝Ｔｎ−Ｔｎ-１＞ｋ・Ｔｎ-１であると、ＴｎをＴｎ＝ｋ・Ｔｎ-１（０＜ｋ≦１）に修正し、ΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１であると、時間オフセットへの修正を停止させるように設定され、そのうち、Ｔｎは前記スレーブ装置が第ｎ回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表し、Ｔｎ-１は前記スレーブ装置が第ｎ−１回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表す。

前記検出ユニット１０は、前記マスタ装置のクロックソースのブロックレベルを検出することが可能であるか否かを判断し、又は、検出した前記マスタ装置のクロックソースがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースであるか否かを判断するように設定される判断モジュール１０１と、前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが不可能である、又は、検出した前記マスタ装置のクロックソースが前記データベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースではないと判断すると、前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができないと検出するように設定される検出モジュール１０２と、を更に備えている。

この上で、前記同期ユニット２０は、前記メインリンクから前記スレーブ装置と前記データベースにおけるブロックレベルが最高であるクロックソースに対応する前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替えるように設定される第３切り替えモジュール２０８と、前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第３同期モジュール２０９と、を更に備えている。

明らかに、当業者は、上記の本発明の各モジュール又は各ステップを汎用のコンピューティング装置で実現してもよく、それらは単一のコンピューティング装置に集中されてもよく、又は複数のコンピューティング装置からなるネットワークに分布してもよいと理解すべきであり、選択肢として、それらはコンピューティング装置が実行可能なプログラムコードで実現されてもよく、それにより、それらを記憶装置に記憶してコンピューティング装置で実行することができ、且ついくつの場合で、ここと異なる順次で、示した又は記述したステップを実行してもよく、又はそれらをそれぞれ各集積回路モジュールに製作し、又はそれらのうちの複数のモジュール又はステップを単一の集積回路モジュールに製作して実現してもよい。このように、本発明の実施例はいかなる特定のハードウェアとソフトウェアの組合せに限らない。

以上は本発明の好適な実施例に過ぎず、本発明を制限するものではなく、当業者にとって、本発明の実施例に対して各種の変更及び変形を行うことができる。本発明の趣旨及び原則内に行ったいかなる変更、等価置換、改良等は、いずれも本発明の保護範囲に属すべきである。

本発明の実施例では、リンクバックアップ及びマスタ装置バックアップを用いることにより、異常が発生した場合リンクを切り替えることができ、且つ時間同期に影響を与えず、関連技術における異常事態による時間同期化失敗の技術的問題を解決し、時間同期の信頼性を向上させる技術的効果が達成される。

Claims (10)

1. スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出することと、
   前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができない場合に、前記スレーブ装置がスタンバイリンクを介して時間同期を行うこととを含み、
   前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
   前記スレーブ装置が前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替え、そのうち、前記マスタ装置と前記スタンバイマスタ装置とは異なる装置であるが、同一の前記時間同期用のクロックソースを有することと、
   前記スレーブ装置が前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うこととを含み、
   前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは更に、
   前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットＴ２を取得するように、前記スレーブ装置と前記スタンバイマスタ装置がプロトコルメッセージのインタラクションを行うことと、
   前記スレーブ装置が前記時間オフセットＴ２を、あらかじめ取得した前記スレーブ装置と前記マスタ装置との間の時間オフセットＴ１に比較することと、
   差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、前記スレーブ装置が前記時間オフセットＴ２を修正し、そのうち、修正後の時間オフセットがＴ２＝ｋ・Ｔ１であることとを含む時間同期方法。
2. 前記スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するステップの前に、
   それぞれ前記メインリンク及び前記スタンバイリンクを得るように、前記スレーブ装置が同時に前記マスタ装置及び前記スタンバイマスタ装置と物理的接続を作成することを更に含む請求項１に記載の方法。
3. 前記スレーブ装置が前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間の前記スタンバイリンクに切り替えるステップは、
   前記スレーブ装置が前記メインリンクから前記スレーブ装置と１つの前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替え、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンクを作成し、且つ少なくとも１つの前記スタンバイマスタ装置と少なくとも１本の前記スタンバイリンクを作成することを含む請求項１に記載の方法。
4. 前記スレーブ装置が前記時間オフセットＴ２を修正したステップの後、
   前記スレーブ装置がプリセット時間おきに前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを１回取得し、ΔＴ＝Ｔｎ−Ｔｎ-１＞ｋ・Ｔｎ-１であると、
   ＴｎをＴｎ＝ｋ・Ｔｎ-１（０＜ｋ≦１）に修正し、ΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１
   （０＜ｋ≦１）であると、時間オフセットへの修正を停止させ、そのうち、Ｔｎは前記スレーブ装置が第ｎ回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表し、Ｔｎ-１は前記スレーブ装置が第ｎ−１回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表すことを更に含む請求項１に記載の方法。
5. 前記スレーブ装置がマスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するステップは、
   前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが可能であるか否かを判断し、又は、検出した前記マスタ装置のクロックソースがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースであるか否かを判断することと、
   前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが不可能である、又は、検出した前記マスタ装置のクロックソースが前記データベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースではないと判断すると、前記スレーブ装置は前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができないと検出することとを含み、
   前記スレーブ装置がスタンバイリンクを介して時間同期を行うステップは、
   前記スレーブ装置が前記メインリンクから前記スレーブ装置と前記データベースにおいてブロックレベルが最高であるクロックソースに対応するスタンバイマスタ装置との間のスタンバイリンクに切り替えることと、
   前記スレーブ装置が前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うこととを含む請求項１に記載の方法。
6. スレーブ装置に位置する時間同期装置であって、
   マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出するように設定される検出ユニットと、
   前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが不可能であると、スタンバイリンクを介して時間同期を行うように設定される同期ユニットとを含み、
   前記同期ユニットは、
   前記メインリンクからスタンバイマスタ装置と前記スレーブ装置との間のスタンバイリンクに切り替えるように設定され、そのうち、前記マスタ装置と前記スタンバイマスタ装置とは異なる装置であるが、同一の前記時間同期用のクロックソースを有する第２切り替えモジュールと、
   前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第２同期モジュールと、を更に含み、
   前記同期ユニットは、
   前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットＴ２を取得するように、前記スタンバイマスタ装置とプロトコルメッセージのインタラクションを行うように設定される取得モジュールと、
   前記時間オフセットＴ２を、あらかじめ取得した前記スレーブ装置と前記マスタ装置との間の時間オフセットＴ１に比較するように設定される比較モジュールと、
   差の値ΔＴ＝Ｔ２−Ｔ１＞ｋ・Ｔ１（０＜ｋ≦１）であると、前記時間オフセットＴ２を修正するように設定され、そのうち、修正後の時間オフセットはＴ２＝ｋ・Ｔ１である修正モジュールと、を更に備える時間同期装置。
7. 前記検出ユニットが前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことが可能であるか否かを検出する前に、それぞれ前記メインリンク及び前記スタンバイリンクを得るように、同時に前記マスタ装置及び前記スタンバイマスタ装置と物理的接続を作成するように設定されるリンク作成ユニットを更に含む請求項６に記載の装置。
8. 前記第２切り替えモジュールは、
   前記メインリンクから前記スレーブ装置と１つの前記スタンバイマスタ装置との間の前記スタンバイリンクに切り替えるように設定され、そのうち、前記スレーブ装置があらかじめ前記マスタ装置と１本の前記メインリンクを作成し、且つ少なくとも１つの前記スタンバイマスタ装置と少なくとも１本の前記スタンバイリンクを作成する第２切り替えサブモジュールを含む請求項６に記載の装置。
9. 前記修正モジュールはさらに、前記時間オフセットＴ２を修正した後、プリセット時間おきに前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを１回取得し、ΔＴ＝Ｔｎ−Ｔｎ-１＞ｋ・Ｔｎ-１であると、ＴｎをＴｎ＝ｋ・Ｔｎ-１（０＜ｋ≦１）に修正し、ΔＴ＝Ｔｎ−Ｔｎ-１≦ｋ・Ｔｎ-１であると、時間オフセットへの修正を停止させるように設定され、そのうち、Ｔｎは前記スレーブ装置が第ｎ回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表し、Ｔｎ-１は前記スレーブ装置が第ｎ−１回に取得した前記スレーブ装置と前記スタンバイマスタ装置との間の時間オフセットを表す請求項６に記載の装置。
10. 前記検出ユニットは、
    前記マスタ装置のクロックソースのブロックレベルを検出することが可能であるか否かを判断し、又は、検出した前記マスタ装置のクロックソースがデータベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースであるか否かを判断するように設定される判断モジュールと、
    前記スレーブ装置が前記マスタ装置のクロックソースのブロックレベルを検出することが不可能である、又は、検出した前記マスタ装置のクロックソースが前記データベースにおけるすべてのクロックソースのうち、ブロックレベルが最高であるクロックソースではないと判断すると、前記マスタ装置と前記スレーブ装置との間のメインリンクを介して時間同期を行うことができないと検出するように設定される検出モジュールと、を含み、
    前記同期ユニットは、
    前記メインリンクから前記スレーブ装置と前記データベースにおいてブロックレベルが最高であるクロックソースに対応するスタンバイマスタ装置との間のスタンバイリンクに切り替えるように設定される第３切り替えモジュールと、
    前記スタンバイリンクを介して前記スタンバイマスタ装置と前記時間同期を行うように設定される第３同期モジュールと、を備える請求項６に記載の装置。
    

Images