WO2022259381A1 - 時刻同期装置、時刻同期方法およびプログラム - Google Patents

時刻同期装置、時刻同期方法およびプログラム Download PDF

Info

Publication number
WO2022259381A1
WO2022259381A1 PCT/JP2021/021791 JP2021021791W WO2022259381A1 WO 2022259381 A1 WO2022259381 A1 WO 2022259381A1 JP 2021021791 W JP2021021791 W JP 2021021791W WO 2022259381 A1 WO2022259381 A1 WO 2022259381A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
correction value
internal
time correction
master
Prior art date
Application number
PCT/JP2021/021791
Other languages
English (en)
French (fr)
Inventor
隆 中西
豪 矢沢
佳祐 山形
慎一 吉原
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to PCT/JP2021/021791 priority Critical patent/WO2022259381A1/ja
Priority to JP2023526691A priority patent/JPWO2022259381A1/ja
Publication of WO2022259381A1 publication Critical patent/WO2022259381A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Definitions

  • the present disclosure relates to a time synchronization device, time synchronization method and program.
  • Non-Patent Document 1 As a method for synchronizing the time of devices on the network, there are methods using NTP (Network Time Protocol), IEEE1588, etc.
  • NTP Network Time Protocol
  • PTP Precision Time Protocol
  • PTP Precision Time Protocol
  • the master device transmits a Sync signal to the slave device.
  • the master device uses the Sync signal to notify the slave device of the transmission time t1 of the Sync signal.
  • the slave device Upon receiving the Sync signal, the slave device stores the reception time t2 of the Sync signal.
  • the slave device then transmits a Delay Req signal to the master device.
  • the slave device stores the transmission time t3 of the Delay Req signal.
  • the master device When the master device receives the Delay Req signal, it stores the reception time t4 of the Delay Req signal. The master device then transmits a Delay Resp signal to the slave device. The master device uses the Delay Resp signal to notify the slave device of the reception time t4 of the Delay Req signal. By transmitting and receiving the above-described time synchronization signals (Sync signal, Delay Req signal and Delay Resp signal), the slave device can acquire information on times t1 to t4.
  • Equation 1 the time difference between the master and slave devices is given by Equation 1 below.
  • ⁇ t ((t2-t1)-(t4-t3))/2 Equation 1
  • BC Binary Clock
  • Non-Patent Document 1 also defines BMCA (Best Master Clock Algorithm), which is an algorithm corresponding to such a redundancy method.
  • FIG. 7 is a diagram showing a configuration example of a conventional BC device 10a compatible with the redundant system.
  • the conventional BC device 10a includes a timer 11, a transmitter 12, a frequency adjustment unit 13a, an IF (Interface) 14, a plurality of IFs 15, a selection unit 16, a correction value calculation unit 17a.
  • the timer 11 manages the internal time within the BC device 10a and outputs time information to the frequency adjustment unit 13a.
  • the transmitter 12 outputs the timing at which the timer 11 ticks.
  • the frequency adjustment unit 13a adjusts the frequency of transmitting/receiving time information between the BC device 10a and the slave device 2 (the frequency of transmitting/receiving the time synchronization signal described with reference to FIG. 5).
  • the IF 14 is connected to the slave device 2, which is a lower device, and transmits and receives time synchronization signals and the like to and from the slave device 2.
  • the IF 15 is connected to the master device 1, which is a host device, and transmits and receives time synchronization signals and the like to and from the master device 1.
  • a plurality of master devices 1 (master devices 1-1 and 1-2) are connected to the BC device 10a, and IFs 15-1 and 15-2 are connected to the master devices 1-1 and 1-2, respectively. be done.
  • the selection unit 16 selects a primary master from a plurality of master devices 1-1 and 1-2 based on the time synchronization signals received from the master devices 1-1 and 1-2 via the IFs 15-1 and 15-2. Select the device 1 (one master device 1 with which the BC device 10a time-synchronizes).
  • the correction value calculation unit 17a Based on the time information from the master device 1 selected by the selection unit 16, the correction value calculation unit 17a corrects the internal time managed by the timer 11 so that the selected master device 1 and the BC device 10 are synchronized. A time correction value is calculated. The correction value calculator 17a corrects the internal time based on the calculated time correction value.
  • the selection unit 16 selects another master device connected to the BC device 10a. 1 is selected as the master device 1 to be newly time-synchronized.
  • FIG. 8 is a diagram showing an example of the operation of the conventional BC device 10a.
  • the horizontal axis indicates time.
  • An interval T between times t ⁇ 2, t ⁇ 1, t0, t1, t2, and t3 is a period of transmission and reception of the time synchronization signal between the BC device 10a and the slave device 2.
  • FIG. In the following, it is assumed that the switching of the master device 1 with which the BC device 10a time-synchronizes occurs between time t0 and time t1. That is, it is assumed that the master device 1 with which the BC device 10a time-synchronizes is changed from the master device 1 of the switching source to the master device 1 of the switching destination.
  • the vertical axis indicates the time correction value.
  • the time correction values for the switching source master device 1 at times t-2, t-1, and t0 are A-2, A-1, and A0, respectively, and the switching destination at times t1, t2, and t3.
  • the time correction values for the master device 1 are a1, a2, and a3, respectively.
  • the internal time of the BC device 10a When the time correction value abruptly changes, the internal time of the BC device 10a also fluctuates greatly, and at time t1, a time synchronization signal accompanied by a large time fluctuation is transmitted to the slave device 2.
  • FIG. The slave device 2 may erroneously recognize that an abnormality has occurred due to the reception of the time synchronization signal accompanied by large time fluctuations. As a result, service provision by the slave device 2 may be affected.
  • the purpose of the present disclosure which has been made in view of the above problems, is to suppress the occurrence of abrupt changes in the time correction value due to switching of the time-synchronized upper device, and to reduce the influence on the operation of the lower device.
  • the time synchronization device synchronizes the internal time with the time delivered from one higher-level device out of a plurality of higher-level devices, and synchronizes the lower-level device with the internal time.
  • a device comprising: a selection unit that selects the one host device from the plurality of host devices; and a time correction value that is a correction value that corrects the internal time so that the one host device and the self device are synchronized.
  • a correction value calculation unit for calculating the correction value, a correction value storage unit for storing the immediately preceding time correction value used to correct the internal time, and when the one host device is switched, the calculation is performed for the switch destination host device.
  • a correction value adjustment unit that adjusts the time correction value based on the time correction value stored in the correction value storage unit, and corrects the internal time based on the adjusted time correction value.
  • a time synchronization method synchronizes an internal time with a time delivered from one of a plurality of higher-level devices, and synchronizes a lower-level device with the internal time.
  • a time synchronization method comprising the steps of: selecting one of the host devices from the plurality of host devices; and time correction, which is a correction value for correcting the internal time so that the one host device and the self device are synchronized. calculating a time correction value; storing the previous time correction value used for correcting the internal time; and adjusting based on the stored time correction value, and correcting the internal time based on the adjusted time correction value.
  • a program according to the present disclosure causes a computer to operate as the time synchronization device described above.
  • time synchronization device time synchronization method, and program according to the present disclosure, it is possible to suppress the occurrence of abrupt changes in the time correction value due to switching of the time-synchronized upper device, and reduce the influence on the operation of the lower device. can be done.
  • FIG. 1 is a diagram illustrating a configuration example of a BC device according to an embodiment of the present disclosure
  • FIG. 2 is a flow chart showing an example of the operation of the BC device shown in FIG. 1
  • 2 is a diagram for explaining adjustment of a time correction value by a correction value adjusting unit shown in FIG. 1
  • FIG. 2 is a diagram showing an example of the hardware configuration of the BC device shown in FIG. 1
  • FIG. FIG. 4 is a diagram for explaining time synchronization by PTP; It is a figure for demonstrating a BC apparatus. It is a figure which shows the structural example of the conventional BC apparatus.
  • FIG. 8 is a diagram for explaining changes in the time correction value due to switching of the master device in the BC device shown in FIG. 7;
  • FIG. 1 is a diagram showing a configuration example of a BC device 10 according to an embodiment of the present disclosure.
  • the BC device 10 according to the present disclosure operates as a slave to the master device 1, which is a higher-level device, and operates as a master to the slave device 2, which is a lower-level device.
  • the BC device 10 according to this embodiment is connected to a plurality of master devices 1 and synchronizes the internal time with the time delivered from one of the plurality of master devices 1 . Therefore, the BC device 10 according to the present disclosure synchronizes the internal time with the time delivered from one of the plurality of higher devices (master device 1), and the lower device (slave device 2) is synchronized with the internal time. It is a time synchronizing device for synchronizing.
  • the same reference numerals are assigned to the same configurations as in FIG. 7, and the description thereof is omitted.
  • the BC device 10 includes a timer 11, a transmitter 12, a frequency adjuster 13, an IF 14, a plurality of IFs 15, a selector 16, and a correction value calculator 17. , a correction value storage unit 18 , and a correction value adjustment unit 19 .
  • the BC device 10 shown in FIG. 1 is different from the BC device 10a shown in FIG. 7 in that the frequency adjustment unit 13a and the correction value calculation unit 17a are changed to the frequency adjustment unit 13 and the correction value calculation unit 17, respectively; The difference is that a correction value storage unit 18 and a correction value adjustment unit 19 are added.
  • the correction value calculation unit 17 Based on the time information from the master device 1 selected by the selection unit 16, the correction value calculation unit 17 sets the timer 11 so that the selected master device 1 (one host device) and the BC device 10 are synchronized. A time correction value, which is a correction value for correcting the internal time to be managed, is calculated. The correction value calculation unit 17 outputs the calculated time correction value to the correction value storage unit 18 and the correction value adjustment unit 19 .
  • the correction value storage unit 18 stores the last time correction value output from the correction value calculation unit 17 or the correction value adjustment unit 19 and used to adjust the internal time of the BC device 10 .
  • the frequency adjustment unit 13 adjusts the frequency of transmitting time information based on the internal time to the slave device 2, which is a lower device, and transmits the time information to the slave device 2 via the IF 14 at the adjusted frequency.
  • the frequency adjustment unit 13 also outputs the frequency of transmitting the time information to the slave device 2 to the correction value adjustment unit 19 .
  • the correction value adjustment unit 19 corrects the time correction value calculated by the correction value calculation unit 17 for the master device 1 of the switching destination. Adjustment is made based on the time correction value stored in the value storage unit 18 . Then, the correction value adjustment unit 19 corrects the internal time managed by the timer 11 based on the adjusted time correction value.
  • the correction value adjuster 19 adjusts the time correction value at the frequency adjusted by the frequency adjuster 13 at which the time information is transmitted to the slave device 2 .
  • the correction value adjustment unit 19 causes the correction value storage unit 18 to store the corrected correction value. Note that the correction value adjustment unit 19 does not adjust the time correction value when switching of the master device 1 with which the BC device 10 is time-synchronized does not occur, and the time correction value calculated by the correction value calculation unit 17 is used. Based on this, the internal time is corrected.
  • FIG. 2 is a flowchart showing an example of the operation of the BC device 10 according to this embodiment, and is a diagram for explaining the time synchronization method by the BC device 10.
  • FIG. 2 is a flowchart showing an example of the operation of the BC device 10 according to this embodiment, and is a diagram for explaining the time synchronization method by the BC device 10.
  • the selection unit 16 selects one master device 1 with which the master device 1 is newly time-synchronized from the plurality of master devices 1 (master device 1 to be switched to). ) is selected (step S11). Immediately before switching of the master device 1 to be time-synchronized, the time correction value for the master device 1 of the switching source is stored in the correction value storage unit 18 .
  • the correction value calculation unit 17 calculates the time correction value for the master device 1 selected as the switching destination by the selection unit 16 (step S12).
  • the correction value storage unit 18 stores the time correction value used for correcting the internal time of the BC device 10 (step S13).
  • the correction value storage unit 18 stores the time correction value calculated by the correction value calculation unit 17 when the time-synchronized master device 1 is not switched. Further, when the time correction value is adjusted by the correction value adjustment unit 19 as the time-synchronized master device 1 is switched, the correction value storage unit 18 stores the adjusted time correction value. Therefore, when the master device 1 to be time-synchronized is newly selected, the time correction value for the master device 1 selected as the switching destination has not yet been used to correct the internal time. , continues to store the time correction value for the master device 1 that is the switching source.
  • the correction value adjustment unit 19 adjusts the time correction value calculated for the master device 1 of the switching destination by the correction value calculation unit 17 to Adjustment is performed based on the time correction value stored in the correction value storage unit 18 (in the state before switching, the time correction value for the master device 1 that is the switching source).
  • the correction value adjuster 19 corrects the internal time managed by the timer 11 based on the adjusted time correction value (step S14). Since the internal time is corrected based on the time correction value after adjustment, the correction value adjustment unit 19 causes the correction value storage unit 18 to store the time correction value after adjustment. Note that the correction value adjustment unit 19 adjusts the time correction value in accordance with the period for transmitting the time information to the slave device 2 , which is adjusted by the frequency adjustment unit 13 .
  • the adjustment of the time correction value by the correction value adjusting section 19 will be described with reference to FIG.
  • FIG. 3 as in FIG. 8, it is assumed that switching of the master device 1 with which the BC device 10 time-synchronizes occurs between time t0 and time t1.
  • the time correction values for the switching source master device 1 at times t-2, t-1, and t0 are A-2, A-1, and A0, respectively, and the switching values at times t1, t2, and t3
  • the time correction values for the previous master device 1 are a1, a2, and a3, respectively.
  • the correction value calculation unit 17 calculates the time correction value for the master device 1 of the switching destination at time t1. .
  • the time correction value for the switching destination master device 1 at time t1 is a1.
  • the correction value adjustment unit 19 adjusts the time correction value a1 calculated by the correction value calculation unit 17 based on the previous time correction value used for adjusting the internal time stored in the correction value storage unit 18. .
  • the correction value storage unit 18 stores the time correction value A0 used to correct the internal time at time t0 immediately before time t1. Therefore, the correction value adjustment unit 19 adjusts the time correction value a0 based on the time correction value A0.
  • the correction value adjustment unit 19 adjusts the time correction value a0 so that the difference between the time correction value a0 and the adjusted time correction value is smaller than the difference between the time correction value a0 and the time correction value A0. adjust. That is, the correction value adjustment unit 19 determines that the difference between the time correction value for the switching destination master device 1 and the adjusted time correction value is the same as the time immediately before the time correction value for the switching destination master device 1 and the internal time were used to adjust the internal time. The time correction value for the switching destination master device 1 is adjusted so as to be smaller than the difference from the time correction value of .
  • the correction value adjustment unit 19 calculates the average (A0+a1)/2 of the time correction value A0 and the time correction value a0 as the adjusted time correction value a1' at time t1. Then, the correction value adjustment unit 19 adjusts the internal time based on the calculated adjusted time correction value a1'. Further, the correction value adjustment unit 19 causes the correction value storage unit 18 to store the adjusted time correction value a1′ used for adjusting the internal time.
  • the correction value calculation unit 17 calculates a time correction value a2 for the master device 1 that is the switching destination.
  • the correction value adjustment unit 19 corrects the time correction value a2 calculated by the correction value calculation unit 17 based on the time correction value a1' stored in the correction value storage unit 18. For example, the correction value adjustment unit 19 calculates the average (a1'+a2)/2 of the time correction value a2 and the time correction value a1' as the adjusted time correction value a2' at time t2.
  • the time correction value calculated by the correction value calculation unit 17 is calculated by averaging the time correction value calculated by the correction value calculation unit 17 and the time correction value stored in the correction value storage unit 18.
  • the correction value calculation unit 17 determines that the difference between the time correction value for the switching destination master device 1 and the adjusted time correction value is the time just before the adjustment of the time correction value for the switching destination master device 1 and the internal time.
  • the time correction value for the switching destination master device 1 may be adjusted so that it becomes smaller than the difference from the correction value.
  • the correction value adjustment unit 19 finishes adjusting the time correction value calculated by the correction value calculation unit 17, and adjusts the internal time based on the calculated time correction value. That is, when the master device 1 (one host device) with which the BC device 10 is time-synchronized is switched, the correction value adjustment unit 19 corrects the internal time based on the adjusted time correction value for a predetermined period of time. After the elapse of, the internal time is corrected based on the time correction value calculated for the master device 1 that is the switching destination.
  • the BC device 10 as the time synchronization device includes the selection unit 16, the correction value calculation unit 17, the correction value storage unit 18, and the correction value adjustment unit 19.
  • the selection unit 16 selects one host device with which the internal time of the BC device 10 is to be synchronized from a plurality of host devices (master device 1).
  • the correction value calculator 17 calculates a time correction value for correcting the internal time so that one higher-level device and its own device are synchronized.
  • the correction value storage unit 18 stores the previous time correction value used to correct the internal time.
  • the correction value adjusting unit 19 adjusts the time correction value calculated for the switching destination host device based on the time correction value stored in the correction value storage unit 18, and adjusts the time correction value after the adjustment. Correct the internal time based on the time correction value of
  • the time synchronization method includes a step of selecting one host device for synchronizing the internal time of the BC device 10 from a plurality of host devices (master device 1), and one host device and the own device. a step of calculating a time correction value for correcting the internal time so that the internal time is synchronized; a step of storing the previous time correction value used for correcting the internal time; adjusting the time correction value calculated for the host device based on the stored time correction value, and correcting the internal time based on the adjusted time correction value.
  • FIG. 4 is a diagram showing an example of the hardware configuration of the BC device 10 according to one embodiment of the present disclosure.
  • FIG. 4 shows an example of the hardware configuration of the BC device 10 when the BC device 10 is configured by a computer capable of executing program instructions.
  • the computer may be a general-purpose computer, a dedicated computer, a workstation, a PC (Personal computer), an electronic notepad, or the like.
  • Program instructions may be program code, code segments, etc. for performing the required tasks.
  • the BC device 10 includes a processor 110, a ROM (Read Only Memory) 120, a RAM (Random Access Memory) 130, a storage 140, an input section 150, a display section 160 and a communication interface (I/F) 170.
  • the processor 110 is specifically a CPU (Central Processing Unit), MPU (Micro Processing Unit), GPU (Graphics Processing Unit), DSP (Digital Signal Processor), SoC (System on a Chip), etc. may be configured by a plurality of processors of
  • the processor 110 is a controller that controls each component of the BC device 10 and executes various arithmetic processing. That is, processor 110 reads a program from ROM 120 or storage 140 and executes the program using RAM 130 as a work area. The processor 110 performs control of the above components and various arithmetic processing according to programs stored in the ROM 120 or the storage 140 . In this embodiment, the ROM 120 or storage 140 stores a program for causing a computer to function as the BC device 10 according to the present disclosure. By reading and executing the program by the processor 110, each component of the BC device 10, for example, the timer 11, the transmitter 12, the frequency adjustment unit 13, the selection unit 16, the correction value calculation unit 17, and the correction value adjustment Part 19 is implemented.
  • Programs are stored in non-transitory storage media such as CD-ROM (Compact Disk Read Only Memory), DVD-ROM (Digital Versatile Disk Read Only Memory), USB (Universal Serial Bus) memory, etc. may be provided in Also, the program may be downloaded from an external device via a network.
  • CD-ROM Compact Disk Read Only Memory
  • DVD-ROM Digital Versatile Disk Read Only Memory
  • USB Universal Serial Bus
  • the ROM 120 is a storage unit that stores various programs and various data.
  • the RAM 130 is a storage unit that temporarily stores programs or data as a work area.
  • the storage 140 is configured by a HDD (Hard Disk Drive) or SSD (Solid State Drive) and is a storage unit that stores various programs including an operating system and various data.
  • the RAM 130 or storage 140 stores the last time correction value used to correct the internal time of the BC device 10 .
  • the input unit 150 includes a pointing device such as a mouse and a keyboard, and is used for various inputs.
  • the display unit 160 is, for example, a liquid crystal display, and displays various information.
  • the display unit 160 may employ a touch panel method and function as the input unit 150 .
  • the communication interface 170 is an interface for communicating with other devices such as external devices (eg, master device 1 and slave device 2), such as Ethernet (registered trademark), FDDI, Wi-Fi (registered trademark), etc. standards are used.
  • external devices eg, master device 1 and slave device 2
  • Ethernet registered trademark
  • FDDI FDDI
  • Wi-Fi Wi-Fi
  • a computer can be preferably used to function as each part of the BC device 10 described above.
  • Such a computer is realized by storing a program describing the processing details for realizing the function of each part of the BC device 10 in the memory of the computer, and reading and executing the program by the processor of the computer. be able to. That is, the program can cause a computer to function as the BC device 10 described above. It is also possible to record the program on a non-temporary recording medium. It is also possible to provide the program via a network.
  • a time synchronizing device for synchronizing an internal time with a time delivered from one of a plurality of high-level devices and synchronizing a low-level device with the internal time comprising a controller and a memory, The controller is selecting the one host device from the plurality of host devices; calculating a time correction value that is a correction value for correcting the internal time so that the one host device and the self device are synchronized; storing in the memory the last time correction value used for correcting the internal time; When the one host device is switched, adjusting the time correction value calculated for the switching destination host device based on the time correction value stored in the memory, and adjusting the internal time based on the adjusted time correction value A time synchronizing device that corrects
  • the controller adjusts the frequency of transmitting time information based on the internal time to the lower device, and transmits the time information to the lower device at the adjusted frequency, A time synchronizing device that adjusts the time correction value at a period of transmitting the time information.
  • a non-temporary storage medium storing a program executable by a computer, the non-temporary storage medium storing the program for causing the computer to operate as the time synchronization device according to claim 1.
  • Master device (upper device) 2 Slave device (lower device) 10 BC device (time synchronization device) 11 timer 12 transmitter 13 frequency adjustment unit 14, 15 IF 16 selection unit 17 correction value calculation unit 18 correction value storage unit 19 correction value adjustment unit 110 processor 120 ROM 130 RAM 140 storage 150 input unit 160 display unit 170 communication I/F 190 passes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本開示に係る時刻同期装置(10)は、複数のマスタ装置(1)から時刻同期する1つのマスタ装置(1)を選択する選択部(16)と、1つのマスタ装置(1)と自装置とが同期するように内部時刻を補正する時刻補正値を算出する補正値計算部(17)と、内部時刻の補正に用いられた直前の時刻補正値を記憶する補正値記憶部(18)と、1つのマスタ装置(1)が切り替えられる場合、切り替え先のマスタ装置(1)について算出された時刻補正値を、記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき内部時刻を補正する補正値調整部(19)と、を備える。

Description

時刻同期装置、時刻同期方法およびプログラム
 本開示は、時刻同期装置、時刻同期方法およびプログラムに関する。
 ネットワーク上の装置の時刻を同期させる方法としては、NTP(Network Time Protocol)、IEEE1588などを用いた方法がある。特に、マイクロ秒以下の精度で時刻同期を実現するためには、時刻同期プロトコルであるPTP(Precision Time Protocol)が用いられている(非特許文献1)。
 時刻を配信する装置(以下、「マスタ装置」と称する。)と、マスタ装置から配信された時刻に同期する同期対象の装置(以下、「スレーブ装置」と称する。)と、が接続された系において、PTPにより時刻同期する方法を、図5を参照して説明する。
 マスタ装置は、スレーブ装置に対して、Sync信号を送信する。マスタ装置は、Sync信号により、Sync信号の送信時刻t1をスレーブ装置に通知する。スレーブ装置は、Sync信号を受信すると、Sync信号の受信時刻t2を記憶する。そして、スレーブ装置は、マスタ装置に対して、Delay Req信号を送信する。スレーブ装置は、Delay Req信号の送信時刻t3を記憶する。
 マスタ装置は、Delay Req信号を受信すると、Delay Req信号の受信時刻t4を記憶する。そして、マスタ装置は、スレーブ装置に対して、Delay Resp信号を送信する。マスタ装置は、Delay Resp信号により、Delay Req信号の受信時刻t4をスレーブ装置に通知する。上述した時刻同期信号(Sync信号、Delay Req信号およびDelay Resp信号)の送受信により、スレーブ装置は、時刻t1~t4の情報を取得することができる。
 マスタ装置とスレーブ装置との間の往復の遅延が等しいと仮定すると、マスタ装置とスレーブ装置との時刻差Δtは、以下の式1で表される。スレーブ装置は、Δt=0となるように、内部時刻を調整する。こうすることで、マスタ装置とスレーブ装置との時刻同期が実現される。
 Δt=((t2-t1)-(t4-t3))/2 式1
 他の装置との時刻同期を行う時刻同期装置として、図6に示すように、上位に接続されるマスタ装置1に対してはスレーブとして動作し、下位に接続されるスレーブ装置2に対してはマスタとして動作し、上位のマスタ装置1から配信された時刻情報を基に、下位のスレーブ装置2と時刻同期するBC(Boundary Clock)装置10がある。
 PTPには、何らかの理由でマスタ装置が正しい時刻情報を送信できない場合に備えて、BC装置を複数のマスタ装置1と接続し、時刻同期する1つのマスタ装置1の異常を検知した場合には、他のマスタ装置1と時刻同期する冗長方式が存在する。非特許文献1にも、このような冗長方式に対応するアルゴリズムであるBMCA(Best Master Clock Algorithm)が規定されている。
 図7は、冗長方式に対応した、従来のBC装置10aの構成例を示す図である。
 図7に示すように、従来のBC装置10aは、タイマー11と、発信器12と、頻度調整部13aと、IF(Interface)14と、複数のIF15と、選択部16と、補正値計算部17aとを備える。
 タイマー11は、BC装置10a内の内部時刻を管理し、時刻情報を頻度調整部13aに出力する。
 発信器12は、タイマー11が時刻を刻むタイミングを出力する。
 頻度調整部13aは、BC装置10aとスレーブ装置2との間で時刻情報を送受信する頻度(図5を参照して説明した時刻同期信号を送受信する頻度)を調整する。
 IF14は、下位装置であるスレーブ装置2と接続され、スレーブ装置2との間で時刻同期信号などの送受信を行う。
 IF15は、上位装置であるマスタ装置1と接続され、マスタ装置1との間で時刻同期信号などの送受信を行う。BC装置10aには複数のマスタ装置1(マスタ装置1-1,1-2)が接続されており、マスタ装置1-1,1-2それぞれに対して、IF15-1,15-2が接続される。
 選択部16は、IF15-1,15-2を介してマスタ装置1-1,1-2から受信した時刻同期信号に基づき、複数のマスタ装置1-1,1-2から、主系のマスタ装置1(BC装置10aが時刻同期する1つのマスタ装置1)を選択する。
 補正値計算部17aは、選択部16により選択されたマスタ装置1からの時刻情報に基づき、選択されたマスタ装置1とBC装置10とが同期するように、タイマー11が管理する内部時刻を補正する補正値である時刻補正値を算出する。補正値計算部17aは、算出した時刻補正値に基づき、内部時刻を補正する。
 図7に示すBC装置10aにおいて、時刻同期しているマスタ装置1から何らかの理由で正常な時刻同期信号が受信できなくなった場合、選択部16は、BC装置10aに接続されている別のマスタ装置1を、新たに時刻同期するマスタ装置1として選択する。
 図8は、従来のBC装置10aの動作の一例を示す図である。図8において、横軸は時刻を示す。時刻t-2,t-1,t0,t1,t2,t3それぞれの間隔Tは、BC装置10aとスレーブ装置2との間の時刻同期信号の送受信の周期とする。以下では、時刻t0と時刻t1との間で、BC装置10aが時刻同期するマスタ装置1の切り替えが発生したとする。すなわち、BC装置10aが時刻同期するマスタ装置1が、切り替え元のマスタ装置1から切り替え先のマスタ装置1に変更されたとする。
 また、図8において、縦軸は時刻補正値を示す。以下では、時刻t-2,t-1,t0における、切り替え元のマスタ装置1に対する時刻補正値をそれぞれ、A-2,A-1,A0とし、時刻t1,t2,t3における、切り替え先のマスタ装置1に対する時刻補正値をそれぞれ、a1,a2,a3とする。
 図8に示すように、時刻t0と時刻t1との間で、BC装置10aが時刻同期するマスタ装置1の切り替えが発生すると、BC装置10aの内部時刻の補正に用いられる時刻補正値は、時刻t1において、時刻t0における時刻補正値A0(切り替え元のマスタ装置1に対する時刻補正値)から、時刻補正値a1(切り替え先のマスタ装置1に対する時刻補正値)に変化する。ここで、時刻補正値A0と時刻補正値a0との差が大きいと、時刻補正値の急峻な変化が生じる。時刻補正値に急峻な変化が生じると、BC装置10aの内部時刻も大きく変動し、時刻t1において、大きな時刻変動を伴う時刻同期信号がスレーブ装置2に送信される。スレーブ装置2は、大きな時刻変動を伴う時刻同期信号の受信により、異常が発生したと誤認識するおそれがある。その結果、スレーブ装置2によるサービス提供に影響が出てしまうことがある。
 上記のような問題点に鑑みてなされた本開示の目的は、時刻同期する上位装置の切り替えに伴う時刻補正値の急峻な変化の発生を抑制し、下位装置の動作への影響を低減することができる時刻同期装置、時刻同期方法およびプログラムを提供することにある。
 上記課題を解決するため、本開示に係る時刻同期装置は、複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期装置であって、前記複数の上位装置から前記1つの上位装置を選択する選択部と、前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出する補正値計算部と、前記内部時刻の補正に用いられた直前の時刻補正値を記憶する補正値記憶部と、前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記補正値記憶部に記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正する補正値調整部と、を備える。
 また、上記課題を解決するため、本開示に係る時刻同期方法は、複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期方法であって、前記複数の上位装置から前記1つの上位装置を選択するステップと、前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出するステップと、前記内部時刻の補正に用いられた直前の時刻補正値を記憶するステップと、前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正するステップと、を含む。
 また、上記課題を解決するため、本開示に係るプログラムは、コンピュータを、上述した時刻同期装置として動作させる。
 本開示に係る時刻同期装置、時刻同期方法およびプログラムによれば、時刻同期する上位装置の切り替えに伴う時刻補正値の急峻な変化の発生を抑制し、下位装置の動作への影響を低減することができる。
本開示の一実施形態に係るBC装置の構成例を示す図である。 図1に示すBC装置の動作の一例を示すフローチャートである。 図1に示す補正値調整部による時刻補正値の調整について説明するための図である。 図1に示すBC装置のハードウェア構成の一例を示す図である。 PTPによる時刻同期について説明するための図である。 BC装置について説明するための図である。 従来のBC装置の構成例を示す図である。 図7に示すBC装置における、マスタ装置の切り替えに伴う時刻補正値の変化について説明するための図である。
 以下、本開示の実施の形態について図面を参照して説明する。
 図1は、本開示の一実施形態に係るBC装置10の構成例を示す図である。本開示に係るBC装置10は、図6を参照したように、上位装置であるマスタ装置1に対してはスレーブとして動作し、下位装置であるスレーブ装置2に対してはマスタとして動作する。また、本実施形態に係るBC装置10は、複数のマスタ装置1と接続され、複数のマスタ装置1のうちの1つのマスタ装置1から配信された時刻に内部時刻を同期させる。したがって、本開示に係るBC装置10は、複数の上位装置(マスタ装置1)のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、内部時刻に下位装置(スレーブ装置2)を同期させる時刻同期装置である。図1において、図7と同様の構成には同じ符号を付し、説明を省略する。
 図1に示すように、本実施形態に係るBC装置10は、タイマー11と、発信器12と、頻度調整部13と、IF14と、複数のIF15と、選択部16と、補正値計算部17と、補正値記憶部18と、補正値調整部19とを備える。図1に示すBC装置10は、図7に示すBC装置10aと比較して、頻度調整部13aおよび補正値計算部17aをそれぞれ、頻度調整部13および補正値計算部17に変更した点と、補正値記憶部18および補正値調整部19を追加した点とが異なる。
 補正値計算部17は、選択部16により選択されたマスタ装置1からの時刻情報に基づき、選択されたマスタ装置1(1つの上位装置)とBC装置10とが同期するように、タイマー11が管理する内部時刻を補正する補正値である時刻補正値を算出する。補正値計算部17は、算出した時刻補正値を、補正値記憶部18および補正値調整部19に出力する。
 補正値記憶部18は、補正値計算部17あるいは補正値調整部19から出力され、BC装置10の内部時刻の調整に用いられた直前の時刻補正値を記憶する。
 頻度調整部13は、内部時刻に基づく時刻情報を下位装置であるスレーブ装置2に送信する頻度を調整し、調整した頻度で時刻情報を、IF14を介してスレーブ装置2に送信する。また、頻度調整部13は、スレーブ装置2に時刻情報を送信する頻度を補正値調整部19に出力する。
 補正値調整部19は、BC装置10が時刻同期するマスタ装置1(1つの上位装置)が切り替えられる場合、切り替え先のマスタ装置1について補正値計算部17により算出された時刻補正値を、補正値記憶部18に記憶されている時刻補正値に基づき調整する。そして、補正値調整部19は、調整後の時刻補正値に基づき、タイマー11が管理する内部時刻を補正する。補正値調整部19は、頻度調整部13により調整される、時刻情報をスレーブ装置2に送信する周期で時刻補正値の調整を行う。補正値調整部19は、調整後の補正値を補正値記憶部18に記憶させる。なお、補正値調整部19は、BC装置10が時刻同期するマスタ装置1の切り替えが発生しない場合には、時刻補正値の調整は行ず、補正値計算部17により算出された時刻補正値に基づき、内部時刻を補正する。
 次に、本実施形態に係るBC装置10の動作について説明する。
 図2は、本実施形態に係るBC装置10の動作の一例を示すフローチャートであり、BC装置10による時刻同期方法を説明するための図である。
 BC装置10が時刻同期しているマスタ装置1の異常の発生などを検知すると、選択部16は、複数のマスタ装置1から、新たに時刻同期する1つのマスタ装置1(切り替え先のマスタ装置1)を選択する(ステップS11)。時刻同期するマスタ装置1の切り替わりの直前には、切り替え元のマスタ装置1に対する時刻補正値が補正値記憶部18には記憶されている。
 補正値計算部17は、選択部16により切り替え先として選択されたマスタ装置1に対する時刻補正値を算出する(ステップS12)。
 補正値記憶部18は、BC装置10の内部時刻の補正に用いられた時刻補正値を記憶する(ステップS13)。補正値記憶部18は、時刻同期するマスタ装置1の切り替わりが発生しない場合には、補正値計算部17により算出された時刻補正値を記憶する。また、補正値記憶部18は、時刻同期するマスタ装置1の切り替わりに伴って、補正値調整部19により時刻補正値の調整が行われた場合には、調整後の時刻補正値を記憶する。したがって、時刻同期するマスタ装置1が新たに選択された状態では、切り替え先として選択されたマスタ装置1に対する時刻補正値はまだ、内部時刻の補正に用いられていないため、補正値記憶部18は、切り替え元のマスタ装置1に対する時刻補正値を引き続き記憶する。
 補正値調整部19は、BC装置10が時刻同期するマスタ装置1(1つの上位装置)が切り替えられる場合、補正値計算部17により、切り替え先のマスタ装置1について算出された時刻補正値を、補正値記憶部18に記憶されている時刻補正値(切り替え前の状態では、切り替え元のマスタ装置1に対する時刻補正値)に基づき調整する。補正値調整部19は、調整後の時刻補正値に基づき、タイマー11が管理する内部時刻を補正する(ステップS14)。調整後の時刻補正値に基づき内部時刻を補正したため、補正値調整部19は、調整後の時刻補正値を補正値記憶部18に記憶させる。なお、補正値調整部19は、頻度調整部13により調整された、スレーブ装置2に時刻情報を送信する周期で時刻補正値を調整する。
 次に、補正値調整部19による時刻補正値の調整について、図3を参照して説明する。図3においては、図8と同様に、時刻t0と時刻t1との間で、BC装置10が時刻同期するマスタ装置1の切り替えが発生したとする。また、以下では、時刻t-2,t-1,t0における、切り替え元のマスタ装置1に対する時刻補正値をそれぞれ、A-2,A-1,A0とし、時刻t1,t2,t3における、切り替え先のマスタ装置1に対する時刻補正値をそれぞれ、a1,a2,a3とする。
 時刻t0と時刻t1との間で、BC装置10が時刻同期するマスタ装置1の切り替えが発生すると、補正値計算部17は、時刻t1における、切り替え先のマスタ装置1に対する時刻補正値を算出する。上述したように、時刻t1における切り替え先のマスタ装置1に対する時刻補正値はa1である。
 補正値調整部19は、補正値計算部17により算出された時刻補正値a1を、補正値記憶部18に記憶されている、内部時刻の調整に用いられた直前の時刻補正値に基づき調整する。補正値記憶部18には、時刻t1の直前の時刻t0において、内部時刻の補正に用いられた時刻補正値A0が記憶されている。したがって、補正値調整部19は、時刻補正値a0を時刻補正値A0に基づき調整する。
 ここで、補正値調整部19は、時刻補正値a0と調整後の時刻補正値との差が、時刻補正値a0と時刻補正値A0との差よりも小さくなるように、時刻補正値a0を調整する。すなわち、補正値調整部19は、切り替え先のマスタ装置1に対する時刻補正値と調整後の時刻補正値との差が、切り替え先のマスタ装置1に対する時刻補正値と内部時刻の調整に用いた直前の時刻補正値との差よりも小さくなるように、切り替え先のマスタ装置1に対する時刻補正値を調整する。例えば、補正値調整部19は、時刻補正値A0と時刻補正値a0との平均(A0+a1)/2を時刻t1における調整後の時刻補正値a1’として算出する。そして、補正値調整部19は、算出した調整後の時刻補正値a1’に基づき、内部時刻を調整する。また、補正値調整部19は、内部時刻の調整に用いた、調整後の時刻補正値a1’を補正値記憶部18に記憶させる。
 時刻t2においても同様に、補正値計算部17は、切り替え先のマスタ装置1に対する時刻補正値a2を算出する。補正値調整部19は、補正値計算部17により算出された時刻補正値a2を、補正値記憶部18に記憶されている時刻補正値a1’に基づき補正する。例えば、補正値調整部19は、時刻補正値a2と時刻補正値a1’との平均(a1’+a2)/2を時刻t2にける調整後の時刻補正値a2’として算出する。
 なお、図3においては、補正値計算部17により算出された時刻補正値と、補正値記憶部18に記憶されている時刻補正値との平均により、補正値計算部17により算出された時刻補正値を調整する例を用いて説明したが、これに限られるものではない。補正値計算部17は、切り替え先のマスタ装置1に対する時刻補正値と調整後の時刻補正値との差が、切り替え先のマスタ装置1に対する時刻補正値と内部時刻の調整に用いた直前の時刻補正値との差よりも小さくなるように、切り替え先のマスタ装置1に対する時刻補正値を調整すればよい。
 時刻t3において、補正値調整部19は、補正値計算部17により算出された時刻補正値の調整を終了し、算出された時刻補正値に基づき、内部時刻を調整する。すなわち、補正値調整部19は、BC装置10が時刻同期するマスタ装置1(1つの上位装置)が切り替えられる場合、所定期間は、調整後の時刻補正値に基づき内部時刻を補正し、所定期間の経過後は、切り替え先のマスタ装置1について算出された時刻補正値に基づき内部時刻を補正する。
 このように本実施形態に係る時刻同期装置としてのBC装置10は、選択部16と、補正値計算部17と、補正値記憶部18と、補正値調整部19とを備える。選択部16は、複数の上位装置(マスタ装置1)から、BC装置10の内部時刻を同期させる1つの上位装置を選択する。補正値計算部17は、1つの上位装置と自装置とが同期するように内部時刻を補正する時刻補正値を算出する。補正値記憶部18は、内部時刻の補正に用いられた直前の時刻補正値を記憶する。補正値調整部19は、1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、補正値記憶部18に記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき内部時刻を補正する。
 また、本実施形態に係る時刻同期方法は、複数の上位装置(マスタ装置1)から、BC装置10の内部時刻を同期させる1つの上位装置を選択するステップと、1つの上位装置と自装置とが同期するように内部時刻を補正する時刻補正値を算出するステップと、内部時刻の補正に用いられた直前の時刻補正値を記憶するステップと、1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき内部時刻を補正するステップと、を含む。
 BC装置10の内部時刻を同期させる1つの上位装置を切り替える場合に、切り替え先の上位装置について算出された時刻補正値を、内部時刻の補正に用いられた直前の時刻補正値に基づき修正することで、上位装置の切り替えに伴う時刻補正値の急峻な変化の発生を抑制することができる。その結果、下位装置であるスレーブ装置2の動作への影響を低減することができる。
 次に、本実施形態に係る時刻同期装置としてのBC装置10のハードウェア構成について説明する。
 図4は、本開示の一実施形態に係るBC装置10のハードウェア構成の一例を示す図である。図4においては、BC装置10がプログラム命令を実行可能なコンピュータにより構成される場合の、BC装置10のハードウェア構成の一例を示している。ここで、コンピュータは、汎用コンピュータ、専用コンピュータ、ワークステーション、PC(Personal computer)、電子ノートパッドなどであってもよい。プログラム命令は、必要なタスクを実行するためのプログラムコード、コードセグメントなどであってもよい。
 図4に示すように、BC装置10は、プロセッサ110、ROM(Read Only Memory)120、RAM(Random Access Memory)130、ストレージ140、入力部150、表示部160および通信インタフェース(I/F)170を有する。各構成は、バス190を介して相互に通信可能に接続されている。プロセッサ110は、具体的にはCPU(Central Processing Unit)、MPU(Micro Processing Unit)、GPU(Graphics Processing Unit)、DSP(Digital Signal Processor)、SoC(System on a Chip)などであり、同種または異種の複数のプロセッサにより構成されてもよい。
 プロセッサ110は、BC装置10の各構成の制御および各種の演算処理を実行するコントローラである。すなわち、プロセッサ110は、ROM120またはストレージ140からプログラムを読み出し、RAM130を作業領域としてプログラムを実行する。プロセッサ110は、ROM120あるいはストレージ140に記憶されているプログラムに従って、上記各構成の制御および各種の演算処理を行う。本実施形態では、ROM120またはストレージ140には、コンピュータを本開示に係るBC装置10として機能させるためのプログラムが格納されている。当該プログラムがプロセッサ110により読み出されて実行されることで、BC装置10の各構成、例えば、タイマー11、発信器12、頻度調整部13、選択部16、補正値計算部17および補正値調整部19が実現される。
 プログラムは、CD-ROM(Compact Disk Read Only Memory)、DVD-ROM(Digital Versatile Disk Read Only Memory)、USB(Universal Serial Bus)メモリなどの非一時的(non-transitory)記憶媒体に記憶された形態で提供されてもよい。また、プログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。
 ROM120は、各種プログラムおよび各種データを格納する記憶部である。RAM130は、作業領域として一時的にプログラムまたはデータを記憶する記憶部である。ストレージ140は、HDD(Hard Disk Drive)またはSSD(Solid State Drive)により構成され、オペレーティングシステムを含む各種プログラムおよび各種データを格納する記憶部である。例えば、RAM130あるいはストレージ140は、BC装置10の内部時刻の補正に用いられた直前の時刻補正値を記憶する。
 入力部150は、マウスなどのポインティングデバイス、およびキーボードを含み、各種の入力を行うために使用される。
 表示部160は、例えば、液晶ディスプレイであり、各種の情報を表示する。表示部160は、タッチパネル方式を採用して、入力部150として機能してもよい。
 通信インタフェース170は、外部装置(例えば、マスタ装置1およびスレーブ装置2)などの他の機器と通信するためのインタフェースであり、例えば、イーサネット(登録商標)、FDDI、Wi-Fi(登録商標)などの規格が用いられる。
 上述したBC装置10の各部として機能させるためにコンピュータを好適に用いることが可能である。そのようなコンピュータは、BC装置10の各部の機能を実現する処理内容を記述したプログラムを該コンピュータの記憶部に格納しておき、該コンピュータのプロセッサによってこのプログラムを読み出して実行させることで実現することができる。すなわち、当該プログラムは、コンピュータを、上述したBC装置10として機能させることができる。また、当該プログラムを非一時的記録媒体に記録することも可能である。また、当該プログラムを、ネットワークを介して提供することも可能である。
 以上の実施形態に関し、更に以下の付記を開示する。
 (付記項1)
 複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期装置であって、
 コントローラと、メモリとを備え、
 前記コントローラは、
 前記複数の上位装置から前記1つの上位装置を選択し、
 前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出し、
 前記内部時刻の補正に用いられた直前の時刻補正値を前記メモリに記憶させ、
 前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記メモリに記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正する、時刻同期装置。
 (付記項2)
 付記項1に記載の時刻同期装置において、
 前記コントローラは、前記内部時刻に基づく時刻情報を前記下位装置に送信する頻度を調整し、該調整した頻度で前記時刻情報を前記下位装置に送信し、
 前記時刻情報を送信する周期で、前記時刻補正値を調整する、時刻同期装置。
 (付記項3)
 付記項1に記載の時刻同期装置において、
 前記コントローラは、前記1つの上位装置が切り替えられる場合、所定期間は、前記調整後の時刻補正値に基づき前記内部時刻を補正し、前記所定期間の経過後は、前記切り替え先の上位装置について算出された時刻補正値に基づき前記内部時刻を補正する、時刻同期装置。
 (付記項4)
 複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期方法であって、
 前記複数の上位装置から前記1つの上位装置を選択し、
 前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出し、
 前記内部時刻の補正に用いられた直前の時刻補正値を記憶し、
 前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正する、時刻同期方法。
 (付記項5)
 コンピュータによって実行可能なプログラムを記憶した非一時的記憶媒体であって、前記コンピュータを、付記項1に記載の時刻同期装置として動作させる、プログラムを記憶した非一時的記憶媒体。
 上述の実施形態は代表的な例として説明したが、本開示の趣旨および範囲内で、多くの変更および置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、請求の範囲から逸脱することなく、種々の変形または変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。
 1  マスタ装置(上位装置)
 2  スレーブ装置(下位装置)
 10  BC装置(時刻同期装置)
 11  タイマー
 12  発信器
 13  頻度調整部
 14,15  IF
 16  選択部
 17  補正値計算部
 18  補正値記憶部
 19  補正値調整部
 110  プロセッサ
 120  ROM
 130  RAM
 140  ストレージ
 150  入力部
 160  表示部
 170  通信I/F
 190  パス

Claims (5)

  1.  複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期装置であって、
     前記複数の上位装置から前記1つの上位装置を選択する選択部と、
     前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出する補正値計算部と、
     前記内部時刻の補正に用いられた直前の時刻補正値を記憶する補正値記憶部と、
     前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記補正値記憶部に記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正する補正値調整部と、を備える時刻同期装置。
  2.  請求項1に記載の時刻同期装置において、
     前記内部時刻に基づく時刻情報を前記下位装置に送信する頻度を調整し、該調整した頻度で前記時刻情報を前記下位装置に送信する頻度調整部、をさらに備え、
     前記補正値計算部は、前記時刻情報を送信する周期で、前記時刻補正値を調整する、時刻同期装置。
  3.  請求項1または2に記載の時刻同期装置において、
     前記補正値調整部は、前記1つの上位装置が切り替えられる場合、所定期間は、前記調整後の時刻補正値に基づき前記内部時刻を補正し、前記所定期間の経過後は、前記切り替え先の上位装置について算出された時刻補正値に基づき前記内部時刻を補正する、時刻同期装置。
  4.  複数の上位装置のうちの1つの上位装置から配信された時刻に内部時刻を同期させ、前記内部時刻に下位装置を同期させる時刻同期方法であって、
     前記複数の上位装置から前記1つの上位装置を選択するステップと、
     前記1つの上位装置と自装置とが同期するように前記内部時刻を補正する補正値である時刻補正値を算出するステップと、
     前記内部時刻の補正に用いられた直前の時刻補正値を記憶するステップと、
     前記1つの上位装置が切り替えられる場合、切り替え先の上位装置について算出された時刻補正値を、前記記憶されている時刻補正値に基づき調整し、調整後の時刻補正値に基づき前記内部時刻を補正するステップと、を含む時刻同期方法。
  5.  コンピュータを、請求項1から3のいずれか一項に記載の時刻同期装置として動作させる、プログラム。
PCT/JP2021/021791 2021-06-08 2021-06-08 時刻同期装置、時刻同期方法およびプログラム WO2022259381A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/021791 WO2022259381A1 (ja) 2021-06-08 2021-06-08 時刻同期装置、時刻同期方法およびプログラム
JP2023526691A JPWO2022259381A1 (ja) 2021-06-08 2021-06-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/021791 WO2022259381A1 (ja) 2021-06-08 2021-06-08 時刻同期装置、時刻同期方法およびプログラム

Publications (1)

Publication Number Publication Date
WO2022259381A1 true WO2022259381A1 (ja) 2022-12-15

Family

ID=84425950

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/021791 WO2022259381A1 (ja) 2021-06-08 2021-06-08 時刻同期装置、時刻同期方法およびプログラム

Country Status (2)

Country Link
JP (1) JPWO2022259381A1 (ja)
WO (1) WO2022259381A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016502790A (ja) * 2012-11-12 2016-01-28 ゼットティーイー コーポレーションZte Corporation 時間同期方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016502790A (ja) * 2012-11-12 2016-01-28 ゼットティーイー コーポレーションZte Corporation 時間同期方法及び装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IEEE P1588, Draft IEEE 1588-2019, IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control System", ITU-T DRAFT; STUDY PERIOD 2017-2020; STUDY GROUP 15,, June 2020 (2020-06-01), pages 41 - 48, 144-182, XP044297502 *
TAICHI SAKAUE, OSAMU TOYAMA, DAISUKE OSAGAWA, TERUAKI ITO: "A Time Synchronization Scheme on Grandmaster Switching for IEEE802.1AS", IEICE TECHNICAL REPORT; CS, IEICE, JP, vol. 118, no. 488 (CS2018-112), 1 March 2019 (2019-03-01), JP, pages 33 - 37, XP009534140 *

Also Published As

Publication number Publication date
JPWO2022259381A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
JP4766128B2 (ja) スレーブ装置、スレーブ装置の時刻同期化方法および電子機器システム
US9608855B2 (en) Time control apparatus, time control method, and program
JP5569299B2 (ja) 通信システム及び通信インタフェース装置、並びに同期方法
CN101960770B (zh) 时钟同步系统、节点和时钟同步方法
JP4261500B2 (ja) 制御システム
JP2010190635A (ja) スレーブ装置、スレーブ装置の時刻同期化方法、マスタ装置および電子機器システム
EP2512048A2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
WO2016168064A1 (en) Methods, systems, and computer readable media for emulating network devices with different clocks
JP2013083451A (ja) 時刻制御装置、時刻制御方法、およびプログラム
JP2016052125A (ja) 複数任意波形発生装置の同期システム、マルチawgシステム同期方法及び複数装置同期方法
CN107800529B (zh) 一种网络节点的时钟频率同步方法
WO2013051445A1 (ja) 周波数差検出装置、周波数差検出方法、およびプログラム
KR20220053542A (ko) 복수의 커넥티드 장치 간 디지털 콘텐츠의 재생 동기화를 맞추는 방법 및 이를 이용한 장치
JP6707209B1 (ja) 時刻同期システム、マスタ装置、スレーブ装置およびプログラム
WO2022259381A1 (ja) 時刻同期装置、時刻同期方法およびプログラム
KR101847366B1 (ko) 시각 동기 장치 및 시각 동기 시스템
US20210152322A1 (en) Communication apparatus, communication system, communication method, and computer readable medium
JP6018040B2 (ja) クロック供給システム、クロックバッファ群および制御方法
WO2023073970A1 (ja) 時刻同期装置、時刻同期方法およびプログラム
WO2023100299A1 (ja) 時刻同期装置、時刻同期方法およびプログラム
CN112019288B (zh) 时间同步方法、业务单板及网络设备
WO2023203782A1 (ja) 時刻同期装置、時刻同期方法、及びプログラム
WO2023238203A1 (ja) 時刻同期装置、時刻同期システムおよび時刻同期方法
US9746876B2 (en) Drift compensation for a real time clock circuit
JP7506351B2 (ja) 測定器、測定方法および時刻同期システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21945059

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023526691

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21945059

Country of ref document: EP

Kind code of ref document: A1