JP6110756B2 - 信号発生器、信号発生方法、試験装置および試験方法 - Google Patents

Description

本発明は、信号発生器、信号発生方法、試験装置および試験方法に関する。

従来、信号を生成する波形発生器において、雑音除去のためのローパスフィルタにおける波形の歪を補償すべく、信号に方形波を加算する回路が知られている（例えば、特許文献１参照）。
[先行技術文献]
特許文献１ 特開２００６−３３７１３９号公報
特許文献２ 実開平０３−１２５６４号公報

しかし、従来の波形発生器は、方形波を生成する回路と、方形波を加算する回路とを備えなければならず、回路規模が増大してしまう。

本発明の第１の態様においては、入力信号に応じた信号を発生する信号発生器であって、直列に設けられた積分コンデンサおよび直列抵抗を含み、入力信号を積分する積分回路を備え、積分コンデンサの容量および直列抵抗の抵抗値の少なくとも一方が可変である信号発生器および当該信号発生器を用いた信号発生方法を提供する。

本発明の第２の態様においては、入力信号に応じた信号を発生する信号発生器であって、入力信号が入力される積分回路と、積分回路の後段に接続される帯域制限回路とを備え、積分回路は、直列に設けられ、入力信号が入力される積分コンデンサおよび直列抵抗を含み、積分コンデンサの容量および抵抗の抵抗値の積に応じた時定数が、帯域制限回路の時定数と等しい信号発生器および当該信号発生器を用いた信号発生方法を提供する。

本発明の第３の態様においては、被試験デバイスを試験する試験装置であって、入力信号に応じた信号を発生し、被試験デバイスに入力する、第１または第２の態様の信号発生器と、被試験デバイスの動作に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置および当該試験装置を用いた試験方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る信号発生器１００の構成例を示す図である。 積分回路１０および帯域制限回路３０の周波数特性の一例を示す図である。 定電流信号Ｉｉｎ、積分信号Ｖ１および出力信号Ｖ２の波形の一例を示す図である。 信号発生器１００の他の構成例を示す図である。 信号発生器１００の他の構成例を示す図である。 補償回路４０の構成例を示す図である。 積分回路１０、補償回路４０および帯域制限回路３０の周波数特性の一例を示す図である。 補償回路４０の他の構成例を示す図である。 補償回路４０の他の構成例を示す図である。 帯域制限回路３０および補償回路４０の他の構成例を示す図である。 本発明の実施形態に係る試験装置２００の構成例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る信号発生器１００の構成例を示す図である。信号発生器１００は、入力信号に応じた出力信号を発生させる。本例の信号発生器１００は、信号入力部２２、積分回路１０、調整部２０および帯域制限回路３０を備える。

信号入力部２２は入力信号を生成する。本例の信号入力部２２は定電流源を有する。本例の信号入力部２２は、定電流源のオンおよびオフを制御することで、パルス状の定電流信号Ｉｉｎを生成する。なお、信号入力部２２は、信号発生器１００の外部に設けられてもよい。

積分回路１０は、直列に設けられた積分コンデンサ１４および直列抵抗１６を含み、入力信号を積分した積分信号Ｖ１を出力する。本例の積分回路１０は、ランプ波形の積分信号Ｖ１を生成する。ランプ波形とは、略一定の傾きで強度が増加または減少する波形である。本例の積分回路１０は、積分コンデンサ１４、直列抵抗１６および差動増幅器１２を有する。直列に接続された積分コンデンサ１４および直列抵抗１６は、差動増幅器１２の負側入力端子と出力端子との間に設けられる。差動増幅器１２の正側入力端子には接地電位等の基準電位が印加される。

直列抵抗１６が無い場合には、積分回路１０の周波数特性は、周波数に応じてゲインが減少する特性を示す。これに対し、本例の積分回路１０は、積分コンデンサ１４に対して直列に接続された直列抵抗１６を有する。このため、積分回路１０の周波数特性は、積分コンデンサ１４の容量および直列抵抗１６の抵抗値の積（時定数）に応じた周波数より高周波側では、略一定のゲインを示す。つまり、直列抵抗１６を設けることで、高周波帯域のゲインを増大させることができる。

本例の積分回路１０において、積分コンデンサ１４の容量および直列抵抗１６の抵抗値の少なくとも一方は可変である。図１においては、積分コンデンサ１４および直列抵抗１６の両方を可変素子として示している。例えば積分コンデンサ１４は、並列に設けられた複数のコンデンサと、それぞれのコンデンサを差動増幅器１２の正側入力端子または出力端子に接続するか否かを切り替えるスイッチとを含む。また、直列抵抗１６は、直列に設けられた複数の抵抗と、それぞれの抵抗の両端を接続してバイパスするか否かを切り替えるスイッチとを含む。これらのスイッチを制御することで、容量または抵抗値を制御できる。

帯域制限回路３０は、積分回路１０の後段に接続され、積分回路１０が出力する積分信号Ｖ１が入力される。積分回路１０および帯域制限回路３０の間には、アッテネータまたはオフセット印加回路等の中継回路が含まれていてもよい。帯域制限回路３０は、積分信号Ｖ１の帯域を制限した出力信号Ｖ２を出力する。

本例の帯域制限回路３０は、差動増幅器３２、抵抗３４、制限抵抗３６および制限コンデンサ３８を有する。差動増幅器３２の負側入力端子には、抵抗３４を介して積分信号Ｖ１が入力される。差動増幅器３２の正側入力端子には、接地電位等の基準電位が印加される。

制限抵抗３６は、差動増幅器３２の負側入力端子および出力端子の間に設けられる。また、制限コンデンサ３８は、差動増幅器３２の負側入力端子および出力端子の間において、制限抵抗３６と並列に設けられる。このような構成により、本例の帯域制限回路３０は、ローパスフィルタとして機能する。これにより、積分信号Ｖ１に含まれる高周波ノイズを除去することができる。しかし、積分信号Ｖ１の高周波成分には、本来の信号成分も含まれている。このため、帯域制限回路３０を通過させることで、積分信号Ｖ１に歪が生じてしまう。

調整部２０は、帯域制限回路３０を通過させることで生じる積分信号Ｖ１の歪を予め補償すべく、積分回路１０における積分コンデンサ１４の容量および直列抵抗１６の抵抗値の少なくとも一方を制御する。より具体的には、調整部２０は、積分回路１０の時定数と、帯域制限回路３０の時定数とが一致するように、積分コンデンサ１４の容量および直列抵抗１６の抵抗値の少なくとも一方を制御する。つまり、調整部２０は、積分コンデンサ１４の容量および直列抵抗１６の抵抗値の積を、制限コンデンサ３８の容量および制限抵抗３６の抵抗値の積と等しくさせる。

このような制御により、帯域制限回路３０においてゲインが抑制される高周波帯域と、積分回路１０においてゲインが増大される高周波帯域とを略一致させることができる。このため、帯域制限回路３０においてゲインが制限される高周波の信号成分を、積分回路１０において予め増大させることができる。これにより、帯域制限回路３０において高周波ノイズを除去しつつ、所望の波形を出力することができる。

なお時定数が「一致」とは、正確に一致している場合の他に、積分信号Ｖ１の歪が許容範囲内となるように補償できる程度に、実質的に一致している場合を含む。本例では、積分回路１０の時定数と、帯域制限回路３０の時定数との比が９０％から１１０％の範囲内であれば、実質的に一致とみなしてよい。

本例の調整部２０は、積分回路１０の後段に接続される帯域制限回路３０の時定数を示す回路情報を受け取り、当該回路情報に基づいて、積分コンデンサ１４の容量および直列抵抗１６の抵抗値を調整する。回路情報は、時定数の値を含んでよく、帯域制限回路３０の時定数に対応付けられた識別情報を含んでもよい。調整部２０は、帯域制限回路３０から当該回路情報を受け取ってよく、信号発生器１００の使用者等から受け取ってもよい。

なお、帯域制限回路３０は、信号発生器１００において交換可能であってよく、また、時定数が変更可能であってもよい。また、帯域制限回路３０は、信号発生器１００に接続される外部回路であってもよい。積分コンデンサ１４および直列抵抗１６の特性値が可変であるので、後段に接続される帯域制限回路３０の時定数に応じて、積分回路１０の時定数を調整することができる。また、帯域制限回路３０の構成は図１に示した構成に限定されない。帯域制限回路３０は、直列に設けられた制限コンデンサ３８および制限抵抗３６を有してもよい。また、調整部２０は、信号発生器１００の外部に設けられてもよい。

図２は、積分回路１０および帯域制限回路３０の周波数特性の一例を示す図である。図２において横軸は周波数であり、縦軸はゲインである。また、積分コンデンサ１４の容量をＣｆ、直列抵抗１６の抵抗値をＲｆ、制限コンデンサ３８の容量をＣＬ、制限抵抗３６の抵抗値をＲＬとする。上述したように、積分回路１０の周波数特性は、時定数に応じた周波数１／２πＲｆＣｆより低周波側では、周波数に応じてゲインが減少し、当該周波数より高周波側では略一定のゲインとなる。なお、図２においては、直列抵抗１６が無い場合の、積分回路１０の周波数特性を破線で示している。

また、帯域制限回路３０は、時定数に応じた周波数１／２πＲＬＣＬより低周波側では略一定のゲインとなり、当該周波数より高周波側では周波数に応じてゲインが減少する。調整部２０は、積分回路１０および帯域制限回路３０の時定数を一致させる。これにより、帯域制限回路３０による積分信号Ｖ１の歪を補償することができる。なお、高周波側の帯域制限回路３０の周波数特性の傾きは、直列抵抗１６が無い場合の積分回路１０の当該高周波側の周波数特性の傾きと一致することが好ましい。

図３は、定電流信号Ｉｉｎ、積分信号Ｖ１および出力信号Ｖ２の波形の一例を示す図である。図３において横軸は時間であり、縦軸は信号の強度である。なお、直列抵抗１６が無い場合の信号波形を破線で示す。

本例の信号入力部２２は、パルス状の定電流信号Ｉｉｎを生成する。積分回路１０は、定電流信号Ｉｉｎを積分した積分信号Ｖ１を出力する。また、帯域制限回路３０は、積分信号Ｖ１の高周波成分を除去した出力信号Ｖ２を出力する。

積分回路１０が直列抵抗１６を有さない場合、積分回路１０が出力する積分信号Ｖ１の波形は、ランプ波形になる。しかし、帯域制限回路３０により高周波成分のゲインが制限されるので、帯域制限回路３０が出力する出力信号Ｖ２の波形は、ランプ波形に対してなまってしまう。

これに対し、積分回路１０が直列抵抗１６を有することで、積分回路１０が出力する積分信号Ｖ１の高周波成分が増大する。このため、帯域制限回路３０を積分信号Ｖ１が通過した出力信号Ｖ２の波形は、ランプ波形となる。従って、信号発生器１００は、出力信号Ｖ２における高周波ノイズを低減しつつ、出力信号Ｖ２における波形を全帯域に渡って精度よく形成できる。なお、信号発生器１００の出力信号Ｖ２の波形は、ランプ波形に限定されない。

図４は、信号発生器１００の他の構成例を示す図である。本例の信号発生器１００は、調整部２０を有さない。また、帯域制限回路３０は、積分回路１０に対して固定されており、且つ、時定数も固定されている。また、積分コンデンサ１４および直列抵抗１６の特性値も固定されている。他の構成は、図１から図３において説明した信号発生器１００と同一である。

本例の信号発生器１００においては、積分回路１０の時定数が、帯域制限回路３０の時定数と一致するように、積分コンデンサ１４および直列抵抗１６の特性値が予め設計される。このような構成によっても、出力信号Ｖ２における高周波ノイズを低減しつつ、出力信号Ｖ２における波形を全帯域に渡って精度よく形成できる。

図５は、信号発生器１００の他の構成例を示す図である。本例の信号発生器１００は、図１から図４に記載されたいずれかの信号発生器１００の構成に加え、補償回路４０を更に備える。図５においては、図４に示した信号発生器１００の構成に、補償回路４０を追加した例を示している。なお、図５の積分回路１０は、積分コンデンサ１４の誘電体吸収を示す等価回路（等価抵抗１８および等価コンデンサ１９の直列回路）を更に含んでいる。一般に、コンデンサにおける誘電体吸収の等価回路は、抵抗およびコンデンサの直列回路が、元のコンデンサと並列に接続された回路で示される。

積分コンデンサ１４の誘電体吸収を無視できない場合、積分回路１０が出力する積分信号Ｖ１には、誘電体吸収による歪が生じる。具体的には、等価抵抗１８および等価コンデンサ１９により、積分回路１０の周波数特性は、誘電体吸収を考慮しない場合の周波数特性に対して、低周波成分のゲインが減少する（または、高周波成分のゲインが増大する）。当該ゲインの変動は、積分コンデンサ１４および等価コンデンサ１９の容量比で定まる。

補償回路４０は、当該誘電体吸収による歪を補償した積分信号Ｖ１を、帯域制限回路３０に入力する。本例の補償回路４０は、時定数が、積分コンデンサ１４における誘電体吸収の等価回路の時定数と等しいＲＣ直列回路を含む。補償回路４０は、積分信号Ｖ１の帯域を当該ＲＣ直列回路により制限して得られる補償信号と、積分信号Ｖ１とを加減算して出力する。

図６は、補償回路４０の構成例を示す図である。本例の補償回路４０は、第１分圧抵抗４４、ＲＣ直列回路４２およびボルテージフォロワ回路５０を有する。ＲＣ直列回路４２は、第２分圧抵抗４６および補償コンデンサ４８を有する。第１分圧抵抗４４は、積分回路１０の出力端と基準電位との間に設けられる。第２分圧抵抗４６は、第１分圧抵抗４４と基準電位との間に、第１分圧抵抗４４と直列に設けられる。第２分圧抵抗４６の抵抗値は、第１分圧抵抗４４の抵抗値よりも大きくてよい。補償コンデンサ４８は、第１分圧抵抗４４と基準電位との間に、第２分圧抵抗４６と直列に設けられる。図６の例では、第２分圧抵抗４６が第１分圧抵抗４４に接続され、補償コンデンサ４８が第２分圧抵抗４６と基準電位との間に設けられているが、補償コンデンサ４８が第１分圧抵抗４４に接続され、第２分圧抵抗４６が補償コンデンサ４８と基準電位との間に設けられてもよい。ボルテージフォロワ回路５０は、第１分圧抵抗４４およびＲＣ直列回路４２の接点（本例では、第１分圧抵抗４４および第２分圧抵抗４６の接点）における信号を受け取り、当該信号に応じた信号を出力する。

第２分圧抵抗４６および補償コンデンサ４８が、信号線と基準電位との間に直列に設けられるので、本例のＲＣ直列回路はローパスフィルタとして機能する。ＲＣ直列回路４２が出力する信号（本例では、第１分圧抵抗４４および第２分圧抵抗４６の接点における信号）は、当該ローパスフィルタにより積分信号Ｖ１の帯域を制限した補償信号と、積分信号Ｖ１とが、第１分圧抵抗４４および第２分圧抵抗４６の抵抗比に応じた比重で加算された信号になる。

ここで、第１分圧抵抗４４および第２分圧抵抗４６の抵抗比は、誘電体吸収の等価容量（すなわち、等価コンデンサ１９の容量）および積分コンデンサ１４の容量の比と等しい。つまり、第１分圧抵抗４４および第２分圧抵抗４６の抵抗値をＲ１、Ｒ２として、積分コンデンサ１４の容量および等価コンデンサ１９の容量をＣｆ、Ｃｄとすると、下記の関係が成り立つ。
Ｒ１：Ｒ２＝Ｃｄ：Ｃｆ 式（１）
また、誘電体吸収の等価回路の時定数と、ＲＣ直列回路４２の時定数とを一致させるので、下記の関係が成り立つ。ただし、等価抵抗の抵抗値をＲｄとして、補償コンデンサ４８の容量をＣ１とする。
Ｒｄ×Ｃｄ＝Ｒ２×Ｃ１ 式（２）

これにより、補償回路４０は、積分信号Ｖ１および補償信号を、積分コンデンサ１４および等価コンデンサ１９の容量の比に応じて加減算することになる。従って、誘電体吸収によって、積分コンデンサ１４および等価コンデンサ１９の容量の比に応じて、高周波成分のゲインに対して相対的にゲインが小さくなった低周波成分を補償することができる。

なお比が「等しい」とは、正確に等しい場合の他に、誘電体吸収による歪が許容範囲内となるまで補償できる程度に、実質的に等しい場合を含む。本例では、抵抗値の比が、容量値の比の９０％から１１０％の範囲内であれば、実質的に等しいとみなしてよい。

なお、補償コンデンサ４８の容量は、等価コンデンサ１９の容量に、１より大きい予め定められた係数Ａを乗じた容量であってよい。この場合、式（２）から明らかなように、第２分圧抵抗４６は、等価抵抗１８の抵抗値を、当該係数で除算した抵抗値を有する。また、式（１）から明らかなように、第１分圧抵抗４４は、等価抵抗１８の抵抗値および等価コンデンサ１９の容量の積を、積分コンデンサ１４の容量および当該係数の積で除算した抵抗値を有する。すなわち、以下の関係を有する。
Ｃ１＝Ａ×Ｃｄ
Ｒ２＝Ｒｄ／Ａ
Ｒ１＝（Ｃｄ×Ｒｄ）／（Ｃｆ×Ａ）
これにより、各分圧抵抗の抵抗値を小さくすることができる。係数Ａの値は、例えば１０倍程度である。

図７は、積分回路１０、補償回路４０および帯域制限回路３０の周波数特性の一例を示す図である。帯域制限回路３０の周波数特性は、図２に示した周波数特性と同一である。積分コンデンサ１４の誘電体吸収により、本例の積分回路１０の周波数特性は、図２に示した周波数特性と相違する。

上述したように、積分回路１０の周波数特性は、誘電体吸収を考慮しない場合の周波数特性に対して、低周波成分のゲインが減少する（または、高周波成分のゲインが増大する）。具体的には、所定の周波数ｆ１（ただし、ｆ１＝１／（２πＣｄＲｄ））より低周波側の周波数特性と、所定の周波数ｆ２より高周波側の周波数特性とが線形にならず、低周波側の周波数特性が相対的に低くなる。周波数ｆ２は、積分コンデンサ１４のインピーダンスに対して、誘電体吸収の等価回路のインピーダンスが非常に大きくなり無視できるようになる周波数である。また、周波数ｆ１からｆ２の区間では、積分回路１０のゲインは略一定となる。

これに対して、補償回路４０の周波数特性は、周波数ｆ１より低周波側では、補償コンデンサ４８のインピーダンスが大きく、ＲＣ直列回路４２にはほとんど電流が流れない。このため、ゲインは略１となる。周波数ｆ１からｆ２の区間では、ゲインが徐々に減少するローパス特性を示す。周波数ｆ２より高周波側では、第２分圧抵抗４６の抵抗値に比べて補償コンデンサ４８のインピーダンスが非常に小さくなりほぼ無視できる。このため、積分回路１０が出力する積分信号Ｖ１は、分圧抵抗の抵抗比で分圧される。

このような周波数特性の補償回路４０を用いることで、誘電体吸収により生じた、積分回路１０における低周波側および高周波側の周波数特性のギャップを補償することができる。また、図２に示した例と同様に、直列抵抗１６を設けることで、帯域制限回路３０により除去される高周波の信号成分についても、積分回路１０において予め補償することができる。

なお、図１に示した、積分コンデンサ１４および直列抵抗１６の特性値が可変である信号発生器１００に、補償回路４０を追加する構成においては、ＲＣ直列回路４２における各素子の特性値の少なくとも一つが可変であることが好ましい。調整部２０は、積分回路１０における積分コンデンサ１４および直列抵抗１６の特性値に応じて、ＲＣ直列回路４２における各素子の特性値を調整してよい。

図８は、補償回路４０の他の構成例を示す図である。本例の補償回路４０は、図６に示した補償回路４０において、ボルテージフォロワ回路５０に代えて増幅回路６０を備えた構成である。増幅回路６０は、第１分圧抵抗４４およびＲＣ直列回路４２の接点（本例では、第１分圧抵抗４４および第２分圧抵抗４６の接点）における信号を増幅して出力する。

増幅回路６０は、増幅抵抗６４、増幅抵抗６６および差動増幅器６２を有する。増幅抵抗６４は、第１分圧抵抗４４およびＲＣ直列回路４２の接点と、差動増幅器６２の負側入力端子の間に接続される。また、増幅抵抗６６は、差動増幅器６２の負側入力端子と、出力端子との間に接続される。増幅回路６０は、増幅抵抗の抵抗比に応じた増幅率で信号を増幅する。増幅抵抗６４の抵抗値は、積分信号Ｖ１と補償信号との加算比に影響を与えないように、第２分圧抵抗４６の抵抗値よりも十分大きいことが好ましい。このような構成により、歪を補償した積分信号を増幅して出力することができる。

図９は、補償回路４０の他の構成例を示す図である。本例の補償回路４０は、ＲＣ直列回路４２、第２分圧抵抗４６、抵抗７０、７２、７４、７６、差動増幅器６８およびバッファ７８を有する。

抵抗７０は、積分回路１０の出力端子と、差動増幅器６８の負側入力端子との間に接続される。抵抗７２は、差動増幅器６８の負側入力端子と出力端子との間に接続される。抵抗７０および抵抗７２の抵抗値は同一である。

本例のＲＣ直列回路４２は、補償コンデンサ４８および第１分圧抵抗４４を有する。補償コンデンサ４８は、積分回路１０の出力端子および抵抗７０を接続する線路と、基準電位との間に設けられる。第１分圧抵抗４４は、積分回路１０の出力端子と基準電位との間に、補償コンデンサ４８と直列に設けられる。また、第２分圧抵抗４６は、第１分圧抵抗４４と基準電位との間に設けられる。図９の例では、補償コンデンサ４８が積分回路１０の出力端子に接続され、第１分圧抵抗４４が補償コンデンサ４８と第２分圧抵抗４６との間に設けられているが、第１分圧抵抗４４が積分回路１０の出力端子に接続され、補償コンデンサ４８が第１分圧抵抗４４と第２分圧抵抗４６との間に設けられてもよい。

本例のＲＣ直列回路４２は、積分回路１０が出力する積分信号Ｖ１の高周波成分を通過させるハイパスフィルタとして機能する。本例では、ＲＣ直列回路４２を通過した信号が、補償信号となる。ただし、ＲＣ直列回路４２は、第１分圧抵抗４４および第２分圧抵抗４６の抵抗比に応じたゲインで、当該高周波成分を通過させる。なお、補償コンデンサ４８、第１分圧抵抗４４および第２分圧抵抗４６の特性値は以下となる。
Ｃ１＝Ａ×Ｃｄ
Ｒ１＝Ｒｄ／Ａ
Ｒ２＝（Ｃｄ×Ｒｄ）／（Ｃｆ×Ａ）
本例においても、ＲＣ直列回路４２の時定数は、誘電体吸収の等価回路の時定数と一致する。つまり、Ｃ１×Ｒ１＝Ｃｄ×Ｒｄである。

抵抗７４は、ＲＣ直列回路４２および第２分圧抵抗４６の接点（本例では、第１分圧抵抗４４および第２分圧抵抗４６の接点）と、差動増幅器６８の正側入力端子との間に設けられる。差動増幅器６８は、積分信号Ｖ１を反転させた信号と、ＲＣ直列回路４２が出力する補償信号とを加算する加減算回路として機能する。これにより、図７に示したように、積分信号Ｖ１において相対的にゲインが増大した高周波成分を、補償回路４０において減じることができる。

このような構成によっても、誘電体吸収による歪を補償することができる。つまり、図６に示した構成では、ローパスフィルタとして機能するＲＣ直列回路４２の出力を、積分信号Ｖ１に加算することで当該歪を補償したが、図９に示した構成では、ハイパスフィルタとして機能するＲＣ直列回路４２の出力を、積分信号Ｖ１から減算することで当該歪を補償した。いずれの方式によっても、誘電体吸収による歪を補償することができる。

また、バッファ７８は、補償回路４０の後段に接続される回路の基準電位（例えば接地電位ＧＮＤ）を検出する。バッファ７８は、検出した基準電位に応じて、差動増幅器６８の正側入力端子の基準レベルを制御する。本例では、バッファ７８の出力端子は、抵抗７６を介して差動増幅器６８の正側入力端子に接続される。抵抗７４および抵抗７６の抵抗値は等しい。これにより、補償回路４０が出力する信号の基準レベルと、後段回路における基準電位とを対応させることができる。

図１０は、帯域制限回路３０および補償回路４０の他の構成例を示す図である。図１０においては、積分回路１０および信号入力部２２をあわせて示す。また、本例では、帯域制限回路３０の後段に補償回路４０が設けられる。本例の積分回路１０は、誘電体吸収の等価回路をより詳細に示している。具体的には、当該等価回路は、等価抵抗１８および等価コンデンサ１９のセットを並列に複数有する。図１０では、当該セットを２つ示している。

本例の帯域制限回路３０は、制限抵抗３６、制限コンデンサ３８およびボルテージフォロワ回路３９を有する。制限抵抗３６は、積分回路１０の出力端子と、ボルテージフォロワ回路３９の入力端子との間に設けられる。制限コンデンサ３８は、制限抵抗３６およびボルテージフォロワ回路３９を接続する配線と、基準電位との間に設けられる。なお、帯域制限回路３０の構成は、図１０に示した構成に限定されない。

本例の補償回路４０は、複数のＲＣ直列回路４２、差動増幅器８２、および抵抗８０を有する。図１０では、ＲＣ直列回路４２を２つ示している。それぞれのＲＣ直列回路４２は、誘電体吸収の等価回路における、等価コンデンサ１９および等価抵抗１８のいずれかのセットに対応する。

なお、誘電体吸収の等価回路が、一組の等価コンデンサ１９および等価抵抗１８で近似できる場合、本例の補償回路４０においても、ＲＣ直列回路４２は一つでよい。同様に、図６から図９に示したそれぞれの補償回路４０は、誘電体吸収の等価回路が、複数組の等価コンデンサ１９および等価抵抗１８で近似される場合、ＲＣ直列回路４２を複数有してよい。

本例のＲＣ直列回路４２は、補償コンデンサ４８および補償抵抗４９を有する。補償コンデンサ４８は、帯域制限回路３０の出力端子と、差動増幅器８２の負側入力端子との間に設けられる。補償抵抗４９は、補償コンデンサ４８と差動増幅器８２の負側入力端子との間に設けられる。それぞれのＲＣ直列回路４２は、帯域制限回路３０の出力端子と、差動増幅器８２の負側入力端子との間に並列に設けられる。

ＲＣ直列回路４２における各素子の特性値は、図９に示したＲＣ直列回路４２における各素子の特性値と同様に、対応する等価コンデンサ１９および等価抵抗１８の特性値に応じて定まる。なお、補償抵抗４９は、第１分圧抵抗４４に対応する。それぞれのＲＣ直列回路４２は、積分信号Ｖ１の高周波成分を通過させる。

抵抗８０は、差動増幅器８２の負側入力端子と出力端子との間に設けられる。抵抗８０の抵抗値Ｒは、下式で与えられる。ただし、等価コンデンサ１９−１の容量をＣｄ１、等価抵抗１８−１の抵抗値をＲｄ１、等価コンデンサ１９−２の容量をＣｄ２、等価抵抗１８−２の抵抗値をＲｄ２とする。
Ｒ＝（（Ｃｄ１＋Ｃｄ２）／Ｃｆ）×（（Ｒｄ１×Ｒｄ２）／（Ｒｄ１＋Ｒｄ２））／Ａ

差動増幅器８２の正側入力端子には、補償回路４０の後段に接続される回路の基準電位（例えば接地電位ＧＮＤ）が入力される。差動増幅器８２は、抵抗８０の抵抗値に応じた増幅率で、且つ、接地電位ＧＮＤを基準レベルとして、ＲＣ直列回路４２が出力する補償信号を増幅する。差動増幅器８２の出力端子は、差動増幅器１２の正側入力端子に接続される。

本例の補償回路４０は、積分信号Ｖ１における高周波成分に応じた信号を、差動増幅器１２にフィードバックする。このような構成によっても、積分信号Ｖ１における歪を補償することができる。

図１１は、本発明の実施形態に係る試験装置２００の構成例を示す図である。本例の試験装置２００は、ＡＤ変換器または半導体回路等の被試験デバイス３００を試験する。試験装置２００は、信号発生器１００および判定部１１０を備える。

信号発生器１００は、図１から図１０において説明したいずれかの信号発生器１００と同一である。信号発生器１００は、被試験デバイス３００に入力する信号を発生する。例えば被試験デバイス３００がＡＤ変換器の場合、信号発生器１００はランプ波を生成する。

判定部１１０は、信号発生器１００から信号が入力された被試験デバイス３００の動作を測定する。判定部１１０は、被試験デバイス３００が出力する信号を測定してよく、また、被試験デバイス３００に印加される電源電圧、電源電流等の変動を測定してもよい。被試験デバイス３００がＡＤ変換器の場合、判定部１１０は、ＡＤ変換器がランプ波の各レベルを順次変換したデジタル値を検出する。

判定部１１０は、測定結果に基づいて、被試験デバイス３００の良否を判定する。判定部１１０は、測定結果が、予め定められた期待値と一致するか否かにより、被試験デバイス３００の良否を判定してよい。本例の試験装置２００は、所望の波形に対する歪の少ない信号を被試験デバイス３００に入力できるので、被試験デバイス３００を精度よく試験することができる。

なお、試験装置２００は、被試験デバイス３００を載置するパフォーマンスボードと、試験回路が設けられるテストボードを備えてよい。信号発生器１００は、全ての構成がテストボードに設けられてよく、帯域制限回路３０がパフォーマンスボードに設けられ、積分回路１０がテストボードに設けられてもよい。パフォーマンスボードを交換することで、積分回路１０に接続される帯域制限回路３０が変更されても、図１等に示した調整部２０を有する信号発生器１００は、新たな帯域制限回路３０に応じて積分回路１０を調整することができる。

また、信号発生器１００は、被試験デバイス３００の試験以外にも、多様な用途に用いることができる。例えば、信号発生器１００は高精度のランプ波を発生できるので、ランプ波を用いる多様な用途に好適である。一例として、２つの入力タイミングでランプ波のレベルを検出し、そのレベル差を測定することで、タイミングの時間差を精度よく検出することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・積分回路、１２・・・差動増幅器、１４・・・積分コンデンサ、１６・・・直列抵抗、１８・・・等価抵抗、１９・・・等価コンデンサ、２０・・・調整部、２２・・・信号入力部、３０・・・帯域制限回路、３２・・・差動増幅器、３４・・・抵抗、３６・・・制限抵抗、３８・・・制限コンデンサ、３９・・・ボルテージフォロワ回路、４０・・・補償回路、４２・・・ＲＣ直列回路、４４・・・第１分圧抵抗、４６・・・第２分圧抵抗、４８・・・補償コンデンサ、４９・・・補償抵抗、５０・・・ボルテージフォロワ回路、６０・・・増幅回路、６２・・・差動増幅器、６４、６６・・・増幅抵抗、６８・・・差動増幅器、７０、７２、７４、７６・・・抵抗、７８・・・バッファ、８０・・・抵抗、８２・・・差動増幅器、１００・・・信号発生器、１１０・・・判定部、２００・・・試験装置、３００・・・被試験デバイス

Claims (10)

1. 入力信号に応じた信号を発生する信号発生器であって、
   直列に設けられた積分コンデンサおよび直列抵抗を含み、前記入力信号を積分する積分回路を備え、
   前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方が可変であり、
   前記積分回路の後段に接続される帯域制限回路の時定数を示す回路情報を受け取り、前記回路情報に基づいて、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方を調整する調整部を更に備える
   信号発生器。
2. 前記積分回路の後段に接続された帯域制限回路を更に備え、
   前記調整部は、前記帯域制限回路の時定数に基づいて、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方を調整する
   請求項１に記載の信号発生器。
3. 前記帯域制限回路は、制限コンデンサおよび制限抵抗を有し、
   前記調整部は、前記積分コンデンサの容量および前記直列抵抗の抵抗値の積が、前記制限コンデンサの容量および前記制限抵抗の抵抗値の積と等しくなるように、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方を調整する
   請求項２に記載の信号発生器。
4. 入力信号に応じた信号を発生する信号発生器であって、
   前記入力信号が入力される積分回路と、
   前記積分回路の後段に接続される帯域制限回路と
   を備え、
   前記積分回路は、直列に設けられ、前記入力信号が入力される積分コンデンサおよび直列抵抗を含み、
   前記積分コンデンサの容量および前記抵抗の抵抗値の積に応じた時定数が、前記帯域制限回路の時定数と等しい信号発生器。
5. 前記積分回路に定電流信号を入力する電流源を更に備える
   請求項１から４のいずれか一項に記載の信号発生器。
6. 入力信号に応じた信号を発生する信号発生器であって、
   直列に設けられた積分コンデンサおよび直列抵抗を含み、前記入力信号を積分する積分回路を備え、
   前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方が可変であり、
   時定数が、前記積分コンデンサにおける誘電体吸収の等価回路の時定数と等しいＲＣ直列回路を含み、前記積分回路が出力する信号に生じた、前記積分コンデンサの誘電体吸収による歪を補償する補償回路を更に備え、
   前記補償回路は、前記積分回路が出力する信号の帯域を前記ＲＣ直列回路により制限して得られる補償信号と、前記積分回路が出力する信号とを加減算して出力する
   信号発生器。
7. 前記補償回路は、前記積分回路が出力する信号および前記補償信号を、前記積分コンデンサの容量および前記誘電体吸収の等価容量の比に応じて加減算する
   請求項６に記載の信号発生器。
8. 被試験デバイスを試験する試験装置であって、
   入力信号に応じた信号を発生し、前記被試験デバイスに入力する、信号発生器と、
   前記被試験デバイスの動作に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記信号発生器は、
   直列に設けられた積分コンデンサおよび直列抵抗を含み、前記入力信号を積分する積分回路を備え、
   前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方が可変である、試験装置。
9. 入力信号に応じた信号を発生する信号発生方法であって、
   直列に設けられた積分コンデンサおよび直列抵抗を含み、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方が可変である積分回路に、前記入力信号を入力し、
   前記積分回路の後段に接続される帯域制限回路の時定数を示す回路情報を受け取り、前記回路情報に基づいて、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方を調整する、
   信号発生方法。
10. 被試験デバイスを試験する試験方法であって、
    直列に設けられた積分コンデンサおよび直列抵抗を含み、前記積分コンデンサの容量および前記直列抵抗の抵抗値の少なくとも一方が可変である積分回路に、入力信号を入力して信号を発生させ、前記被試験デバイスに入力し、
    前記被試験デバイスの動作に基づいて、前記被試験デバイスの良否を判定する
    試験方法。

Images