JP6110371B2 - 消去電極を含む液晶表示装置 - Google Patents

Description

本発明は、アクティブ・マトリクス液晶表示装置に関する。それは、主として透過セルを使用する画面、特に、たとえばシリコン基板（ＬＣＯＳ技術すなわち「シリコン基板搭載液晶」）を出発点として製造される小型の画面に適用される。それは、特に、直視または投射用のカラー・シーケンシャル・モードにおける表示動作に適用できる。

アクティブ・マトリクス・ディスプレイは、通常、ピクセルの行および列の行列を含み、その各ピクセルは、液晶セル、輝度情報に対応する電圧を受け取るピクセル電極、および基準電位（それは、加えられる電界の方向を交代させるために、１つの映像フレームから次の映像フレームに移るときに変化し得る）を規定する対電極を含んでいる。ピクセル電極と共通電極間に加えられる電圧は、電界のモジュラスに従って液晶の分子を方向づける電界を生成する。この方向付けは、加えられる電界に依存する光透過のレベルをポラライザの使用と相俟って規定するような方法により、結晶を通過する光の偏光に作用を及ぼす。制御トランジスタ（ピクセルの能動素子）は、同じ列のすべてのピクセルのピクセル電極をそれぞれの列導線に接続する。列導線は、定められた時刻に、ピクセルに加えられるべきグレースケール・レベルを規定するアナログ電圧を受け取る。トランジスタが導通している場合、この電圧はピクセル電極に加えられる。そうでない場合には、ピクセルは孤立コンデンサとして挙動し、前に受け取った電圧レベルを維持する。ピクセルの同じ行の制御トランジスタは、それぞれの行導線により制御される。したがって、映像フレームの書き込み中、マトリクスの種々の行が連続的にアドレス指定され、アドレス指定された行のピクセルのそれぞれに、このピクセルに関する列導線により当該時刻に加えられる輝度レベルに関する情報が所定の時刻に書き込まれる。行のピクセルに書き込まれた情報は、他の行のピクセルの書き込み中およびその後の映像フレームの残りの期間すべてにわたり、容量的に保持される。この容量性保持を支援するために保持容量をピクセルの電極間に並列に配置することができる。

図１は、かかるマトリクスの一般的構造を示す。ここでＣＬは液晶セルを示し、Ｑはこのセルに関連するトランジスタを示しており、セルとトランジスタの組み合わせ全体がピクセルを形成している。セルの対電極はＣＥにより示され、ピクセルの電極はＥｐにより示されている。行制御導線は、ｎ行のマトリクスについてＬ_１〜Ｌ_ｎにより示されている。列導線は、ｍ列のマトリクスについてＣ_１〜Ｃ_ｍである。行デコーダＤＥＣは、種々の行を連続的にアドレス指定する。行のアドレス指定中、デジタル〜アナログ変換回路ＤＡＣは、この行により表示される映像を表す一連のアナログ電圧を列導線に加える。この変換回路は、デジタル信号を発端としてこれらのアナログ電圧を生成する。シークエンシング回路ＳＥＱは、行デコーダおよび変換回路ＤＡＣの同期化動作を確保する。

大部分の液晶表示装置では、液晶は、対電極を含む平面とピクセル電極および制御トランジスタを含む平面の間の配置される。対電極は、マトリクスのすべてのピクセルに共通であり、マトリクス全体を対象とする。ピクセル電極は、それぞれ、ピクセルの大きな部分を対象とする。ピクセル電極および対電極は、透過型表示装置の場合、透明である（インジウム・スズ酸化物ＩＴＯから製造される）。これら２つの一方は、反射表示装置の場合、反射素子である。加えられる電界は、表示装置の平面に垂直である。静止状態において、換言すると、この電界が存在しない場合、分子は、この平面において（または、分子の種類に応じて、この平面にそれぞれ垂直に）方向づけられる傾向をもつ。電界が存在する場合、分子の方位は、この平面に垂直に（それぞれ平行に）なるように再整列する。

インジウム・スズ酸化物の使用は、高価な製造作業を伴う。この材料は高価である。さらに、この材料は、非常に高い光学指数（殆ど２に等しい）を持ち、かつ、望ましくない反射を起こし、したがって光の損失をもたらす。最後に、それは、特に目の感度がとりわけ高い緑の波長において、完全に透明でない。所望の電界を一様に形成するために十分な導電性を残す必要がある故に、その厚さを十分に薄くすることにより透明度を高めることができない。

インジウム・スズ酸化物の欠点を回避するために、印加電界を装置の面に置く（この面に垂直な面ではなく）表示装置がすでに開発されている。これらの表示装置は、"Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ Ｄｉｓｐｌａｙ（平面スイッチング表示装置）と呼ばれる。静止状態において、その分子は、たとえば、この平面の方向Ｏｘに方位づけられる。やはり同じ平面にあるが、Ｏｘとは異なる方向Ｏｙの電界が加えられた場合、液晶の分子は、この平面において回転し、方向Ｏｙを向く傾向をもっている。分子のこの回転から生ずる光の偏光が変更される。上流および下流のポラライザは、表示装置を通過する光の強度を分子の方位の変化に比例して調整することを可能にする。

これらの表示装置では、表示装置の平面に配置されている２つの電極間に電界が加えられる。対電極がピクセルの縁端に沿って配置される。ピクセルの寸法が小さい場合（一片が数マイクロメートル）、分子をかなり低い電圧（数ボルト）で回転させ得る電界を生成するために、対電極間の間隙の中ほどに置かれる単一の電極で十分である。大きい寸法のピクセルの場合には、この電界を形成するためにピクセル電極と対電極を交互に配置することができる。これらの電極および対電極はピクセルの表面領域のほんの一部しか専有しないので、これらを透明にする必要はない。これらは、マイクロエレクトロニクス技術において従来から使用されている不透明金属（アルミニウム、銅など）を使用して液晶を設ける前に形成することができる。

平面スイッチング表示装置は、それが観察され得る角度の点からさらに好ましい。これは、使用される分子の指数の楕円が、静止状態および電界が加えられたときの両方において、その大軸を平面に置くように方位づけられることから由来する。視角の関数としての光の光学的遅延の変動は、分子がその指数楕円を垂直に向けているときより（平面に垂直な電荷を使用する従来型のスイッチング表示装置の場合）小さい。

しかし、平面スイッチング表示装置の１つの欠点は、電界の除去後に分子に働いてそれを静止姿勢に戻す復帰力があまり強くないことである。これの理由は、ひねり力のみが働き、平面外の回転の場合に働くスプレイ力または曲げ力が働かないことである。

これは、１つの映像から他の映像に移行できる速度における限界をもたらす。

この欠陥は、表示装置がカラー・シーケンシャル・モードで動作しなければならない場合に特に問題になる。ここで想起すべきは、このモードは、表示されるべき三原色に対応する３つの映像を同一液晶マトリクス上に連続して表示すること、および１つの原色のソースによりこの色に対応する映像の表示と厳格に同期してマトリクスを発光させることにあることである。カラー・シーケンシャル・モードは、それが３つの色を表示するために３つの異なるマトリクスを備えることまたは単一のマトリクス上に色フィルタのモザイクを設けることを回避するので有利である。しかし、マイナス面として、一定の速度で（たとえば秒あたり２４映像）カラー映像を表示するために、マトリクスは、部分映像を３倍の速さ（秒当たり７２映像）で表示しなければならない。

本発明の１つの目標は、高速で映像を表示し、かつ、特にカラー・シーケンシャル・モードの動作のために使用できる平面スイッチング型のアクティブ・マトリクス表示装置を提供することである。

ここで注意すべきは、各ピクセル内に２つの追加電極および３つの追加トランジスタを含めることは、すでに提案されていることである（米国特許出願第２００７／０２５２９３８号明細書）。これらの追加電極は、グレイスケール・レベルを表示するピクセル電極として、かつ、このレベルを除去する消去電極として使用される。この装置は、ライン・バイ・ライン走査テレビジョン画面用に設計されており、カラー・シーケンシャル・モードに適合されていない。

本発明は、ピクセルの水平行および垂直列のマトリクスおよび、各ピクセルについて、液晶セル、制御トランジスタおよび少なくとも２つの対電極により制御されるピクセル電極を含む液晶表示装置を提供する（ただし、対電極は、ピクセル電極と液晶の同じ側にピクセル電極と平行して配置され、かつ、同一水平行のすべてのピクセルに共通であり、また、液晶は、ピクセル電極と対電極間に電圧が存在しないとき表示装置の平面において自然静止方位をもち、かつ、ピクセル電極と対電極間に電圧が存在するとき表示装置の平面において別の方位をもつ分子から構成される）。また、この表示装置は、さらに、消去電極の配列（この配列の各電極は、ピクセルの垂直列に沿って伸び、かつ、この垂直列のすべてのピクセルに共通である）およびマトリクスのすべてのピクセルに共通の消去段階中に液晶の前記分子をそれらの静止方位に戻す傾向をもつ方向の消去電界を２つの隣接消去電極間に加える手段をもつことを特徴とする。

消去電極は、他の電極と液晶の同じ側に配置することが好ましい。この構成では、アクティブ・マトリクスを包含する基板の反対側に置かれて液晶を封入しているプレート（たとえばガラス製）について、整列を要する技術的ステップの実施を回避することができる。したがって製造コストは、大幅に低減される。消去電極は、好ましくはシリコン基板上のアクティブ・マトリクスにより形成する。次に、この基板の有用部分（アクティブ・マトリクスおよび消去電極を含んでいる）を標準透過セルに関する通常の技術に従って、液晶の支持体として使用されるガラス基板上に送り込む。

好ましくは、ピクセルの各垂直列についてピクセルの両側に１つずつ２つの消去電極を設ける。ピクセルを囲むこれらの２つの消去電極に相異なる電位を加えることにより消去電界を生成する。これらの消去電極は、次に好ましくは２つの隣接ピクセルにより共用される。換言すると、ピクセルの片側に置かれる消去電極は、隣接ピクセルのための消去電極としても使用される。対電極もピクセルの両側に配置され、２つの隣接ピクセル間で共用される。しかし、消去電極の個数をピクセルの垂直列数より少なくすること、たとえば、消去電極の対により列間に生成される電界が２つの隣接ピクセルの分子に作用するほどに十分強いならば、２列ごとに１つの電極とすることも考えられる。

好ましくは、消去電極は、交互配置される２グループの電極として電気的に構成し、全マトリクスの共通消去のために、１つは第１のグループに属し、他方は第２のグループに属する２つの隣接電極間において電界を生成する。たとえば、ピクセルの垂直列と同数の電極が存在する場合、偶数列に関する１つの電極は第１グループに属し、奇数列に関する１つの電極は第２グループに属する。

消去電極は、ピクセル電極および対電極と同様に、インジウム・スズ酸化物製とする必要はない。消去電極は、透明性を必要とせず、すなわち不透明でもよく、銅またはアルミニウムなどの導電性金属とすることができる。

対電極は、ピクセルの行または列に平行である。換言すると、水平行は行または列でよく、逆に垂直列は列または行でよい。ここで用語、行は、アドレス指定の概念に関係し（行をアドレス指定する導線がある）、用語、列は、輝度データの適用の概念に関係する、すなわち、輝度を表す電圧レベルは、列導線経由で到着する。好ましくは、消去電極は、対電極に垂直とするか、あるいは静止状態の分子の方位の方向に垂直とする。１つの消去電極は、同一の行または列のすべてのピクセルに共通である。

消去電極、ピクセル電極および対電極は、好ましくは、可能な限り液晶に近い導電性金属レベル以内に形成し、それによりそれらの生成する電界の働きを可能な限り効率的とする。マトリクスの行導線および列導線は、それより離れているレベル以内に形成することができる。消去電極および対電極が導電性金属の同一レベル以内で形成された場合、これらの電極間の交差点（それらは接触してはならない）は、バイアおよび液晶からより遠い導電レベルを使用して得ることができる。

書き込み電界が加えられたときに分子の回転の一定の向きを支持するために、静止状態の液晶分子の方位をピクセル電極および対電極の方向に対してわずかに傾ける（換言すると角度的にずらす）ように有利に構成することができる。この傾きは、液晶を囲んでいる壁の１つの表面にこすることにより与える。この傾きは、好ましくは２０°未満、好ましくは５°と１５°の間、好ましく１０°に等しくするかまたは１０°に近づける。

次に映像フレームの表示は、以下の段階に分解される：
− ピクセルを囲む２つの消去電極間に電位差が加えられる消去段階
− 消去電極が好ましくは高インピーダンス状態に保持され、対電極が基準電位に保持され、輝度を表すアナログ電圧がピクセル電極に加えられる映像書き込み段階
− 消去電極およびピクセル電極が高インピーダンス状態に保持され、かつ、対電極が基準電位に保持される保持段階。

表示装置は、さらに消去段階の少なくとも一部分中、ピクセル電極および対電極を高インピーダンス状態に保持する手段を含むことが好ましい。

消去段階は、消去段階中に２つの隣接垂直列の消去電極間に交互方向の消去電界を形成するように、少なくとも２つの段階においてこれらの消去電極を制御する少なくとも２つのステップを含むことができる。

消去電極は、好ましくは、ピクセルの行アドレス指定導線上またはピクセルに加えられる輝度データを供給する列導線上に配置する。これは、ピクセルの光学的開口表面領域の遮蔽を可能な限り小さくすることを可能にする。対電極は、同様に、列導線上に（消去電極が行アドレス指定導線上に置かれる場合）または行アドレス指定導線上（消去電極が列導線上に置かれる場合）に配置する。

表示装置は、集積回路の製造技術に従って多数の表示装置の同時一括製造を可能にする半導体ウエハーから出発してＬＣＯＳ技術を使用して製造される小型表示装置とすることが好ましい。ピクセルは、１０〜１００平方マイクロメートルの表面積をもつことが好ましい。その動作は、カラー・シーケンシャル・モードとすることが好ましい。換言すると、この表示装置は、アクティブ・マトリクスをマトリクスを発光させるカラー光源のオン・オフ制御に同期させる手段を含む。この表示装置は、透過型とすることが好ましい。それは、映像投射式表示装置として設計することが好ましい。それは、直視型表示装置とすることもできる。

本発明のその他の特徴および長所は、添付図面を参照して行う以下の詳細説明の読了により明らかとなるであろう。添付図面の内容は次のとおりである：

すでに説明したとおり、液晶マトリクス表示装置の大まかな電気回路図を示す。 平面に垂直な電界によるスイッチングを使用する在来のピクセル構造の垂直断面を示す。 平面における電界によるスイッチングを使用するピクセル構成の上面図を示す。 静止状態の液晶分子の方向に垂直な電界の存在するときの平面における液晶分子の回転を示す。 本発明による、消去電極を備えるピクセル構造を示す。 液晶の分子に対する映像書き込み段階の作用を示す。 消去段階の作用を示す。 消去段階の終了時における分子の最終状態を示す。 液晶ピクセルのマトリクスを囲む直交ポラライザの好ましい方位を示す。 液晶に最も近い電極の場所の垂直断面を示す。 カラー・シーケンシャル・モードにおけるこの表示装置の動作のタイミング図を示す。

本発明は、任意の種類の透過セルを使用する表示装置（直視型またはその他、白黒またはカラー、カラー・フィルタありまたはなし）に適用できるが、以下においては、表示装置は、カラー・シーケンシャル・モードで動作するカラー型であると考える。以下において、用語、「フレーム」は、画面上の単色の完全な映像の描画を示すために使用する。３つの連続するフレームがカラー・シーケンシャル・モードにおける３種類の色に対応する。

図１について行った説明は、明細書の以下の部分の説明においても有効であるが、ここでは、繰り返さない。

図２の断面図において示されているような表示装置の最も普通の構造において、液晶Ｌ_ＣＲＹの平面層は、２つの平行な平面電極Ｅｐ（ピクセル電極）とＣＥ（すべてのピクセルに共通の対電極）により囲われている。電極ＥｐおよびＣＥは、表示装置が透過型である場合には、透明にするためにインジウム・スズ酸化物から製造する。輝度情報を与えるために液晶の分子を方向づける電界Ｅは、垂直である。換言すると、ピクセルのマトリクスの平面である液晶の層の表面に垂直である。電界が存在しないとき、分子は、静止姿勢、たとえば水平姿勢にある。換言すると、液晶の平面に平行である。電界が存在するとき、分子は垂直方向を向く傾向をもっており、この傾向は電界が強いほど高まる。

この種類の構造とは対照的に、ここでは、図３の上面図に示したような構造の表示装置を考えている。この構造では、分子を方向づける電界Ｅは、水平電界であり、マトリクスの平面に存在する。この電界は、両方とも同一平面にあり、かつ、液晶の同じ側にあるピクセル電極と対電極の間の電位差により形成される。この種類の構造は、特に小さい寸法のピクセル、特に液晶の厚さと同じ程度、換言すると数マイクロメートルの横寸法をもつピクセルの場合に可能である。

電界が存在しない場合、分子は、表示装置の平面にある方向の静止方位をもっている。この方位は、分子の物理的構造および液晶を囲んでいる壁の１つに対して働く摩擦の方向により決定される。方位の軸は、液晶の屈折率の楕円の最高指数をもつ軸と考えられる。静止方向に垂直な方向の成分をもつ電界が存在する場合、分子は、液晶の平面における回転を経験し、静止姿勢に垂直な方向を向く傾向をもつ。この傾向は、電界が強いほど高い。直交ポラライザは、この方位変化を光透過係数の変化に変えることを可能にする。

この電界を形成するために、平面の方向Ｏｘに伸びるピクセル電極Ｅｐを設けるが、この方向は、静止状態の分子の方位の方向であるか、または静止時の方向に近い、また、２つの対電極ＣＥが、ピクセルの両側に１つずつ、ピクセル電極Ｅｐに平行に。お互いに平行であり、数個の対電極と交互配置される数個のピクセル電極が存在し得るが、以下の記述においては、２つの対電極ＣＥ間の空間の中央を通過する１つの電極Ｅｐのみ考える。

図３の例では、ピクセル電極Ｅｐは、同一振幅の電界が電極の両側に加わるように、２つの対電極の中程に伸びる対電極に平行な細長い導電ストリップから構成されている。液晶は、電界の振幅は感知するが、その方向は感知しない。したがって、電界の方向が電極Ｅｐの両側で逆転することは問題にならない。

図４は、方向Ｏｘに近い方向を向いている静止状態における液晶分子の方位（４Ａ）を大まかに示し、かつ、ピクセル電極と対電極間に方向Ｏｙの電界が存在するとき。電界が存在する場合、分子は平面において回転し、ピクセルの分子の平均回転角度は電界の振幅に関係づけられる。

ピクセル電極Ｅｐおよび対電極は、光を過度に遮らないようにできるだけ薄い電極である限り、不透明な材料（たとえば、銅またはアルミニウム）から製造することができる。ＬＣＯＳ技術を使用して、一辺数マイクロメートルのピクセルをもつ表示装置の中に、幅０．２マイクロメートルの導電ストリップを形成することができる。銅インレイのためのダマシン技術もこれに十分適合させることができる。次に対電極は、行導線Ｌ_ｉ、Ｌ_ｉ＋１（これらは、行の順次アドレス指定を可能にする）の上に光の遮蔽を限定する方法により配置することが好ましい。対電極は、行導線Ｌ_ｉの上ではなく、列導線Ｃ_ｊ（これらは、グレイスケール・レベルを与える）の上に配置することもできる。以下においては、ピクセル電極および対電極は、ピクセルの水平「行」に平行な方向Ｏｘに方位づけられるものとして検討を進める。ここで用語「行」は、アドレス指定する行の方向のピクセルの整列またはグレイ・レベル信号を供給する列の方向のピクセルの整列のいずれも意味し得る。対電極は、水平行のすべてのピクセルに共通である。換言すると、対電極は、行の全長に沿って伸びる。

図５は、本発明による表示装置のピクセルの一般的構造の上面図を示す。図３の説明は図５にも適用できるが、しかし、図５は、「消去電極」と呼ばれる電極が追加されていることにおいて図３と異なる。これらの電極は、ピクセル電極および対電極の方向に垂直とすることが好ましい（しかし後で示されるように、必ずしも必要ではない）。各消去電極は、垂直列のすべてのピクセルに共通であり、この列の全長に沿って伸びる。

図５の場合、ピクセル電極および対電極（水平行）はピクセルの行の方向に平行であり、かつ、消去電極（垂直列）はピクセルの列に平行であるが、しかしこの逆も可能である。

消去電極ＥＦ_ｊ、ＥＦ_ｊ＋１は、光の遮蔽ができるだけ少なくなるように列導線の上に配置される。インジウム・スズ酸化物製の導線の使用を回避することが望ましいので、消去電極は実際に不透明である。実際、これらは、ピクセル電極および対電極と同様に銅またはアルミニウムから製造される。消去電極は、列導線の全長に沿って伸びる。これらは、列中のピクセルの丸ごと全部に共通である。これらは、先行した書き込み段階中に液晶分子がこの姿勢から多かれ少なかれずらされた後に液晶分子を行の方向Ｏｘに戻すために、行の方向Ｏｘの消去電界を加えるために使用される。この消去電界を形成するために、種々の電位（たとえば、２つの相反する電位）をランクｊのピクセルの列を囲んでいる２つの消去電極ＥＦ_ｊおよびＥＦ_ｊ＋１に加える。消去電極は、隣接ピクセル間で共用される。換言すると、ピクセル縁端に配置されている消去電極は、この縁端に隣接している他のピクセルのためにも使用される。

ピクセルの垂直列と同数の消去電極を設けることが好ましいが、しかしこれは必須ではない。消去電極のピッチをピクセルのピッチまたはこのピッチの倍数または約数とすることさえ必要ではない。しかし、ピクセルのピッチに等しいピッチとする解決方法は、消去電極を行または列の導線の直上または直下に配置することを可能にする。これは、特に消去電極が不透明である場合に、ピクセルの光学的開口部が消去電極の存在により低減されることを回避する。

図６および図７は、図５の構造に類似している単純化された構造の図を示す。しかし、これらの図では、行および列の導線は、読みやすくするために示されていない。行の導線は、いずれにせよ、方向Ｏｘまたは方向Ｏｙのいずれにも向けることができ、そのとき、列の導線は残る方向に向けられることに注意するべきである。図６は、輝度情報を書き込みむためおよび輝度情報を保持するための段階中に電極に加えられる電位を示している。図７は、新しい書き込み段階に先行する消去段階中に加えられる電位を示している。

図６および７は、これらの段階中の液晶分子の一般的な方位を卵形の形状で記号的に示している。これらは、平均方位を表している。実際、液晶は２つの壁の間に配置されているが、これらの壁の一方（好ましくは、光入力側の壁）が分子の静止方位を強いるような方法によりこすられる（電界が存在しないときに）。平面は、好ましくは、対電極の方向（図６および７における方向Ｏｘ）にまたは、後で説明するように、方向Ｏｘに対して小さな傾斜角をつけて、こすられる。書き込み電界は、垂直方向Ｏｙに向かい、かつ、その強度はピクセルに加えられる輝度信号レベルに従って変化する。

図６において３つのピクセルについて示したそれぞれ異なる方位は、３つのピクセルに加えられる輝度信号レベルがそれぞれ異なることを意味する。

在来と同様に、直交ポラライザは、ピクセルのマトリクスを囲っている：入口ポラライザおよび出口アナライザ。この点については後述する。

行書き込み段階中（図６）および書き込みに続きかつフレームの残りについて継続する保持段階中、対電極ＣＥは、すべて基準電位にある。この電位は、地電位のままとするか、または１つのフレームから次のフレームにかけて低電位Ｖｍｉｎ（マイナス）と高電位Ｖｍａｘ（プラス）の間で交代してもよい。基準電位のこの切り換えは、液晶の恒久的偏光現象を回避するために書き込み電界の方向を周期的に反転することを可能にする。書き込み段階および保持段階の間、消去電極は、書き込み映像の書き込みまたは保持を妨げる望ましくない電界を発生させないために高インピーダンス状態に置かれる。

消去段階中（図７）、方向Ｏｘの電界を加えるために、１つの消去電極は低い消去電位を受け取り、その隣接電極は高い消去電位を受け取る。低電位は地気とし、高電位はプラス電源電位Ｖｄｄとすることができるが、しかしマイナス電位（たとえば−５ボルト）および反対のプラス電位（たとえば＋５ボルト）とすることも可能である。これは、図７に示されていることである。偶数ランクのすべての電極は−５ボルトにあり、奇数ランクのすべての電極は＋５ボルトにある。電界は１つのピクセルから相手ピクセルへ反対方向であるが、重要なのは電界の振幅であり、方向ではない。消去段階は、１つの半段階から次の半段階に移るとき逆転される電位を両電極に加えることにより消去段階を２つの半段階に分割することまたは電位の逆転の連続さえ可能であるということも明らかである。

この消去段階において、液晶分子は、電界の方向、したがって方向Ｏｘに整列する傾向をもつ。対電極およびピクセル電極は、消去段階中、分子の方向Ｏｘの再整列を妨げる不要な電界を形成しないように高インピーダンス状態に保たれる。

先行する段落において、液晶分子に対電極の方向Ｏｘの静止方位を与えるような方法で液晶を囲んでいる壁がこすられることが述べられた。しかし、静止状態の分子の方位は、方向Ｏｘに対してわずかに傾いていることが好ましい。したがって、書き込み電界Ｅがピクセル電極と対電極間において方向Ｏｙに加えられたとき、分子は、この初期傾斜から生ずる最も容易な方向に優先的に回転する。

図８は、太い斜めの矢印ＯＦの形で、壁の摩擦により与えられる静止状態における分子の方向を示している。地電位およびＶｄｄ電位の対電極に対する印加が終わり、これらの電極が新しい書き込み段階前の高インピーダンス状態に戻ったとき、分子は、図７の消去段階の終了時に、必然的に（しかしゆっくり）この方位に戻る。

静止状態の分子の傾斜角は、たとえば、５〜２０°とすることができるが、好ましくは１０°である。

ピクセルのマトリクスに関する直交ポラライザの一方は、摩擦の方向ＯＦに向け、他方は、摩擦に垂直の方向とすることが好ましい（図９）。入射光の側に置かれるポラライザは、方向ＯＦに偏光された光が液晶に向かって通過できるように方向ＯＦに向けることが好ましい。したがって出口側に置かれるアナライザは、垂直方向に向けられる。

消去電極の設計を簡素化するために、摩擦の方向が行の方向Ｏｘに対して傾けられる場合においてもピクセルの列に平行な方向Ｏｙの方位を消去電極に与えることが好ましい。しかし、これは必須ではなく、消去電極の設計の複雑化が受け容れられるならば、消去電極に摩擦の方向ＯＦに垂直の方位を与えることも考えられる。これは、消去電界が実際に静止状態の分子の方向となることを意味する。これは、これらの電極に鋸歯の一般形状を与えることになる。この場合、消去電極はＯＦに対して垂直に傾けられるが、一般方向Ｏｙにピクセルの行に沿って伸びる。これにより列の導線は、この鋸歯状設計に有利に追随する。代案として、摩擦の方向を行（またはピクセルの列）に平行とし、かつ、対電極ＣＥを鋸歯状設計として行の方向に対してわずかに斜めに傾かせ、それによりピクセル電極を対電極に対して平行とし、よってわずかに傾斜させ、これらの結果として摩擦の方向Ｏｘに垂直でない電界を形成することもできる。この場合、消去電極は、列（Ｏｙ）に平行となり、摩擦の方向の電界を形成する。

本発明による構造は、特に、マイクロエレクトロニクス技術を使用する製造プロセスに適合される。この表示装置は、ＬＣＯＳ技術を使用する集積回路チップから製造され、また、製造は、シリコン・ウエハーから出発して一組の表示装置についてまとめて行われる。

製造プロセスは、ピクセル電極、対電極および消去電極を含むすべての回路のシリコン基板上の形成を含む。これらの電極の堆積について後処理（液晶の実装後）を行う必要はないが、垂直電界（液晶の平面に対して垂直）による制御の場合には、特にインジウム・スズ酸化物電極の場合に、これを行う必要があった。

いずれにせよ、書き込みまたは消去電界を加えることにより液晶を制御するすべてのこれらの電極を可能な限り液晶の近くに配置するように準備する。その結果、これらの電極がシリコン基板の前面に形成されるとすれば、これらの電極は、可能ならば最終金属化レベルを使用して形成される。他方、行および列の導線は、電界を加える役割を果たす必要がないことを考えれば、これらは液晶からさらに遠くに配置できるので、行および列の導線は、より低いレベル内において形成されるはずである。図１０は、電極Ｅｐ、ＣＥおよびＥＦは可能な限り液晶の近くに配置されているが、行および列の導線はそれからさらに離れている断面図を大まかに示す。液晶を囲んでいる片方の壁または両方の壁に貯まる電荷を排除するために、それらの上にわずかに導電性をもち、かつ、透明な層を設けることができる。

同一導線レベルの電極が相互に交差しなければならない場合、短絡なしの交差を可能にするために、好ましくはバイアおよびより低いレベルの導線を使用する。これは、たとえば、ピクセルの行または列の全長に沿って伸びる対電極の場合および前者に垂直な列または行の全長に沿って前者に垂直に伸びる消去電極の場合である。

図１１は、消去段階、書き込み段階および保持段階中に種々の電極（行アドレス指定導線およびデータ列導線を含む）に加えられる信号のタイミング図を示す。この図は、カラー・シーケンシャル・モードが使用されることを想定して描かれている。したがって２つの連続するフレームＴＲ１およびＴＲ２は、相異なる光源、たとえば、赤（Ｒ）および緑（Ｖ）による照射に対応している。第３のフレームは、カラー青（Ｂ）に対応している。ピクセルは、最初に第１の色に対応する輝度情報を受け取り、次に第２の色に対応する輝度情報を受け取る、等々。

各フレームは、消去段階ＥＦＦ、書き込み段階ＥＣＲ、および保持段階ＭＮＴを連続的に含む。

図７を参照して説明したように、消去段階ＥＦＦは、各フレームの開始時に、マイナス電圧を偶数消去電極に、プラス電圧を奇数電極に加えることから構成することができる。消去動作を２つの連続する半段階に分けて実行することもできる。この場合、一定の符号の電位差を２つの隣接電極間に加え、それに続いて反対の符号の電位差をこれらの同一電極間に加える。図９に示されているタイミング図において採用されているのは、この後者の解決方法である。さらに、２つの一定の電極について、この例において最初の消去半段階中の電位差の符号をフレームの変化に続いて逆転することもできる。

対電極ＣＥは、消去段階の少なくとも一部分の間、高インピーダンス状態に保持される（図１１における太い点線による高インピーダンス状態の表現）。ピクセル電極も、好ましくは消去段階全部にわたり、高インピーダンス状態に保持される。

消去段階ＥＦＦの次に書き込み段階ＥＣＲが続き、この段階の間にピクセルの行に次々に書き込まれる。ランクｉの行のアドレス指定は、短いアドレス指定パルスを行導線Ｌ_ｉに加えてこの行のピクセルのトランジスタＱを導通させることである。この時間中、この行の各ピクセルの所望のアナログ輝度レベルがこの行に対応する列導線に加えられる。アドレス指定パルスは、制御トランジスタＱがこのピクセルおよび関連回路に想定される保持容量により形成される静電容量を充電できるために必要な時間だけ継続する。これらのパルスは、種々の行Ｌ_１〜Ｌ_ｎの書き込みのために次々に加えられ、かつ、重複しないので１つの行のトランジスタのみ同時に導通状態となる。

連続行のピクセルに加えられるべきグレイスケール・レベルに対応するデジタル・データＤＡＴＡは、変換されて、アナログ電圧の形態で列の導線に対応行の選択と同期して加えられる。この時間中、Ｖｍｉｎにより表される一定の電位が対電極に加えられる。輝度を表すアナログ電圧は、したがってフレームＴＲ１の間このレベルＶｍｉｎを基準とする。

しかし、次のフレームＴＲ２の間、対電極の基準レベルを変更して図１１に示すようにＶｍａｘとすることが好ましい。次に輝度を規定するデジタル・データが反転されるので、生成されるアナログ電圧は、Ｖｍａｘを基準とすることになる。これは、図１１において、第２フレームＴＲ２の輝度データの用語"ＤＡＴＡ＿ｉｎｖ"により記号化されている。

１つの数値的例において、電圧ＶｍｉｎおよびＶｍａｘは、それぞれ、−１．５ボルトおよび＋１．５ボルトである。

書き込み段階中、消去電極ＥＦ_ｊ、ＥＦ_ｊ＋１は、図１１の太い点線により示されているように高インピーダンス状態に保持される。

保持段階ＭＮＴは、書き込み段階の終了後のフレームの終わりまで続く。この段階中、輝度を表すなログ電圧レベルは、もはやトランジスタに加えられないが、これらのレベルは、各液晶セルの自己容量の理由により、または各ピクセル電極と対電極間に並列に配置される補助保持容量の理由によりピクセル電極上に保存される。ピクセル電極Ｅｐは、したがって高インピーダンス状態にあり、これは図１１においてデータ書き込みＤＡＴＡの２つの連続段階間に描かれている太い点線により記号的に示されている。

消去電極は、書き込み段階中と同様に保持段階中も高インピーダンス状態を維持する。

フレームの終了時、輝度信号の値をすべてのピクセル電極について、消去段階を実行する前に、行を追って、または好ましくは一斉にゼロにリセットすることもできる。これによりピクセル電極と対電極間の電圧、ひいては電界は最小化される（これらの電極は、高インピーダンス状態にあるが、保持段階中の電位を保存する傾向をもつ）。これは、液晶分子の静止姿勢への復帰を容易にする。すべての電極にこのように加えられたゼロ・レベルは、この消去段階で終了したフレームにおいて対電極がもっていたレベルを基準とする。

消去レベルの終了時に光源スイッチングを行うことができる（図１１における行ＬＵＭ）。液晶画面は、「ノーマルダーク」型をすることが好ましい。換言すると、これは、ピクセル電極と対電極間に電界が存在しない場合には光を通過させない画面である。これが、消去段階修了時における光源スイッチングが非常に適切である理由である。

１つの数値的な例では、フレームの持続時間は８ミリセカンド（三原色赤緑青の３フレームの連続につき２４ミリセカンド）である。消去段階の持続時間は１ミリセカンドとすることができる。書き込み段階の持続時間は１〜２マイクロセカンドとし、よって行数に応じて１〜１０マイクロセカンドとすることができる。保持段階全体の持続時間は、５〜７ミリセカンドとする。しかし、特に保持容量が小さい場合に信号の保持を確実にするために再書き込み段階をこの期間中に設けることもできる。

要約として、本発明の長所の中でも、以下を列挙することができる：
− 秒あたり２４カラー映像の通常フレーム・レートでのカラー・シーケンシャル・モードにおける改善された動作の可能性
− インジウム・スズ酸化物の層の除去による製造コストの低減
− 層堆積ステップおよびエッチ後処理ステップの除去、換言するとアクティブ・マトリクスを含む集積回路基板の液晶収容設計透明基板への転送後
− 特に電界の存在時においても液晶分子がマトリクスの平面において方向づけられたままとなることによる視角に関する優れた性能
− 視角補償フィルムの必要性がないこと
− ノーマルダーク・モードで動作する可能性
− 視角および光源の色の影響を殆ど受けない黒色。

Claims (14)

1. ピクセルの水平行および垂直列のマトリクスおよび、各ピクセルについて、液晶セル（ＣＬ）、制御トランジスタ（Ｑ）および少なくとも２つの対電極（ＣＥ）により制御されるピクセル電極（Ｅｐ）を含む液晶表示装置であって、
   前記対電極は、前記ピクセル電極と前記液晶セルの同じ側に配置されており、前記液晶セルは、前記ピクセル電極と前記対電極間に電圧が存在しないとき前記表示装置の平面において自然静止方位をもち、かつ、前記ピクセル電極と前記対電極間に電圧が存在するとき前記表示装置の平面において別の方位をもつ分子から構成され、
   消去電極（ＥＦ_ｊ）の配列および消去段階中に前記液晶セルの前記分子をそれらの静止方位に戻す傾向をもつ方向の消去電界を２つの隣接消去電極間に加える手段をもち、前記対電極が前記ピクセル電極に平行であり、かつ、水平行のすべての前記ピクセルに共通であることと、各消去電極がピクセルの垂直列に沿って伸び、かつ、この垂直列のピクセルに共通であり、
   ピクセルを囲む２つの消去電極間に電位差が加えられる消去段階と、
   前記消去電極が高インピーダンス状態に保持され、前記対電極が基準電位に保持され、かつ、輝度を表すアナログ電圧が前記ピクセル電極に加えられる映像書き込み段階と、
   前記消去電極および前記ピクセル電極が高インピーダンス状態に置かれ、かつ、前記対電極が基準電位に保持される保持段階と
   を含む個々のフレームからなる連続映像フレームを表示する手段を含む
   ことを特徴とする表示装置。
2. 前記消去段階の少なくとも一部分の間、前記ピクセル電極および前記対電極を高インピーダンス状態に保持する手段を含むことを特徴とする請求項１に記載の表示装置。
3. 消去電極の前記配列が前記ピクセル電極および前記対電極と前記液晶の同じ側に配置されることを特徴とする請求項１または２に記載の表示装置。
4. ピクセルの各垂直列について２つの消去電極（ＥＦ_ｊ、ＥＦ_ｊ＋１）が前記ピクセルの両側に１つずつ設けられ、前記ピクセルを囲んでいる前記消去電極に相異なる電位を加えることにより前記消去電界を形成することを特徴とする請求項３に記載の表示装置。
5. ピクセルの同一垂直列のすべての前記ピクセルに共通の２つの前記消去電極が２つの隣接列間において共用され、かつ、前記同一水平行のすべての前記ピクセルに共通の前記対電極が２つの隣接する水平行間において共用されることを特徴とする請求項４に記載の表示装置。
6. 前記マトリクスが行アドレス指定導線および輝度データ列導線を含むことと、前記消去電極、前記ピクセル電極および前記対電極が導電性金属の最終レベル内に前記行アドレス指定導線および前記輝度データ列導線のために使用される導電性金属のレベルより前記液晶の近くに形成されることとを特徴とする請求項１〜５のいずれか一項に記載の表示装置。
7. 前記消去電極が前記ピクセルの行アドレス指定導線上にまたは輝度データ列導線上に重畳されることと、前記対電極が列導線上にまたは行アドレス指定導線上に重畳されることとを特徴とする請求項６に記載の表示装置。
8. 前記ピクセル電極、前記消去電極および前記対電極が銅またはアルミニウムなどの不透明導電性金属から形成されることを特徴とする請求項１〜７のいずれか一項に記載の表示装置。
9. 前記消去電極が前記対電極にまたは静止状態の前記分子の方向に垂直であることを特徴とする請求項１〜８のいずれか一項に記載の表示装置。
10. 書き込み電界が前記ピクセル電極および対電極に垂直に加えられたときに前記分子の一定の回転方向を支持するために、静止状態の前記分子の方位が前記ピクセル電極の方向および前記対電極の方向に対して５°〜２０°だけ角度的にずらされることを特徴とする請求項１〜９のいずれか一項に記載の表示装置。
11. 前記マトリクスが半導体基板から出発して製造されることと、前記マトリクスがカラー・シーケンシャル・モードの動作のためにカラー光源の制御と同期する手段を含むこととを特徴とする請求項１〜１０のいずれか一項に記載の表示装置。
12. 透過型であることを特徴とする請求項１１に記載の表示装置。
13. 消去段階中に２つの隣接垂直列の前記消去電極間に交互方向の電界を形成するために、少なくとも２つの段階において、これらの２つの隣接垂直列の前記消去電極を制御する手段を含むことを特徴とする請求項１〜１２のいずれか一項に記載の表示装置。
14. 前記消去電極が、前記マトリクス全体の共通消去のために、交互配置される２つのグループに分けて電気的に構成され、一方は第１グループに属し、他方は第２グループに属する２つの隣接電極間に電界が形成されることを特徴とする請求項１〜１３のいずれか一項に記載の表示装置。

Images