JP6109995B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6109995B2 JP6109995B2 JP2016097847A JP2016097847A JP6109995B2 JP 6109995 B2 JP6109995 B2 JP 6109995B2 JP 2016097847 A JP2016097847 A JP 2016097847A JP 2016097847 A JP2016097847 A JP 2016097847A JP 6109995 B2 JP6109995 B2 JP 6109995B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- substrate
- memory device
- signal line
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
図1は、第1の実施の形態にかかる半導体装置の構成例を示すブロック図である。半導体装置100は、SATAインタフェース(ATA I/F)2などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはCPUコアなどのホスト装置(以下、ホストと略す)1と接続され、ホスト1の外部メモリとして機能する。ホスト1としては、パーソナルコンピュータのCPU、スチルカメラ、ビデオカメラなどの撮像装置のCPUなどがあげられる。また、半導体装置100は、RS232Cインタフェース(RS232C I/F)などの通信インタフェース3を介して、デバッグ用機器200との間でデータを送受信することができる。
図10は、第2の実施の形態にかかる半導体装置の詳細な構成を示す平面図である。図11は、図10に示すA−A線に沿った矢視断面図である。なお、上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。
図14は、第3の実施の形態にかかる半導体装置の概略構成を示す平面図である。なお、上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。本実施の形態では、ドライブ制御回路4に対してコネクタ9側に2つのNANDメモリ10が配置され、その反対側にさらに2つのNANDメモリ10が配置される。すなわち、基板8の長手方向に沿って、ドライブ制御回路4を挟むように複数のNANDメモリ10が配置されている。
図17は、第4の実施の形態にかかる半導体装置の概略構成を示す平面図である。なお、上記実施の形態と同様の構成については、同様の符号を付して詳細な説明を省略する。本実施の形態では、ドライブ制御回路4に対してコネクタ9側に1つのNANDメモリ10が配置され、その反対側にさらに1つのNANDメモリ10が配置される。すなわち、半導体装置104は2つのNANDメモリ10を備える。
Claims (21)
- 第1から第n(nは2以上の整数)の不揮発性半導体メモリと、
第(n+1)から第2nの不揮発性半導体メモリと、
第1から第nの抵抗素子と、
前記第1から第2nの不揮発性半導体メモリを制御するコントローラと、
前記コントローラと前記第1から第nの抵抗素子とを各々接続する第1から第nの信号線と、
前記第1から第nの抵抗素子と前記第1から第nの不揮発性半導体メモリとを各々接続する第(n+1)から第2nの信号線と、
前記第(n+1)から第2nの信号線から分岐され前記第(n+1)から第2nの不揮発性半導体メモリと各々接続される第(2n+1)から第3nの信号線と、
外部機器と接続するためのコネクタと、
前記第1から第2nの不揮発性半導体メモリと前記第1から第nの抵抗素子と前記コントローラと前記コネクタとが搭載された基板と、を備え、
前記基板は、
前記基板の表面に形成される配線パターンを備え、前記第1から第nの不揮発性半導体メモリと前記第1から第nの抵抗素子が搭載される表面層と、
前記基板の裏面に形成される配線パターンを備え、前記第(n+1)から第2nの不揮発性半導体メモリが搭載される裏面層と、を有し、
前記第1から第nの不揮発性半導体メモリと、前記第(n+1)から第2nの不揮発性半導体メモリとは前記基板に対して対称に配置される半導体記憶装置。 - 前記nは、4である請求項1に記載の半導体記憶装置。
- 前記基板は、平面視において、第1の辺とこれに直角な第2の辺とを備え、
前記コネクタは、前記基板の前記第1の辺に設けられ、
前記第1から第nの不揮発性半導体メモリは、平面視において、前記コントローラの位置から見て前記コネクタと反対側に設けられる請求項1または請求項2に記載の半導体記憶装置。 - 平面視において前記第1から第nの不揮発性半導体メモリから見て前記コネクタと同じ側に設けられる揮発性半導体メモリをさらに備える請求項3に記載の半導体記憶装置。
- 前記表面層に搭載される温度センサをさらに備える請求項1から請求項4の何れか1項に記載の半導体記憶装置。
- 前記表面層と前記裏面層との間に設けられ、配線パターンを備える複数の内部配線層をさらに備え、前記第(n+k)の信号線(kは、1以上n以下の全ての整数)と前記第(2n+k)の信号線のうち少なくとも一方は前記複数の内部配線層の何れかの配線層である第1の配線層に形成される信号線を含む請求項1から請求項5の何れか1項に記載の半導体記憶装置。
- 前記第(n+k)の信号線と前記第(2n+k)の信号線のうち少なくとも一方は前記複数の内部配線層の何れかの配線層であって前記第1の配線層と異なる第2の配線層に形成される信号線を含む請求項6に記載の半導体記憶装置。
- 前記第(n+k)の信号線と前記第(2n+k)の信号線のうち少なくとも一方は、前記第1の配線層に形成される信号線と前記第2の配線層に形成される信号線とを接続するために前記基板の表面とほぼ垂直方向に伸びる部分を含む請求項7に記載の半導体記憶装置。
- 前記第l(lは、1以上n以下の全ての整数)の信号線は、前記表面層に形成される第1の部分と、前記裏面層に形成される第2の部分と、前記第1の部分と前記第2の部分とを接続するために前記基板の表面とほぼ垂直方向に伸びる第3の部分とを含む請求項1から請求項8の何れか1項に記載の半導体記憶装置。
- 前記基板の層数は8である請求項1から請求項9の何れか1項に記載の半導体記憶装置。
- 前記基板は、平面視において、前記第1の辺に垂直であり、前記第2の辺に平行な第3の辺を備え、
前記nは偶数であり、前記第1から第nの不揮発性半導体メモリのうち、第1から第n/2の不揮発性半導体メモリは、前記基板の前記第2の辺側に寄せて配置され、第(n/2+1)から第nの不揮発性半導体メモリは、前記基板の前記第3の辺側に寄せて配置される請求項3に記載の半導体記憶装置。 - 前記第m(mは1以上2n以下の全ての整数)の不揮発性半導体メモリは、前記第mの不揮発性半導体メモリのチップイネーブルに基づいて、前記(n+m)の信号線からの信号に対して動作するか否かを判断する請求項1から請求項11の何れか1項に記載の半導体記憶装置。
- 前記第1から第2nの不揮発性半導体メモリのうち、前記基板に対して対称に配置された二つの不揮発性半導体メモリは、これら二つの不揮発性半導体メモリの各チップイネーブルがアクティブになっているか否かにより、個別に動作可能なように構成されている請求項1から請求項12の何れか1項に記載の半導体記憶装置。
- 前記不揮発性半導体メモリは、NAND型フラッシュメモリである請求項1から請求項13の何れか1項に記載の半導体記憶装置。
- 第1の辺と、この第1の辺に垂直な第2の辺と、前記第1の辺に垂直であり、前記第2の辺に平行な第3の辺と、第1の主面に第1の配線パターンが形成された第1の信号層と、第2の主面に第2の配線パターンが形成された第2の信号層と、第3の配線パターンが形成された内部信号層とを備える多層配線基板と、
外部機器と接続するために前記第1の辺に設けられるコネクタと、
前記多層配線基板に搭載される不揮発性半導体メモリであって、前記第1の信号層に搭載される第1から第n(nは2以上の偶数)の不揮発性半導体メモリ及び前記第2の信号層に搭載される第(n+1)から第2nの不揮発性半導体メモリと、
前記第1の信号層に搭載され、前記第1から第2nの不揮発性半導体メモリを制御するためのコントローラと、
前記多層配線基板に搭載される第1から第nの抵抗素子と、
前記コントローラと前記第1から第nの抵抗素子とを各々接続する第1から第nの信号線と、
前記第1から第nの抵抗素子と前記第1から第nの不揮発性半導体メモリとを各々接続する第(n+1)から第2nの信号線と、
前記第(n+1)から第2nの信号線から分岐され前記第(n+1)から第2nの不揮発性半導体メモリと各々接続される第(2n+1)から第3nの信号線と、を備え、
前記第1から第nの不揮発性半導体メモリは、平面視において、前記コントローラから見て、前記コネクタと反対側に配置され、
前記第1から第nの不揮発性半導体メモリのうち、
前記第1から第n/2の不揮発性半導体メモリは、前記第3の辺よりも第2の辺に寄せて配置され、
前記第(n/2+1)から第nの不揮発性半導体メモリは、前記第2の辺よりも第3の辺に寄せて配置され、
前記第k(kは、1以上n以下の全ての整数)の不揮発性半導体メモリと、前記第(n+k)の不揮発性半導体メモリとは、前記多層配線基板に対して対称に配置されており、かつ、
前記第kの不揮発性半導体メモリと、前記第(n+k)の不揮発性半導体メモリとは、各チップイネーブル信号がアクティブになっているか否かにより、選択的に動作可能なように構成されている半導体記憶装置。 - 前記nは、4である請求項15に記載の半導体記憶装置。
- 平面視において前記第1から第nの不揮発性半導体メモリから見て 前記コネクタと同じ側に設けられる揮発性半導体メモリをさらに備える請求項15または請求項16に記載の半導体記憶装置。
- 前記第(n+k)の信号線(kは、1以上n以下の全ての整数)と前記第(2n+k)の信号線のうち少なくとも一方は前記内部信号層に形成される信号線を含む請求項15から請求項17の何れか1項に記載の半導体記憶装置。
- 前記第(n+k)の信号線と前記第(2n+k)の信号線のうち少なくとも一方は、前記第1の信号層に形成される信号線と前記内部信号層に形成される信号線とを接続するために前記第1の主面とほぼ垂直方向に伸びる部分を含む請求項18に記載の半導体記憶装置。
- 前記第1の主面に設けられる電源回路を更に備え、前記電源回路は、外部から前記コネクタを介して供給される電源に基づいて内部電圧を生成し、前記生成された内部電圧を前記第1から第nの不揮発性半導体メモリへ供給するように構成される請求項15から請求項19の何れか1項に記載の半導体記憶装置。
- 前記コネクタは、ホストと接続可能であり、前記ホストから入力された電源を前記電源回路に供給する請求項20に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016097847A JP6109995B2 (ja) | 2016-05-16 | 2016-05-16 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016097847A JP6109995B2 (ja) | 2016-05-16 | 2016-05-16 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016039218A Division JP5940752B1 (ja) | 2016-03-01 | 2016-03-01 | 半導体メモリ装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017037965A Division JP6253824B2 (ja) | 2017-03-01 | 2017-03-01 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181320A JP2016181320A (ja) | 2016-10-13 |
JP6109995B2 true JP6109995B2 (ja) | 2017-04-05 |
Family
ID=57131797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016097847A Active JP6109995B2 (ja) | 2016-05-16 | 2016-05-16 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6109995B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325898A (ja) * | 1994-06-02 | 1995-12-12 | Hitachi Ltd | 記憶装置 |
JPH09147545A (ja) * | 1995-09-19 | 1997-06-06 | Ricoh Co Ltd | メモリカードおよび情報処理装置 |
US5661677A (en) * | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
JP4487352B2 (ja) * | 1999-11-12 | 2010-06-23 | ソニー株式会社 | 通信端末装置 |
JP2010079445A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd装置 |
US8472199B2 (en) * | 2008-11-13 | 2013-06-25 | Mosaid Technologies Incorporated | System including a plurality of encapsulated semiconductor chips |
JP5473317B2 (ja) * | 2008-12-24 | 2014-04-16 | ピーエスフォー ルクスコ エスエイアールエル | メモリモジュールおよびそのレイアウト方法 |
JP4679656B2 (ja) * | 2009-08-31 | 2011-04-27 | 株式会社東芝 | 情報処理装置及び不揮発性半導体メモリドライブ |
-
2016
- 2016-05-16 JP JP2016097847A patent/JP6109995B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016181320A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5396415B2 (ja) | 半導体装置 | |
US9721621B2 (en) | Semiconductor device | |
JP6672522B2 (ja) | 半導体記憶装置 | |
JP6109995B2 (ja) | 半導体記憶装置 | |
JP6621503B2 (ja) | 半導体記憶装置 | |
JP6381769B2 (ja) | 半導体記憶装置 | |
JP6253824B2 (ja) | 半導体記憶装置 | |
JP5940752B1 (ja) | 半導体メモリ装置 | |
JP6833086B2 (ja) | システム | |
JP5902335B2 (ja) | 半導体メモリ装置およびシステム | |
JP7238177B2 (ja) | システム | |
JP5726980B2 (ja) | 半導体装置 | |
JP7023393B2 (ja) | 半導体記憶装置 | |
JP7464769B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170308 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6109995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |