JP6105720B2 - チップ間メモリインターフェース構造 - Google Patents

チップ間メモリインターフェース構造 Download PDF

Info

Publication number
JP6105720B2
JP6105720B2 JP2015515261A JP2015515261A JP6105720B2 JP 6105720 B2 JP6105720 B2 JP 6105720B2 JP 2015515261 A JP2015515261 A JP 2015515261A JP 2015515261 A JP2015515261 A JP 2015515261A JP 6105720 B2 JP6105720 B2 JP 6105720B2
Authority
JP
Japan
Prior art keywords
memory
physical address
address space
semiconductor die
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015515261A
Other languages
English (en)
Other versions
JP2015525398A5 (ja
JP2015525398A (ja
Inventor
ジュンウォン・スー
デクスター・ティー・チュン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015525398A publication Critical patent/JP2015525398A/ja
Publication of JP2015525398A5 publication Critical patent/JP2015525398A5/ja
Application granted granted Critical
Publication of JP6105720B2 publication Critical patent/JP6105720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、パッケージ化された集積回路に関し、より詳細には、メモリチップと電気通信している論理チップを有する、スタック化パッケージオンパッケージ(stacked package-on-package)集積回路に関する。
米国特許法第119条に基づく優先権の主張
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2012年6月1日に出願された「INTER-CHIP MEMORY INTERFACE STRUCTURE」と題する米国仮出願第61/654,156号の優先権を主張する。
中央処理装置(CPU)およびメモリチップ間インターフェースは、システム性能および電力にとって極めて重要である。システムが性能をより必要とするとき、CPUとローカルメモリとの間のデータトラフィックは増加し、高いデータ帯域幅のためのチップ間インターフェース速度を増加させる。しかしながら、高速チップ間インターフェースはしばしば、クロックジッタおよびクロック-信号間スキューにより影響をこうむる。
図1は、102および104と標示された2つのメモリチップ(ダイス)、および106と標示された論理チップ(ダイ)を含むスタック化POP(パッケージオンパッケージ)システムの簡略断面図である。論理チップ106は、CPU(図示せず)を含み、メモリチップ102および104は、CPUが利用可能なメモリ階層の一部である。
メモリチップ102および104は、論理チップ106に電気的に接続されている。ワイヤ107は、パッケージ基板108上の接触パッド(図示せず)にメモリチップを電気的に接続し、パッケージ基板108内のビア(図示せず)は、パッケージボール(package ball)110への電気的接続を提供する。パッケージボール110は、パッケージ基板112上の相互接続部(図示せず)を介して、およびパッケージボール114を介して論理チップ106への電気的接続を提供する。
パッケージボール116は、論理チップ106がプリント回路板(図示せず)を介して他のパッケージ化集積回路に電気的に接続され得るように、パッケージ基板112内のビア(図示せず)を介してパッケージボール114に電気的に接続されている。
多くのモバイルシステムは、複数のメモリチャネルを有し、各メモリチャネルインターフェースが32ビットI/O(入力/出力)幅を有するのが一般的である。このインターフェースの物理的実装形態は、スタック化パッケージ内のダイスにわたってセグメント化される。この分散したセグメント化の特徴は、図1のPOPシステム内のメモリ-CPU間インターフェースを概略化する、図2に示される。
図2を参照すると、202と標示された平面はメモリチップを表し、204と標示された平面は論理チップを表す。メモリチップ202上のチップ間インターフェースは、206および208と標示された2つの構造部にセグメント化される。このチップ間インターフェースは、たとえば、クロック信号、コマンド信号、母線、グランドレール(ground rail)、アドレス信号、書込データ信号、および読取データ信号のための相互接続部を含む。
論理チップ204上の対応するチップ間インターフェースは、メモリチップ上と同様にセグメント化され、210および212と標示された2つの構造部によって概略化される。214と標示されたラインは、構造部206と構造部210との間の相互接続部を概略化し、216と標示されたラインは、構造部208と構造部212との間の相互接続部を概略化する。したがって、ライン214および216は、相互接続部と呼ばれる。相互接続部214および216の組合せに対応する、図1の断面図内の構造部は、ワイヤ107、パッケージ基板108内のビア、パッケージボール110、パッケージ基板112上の相互接続部、およびパッケージボール114である。
チップ間インターフェースを物理的にセグメント化するための理由は、ダイパッドおよびパッケージボールのレイアウトによって課された制約のためである。機能ユニット218は、クロックソースと、チップ間インターフェースを駆動するドライバの組とを概略化する。適切な動作のために、機能ユニット218によって表されたクロックソースは、チップ間インターフェースの2つの部分が論理チップ204の両端部の近くに物理的に配置されても、チップ間インターフェースのこれら2つの部分にわたって同じクロック位相を維持しなければならない。
ラベル206、208、210、212、214、および216によって表された構造部は、メモリチップ202を論理チップ204に結合するためのチップ間インターフェースの電気的長さ全体に寄与する。図2に示す2つのチップにわたる、この単一のインターフェースの物理的分散およびセグメント化は、システムの周波数および性能全体を制限する、クロック信号ジッタスキューに寄与する。
本発明の例示的な実施形態は、メモリダイおよび論理ダイを有するスタック化パッケージオンパッケージシステムのためのシステムおよび方法を対象とし、本メモリダイは、各々が他方から独立して動作し、各々が論理ダイに電気的に接続されたチップ間インターフェースを有する、第1のメモリおよび第2のメモリを含む。
一実施形態では、スタック化パッケージオンパッケージシステムは、第1のダイおよび第2のダイを含む。第1のダイは、第1のメモリおよび第2のメモリ内に構成された複数のメモリセルを含む。第2のダイは、中央処理装置と、中央処理装置に結合されたバスと、バスに結合されたメモリ管理ユニットと、第1のメモリに第1のクロック信号を提供するためにメモリ管理ユニットに結合された第1のクロックソースと、第2のメモリに第2のクロック信号を提供するためにメモリ管理ユニットに結合された第2のクロックソースとを含み、第1および第2のクロックソースは、互いに独立している。
別の実施形態では、メモリ半導体ダイ上の物理メモリにアクセスするためのメモリ管理ユニットのための方法が開示される。本方法は、アドレス空間内のアドレスを第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換するステップであって、第1および第2の物理アドレス空間のサイズが各々アドレス空間のサイズの2分の1である、ステップと、第1の物理アドレス空間内の物理アドレスを有するデータをメモリ半導体ダイ上の第1のメモリにのみ書き込むステップと、第2の物理アドレス空間内の物理アドレスを有するデータをメモリ半導体ダイ上の第2のメモリにのみ書き込むステップと、メモリ半導体ダイ上の第1のメモリからのみ第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、メモリ半導体ダイ上の第2のメモリからのみ第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップとを含む。
別の実施形態では、非一時的コンピュータ可読記録媒体は、プロセッサによって実行されるとき、方法を実施する命令を記憶している。本方法は、アドレス空間内のアドレスを第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換するステップであって、第1および第2の物理アドレス空間のサイズが各々アドレス空間のサイズの2分の1である、ステップと、第1の物理アドレス空間内の物理アドレスを有するデータをメモリ半導体ダイ上の第1のメモリにのみ書き込むステップと、第2の物理アドレス空間内の物理アドレスを有するデータをメモリ半導体ダイ上の第2のメモリにのみ書き込むステップと、メモリ半導体ダイ上の第1のメモリからのみ第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、メモリ半導体ダイ上の第2のメモリからのみ第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップとを含む。
別の実施形態では、スタック化パッケージオンパッケージシステムは、第1のダイと、第2のダイと、第1のダイに形成された第1のメモリと、第1のダイに形成された第2のメモリと、メモリの読取りおよび書込みを管理するためのメモリ管理手段とを含み、本メモリ管理手段は第2のダイに形成される。本メモリ管理手段は、アドレス空間内のアドレスを第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換し、第1および第2の物理アドレス空間のサイズが各々アドレス空間のサイズの2分の1であって、第1の物理アドレス空間内の物理アドレスを有するデータを第1のメモリにのみ書き込み、第2の物理アドレス空間内の物理アドレスを有するデータを第2のメモリにのみ書き込み、第1のメモリからのみ第1の物理アドレス空間内の物理アドレスを有するデータを読み取り、第2のメモリからのみ第2の物理アドレス空間内の物理アドレスを有するデータを読み取る。
添付の図面は、本発明の実施形態に関する説明において助けとなるように提示されており、本発明の限定ではなく、実施形態の例示のみのために提供されている。
集積回路のための従来のスタック化パッケージオンパッケージシステムの断面図である。 従来のメモリ-CPU間チップ間インターフェースの概略図である。 一実施形態による、メモリ-CPU間チップ間インターフェースの論理的ビューである。 一実施形態による、メモリ-CPU間チップ間インターフェースの別の論理的ビューである。 一実施形態による、アドレス変換し、データを書き込み読み取る方法を示すフロー図である。 一実施形態を採用するワイヤレス通信ネットワークを示す図である。
本発明の特定の実施形態を対象とする以下の説明および関連する図面において、本発明の態様が開示される。本発明の範囲から逸脱することなく、代替の実施形態が考案され得る。加えて、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に説明されないか、または省略される。
「例示的な」という言葉は、「例、事例、または例示として機能する」ことを意味するように本明細書で使用される。「例示的な」として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で使用する用語は、特定の実施形態の説明のみを目的とするものであり、本発明の実施形態を限定するものではない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する「含む(comprises)」、「含んでいる(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことを理解されよう。
さらに、多くの実施形態について、たとえばコンピューティングデバイスの要素によって実行されるべき、一連の動作に関して説明する。本明細書で説明する様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実施できることを認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明する機能性を実施させるコンピュータ命令の対応するセットを記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なすことができる。したがって、本発明の様々な態様は、特許請求される主題の範囲内にすべて入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明される実施形態ごとに、任意のそのような実施形態の対応する形式は、本明細書では、たとえば、説明されるアクションを実行する「ように構成された論理」として説明されることがある。
図3は、一実施形態による、メモリ-CPU間チップ間インターフェースを示す。302と標示された平面は、CPU(図示せず)を含む論理チップ(ダイ)を概略化する。304と標示された平面は、メモリチップを概略化する。図3に示すメモリチップ304は単一のダイから成るが、この単一のダイ上のメモリセルは、306および308と標示された2つの部分に論理的に区分される。メモリのこれら2つの部分は、同じグランドおよび電力バスを共有することができるが、コマンド、読取データ、書込データ、およびクロック信号のためのそれらの信号ラインは、互いに分離される。実際には、チップ302および304は、スタック化パッケージオンパッケージシステム内にパッケージ化される。他のチップは、これら2つのチップ上にスタック化され、同じパッケージシステムに統合され得るが、説明を簡単にするために、図3には2つのチップのみが示されている。
310と標示された構造部は、コマンド信号、読取データ信号、書込データ信号、およびクロック信号のための様々な相互接続部を含む、メモリ部分306のためのチップ間インターフェースを概略化する。同様に、312と標示された構造部は、コマンド信号、読取データ信号、書込データ信号、およびクロック信号のための様々な相互接続部を含む、メモリ部分308のためのチップ間インターフェースを概略化する。
314と標示された構造部は、メモリチップ304上のチップ間インターフェース310に電気的に接続された、論理チップ302上のチップ間インターフェースの一部を概略化する。同様に、316と標示された構造部は、メモリチップ304上のチップ間インターフェース312に電気的に接続された、論理チップ302上のチップ間インターフェースの一部を概略化する。
318と標示された機能ユニットは、クロックソース、ドライバの組、および論理チップ302上の論理ブロックを表す。機能ユニット318は、チップ間インターフェース314および310を介して、クロック信号、コマンド信号、読取データ信号、および書込データ信号をメモリ部分306に提供する。ライン320は、チップ間インターフェース314とチップ間インターフェース310との間の電気的相互接続部を表す。
322と標示された機能ユニットは、クロックソース、ドライバの組、および論理チップ302上の論理ブロックを表す。機能ユニット322は、チップ間インターフェース316および312を介して、クロック信号、コマンド信号、読取データ信号、および書込データ信号をメモリ部分308に提供する。ライン324は、チップ間インターフェース316とチップ間インターフェース312との間の電気的相互接続部を表す。
機能ユニット318および322によって提供される信号は、互いに独立している。詳細には、これら2つの機能ユニット内のクロックソースによって提供されるクロック信号は、互いに独立している。各クロックソースは、その関連のインターフェースを駆動するだけでよく、各インターフェースは、他と電気的に独立している。図4の実施形態に示す各チップ間インターフェースは、電気的に独立しており、他の種類のチップ間インターフェースの場合のようにパッケージシステムの両側に分散される必要はない。これは、より良いシステムレベルタイミングマージンのために、クロックジッタおよびスキューを緩和するのを助ける。
単一の統合型チップ間インターフェースを実装するのとは対照的に、2つの別のチップ間インターフェースを実装することは、メモリチップ304上に統合されたメモリセルを制御し、それにアクセスするのに使用される単一のラインおよびドライバの総数を含む信号パス長を代償とする。この代償を説明するために、図4を考察する。図4は、図3の実施形態の論理表現であり、システムバス406を介して互いに接続されたCPU402およびメモリ管理ユニット404を示す。メモリチップ304の総メモリサイズが1GBであると仮定する。単一のチップ間インターフェースが使用されるとすれば、アドレスラインの数は、20本となるであろう。メモリ部分306およびメモリ部分308が各々0.5GBとなるようにメモリセルを論理的にグループ化することによって、各チップ間インターフェース314および316は、19本のアドレスラインを有し、すなわち合計38本のアドレスラインを有する。
したがって、上記の例では、独立した自己含有のインターフェースを利用することによって、アドレスラインの総数は、単一の統合型インターフェースが使用される場合に必要とされる20本ではなく、38本である。しかしながら、19本の各グループは他方から電気的に独立しているので、各インターフェースの信号パス長は、統合型インターフェースの信号パス長の半分にすぎない。
信号パス長を短縮化することは、いくつかの改善を提供する。たとえば、導入される必要があるバッファはより少なくなり、クロック信号ジッタがより小さくなる。より短い信号パス長は、より小さいクロック信号スキューをもたらす。また、より小さいバッファを利用することができ、各信号ラインのキャパシタンス全体がより小さくなり、このことが、CPUとメモリの両方における電力消費量を低減するのを助ける。より小さいクロック信号ジッタ、スキュー、および電力消費量により、実施形態は、より高いクロック周波数を実現することが予想される。
いくつかの実施形態の場合、メモリ部分306および308、ならびにそれらの対応するインターフェースは、メモリチップ304によって表されるメモリ半導体ダイ内に対称にレイアウトされ得る。たとえば、破線304Sは、メモリチップ304によって表されるメモリ半導体ダイを左半部分304Lと右半部分304Rとに分割する、メモリチップ304内の対称線を表し、メモリ部分306は左半部分304Lにあり、メモリ部分308は右半部分304Rにある。
いくつかの実施形態の場合、機能ユニット318および322、ならびにそれらの対応するインターフェースは、論理チップ302によって表されるメモリ半導体ダイ内に対称にレイアウトされ得る。たとえば、破線302Sは、論理チップ302によって表される論理半導体ダイを左半部分302Lと右半部分302Rとに分割する、論理チップ302内の対称線を表し、機能ユニット318は左半部分302Lにあり、機能ユニット322は右半部分302Rにある。
CPU402は、2つのチップ間インターフェースが実装されるにせよ、または単一のチップ間インターフェースが使用されるにせよ、同じアドレス空間が見える。メモリ管理ユニット404は、チップ間インターフェースの実装形態を見えないようにする。メモリ管理ユニットは、特定のアドレスを変換し、その結果、変換されたアドレスは、インターフェース314またはインターフェース316のいずれかの上で駆動されるが、両方では駆動されない。
図5は、一実施形態による、アドレス変換し、データを書き込み読み取る上述の方法を示すフロー図である。ステップ502では、MMU404は、CPU402によって見られるアドレス空間内のアドレスを、第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換する。第1および第2の物理アドレス空間のサイズは各々、CPU402によって見られるアドレス空間のサイズの2分の1である。
ステップ504に示すように、MMU404が第1の物理アドレス空間内の物理アドレスを有するデータを書き込んでいるとき、そのデータは、メモリチップ304上の第1のメモリにのみ書き込まれる。たとえば、第1のメモリは、メモリ部分306とすることができる。同様に、ステップ506に示すように、MMU404が第2の物理アドレス空間内の物理アドレスを有するデータを書き込んでいるとき、そのデータは、メモリチップ304上の第2のメモリにのみ書き込まれる。たとえば、第2のメモリは、メモリ部分308とすることができる。
ステップ508に示すように、MMU404が第1の物理アドレス空間内の物理アドレスを有するデータを読み取っているとき、そのデータは、メモリチップ304上の第1のメモリからのみ読み取られる。同様に、ステップ510に示すように、MMU404が第2の物理アドレス空間内の物理アドレスを有するデータを読み取っているとき、そのデータは、メモリチップ304上の第2のメモリからのみ読み取られる。
図5は、メモリ内に記憶された命令の下でMMU404によって実行され得るプロシージャを示すフロー図である。メモリは、メモリ部分306または308とすることができるか、またはMMU404と統合されたメモリとすることができる。そのようなメモリは、命令を記憶した非一時的コンピュータ可読メモリと呼ばれ得る。
実施形態は、セルラー電話ネットワークなどの多数の通信システムに普及した適用例を発見することができる。たとえば、図6は、基地局604A、604Bおよび604Cを含むセルラー電話ネットワーク602を示す。図6は、606と標示された通信デバイスを示しており、これはモバイルセルラー通信デバイス、たとえば、いわゆるスマートフォン、タブレット、またはセルラー電話ネットワークに適した何らかの他の種類の通信デバイスであり得る。通信デバイス606は、モバイルである必要はない。図6の特定の例では、通信デバイス606は、基地局604Cに関連するセル内に位置する。矢印608および610は、それぞれアップリンクチャネルおよびダウンリンクチャネルを図式的に表しており、これによって通信デバイス606は基地局604Cと通信する。
実施形態は、たとえば、通信デバイス606もしくは基地局604C、またはその両方に関連するデータ処理システムにおいて使用され得る。図6は、本明細書で説明する実施形態が用いられ得る多くの適用例のうちのたった1つの適用例を示す。
情報および信号は、多種多様な技術および技法のいずれかを使用して表され得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示された実施形態と関連して説明された方法、シーケンス、および/またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで直接具現化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
したがって、本発明の一実施形態は、前述のように、チップ間メモリインターフェース構造によってデータを読み取り書き込むための方法を具現するコンピュータ可読媒体を含み得る。したがって、本発明は図示の例に限定されず、本明細書で説明した機能を実行するためのいかなる手段も、本発明の実施形態中に含まれる。
上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行うことができることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび/またはアクションは、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または特許請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
102 メモリチップ
104 メモリチップ
106 論理チップ
107 ワイヤ
108 パッケージ基板
110 パッケージボール
112 パッケージ基板
114 パッケージボール
116 パッケージボール
202 メモリチップ
204 論理チップ
206 チップ間インターフェース、構造部
208 チップ間インターフェース、構造部
210 チップ間インターフェース、構造部
212 チップ間インターフェース、構造部
214 相互接続部、ライン
216 相互接続部、ライン
218 機能ユニット
302 論理チップ
302S 対称線
302L 論理半導体ダイの左半部分
302R 論理半導体ダイの右半部分
304 メモリチップ
304S 対称線
304L メモリ半導体ダイの左半部分
304R メモリ半導体ダイの右半部分
306 メモリ部分、第１のメモリ
308 メモリ部分、第２のメモリ
310 チップ間インターフェース、構造部
312 チップ間インターフェース、構造部
314 チップ間インターフェース、構造部
316 チップ間インターフェース、構造部
318 機能ユニット
320 電気的相互接続部
322 機能ユニット
324 電気的相互接続部
402 中央処理ユニット(CPU)
404 メモリ管理ユニット(MMU)
406 システムバス
602 セルラー電話ネットワーク
604A 基地局
604B 基地局
604C 基地局
606 通信デバイス
608 アップリンクチャネル
610 ダウンリンクチャネル

Claims (8)

  1. スタック化パッケージオンパッケージシステムを含む装置であって、前記スタック化パッケージオンパッケージシステムは、
    第1のダイであって、第1のメモリおよび第2のメモリ内に構成された複数のメモリセルを含み、前記第1のメモリを含む第1の半部分および前記第2のメモリを含む第2の半部分を有する、第1のダイと、
    第2のダイであって、
    単一の中央処理装置と、
    前記単一の中央処理装置に結合されたバスと、
    前記バスに結合されたメモリ管理ユニットと、
    第1のクロック信号を前記第1のメモリに供給するために前記メモリ管理ユニットに結合された第1のクロックソースと、
    第2のクロック信号を前記第2のメモリに供給するために前記メモリ管理ユニットに結合された第2のクロックソースであって、前記第1のクロック信号は、前記第2のクロック信号と独立しており、前記第1のクロックソースおよび第2のクロックソースは互いに独立している、第2のクロックソースと、
    読取データ信号の第1の組および書込データ信号の第1の組を前記第1のメモリへと駆動するために前記メモリ管理ユニットに結合された第1の機能ユニットと、
    読取データ信号の第2の組および書込データ信号の第2の組を前記第2のメモリへと駆動するために前記メモリ管理ユニットに結合された第2の機能ユニットとを含み、
    読取データ信号の前記第1の組を駆動する前記第1の機能ユニットは、読取データ信号の前記第2の組を駆動する前記第2の機能ユニットから独立しており、
    書込データ信号の前記第1の組を駆動する前記第1の機能ユニットは、書込データ信号の前記第2の組を駆動する前記第2の機能ユニットから独立している、第2のダイと、
    前記第1のメモリに前記第1のクロックソースを結合する第1の相互接続部および前記第2のメモリに前記第2のクロックソースを結合する第2の相互接続部とを含み、前記第1のクロックソースは前記第1のメモリをクロック制御するために前記第1の相互接続部を駆動し、前記第2のクロックソースは前記第2のメモリをクロック制御するために前記第2の相互接続部を駆動し、前記第1の相互接続部および第2の相互接続部は電気的に互いに独立し、
    前記メモリ管理ユニットは、前記単一の中央処理装置によって見られるアドレス空間に属するアドレスを第1の物理アドレスまたは第2の物理アドレスのいずれかに変換し、前記第1の物理アドレスは前記第1のメモリに関連する第1の物理アドレス空間に属し、前記第2の物理アドレスは前記第2のメモリに関連する第2の物理アドレス空間に属することを特徴とする装置。
  2. 前記第1の物理アドレス空間および第2の物理アドレス空間は各々、前記アドレス空間の2分の1のサイズを有することを特徴とする請求項1に記載の装置。
  3. 前記装置は、基地局、セルラ電話、およびタブレットからなるグループから選択された通信デバイスであることを特徴とする請求項1に記載の装置。
  4. メモリ半導体ダイ上の物理メモリにアクセスするための、論理半導体ダイ上のメモリ管理ユニットのための方法であって、
    単一の中央処理装置によって見られるアドレス空間内のアドレスを、第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換するステップであって、前記第1の物理アドレス空間および第2の物理アドレス空間は各々、前記アドレス空間の2分の1のサイズを有する、ステップと、
    前記第1の物理アドレス空間内の物理アドレスを有するデータを、前記メモリ半導体ダイ上の第1のメモリにのみ書き込むステップと、
    前記第2の物理アドレス空間内の物理アドレスを有するデータを、前記メモリ半導体ダイ上の第2のメモリにのみ書き込むステップと、
    前記メモリ半導体ダイ上の前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    前記メモリ半導体ダイ上の前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    第1の機能ユニットによって前記論理半導体ダイ上の第1のインターフェースに前記メモリ半導体ダイ上の第1のインターフェースを結合する第1の相互接続部を介して、データ信号を駆動することによって、前記第1の物理アドレス空間内の物理アドレスを有するデータを前記メモリ半導体ダイ上の前記第1のメモリにのみ書き込むステップであって、前記論理半導体ダイは、第1の半部分および第2の半部分を有し、前記論理半導体ダイ上の前記第1のインターフェースおよび前記第1の機能ユニットは、前記論理半導体ダイの前記第1の半部分上に形成される、ステップと、
    前記第1の機能ユニットとは独立した第2の機能ユニットによって前記論理半導体ダイ上の第2のインターフェースに前記メモリ半導体ダイ上の第2のインターフェースを結合する第2の相互接続部を介して、データ信号を駆動することによって、前記第2の物理アドレス空間内の物理アドレスを有するデータを前記メモリ半導体ダイ上の前記第2のメモリにのみ書き込むステップであって、前記論理半導体ダイ上の前記第2のインターフェースおよび前記第2の機能ユニットは、前記論理半導体ダイの前記第2の半部分上に形成される、ステップとを含み、
    前記メモリ半導体ダイは、第1の半部分および第2の半部分を有し、前記第1のメモリは、前記第1の半部分にあり、前記第2のメモリは、前記第2の半部分にあり、前記第1の相互接続部および前記第2の相互接続部は、電気的に互いに独立しており、
    前記方法はさらに、
    前記第1の機能ユニットにより前記メモリ半導体ダイ上の前記第1のインターフェース上のデータ信号を読み取ることによって、前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    前記第1の機能ユニットとは独立した前記第2の機能ユニットにより前記メモリ半導体ダイ上の前記第2のインターフェース上のデータ信号を読み取ることによって、前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップとを含み、
    前記メモリ半導体ダイおよび前記論理半導体ダイは、単一のスタック化パッケージオンパッケージシステムに含まれることを特徴とする方法。
  5. プロセッサによって実行されるときに方法を実施する命令を記憶した非一時的コンピュータ可読記録媒体であって、前記方法は、
    単一の中央処理装置によって見られるアドレス空間内のアドレスを、第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換するステップであって、前記第1の物理アドレス空間および第2の物理アドレス空間は各々、前記アドレス空間の2分の1のサイズを有する、ステップと、
    前記第1の物理アドレス空間内の物理アドレスを有するデータを、メモリ半導体ダイ上の第1のメモリにのみ書き込むステップと、
    前記第2の物理アドレス空間内の物理アドレスを有するデータを、前記メモリ半導体ダイ上の第2のメモリにのみ書き込むステップと、
    前記メモリ半導体ダイ上の前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    前記メモリ半導体ダイ上の前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    第1の機能ユニットによって論理半導体ダイ上の第1のインターフェースに前記メモリ半導体ダイ上の第1のインターフェースを結合する第1の相互接続部を介して、データ信号を駆動することによって、前記第1の物理アドレス空間内の物理アドレスを有するデータを前記メモリ半導体ダイ上の前記第1のメモリにのみ書き込むステップであって、前記論理半導体ダイは、第1の半部分および第2の半部分を有し、前記論理半導体ダイ上の前記第1のインターフェースおよび前記第1の機能ユニットは、前記論理半導体ダイの前記第1の半部分上に形成される、ステップと、
    前記第1の機能ユニットとは独立した第2の機能ユニットによって前記論理半導体ダイ上の第2のインターフェースに前記メモリ半導体ダイ上の第2のインターフェースを結合する第2の相互接続部を介して、データ信号を駆動することによって、前記第2の物理アドレス空間内の物理アドレスを有するデータを前記メモリ半導体ダイ上の前記第2のメモリにのみ書き込むステップであって、前記論理半導体ダイ上の前記第2のインターフェースおよび前記第2の機能ユニットは、前記論理半導体ダイの前記第2の半部分上に形成される、ステップとを含み、
    前記メモリ半導体ダイは、第1の半部分および第2の半部分を有し、前記第1のメモリは、前記第1の半部分にあり、前記第2のメモリは、前記第2の半部分にあり、前記第1の相互接続部および前記第2の相互接続部は、電気的に互いに独立しており、
    前記方法はさらに、
    前記第1の機能ユニットにより前記メモリ半導体ダイ上の前記第1のインターフェース上のデータ信号を読み取ることによって、前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取るステップと、
    前記第1の機能ユニットとは独立した前記第2の機能ユニットにより前記メモリ半導体ダイ上の前記第2のインターフェース上のデータ信号を読み取ることによって、前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取るステップとを含み、
    前記メモリ半導体ダイおよび前記論理半導体ダイは、単一のスタック化パッケージオンパッケージシステムに含まれることを特徴とする非一時的コンピュータ可読記録媒体。
  6. 前記プロセッサは、メモリ管理ユニットの一部であることを特徴とする請求項５に記載の非一時的コンピュータ可読記録媒体。
  7. スタック化パッケージオンパッケージシステムを含む装置であって、前記スタック化パッケージオンパッケージシステムは、
    第1のダイと、
    第2のダイと、
    前記第1のダイに形成された第1のメモリと、
    前記第1のダイに形成された第2のメモリと、
    前記第2のダイに形成された、メモリの読取りおよび書込みを管理するためのメモリ管理手段であって、
    単一の中央処理装置によって見られるアドレス空間内のアドレスを、第1の物理アドレス空間内の物理アドレスまたは第2の物理アドレス空間内の物理アドレスのいずれかに変換し、前記第1の物理アドレス空間および第2の物理アドレス空間は各々、前記アドレス空間の2分の1のサイズを有し、
    前記第1の物理アドレス空間内の物理アドレスを有するデータを、前記第1のメモリにのみ書き込み、
    前記第2の物理アドレス空間内の物理アドレスを有するデータを、前記第2のメモリにのみ書き込み、
    前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取り、
    前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取り、
    第1の機能ユニットによって前記第2のダイ上の第1のインターフェースに前記第1のダイ上の第1のインターフェースを結合する第1の相互接続部を介して、データ信号を駆動することによって、前記第1の物理アドレス空間内の物理アドレスを有するデータを前記第1のメモリにのみ書き込み、前記第2のダイは、第1の半部分および第2の半部分を有し、前記第2のダイ上の前記第1のインターフェースおよび前記第1の機能ユニットは、前記第2のダイの前記第1の半部分上に形成され、
    前記第1の機能ユニットとは独立した第2の機能ユニットによって前記第2のダイ上の第2のインターフェースに前記第1のダイ上の第2のインターフェースを結合する第2の相互接続部を介して、データ信号を駆動することによって、前記第2の物理アドレス空間内の物理アドレスを有するデータを前記第2のメモリにのみ書き込み、前記第2のダイ上の前記第2のインターフェースおよび前記第2の機能ユニットは、前記第2のダイの前記第2の半部分上に形成され、
    前記第1のダイは、第1の半部分および第2の半部分を有し、前記第1のメモリは、前記第1の半部分にあり、前記第2のメモリは、前記第2の半部分にあり、前記第1の相互接続部および前記第2の相互接続部は、電気的に互いに独立しており、
    前記第1の機能ユニットにより前記第1のダイ上の前記第1のインターフェース上のデータ信号を読み取ることによって、前記第1のメモリからのみ、前記第1の物理アドレス空間内の物理アドレスを有するデータを読み取り、
    前記第1の機能ユニットとは独立した前記第2の機能ユニットにより前記第1のダイ上の前記第2のインターフェース上のデータ信号を読み取ることによって、前記第2のメモリからのみ、前記第2の物理アドレス空間内の物理アドレスを有するデータを読み取るためのメモリ管理手段と
    を含むことを特徴とする装置。
  8. 前記装置は、基地局、セルラ電話、およびタブレットからなるグループから選択された通信デバイスであることを特徴とする請求項７に記載の装置。
JP2015515261A 2012-06-01 2013-05-31 チップ間メモリインターフェース構造 Active JP6105720B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261654156P 2012-06-01 2012-06-01
US61/654,156 2012-06-01
US13/752,427 2013-01-29
US13/752,427 US9448947B2 (en) 2012-06-01 2013-01-29 Inter-chip memory interface structure
PCT/US2013/043714 WO2013181603A2 (en) 2012-06-01 2013-05-31 Inter-chip memory interface structure

Publications (3)

Publication Number Publication Date
JP2015525398A JP2015525398A (ja) 2015-09-03
JP2015525398A5 JP2015525398A5 (ja) 2016-12-08
JP6105720B2 true JP6105720B2 (ja) 2017-03-29

Family

ID=49671774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015515261A Active JP6105720B2 (ja) 2012-06-01 2013-05-31 チップ間メモリインターフェース構造

Country Status (7)

Country Link
US (1) US9448947B2 (ja)
EP (1) EP2856466B1 (ja)
JP (1) JP6105720B2 (ja)
KR (1) KR101748329B1 (ja)
CN (1) CN104335279B (ja)
IN (1) IN2014MN02115A (ja)
WO (1) WO2013181603A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107147B1 (ko) * 2013-02-01 2020-05-26 삼성전자주식회사 패키지 온 패키지 장치
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9570142B2 (en) * 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
US20170118140A1 (en) * 2015-10-21 2017-04-27 Mediatek Inc. Network switch having identical dies and interconnection network packaged in same package
KR20180037556A (ko) 2016-10-04 2018-04-12 삼성전자주식회사 무선 통신 장치 및 그 제어 방법
KR102400101B1 (ko) 2017-11-03 2022-05-19 삼성전자주식회사 Pop 반도체 패키지 및 그를 포함하는 전자 시스템
US10579557B2 (en) * 2018-01-16 2020-03-03 Advanced Micro Devices, Inc. Near-memory hardened compute blocks for configurable computing substrates
KR20190087893A (ko) * 2018-01-17 2019-07-25 삼성전자주식회사 클럭을 공유하는 반도체 패키지 및 전자 시스템
KR102674550B1 (ko) 2019-10-07 2024-06-13 삼성전자주식회사 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법
US11797229B2 (en) * 2020-07-02 2023-10-24 Micron Technology, Inc. Multiple register clock driver loaded memory subsystem

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945886A (en) * 1996-09-20 1999-08-31 Sldram, Inc. High-speed bus structure for printed circuit boards
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
JP2008140220A (ja) 2006-12-04 2008-06-19 Nec Corp 半導体装置
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US7701251B1 (en) 2008-03-06 2010-04-20 Xilinx, Inc. Methods and apparatus for implementing a stacked memory programmable integrated circuit system in package
US7944726B2 (en) 2008-09-30 2011-05-17 Intel Corporation Low power termination for memory modules
US20100174858A1 (en) 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US8683164B2 (en) 2009-02-04 2014-03-25 Micron Technology, Inc. Stacked-die memory systems and methods for training stacked-die memory systems
US8713248B2 (en) * 2009-06-02 2014-04-29 Nokia Corporation Memory device and method for dynamic random access memory having serial interface and integral instruction buffer
US8296526B2 (en) * 2009-06-17 2012-10-23 Mediatek, Inc. Shared memory having multiple access configurations
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US8472279B2 (en) * 2010-08-31 2013-06-25 Micron Technology, Inc. Channel skewing
US20120137090A1 (en) * 2010-11-29 2012-05-31 Sukalpa Biswas Programmable Interleave Select in Memory Controller
US8400808B2 (en) * 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
JP2013058277A (ja) * 2011-09-07 2013-03-28 Renesas Electronics Corp 半導体装置
US20130159587A1 (en) * 2011-12-15 2013-06-20 Aaron Nygren Interconnect Redundancy for Multi-Interconnect Device

Also Published As

Publication number Publication date
EP2856466A2 (en) 2015-04-08
KR20150016605A (ko) 2015-02-12
CN104335279A (zh) 2015-02-04
WO2013181603A2 (en) 2013-12-05
JP2015525398A (ja) 2015-09-03
KR101748329B1 (ko) 2017-06-16
IN2014MN02115A (ja) 2015-09-11
WO2013181603A3 (en) 2014-02-27
US20130326188A1 (en) 2013-12-05
US9448947B2 (en) 2016-09-20
EP2856466B1 (en) 2018-10-24
CN104335279B (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
JP6105720B2 (ja) チップ間メモリインターフェース構造
US10964682B2 (en) Data storage system using wafer-level packaging
US9065722B2 (en) Die-stacked device with partitioned multi-hop network
KR101504393B1 (ko) 다중-직렬 인터페이스 적층-다이 메모리 아키텍처
US20100121994A1 (en) Stacked memory array
KR20090018957A (ko) 스택 외부 측 상에 고전력 칩을 갖는 칩 스택
US11422887B2 (en) Techniques for non-deterministic operation of a stacked memory system
US7761668B2 (en) Processor architecture having multi-ported memory
US20190115058A1 (en) Apparatus and method of clock shaping for memory
US7639037B1 (en) Method and system for sizing flow control buffers
US20220092016A1 (en) Off-package high density, high bandwidth memory access using optical links
US9285997B2 (en) Independently selective tile group access with data structuring
CN110870011B (zh) 细粒度动态随机存取存储器
CN112148653A (zh) 数据传输装置、数据处理系统、数据处理方法和介质
US20240162189A1 (en) Active Interposers For Migration Of Packages
US20240321670A1 (en) Techniques For Transferring Heat From Electronic Devices Using Heatsinks
US20150161067A1 (en) Reduced-area architecture for asymmetric interconnect
CN112486401B (zh) Mram-nand控制器及内存条
US20230305708A1 (en) Interface for different internal and external memory io paths
EP4148794A1 (en) 3d nand with io contacts in isolation trench
US20240120302A1 (en) Techniques For Arranging Conductive Pads In Electronic Devices
US20240111703A1 (en) Techniques For Configuring Repeater Circuits In Active Interconnection Devices
US20220399057A1 (en) Split block array for 3d nand memory
CN118679520A (zh) 具有存储体之间的复用的存储器电路架构
KR20120053438A (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161019

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170302

R150 Certificate of patent or registration of utility model

Ref document number: 6105720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250