CN112486401B - Mram-nand控制器及内存条 - Google Patents

Mram-nand控制器及内存条 Download PDF

Info

Publication number
CN112486401B
CN112486401B CN201910859950.2A CN201910859950A CN112486401B CN 112486401 B CN112486401 B CN 112486401B CN 201910859950 A CN201910859950 A CN 201910859950A CN 112486401 B CN112486401 B CN 112486401B
Authority
CN
China
Prior art keywords
mram
nand
nand controller
chip
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910859950.2A
Other languages
English (en)
Other versions
CN112486401A (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201910859950.2A priority Critical patent/CN112486401B/zh
Publication of CN112486401A publication Critical patent/CN112486401A/zh
Application granted granted Critical
Publication of CN112486401B publication Critical patent/CN112486401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/187—Mounting of fixed and removable disk drives
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种MRAM‑NAND控制器及内存条。控制器包括嵌入式MRAM、采用DDR‑DRAM接口标准的主机接口、NAND控制器、微控制器与网络接口。由于MRAM‑NAND控制器的主机接口，采用DDR‑DRAM接口，有助提高控制器及其应用的内存条的读写速度。通过网络接口，多个由控制器与存储单元封装而成的控制芯片可联合操作，有助提升存储的带宽。微控制器结合存储单元配置于内存条，实现靠近数据进行处理的原则，更能进一步节省电能。

Description

MRAM-NAND控制器及内存条
技术领域
本申请涉及存储器技术领域，特别是关于MRAM-NAND控制器及内存条架构。
背景技术
固态硬盘(Solid State Drives，SSD)，简称固盘，采用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元(FLASH芯片、DRAM芯片)组成。固态硬盘在接口的规范和定义、功能及使用方法上与普通硬盘的完全相同，在产品外形和尺寸上也完全与普通硬盘一致。被广泛应用于军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空、导航设备等领域。
NAND闪存技术的发展虽然推动了SSD产业，但由于对尺寸的严格要求，现有的手机、平板电脑很难支持SSD。为能扩大技术适用性与提升存储器的读写速度与稳定性，现有方案一般是将DDR内存(Double Data Rate Dynamic Random Access Memory，双倍速率动态随机存储器，为DDR-DRAM的简称)技术结合MRAM(Magnetic random access memory，磁性随机存储器)存储技术，将其应用于手机、平板电脑的主控芯片上，以加速数据的读写速度与稳定性。
例如：中国专利CN201510098598.7即提出利用MRAM提高存储设备的性能，应用于新架构的贴片式固态硬盘，其在主控芯片内加入MRAM，并且使用DRAM的接口与主机通信。
然而，现行方案虽为手机等终端设备提供了高性能的存储器件。但就云端服务器、数据中心、高速运算中心…等，该方案所提供的存储带宽实有不足，也较不易提供更高效的数据处理能力，适用性较为受限。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种具备数据处理和联网能力的MRAM-NAND控制器及内存条。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。
依据本申请提出的一种MRAM-NAND控制器，其包括：嵌入式MRAM、采用DDR-DRAM接口标准的主机接口、NAND控制器、微控制器与网络接口；所述MRAM-NAND控制器通过所述主机接口与主机芯片连接；所述微控制器连接所述主机接口、所述网络接口、所述嵌入式MRAM与所述NAND控制器，以控制所述MRAM-NAND控制器的内部运作；以及，所述MRAM-NAND控制器制成在一个硅片上。
本申请解决其技术问题还可采用以下技术措施进一步实现。
在本申请的一实施例中，所述NAND控制器为单通道或多通道。
在本申请的一实施例中，所述主机接口中预留一段地址，用于所述主机芯片控制所述微控制器与所述NAND控制器的操作。
在本申请的一实施例中，所述微控制器可以是单核心或多核心的运算处理结构的。
本申请的另一目的的一种内存条，其包括多个存储芯片，每一存储芯片封装有如前述任一种MRAM-NAND控制器与一个或多个NAND硅片。
在本申请的一实施例中，所述多个存储芯片的网络接口相互连接而形成所述控制网络。
在本申请的一实施例中，所述多个存储芯片的主机接口皆被导引设置至所述内存条的接脚；所述主机接口连接所述主板的传输线路，所述多个存储芯片的每一者通过主机接口连接至所述主机芯片。
在本申请的一实施例中，所述的MRAM-NAND控制器与一个或多个NAND硅片分别形成MRAM-NAND控制器芯片与NAND芯片，所述MRAM-NAND控制器芯片下面设置植球触点，用于将所述MRAM-NAND控制器贴片到内存条的基板上；所述MRAM-NAND控制器芯片上面设置焊盘，用于将所述NAND芯片贴片到所述MRAM-NAND控制器芯片上。
在本申请的一实施例中，所述MRAM-NAND控制器为MRAM-NAND控制器硅片，所述NAND模块为NAND硅片，所述MRAM-NAND控制器硅片与所述NAND硅片，采用3D SIC技术叠合后封装，贴片到内存条的基板上。
在本申请的一实施例中，所述多个存储芯片内建有系统软件，其通过所述微控制器与所述嵌入式MRAM所运行。
本申请通过DDR-DRAM标准的主机接口，控制器芯片及其应用的内存条的读写速度不受限于串行接口，DDR-RAM接口的速度比SATA或PCIe接口的速度快得多，有效的提升控制器芯片与内存条的读写速度。其次，通过多个控制芯片的联合操作，存储器的数据传输带宽会明显提高。其三，MRAM和NAND组合，通过MRAM为NAND充当缓存，再结合各种算法的配套设计，总体的读写速度会提高数倍。其四，NAND存储单元和控制器封装在一个存储芯片里，一个内存条可配设多个存储芯片，插入到主板上，比外接的SSD节省大量空间，而且通过POP与3D SIC技术，配置于内存条的存储芯片尺寸更小，在技术许可的前提下，可以配置更高的存储容量，例如：至少提供2-8TB的容量。其五，本申请提供的MRAM-NAND控制器及其内存条，在一些应用之中，通过设计可在内存条内部直接进行的数据处理，遵循了靠近数据进行处理的原则，比传统方式更节省电能，同时还提供更快的速度。其六，MRAM模块通过DMA控制器与NAND控制器交换数据，不会影响到主机芯片的运行，也不会占用MRAM-NAND控制器内部总线，有助于提高读写速度。
附图说明
图1为范例性SSD用于计算机的架构示意图；
图2为范例性SSD用于手机与平板电脑的架构示意图；
图3为范例性固态硬盘应用于计算机的架构示意图；
图4为本申请实施例控制器的架构示意图；
图5为本申请实施例内存条的架构示意图；
图6为本申请实施例控制器的传输线路的架构示意图；
图7为本申请实施例控制器的传输网络的架构示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
本申请的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情形下可以互换。此外，术语“包括”和“具有”以及他譬的变形，意图在于覆盖不排他的包含。
本申请说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本申请的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本申请提出的一种MRAM-NAND控制器及内存条，其具体实施方式、结构、特征及其功效，详细说明如后。
本申请基于两项重要的技术发展：
(1)3D NAND技术。3D NAND技术的发展，使得未来一个芯片的容量可以相当于过去整个SSD的容量，足够运行常见的操作系统及其基本应用。固态硬盘的数据传输速度虽然很快，但售价与容量还存在问题。这种宽度为2.5英寸的硬盘用来容纳存储芯片的空间较为有限，容量越高的芯片可以增加硬盘的总体存储空间，但更高的成本也拉高了硬盘的售价。3DNAND不同于将存储芯片放置在单面，而是将它们堆叠最高32层的方法，大大增加了芯片的容量。
(2)MRAM技术。MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。MRAM是一种新的内存和存储技术，可以像DDR(D)RAM一样快速随机读写，还可以像NAND闪存一样在断电后永久保留数据。而且MRAM不像DRAM一样与标准CMOS半导体工艺不兼容，因而MRAM可以和逻辑电路集成到一个芯片中。
图1绘示范例性SSD用于计算机的架构示意图。SSD包括用于存储数据的一组NAND芯片，用于缓存数据的和辅助计算的DDR内存，以及一个主控芯片(SSD Controller)，SSD与主机之间采用高速串行接口连接，如SATA、PICe等。由于对尺寸的严格要求，现有的手机、平板电脑很难支持SSD。
图2为范例性SSD用于手机与平板电脑的架构示意图。为能扩大技术适用性与提升存储器的读写速度与稳定性，将DDR内存(Double Data Rate Dynamic Random AccessMemory，双倍速率动态随机存储器，为DDR-DRAM的简称)技术结合MRAM(Magnetic randomaccess memory，磁性随机存储器)存储技术。一部分DDR可以用作NAND的缓存，与SSD控制器相应的NAND管理软件，也在手机、平板电脑的主控芯片上运行。另一方面，结合MRAM高速的读写速度和高集成度，且可以被无限次的重复写入的特性，以强化数据读写的稳定性。
图3为范例性固态硬盘应用于计算机的架构示意图，其在主控芯片内加入MRAM，并且使用DRAM的接口与主机通信。由于MRAM模块具有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高密度，使得MRAM-NAND控制器的读写速度更快、尺寸更小。而且新的接口和MRAM的嵌入大大地提高了存储设备的速度，提高了寿命降低了功耗。
然而，现行方案的存储器件所提供的存储带宽实有不足，无法提供更高效的数据处理能力，适用性较为受限。
图4为本申请实施例控制器的架构示意图，请同时配合其它图示以利理解。本申请提出的一种MRAM-NAND控制器100包括：嵌入式MRAM110、采用DDR-DRAM接口标准的主机接口120、NAND控制器130、微控制器140与网络接口150；所述MRAM-NAND控制器100通过所述主机接口120与主机芯片400连接；所述微控制器140连接所述主机接口120、所述网络接口150、所述嵌入式MRAM110与所述NAND控制器130，以控制所述MRAM-NAND控制器100的内部运作；以及，所述MRAM-NAND控制器100制成在一个硅片上。
在本申请的一实施例中，所述NAND控制器130为单通道或多通道。
在一些实施例中，所述NAND控制器130是与NAND模块200进行连接，所述NAND模块200可为一个或多个NAND芯片或NAND硅片。所述NAND控制器130与NAND模块200通过多通道(32bit、64bit、128bit等)并行操作，能够进一步MRAM-NAND控制器100的提高读写速度。
在一些实施例中，NAND控制器130与NAND芯片或NAND硅片通过NAND接口连接，NAND接口为符合ONFI4.0标准的接口。本实施例中，NAND接口选择目前最先进的ONFI4.0接口标准，通过多通道实现128bit的宽度，这样的基于MRAM的贴片式固态硬盘最快可以实现约12GB/s的连续读写速度，比目前市场上的固态硬盘快20多倍。128bit的NAND接口可以用2片BGA封装的64bit NAND实现，或是4片BGA封装的32bit NAND实现。
在本申请的一实施例中，所述MRAM-NAND控制器100中还包括DMA控制器，所述DMA控制器分别连接所述嵌入式MRAM110与所述NAND控制器130。所述主机芯片400的主板上设置有运算单元，如中央处理器(CPU)，或是其它具有相关、相类似、或相对应的运算芯片。所述主机芯片400亦可以是具备此等运算能力的芯片或集成组件。DMA(Direct MemoryAccess)控制器是直接内存访问控制器，是一种不经过CPU而直接从内存存取数据的数据交换模式。在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU资源占有率，可以大大节省系统资源。
在本申请的一实施例中，所述主机接口120中预留一段地址，用于所述主机芯片400控制所述微控制器140、所述NAND控制器130与所述DMA控制器的操作。嵌入式MRAM110通过DMA控制器与NAND控制器130交换数据，不会影响到主机芯片400的运行，也不会占用MRAM-NAND控制器100内部总线，有助于提高读写速度。
如前述，在本申请的一实施例中主机接口120是DDR-DRAM接口，DDR RAM接口的速度比SATA或PCIe接口的速度快得多，使得MRAM-NAND控制器100及其应用的内存条(如图4绘示)的读写速度不再受限于串行接口的速度，读写速度大大提高。本实施例中，DDR-DRAM接口选择目前最先进64bit DDR4接口标准，理论上可以实现约50G/s的最快短时间读写速度。
在本申请的一实施例中，所述微控制器140可以是单核心或多核心的运算处理结构。
图5为本申请实施例内存条的架构示意图。内存条300用以插入计算机主板上的内存条插口。目前这类的内存条300标准至少适用于SIMM(single in-line memory module，单列直插式内存模块)、DIMM(Dual-Inline-Memory-Modules，双列直插式存储模块)与SO-DIMM(Small Outline Dual In-line Memory Module，小型双列直插式内存模块)等。这样的内存条300不仅仅提供内存功能，还具有存储功能和数据处理功能。所述内存条300包括多个存储芯片500，每一存储芯片500封装有如前述任一种MRAM-NAND控制器100与NAND模块200。
在本申请的一实施例中，所述多个存储芯片500的主机接口120皆被导引设置至所述内存条300的接脚。
在本申请的一实施例中，所述内存条300插接至主板的内存条插口时，所述主机接口120连接所述主板的传输线路，所述多个存储芯片的每一者通过主机接口120连接至所述主机芯片400。
在本申请的一实施例中，所述多个存储芯片500直接贴片到所述内存条300的基板上。
在本申请的一实施例中，所述的MRAM-NAND控制器100与一个或多个NAND硅片分别形成MRAM-NAND控制器芯片与NAND芯片，所述MRAM-NAND控制器芯片下面设置植球触点，用于将所述MRAM-NAND控制器芯片贴片到所述基板上；所述MRAM-NAND控制器芯片上面设置焊盘，用于将所述NAND芯片贴片到所述MRAM-NAND控制器芯片上。
在本申请的一实施例中，所述MRAM-NAND控制器100为MRAM-NAND控制器100硅片，所述NAND模块200为NAND硅片，所述MRAM-NAND控制器100硅片与所述NAND硅片，采用3D SIC技术叠合后封装，贴片到所述基板上。
在本申请的一实施例中，内存条300上所配置的多个存储芯片500(或是成组设置)内建有系统软件，其通过所述微控制器140与所述嵌入式MRAM110所运行。通过系统软件、微控制器140与嵌入式MRAM110的配合，一些数据处理功能可于内存条直接完成。
在一些实施例中，所述系统软件进行数据处理的流程包括：
主机芯片400通过读写一个预先设定的地址来发出数据处理命令，例如在一个文件中搜索一串字符，负责处理命令的微控制器140决定这个文件的存储位置。容量相对较大的文件可以分散地存在多个存储芯片的众多NAND通道中，由多个微控制器140分段同时打开进行处理(例如：多工作业)。
在一些实施例中，当在微控制器140读写嵌入式MRAM110的同时，主机芯片400或是在主机上具备数据运算能力的单元，也可以直接读写嵌入式MRAM110。
在本申请的一实施例中，所述多个存储芯片的网络接口150相互连接而形成所述控制网络。
图6为本申请实施例控制器的传输线路的架构示意图。在本申请的一实施例中，所述控制网络为数据传输总线架构。所有控制器100共享一组总线，使用各自的地址发送接收信息，总线负责裁决信息优先级。优点是设计简单。
图7为本申请实施例控制器的传输网络的架构示意图。在本申请的一实施例中，所述控制网络为MESH网络架构。每个控制器100有3-4个网络接口150，连接到临近的控制器100。更远程的传播需要通过中间芯片的中转。可以提供更高的总带宽。
本申请通过DDR-DRAM标准的主机接口，控制器芯片及其应用的内存条的读写速度不受限于串行接口，DDR RAM接口的速度比SATA或PCIe接口的速度快得多，有效的提升控制器芯片与内存条的读写速度。其次，通过多个控制芯片的联合操作，存储器的数据传输带宽会明显提高。其三，MRAM和NAND组合，通过MRAM为NAND充当缓存，再结合各种算法的配套设计，总体的读写速度会提高数倍。其四，NAND存储单元和控制器封装在一个存储芯片里，一个内存条可配设多个存储芯片，插入到主板上，比外接的SSD节省大量空间，而且通过POP与3D SIC技术，配置于内存条的存储芯片尺寸更小，在技术许可的前提下，可以配置更高的存储容量，例如：至少提供2-8TB的容量。其五，本申请提供的MRAM-NAND控制器及其内存条，在一些应用之中，通过设计可在内存条内部直接进行的数据处理，遵循了靠近数据进行处理的原则，比传统方式更节省电能，同时还提供更快的速度。其六，MRAM模块通过DMA控制器与NAND控制器交换数据，不会影响到主机芯片的运行，也不会占用MRAM-NAND控制器内部总线，有助于提高读写速度。
“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (9)

1.一种MRAM-NAND控制器，其特征在于，包括：嵌入式MRAM、采用DDR-DRAM接口标准的主机接口、NAND控制器、微控制器与网络接口；
所述MRAM-NAND控制器通过所述主机接口与主机芯片连接；所述微控制器连接所述主机接口、所述网络接口、所述嵌入式MRAM与所述NAND控制器，以控制所述MRAM-NAND控制器的内部运作；
所述网络接口用于与其它的网络接口相连接而形成控制网络；
所述主机接口中预留一段地址，用于所述主机芯片控制所述微控制器与所述NAND控制器的操作；以及
所述MRAM-NAND控制器制成在一个硅片上。
2.如权利要求1所述MRAM-NAND控制器，其特征在于，所述NAND控制器为单通道或多通道。
3.如权利要求1所述MRAM-NAND控制器，其特征在于，所述微控制器可以是单核心或多核心的运算处理结构。
4.一种内存条，用以插入计算机主板上的内存条插口，其特征在于，包括多个存储芯片，每一存储芯片封装有如权利要求1-3任一项所述的MRAM-NAND控制器与一个或多个NAND硅片。
5.如权利要求4所述内存条，其特征在于，所述多个存储芯片的网络接口相互连接而形成所述控制网络。
6.如权利要求4所述内存条，其特征在于，所述多个存储芯片的主机接口皆被导引设置至所述内存条的接脚；所述主机接口连接所述主板的传输线路，所述多个存储芯片的每一者通过主机接口连接至所述主机芯片。
7.如权利要求4所述内存条，所述的MRAM-NAND控制器与一个或多个NAND硅片分别形成MRAM-NAND控制器芯片与NAND芯片，所述MRAM-NAND控制器芯片下面设置植球触点，用于将所述MRAM-NAND控制器芯片贴片到内存条的基板上；所述MRAM-NAND控制器芯片上面设置焊盘，用于将所述NAND芯片贴片到所述MRAM-NAND控制器芯片上。
8.如权利要求4所述内存条，所述MRAM-NAND控制器为MRAM-NAND控制器硅片，所述MRAM-NAND控制器硅片与所述NAND硅片，采用3DSIC技术叠合后封装，贴片到内存条的基板上。
9.如权利要求4所述内存条，其特征在于，所述多个存储芯片内建有系统软件，
其通过所述微控制器与所述嵌入式MRAM所运行。
CN201910859950.2A 2019-09-11 2019-09-11 Mram-nand控制器及内存条 Active CN112486401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910859950.2A CN112486401B (zh) 2019-09-11 2019-09-11 Mram-nand控制器及内存条

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910859950.2A CN112486401B (zh) 2019-09-11 2019-09-11 Mram-nand控制器及内存条

Publications (2)

Publication Number Publication Date
CN112486401A CN112486401A (zh) 2021-03-12
CN112486401B true CN112486401B (zh) 2022-11-08

Family

ID=74919929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910859950.2A Active CN112486401B (zh) 2019-09-11 2019-09-11 Mram-nand控制器及内存条

Country Status (1)

Country Link
CN (1) CN112486401B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616688A (zh) * 2015-03-05 2015-05-13 上海磁宇信息科技有限公司 一种集成mram的固态硬盘控制芯片及固态硬盘
CN104681077B (zh) * 2015-03-05 2018-07-31 上海磁宇信息科技有限公司 一种mram-nand控制器及贴片式固态硬盘
CN105630408A (zh) * 2015-07-10 2016-06-01 上海磁宇信息科技有限公司 一种集成mram的固态硬盘控制芯片及固态硬盘
CN105608013B (zh) * 2015-07-10 2019-03-08 上海磁宇信息科技有限公司 一种集成mram的存储卡控制芯片及存储卡

Also Published As

Publication number Publication date
CN112486401A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US10192598B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
US10592445B2 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
CN105027092B (zh) 具有sdram接口的dram、混合闪存存储器模块
CN104681077B (zh) 一种mram-nand控制器及贴片式固态硬盘
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
US20150106574A1 (en) Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
CN103680594A (zh) 降低写失败的存储器件、包括该存储器件的系统及其方法
CN103513937B (zh) 能够增加其生命周期的存储设备及其操作方法
CN112748859B (zh) Mram-nand控制器及其数据写入方法
US11210167B2 (en) Memory wordline isolation for improvement in reliability, availability, and scalability (RAS)
EP4235439A1 (en) Techniques to interpret command/address logic at a memory device as inverted or not
KR101667893B1 (ko) 가변 폭 명령/주소 버스
US20220121398A1 (en) Perfect row hammer tracking with multiple count increments
KR20210091647A (ko) 비휘발성 메모리에 대한 자동 증분 기입 카운트
CN114846545A (zh) 用于堆叠式存储器系统的非确定性操作的技术
CN104616688A (zh) 一种集成mram的固态硬盘控制芯片及固态硬盘
US20160292119A1 (en) Method, apparatus and system for configuring an integrated circuit
CN111261204B (zh) 存储系统
CN104409099A (zh) 基于FPGA的高速eMMC阵列控制器
US20190042095A1 (en) Memory module designed to conform to a first memory chip specification having memory chips designed to conform to a second memory chip specification
CN112486401B (zh) Mram-nand控制器及内存条
US10467160B2 (en) Memory channel having more than one DIMM per motherboard DIMM connector
US20220368047A1 (en) Adapter card with compression attached memory modules
CN112650439B (zh) Mram-nand控制器及其数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant