JP6092528B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP6092528B2
JP6092528B2 JP2012117148A JP2012117148A JP6092528B2 JP 6092528 B2 JP6092528 B2 JP 6092528B2 JP 2012117148 A JP2012117148 A JP 2012117148A JP 2012117148 A JP2012117148 A JP 2012117148A JP 6092528 B2 JP6092528 B2 JP 6092528B2
Authority
JP
Japan
Prior art keywords
layer
film
silicon layer
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012117148A
Other languages
English (en)
Other versions
JP2013008956A (ja
Inventor
安弘 神保
安弘 神保
大力　浩二
浩二 大力
宮入　秀和
秀和 宮入
知洋 木村
知洋 木村
山元　良高
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012117148A priority Critical patent/JP6092528B2/ja
Publication of JP2013008956A publication Critical patent/JP2013008956A/ja
Application granted granted Critical
Publication of JP6092528B2 publication Critical patent/JP6092528B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、微結晶シリコン膜を用いた半導体装置およびその作製方法、微結晶シリコン膜を用いた薄膜トランジスタおよびその作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
微結晶シリコンを活性層に用いた薄膜トランジスタ（以下、「μＣＣ ＴＦＴ」という。）は、電界効果移動度がアモルファスシリコンを用いた薄膜トランジスタ（以下、「ａ−Ｓｉ ＴＦＴ」という。）よりも大きいために液晶ディスプレイパネルの画素ＴＦＴに使用することで高速駆動しやすくなる。しかし、近年の液晶ディスプレイは高速駆動化とともに高解像度化が進んでいる。このように画素数が多く高解像度化したディスプレイパネルにおいては、配線抵抗および配線間の寄生容量による負荷の影響、ゲート配線とソース配線およびドレイン配線それぞれとの間、さらにゲート電極とソース電極およびドレイン電極それぞれとの間に生じる寄生容量による負荷の影響などが大きくなるため、画素ＴＦＴの電界効果移動度の向上だけでは高解像度化と高速駆動化の両立は難しい。
また、液晶ディスプレイパネルの画素ＴＦＴにおいて、オフリーク電流は低減しなければならない。オフリーク電流が大きいと、画素回路の保持容量に蓄積した電荷が抜けていくことから、液晶に加えた電界が低下してしまい、所望のコントラストが得られなくなる。
そして、μＣＣ ＴＦＴにおいて、ソース電極およびドレイン電極と微結晶シリコン（以下、「μｃ−Ｓｉ」という。）とが接するＴＦＴ構造（例えば特許文献１参照）の場合、ＴＦＴがオフ状態においてもソース電極およびドレイン電極間にリーク電流（オフリーク電流）が生じてしまう可能性がある。さらに、μｃ−Ｓｉはバンドギャップが約１．１ｅＶと、従来のアモルファスシリコン（以下、「ａ−Ｓｉ」という。）のバンドギャップの１．４〜１．８ｅＶにくらべて小さいため、μＣＣ ＴＦＴに加わる温度が高い時や、μＣＣ ＴＦＴのμｃ−Ｓｉに光が照射された時に、オフリーク電流が増大してしまう。
特開２００９−０２１５７１号公報（図３）
本発明の一態様は、ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。また、本発明の一態様は、ゲート電極とソース電極およびドレイン電極それぞれとの間に生じる寄生容量の低減を課題とする。また、本発明の一態様は、ゲート配線とソース配線およびドレイン配線それぞれとの間に生じる寄生容量の低減を課題とする。
本発明の一態様は、ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層と、前記シリコン層上に形成されたソース電極およびドレイン電極と、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。
上記本発明の一態様によれば、活性層とソース電極およびドレイン電極それぞれとの間にシリコン層を設け、ソース電極およびドレイン電極それぞれと活性層とが接しない構造となっている。これにより、トランジスタがオフ状態においてソース電極およびドレイン電極間におけるオフリーク電流を低減できる。
また、本発明の一態様において、前記ソース電極および前記ドレイン電極それぞれと前記ゲート電極との間には前記ゲート絶縁膜および前記シリコン層が形成されていることが好ましい。これにより、ゲート電極とソース電極およびドレイン電極それぞれとの間に生じる寄生容量を低減できる。
また、本発明の一態様において、前記ゲート絶縁膜は、窒化シリコン膜と、前記窒化シリコン膜上に形成された酸化シリコン膜を有し、前記酸化シリコン膜は、前記活性層と接しており、前記窒化シリコン膜は、前記シリコン層と接していることが好ましい。
また、本発明の一態様において、前記活性層は微結晶シリコン層を有し、前記シリコン層は、アモルファスシリコン層と、前記アモルファスシリコン層上に形成された不純物シリコン層を有し、前記アモルファスシリコン層は、少なくとも前記微結晶シリコン層の側面、および前記ゲート絶縁膜それぞれと接していることが好ましい。
また、本発明の一態様において、前記活性層上に形成された絶縁膜を具備し、少なくとも前記絶縁膜の側面には前記シリコン層が形成されていることが好ましい。
また、本発明の一態様において、前記活性層、前記ソース電極、前記ドレイン電極および前記シリコン層の上に形成された絶縁膜と、前記絶縁膜上に形成され、前記活性層の上方に位置するバックゲート電極と、を具備することも可能である。
本発明の一態様は、ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に、前記ゲート電極の上方に位置する微結晶シリコン層を形成し、前記微結晶シリコン層及び前記ゲート絶縁膜の上にアモルファスシリコン層を形成し、前記アモルファスシリコン層上に不純物シリコン層を形成し、前記不純物シリコン層上にソース電極およびドレイン電極を形成し、前記アモルファスシリコン層を形成する条件は、前記微結晶シリコン層上に形成されるアモルファスシリコン層では結晶成長し、前記ゲート絶縁膜上に形成されるアモルファスシリコン層では結晶成長しない条件とすることを特徴とする半導体装置の作製方法である。
本発明の一態様は、ゲート電極を覆うようにゲート絶縁膜を形成し、前記ゲート絶縁膜上に、前記ゲート電極の上方に位置する微結晶シリコン層および前記微結晶シリコン層上に位置するチャネルストップ膜を形成し、前記チャネルストップ膜、前記微結晶シリコン層及び前記ゲート絶縁膜の上にアモルファスシリコン層を形成し、前記アモルファスシリコン層上に不純物シリコン層を形成し、前記不純物シリコン層上に導電膜を形成し、前記チャネルストップ膜によって前記微結晶シリコン層を保護しながら、前記導電膜、前記不純物シリコン層および前記アモルファスシリコン層をエッチングすることにより、前記導電膜からなるソース電極およびドレイン電極を形成し、前記アモルファスシリコン層を形成する条件は、前記微結晶シリコン層上に形成されるアモルファスシリコン層では結晶成長し、前記ゲート絶縁膜上に形成されるアモルファスシリコン層では結晶成長しない条件とすることを特徴とする半導体装置の作製方法である。
また、本発明の一態様において、前記ゲート絶縁膜を形成する際は、前記ゲート電極を覆うように窒化シリコン膜を形成し、前記窒化シリコン膜上に酸化シリコン膜を形成することとし、前記酸化シリコン膜は、前記微結晶シリコン層と接して形成され、前記窒化シリコン膜は、前記アモルファスシリコン層と接して形成されることが好ましい。
本発明の一態様は、ゲート配線と、前記ゲート配線を覆うように形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された活性層と、前記活性層上に形成された第２の絶縁膜と、前記第２の絶縁膜、前記活性層及び前記第１の絶縁膜の上に形成されたシリコン層と、前記シリコン層上に形成され、前記ゲート配線と交差するソース配線またはドレイン配線と、を具備し、前記ソース配線または前記ドレイン配線と前記ゲート配線との間には前記第１の絶縁膜、前記活性層、前記第２の絶縁膜および前記シリコン層が形成されていることを特徴とする半導体装置である。
上記本発明の一態様によれば、ゲート配線とソース配線またはドレイン配線との間に第１の絶縁膜、活性層、第２の絶縁膜およびシリコン層を形成することによって、ゲート配線とソース配線またはドレイン配線との間で生じる寄生容量を低減することができる。
また、本発明の一態様において、前記第１の絶縁膜は、窒化シリコン膜と、前記窒化シリコン膜上に形成された酸化シリコン膜を有し、前記酸化シリコン膜は、前記活性層と接しており、前記窒化シリコン膜は、前記シリコン層と接していることが好ましい。
また、本発明の一態様において、前記活性層は微結晶シリコン層を有し、前記シリコン層は、アモルファスシリコン層と、前記アモルファスシリコン層上に形成された不純物シリコン層を有し、前記アモルファスシリコン層は、少なくとも前記微結晶シリコン層の側面、および前記第１の絶縁膜それぞれと接していることが好ましい。
本発明の一態様を適用することで、ソース電極およびドレイン電極間におけるオフリーク電流を低減することができる。また、本発明の一態様を適用することで、ゲート電極とソース電極およびドレイン電極それぞれとの間に生じる寄生容量を低減することができる。また、本発明の一態様を適用することで、ゲート配線とソース配線およびドレイン配線それぞれとの間に生じる寄生容量を低減することができる。
本発明の一態様に係るボトムゲート型ＴＦＴを示す断面図。 本発明の一態様に係るデュアルゲート型ＴＦＴを示す断面図。 （Ａ）は本発明の一態様に係るボトムゲート型ＴＦＴを示す上面図、（Ｂ）は（Ａ）に示す３Ｂ−３Ｂ'断面図。 （Ａ）は図３に示すボトムゲート型ＴＦＴと同一基板上に形成された配線部の上面図、（Ｂ）は（Ａ）に示す４Ｂ−４Ｂ'断面図。 本発明の一態様に係るボトムゲート型ＴＦＴの作製方法を説明する断面図。 本発明の一態様に係るボトムゲート型ＴＦＴの作製方法を説明する断面図。 本発明の一態様に係るボトムゲート型ＴＦＴの作製方法を説明する断面図。 本発明の一態様に係るボトムゲート型ＴＦＴの作製方法を説明する断面図。 本発明の一態様に係るボトムゲート型ＴＦＴの作製方法を説明する断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１は、本発明の一態様に係るボトムゲート型ＴＦＴを示す断面図である。
ガラス基板（図示せず）上にはゲート電極１０１が形成されている。ゲート電極１０１およびガラス基板の上には第１のゲート絶縁膜１０２が形成されており、第１のゲート絶縁膜１０２上には第２のゲート絶縁膜１０３が形成されている。第１のゲート絶縁膜１０２は例えば窒化シリコン膜（以下、「ＳｉＮｘ膜」という。）からなることが好ましく、第２のゲート絶縁膜１０３は例えば酸化シリコン膜（以下、「ＳｉＯｘ膜」という。）からなることが好ましい。ただし、ｘ＞０である。
第１および第２のゲート絶縁膜１０２，１０３の上にはゲート電極１０１の上方に位置する活性層としてのμｃ−Ｓｉ層１０４が形成されている。第２のゲート絶縁膜１０３はμｃ−Ｓｉ層１０４の下に位置している。μｃ−Ｓｉ層１０４および第１のゲート絶縁膜１０２の上にはｉ−Ｓｉ層としてａ−Ｓｉ層１０５が形成されている。なお、ｉ−Ｓｉとは、リン（Ｐ）、ボロン（Ｂ）およびヒ素（Ａｓ）などのドーパントを添加していないｉｎｔｒｉｎｓｉｃ−Ｓｉｌｉｃｏｎの意である。ただし、窒素（Ｎ）は添加してもよい。
ａ−Ｓｉ層１０５上には不純物シリコン層であるｎ＋Ｓｉ層１０６が形成されている。なお、ｎ＋Ｓｉ層１０６は、リンが添加されたａ−Ｓｉ、リンが添加されたμｃ−Ｓｉ等で形成される。また、リンが添加されたａ−Ｓｉ及びリンが添加されたμｃ−Ｓｉの積層構造とすることもできる。なお、ＴＦＴとして、ｐチャネル型ＴＦＴを形成する場合は、不純物シリコン層は、ボロンが添加されたμｃ−Ｓｉ、ボロンが添加されたａ−Ｓｉ等で形成される。
つまり、μｃ−Ｓｉ層１０４とｎ＋Ｓｉ層１０６との間にはａ−Ｓｉ層１０５が形成されている。ａ−Ｓｉ層１０５は、水素希釈比を高くした成膜条件で形成する。別言すれば、成膜ガス種にＨ２を多く用いた条件（高水素希釈条件）で形成する。詳細には、ａ−Ｓｉ層１０５を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜１００倍程度とすることが好ましく、例えばＨ２／ＳｉＨ４比が１０〜１００程度とすることである。これにより、μｃ−Ｓｉ層１０４と接するところではａ−Ｓｉ層１０５の途中まで結晶成長（結晶化）し、第１のゲート絶縁膜（ＳｉＮｘ膜）１０２上と接するところでは結晶成長（結晶化）しないように形成される。従って、μｃ−Ｓｉ層１０４と接するところではａ−Ｓｉ層１０５には１０ｎｍ〜５０ｎｍの結晶領域１０４ａが形成される（図１参照）。
ｎ＋Ｓｉ層１０６上にはソース電極１０７ａおよびドレイン電極１０７ｂが形成される。ソース電極１０７ａ、ドレイン電極１０７ｂおよびμｃ−Ｓｉ層１０４の上には保護絶縁膜１０９が形成される。
図１に示すボトムゲート型ＴＦＴによれば、μｃ−Ｓｉ層１０４とソース電極１０７ａおよびドレイン電極１０７ｂそれぞれとの間にはａ−Ｓｉ層１０５およびｎ＋Ｓｉ層１０６が設けられ、ソース電極１０７ａおよびドレイン電極１０７ｂそれぞれとμｃ−Ｓｉ層１０４とが接しない構造となっている。これにより、ＴＦＴがオフ状態においてもソース電極およびドレイン電極間にリーク電流（オフリーク電流）が流れるのを低減できる。
また、ゲート電極１０１とソース電極１０７ａおよびドレイン電極１０７ｂそれぞれとの間に、第１のゲート絶縁膜１０２、ａ−Ｓｉ層１０５およびｎ＋Ｓｉ層１０６が設けられることにより、ゲート電極１０１とソース電極１０７ａおよびドレイン電極１０７ｂそれぞれとの間に生じる寄生容量を低減できる。
図２は、本発明の一態様に係るデュアルゲート型ＴＦＴを示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
μｃ−Ｓｉ層１０４、ソース電極１０７ａおよびドレイン電極１０７ｂの上には絶縁膜１３７が形成されており、この絶縁膜１３７によってソース電極１０７ａおよびドレイン電極１０７ｂが覆われている。絶縁膜１３７は、第１のゲート絶縁膜１０２と同様に形成することができる。
絶縁膜１３７上にはバックゲート電極１３９が設けられている。バックゲート電極１３９は、ゲート電極１０１、ソース電極１０７ａおよびドレイン電極１０７ｂと同様にして形成できるが、透光性を有する導電性材料を用いても形成することができる。なお、バックゲート電極１３９はμｃ−Ｓｉ層１０４のチャネル領域と重なるように設けられる。
バックゲート電極１３９は、ゲート電極１０１と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０１に印加する電位とを、それぞれ任意に制御することが可能である。このため、ＴＦＴのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、μｃ−Ｓｉ層１０４の第２のゲート絶縁膜１０３側、及び絶縁膜１３７側に形成されるため、ＴＦＴのオン電流を高めることができる。
また、バックゲート電極１３９は、ゲート電極１０１に接続させることができる。即ち、第１のゲート絶縁膜１０２及び絶縁膜１３７に形成した開口部（図示せず）において、ゲート電極１０１及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０１に印加する電位とは、等しい。この結果、μｃ−Ｓｉ層１０４において、キャリアが流れる領域、即ちチャネル領域が、μｃ−Ｓｉ層１０４の第２のゲート絶縁膜１０３側、及び絶縁膜１３７側に形成されるため、ＴＦＴのオン電流を高めることができる。
また、バックゲート電極１３９は、ゲート電極１０１と接続せず、フローティングでもよい。バックゲート電極１３９に印加せずとも、チャネル領域が、μｃ−Ｓｉ層１０４の第２のゲート絶縁膜１０３側、及び絶縁膜１３７側に形成されるため、ＴＦＴのオン電流を高めることができる。
（実施の形態２）
図３（Ａ）は、本発明の一態様に係るボトムゲート型ＴＦＴを示す上面図であり、図３（Ｂ）は、図３（Ａ）に示す３Ｂ−３Ｂ'断面図である。図４（Ａ）は、図３に示すボトムゲート型ＴＦＴと同一基板上に形成された配線部の上面図であり、図４（Ｂ）は、図４（Ａ）に示す４Ｂ−４Ｂ'断面図である。
図３（Ａ），（Ｂ）に示すボトムゲート型ＴＦＴは、チャネルストップ膜（チャネル保護膜）１０８を有する点を除いて図１に示すボトムゲート型ＴＦＴと同様である。チャネルストップ膜１０８は、μｃ−Ｓｉ層１０４上に位置し、且つａ−Ｓｉ層１０５の下に位置しており、ａ−Ｓｉ層１０５およびｎ＋Ｓｉ層１０６を形成する際のエッチングダメージからμｃ−Ｓｉ層１０４を保護するためのものである。
図３に示すボトムゲート型ＴＦＴにおいても図１に示すボトムゲート型ＴＦＴと同様の効果を得ることができる。
図４（Ａ），（Ｂ）に示すように、ガラス基板（図示せず）上にはゲート配線１０１ａが形成されている。ゲート配線１０１ａおよびガラス基板の上には第１のゲート絶縁膜１０２が形成されており、第１のゲート絶縁膜１０２上には第２のゲート絶縁膜１０３が形成されている。第１のゲート絶縁膜１０２は例えばＳｉＮｘ膜からなることが好ましく、第２のゲート絶縁膜１０３は例えばＳｉＯｘ膜からなることが好ましい。ただし、ｘ＞０である。
第１および第２のゲート絶縁膜１０２，１０３の上にはゲート配線１０１ａの上方に位置するμｃ−Ｓｉ層１０４が形成されている。第２のゲート絶縁膜１０３はμｃ−Ｓｉ層１０４の下に位置している。μｃ−Ｓｉ層１０４の上にはチャネルストップ膜１０８が形成されており、チャネルストップ膜１０８および第１のゲート絶縁膜１０２の上にはａ−Ｓｉ層１０５が形成されている。ａ−Ｓｉ層１０５上にはｎ＋Ｓｉ層１０６が形成されている。
ａ−Ｓｉ層１０５は、水素希釈比を高くした成膜条件で形成する。これにより、μｃ−Ｓｉ層１０４と接するところではａ−Ｓｉ層１０５の途中まで結晶成長（結晶化）し、第１のゲート絶縁膜（ＳｉＮｘ膜）１０２上と接するところでは結晶成長（結晶化）しないように形成されている。従って、μｃ−Ｓｉ層１０４と接するところではａ−Ｓｉ層１０５には１０ｎｍ〜５０ｎｍの結晶領域１０４ａが形成されている（図４（Ｂ）参照）。ｎ＋Ｓｉ層１０６上にはソース配線またはドレイン配線である配線１０７ｃが形成されている。配線１０７ｃとゲート配線１０１ａとが交差する部分の配線間にチャネルストップ膜１０８が挟まれるように形成されている（図４（Ａ），（Ｂ）参照）。
図４に示す配線部によれば、ゲート配線１０１ａとソース配線またはドレイン配線である配線１０７ｃとの間にチャネルストップ膜１０８が設けられることによって、これらの配線間で生じる寄生容量を低減することができる。
また、本実施の形態を高解像度パネルに適用した場合に、配線間で生じる寄生容量を低減できるため高速駆動化が可能となる。
なお、図４に示す配線部からチャネルストップ膜１０８を除いた構成の配線部を変形例として実施しても良い。この変形例においても図４に示す配線部と同様の効果を得ることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るボトムゲート型ＴＦＴの作製方法について、図５乃至図９を参照して説明する。
図５に示すように、基板（図示せず）上にゲート電極１０１を形成する。詳細には、基板（図示せず）上にスパッタ装置を用いてゲート電極用の導電膜を成膜する。導電膜としてはＴｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ、Ｃｒ、ＴｉＮなどを用いても良いし、これらの積層構造としても良く、例えばＴｉ、Ａｌ、Ｔｉを順に積層した積層構造としても良い。次いで、この導電膜をパターニングしてゲート電極１０１およびゲート配線（図示せず）を形成する。なお、ゲート電極１０１と、基板との密着性向上を目的として、上記の金属材料の窒化物膜を、基板と、ゲート電極１０１との間に設けてもよい。また、基板としては、透明ガラス基板、セラミック基板等を用いることができる。
ゲート電極１０１の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０１上に形成されるゲート絶縁膜、シリコン膜及び配線が、ゲート電極１０１の段差箇所において切断されないようにするためである。ゲート電極１０１の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
次に、図６に示すように、プラズマＣＶＤ装置を用いて、ゲート電極１０１を覆う第１のゲート絶縁膜１０２を成膜し、第１のゲート絶縁膜１０２上に第２のゲート絶縁膜１０３を成膜し、第２のゲート絶縁膜１０３上に活性層としてのμｃ−Ｓｉ層１０４を成膜し、μｃ−Ｓｉ層１０４上にチャネルストップ膜１０８を成膜する。第１のゲート絶縁膜１０２はＳｉＮｘ膜を用いることができ、第２のゲート絶縁膜１０３はＳｉＯｘ膜を用いることができる。μｃ−Ｓｉ層１０４は大気に触れると酸化しやすいので全てプラズマＣＶＤ装置の真空チャンバー内で連続的に処理するのが好ましい。真空チャンバーは１つのチャンバーを用いても良いし、複数のチャンバーを用いても良い。
第２のゲート絶縁膜１０３であるＳｉＯｘ膜は５０ｎｍ以下の膜厚が好ましく、より好ましくは１０ｎｍ以下の膜厚である。第１のゲート絶縁膜１０２であるＳｉＮｘ膜の成膜後にプラズマ酸化処理を行うことによって１０ｎｍ以下のＳｉＯｘ膜を第１のゲート絶縁膜１０２上に形成できる。プラズマ酸化処理としては、Ｎ２Ｏ、Ｏ２、Ｈ２ＯなどＯを含む酸化性ガスのプラズマを用いても良いし、酸化性ガスにＨ２を混合した混合ガスのプラズマを用いても良いし、酸化性ガスにアルゴン，ヘリウム，ネオン，クリプトンなどの希ガスを混合した混合ガスのプラズマを用いても良い。
μｃ−Ｓｉ層１０４はＳｉＯｘ膜上の方がＳｉＮｘ膜上よりも結晶化率を高く出来る。μｃ−Ｓｉ層１０４は、第１のμｃ−Ｓｉ層と、その上に形成された第２のμｃ−Ｓｉ層によって構成されている。
以下に、第１および第２のμｃ−Ｓｉ層の作製方法について詳細に説明する。
第１のμｃ−Ｓｉ層は、混相粒を有し、混相粒の粒密度（面内における混相粒の存在割合）が低く、混相粒の粒径の均一性が高く、且つ混相粒の結晶性が高いことが好ましい。このため、第１のμｃ−Ｓｉ層は、混相粒が隣接せず、隣り合う混相粒の間に隙間を有するものも含まれる。第１のμｃ−Ｓｉ層の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、混相粒が隣接せず、隣り合う混相粒の間に隙間を有する部分は、隣接しない混相粒の最も低い高さが１ｎｍ以上であり且つ最も高い高さが１０ｎｍ以下であることが好ましい。なお、混相粒は、アモルファスシリコン領域と、シリコン単結晶とみなせる微小結晶であるシリコン結晶子を複数有する。また、混相粒は双晶を有する場合もある。
第１のμｃ−Ｓｉ層は、プラズマＣＶＤ装置の処理室内において、核となる混相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下（０．５Ｔｏｒｒ以上３７５Ｔｏｒｒ以下）とする第１の条件により、μｃ−Ｓｉを形成する。
第１の条件における原料ガスの供給方法は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスを供給する方法である。
なお、堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。
第１のμｃ−Ｓｉ層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１のμｃ−Ｓｉ層の成膜速度が高まる。また、成膜速度が高まることで、第１のμｃ−Ｓｉ層に混入される不純物量が低減するため、第１のμｃ−Ｓｉ層の結晶性を高めることができる。このため、ＴＦＴのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
第１のμｃ−Ｓｉ層を形成する際のグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。
次に、第１のμｃ−Ｓｉ層上に第２のμｃ−Ｓｉ層を形成する。第２のμｃ−Ｓｉ層は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有し、第１のμｃ−Ｓｉ層の混相粒の隙間を埋めつつ、且つ結晶成長を促す条件で形成することが好ましい。なお、第２のμｃ−Ｓｉ層の厚さは、３０ｎｍ以上１００ｎｍ以下が好ましい。
第２のμｃ−Ｓｉ層は、プラズマＣＶＤ装置の処理室内において、第２の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第２の条件により、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下（１０Ｔｏｒｒ以上３７５Ｔｏｒｒ以下）とする第２の条件により、μｃ−Ｓｉを形成する。この結果、第２のμｃ−Ｓｉ層は、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。また、第１のμｃ−Ｓｉ層の混相粒の隙間に、新たに第２のμｃ−Ｓｉ層の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第１のμｃ−Ｓｉ層の混相粒の発生頻度に対して、第２のμｃ−Ｓｉ層の混相粒の発生頻度は少ない方が好ましい。
第２のμｃ−Ｓｉ層の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１のμｃ−Ｓｉ層と同様に、第２のμｃ−Ｓｉ層の結晶性を高めることができる。このため、ＴＦＴのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
第２のμｃ−Ｓｉ層を形成する際の、グロー放電プラズマの生成は、第１のμｃ−Ｓｉ層の条件を適宜用いることができる。なお、第１のμｃ−Ｓｉ層及び第２のμｃ−Ｓｉ層のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。
第１のμｃ−Ｓｉ層及び第２のμｃ−Ｓｉ層は、μｃ−Ｓｉで形成される。μｃ−Ｓｉとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。μｃ−Ｓｉは、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して平行な面における混相粒の最大直径をいう。
代表例としてのμｃ−Ｓｉは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間にμｃ−Ｓｉのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好なμｃ−Ｓｉが得られる。このようなμｃ−Ｓｉに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
本実施の形態により、混相粒の隙間を低減することで結晶性を高めたμｃ−Ｓｉ層を作製することができる。
また、第１のμｃ−Ｓｉ層上に第２のμｃ−Ｓｉ層を積層する２ステップの成膜法を用いることで、混相粒と混相粒の隙間を効果的に埋めて高い膜密度を保ちつつ、粒径が大きく結晶性の高いμｃ−Ｓｉ層を作製することができる。その結果、電界効果移動度を向上させることができ、電気特性の優れたＴＦＴを実現することが可能となる。
なお、本実施の形態では、第１のμｃ−Ｓｉ層上に第２のμｃ−Ｓｉ層を積層する２ステップの成膜法によりμｃ−Ｓｉ層を形成しているが、この２ステップの成膜法は必須ではなく、１ステップまたは３ステップの成膜法によりμｃ−Ｓｉ層を形成しても良い。
また、本実施の形態による第１の条件および第２の条件の少なくとも一方における原料ガスの供給方法を以下のようなサイクルフローに変更して実施することも可能である。なお、以下には第１の条件における原料ガスの供給方法をサイクルフローにする場合について説明するが、第２の条件における原料ガスの供給方法をサイクルフローにする場合も以下の説明と同様である。
第１の条件における原料ガスの供給方法は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスを供給と、当該ガスの堆積性気体の流量より低く、且つ第２のゲート絶縁膜上へのシリコンの堆積より第２のゲート絶縁膜上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。なお、エッチングが優位となる堆積性気体の流量は０ｓｃｃｍを含む。
このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
第１の条件における原料ガスの供給方法は、グロー放電プラズマの生成中、シリコンを含む堆積性気体を高流量と低流量に交互に変化させる方法である。堆積性気体が低流量で供給される期間は、第２のゲート絶縁膜上へのシリコンの堆積より第２のゲート絶縁膜上に堆積したシリコンのエッチングが優位となるのに対し、堆積性気体が高流量で供給される期間は、第２のゲート絶縁膜上に堆積したシリコンのエッチングより第２のゲート絶縁膜上へのシリコンの堆積が優位となる。従って、堆積性気体が低流量で供給される期間に、水素ガスによってアモルファスシリコン成分を選択的にエッチングしつつ、堆積性気体が高流量で供給される期間に混相粒を成長させる。この繰り返しにより、アモルファスシリコン成分が少なく、結晶性の高い第１のμｃ−Ｓｉ層を得ることができる。
また、堆積性気体を高流量で供給することで、新たな混相粒が第２のゲート絶縁膜上に発生し、既に第２のゲート絶縁膜上に堆積している混相粒はより大きくなる。堆積性気体を低流量で供給することで、発生したばかりの小さな混相粒がエッチングされて除去されるが、既に第２のゲート絶縁膜上に堆積していてやや大きな混相粒は残される。この繰り返しにより、粒径の小さい混相粒が少なくなり、粒径が大きくて粒径が揃い、粒径の均一性が高い混相粒を多く有する第１のμｃ−Ｓｉ層を得ることができる。
このように第１の条件を用いて形成することで、結晶成長が促進され、混相粒の結晶性が高まる。即ち、混相粒に含まれる結晶子の大きさが増大する。また、隣り合う混相粒の間に隙間ができ、混相粒の粒密度が低下する。
また、上記の堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることにより、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、第２のゲート絶縁膜上に堆積される混相粒の粒径が大きくなり、混相粒の均一性が高く、混相粒の結晶性がより高くなる。
また、前述したように、第１のμｃ−Ｓｉ層を形成する際に、堆積性気体を高流量と低流量に交互に変化させる原料ガスの供給方法を用いることで、堆積性気体の流量を変化させずに一定流量で供給する場合に比べて、第２のゲート絶縁膜上に堆積される混相粒の粒径が大きくなり、混相粒の結晶性がより高くなる。そして、第１のμｃ−Ｓｉ層上に第２のμｃ−Ｓｉ層を積層する２ステップの成膜法を用いることで、混相粒と混相粒の隙間を効果的に埋めて高い膜密度を保ちつつ、粒径が大きく結晶性の高いμｃ−Ｓｉ層を作製することができる。その結果、電界効果移動度を向上させることができ、電気特性の優れたＴＦＴを実現することが可能となる。
チャネルストップ膜１０８は例えばＳｉＮｘ膜を用いても良いし、ＳｉＯｘ膜、ＳｉＮｘ膜の順に積層した積層膜を用いても良い。この積層膜のＳｉＯｘ薄膜は、μｃ−Ｓｉ膜の成膜後に上記同様のプラズマ酸化処理を施して形成しても良い。
次に、フォトリソグラフィ工程によりレジストで形成される第１のレジストマスク（図示せず）を形成し、当該第１のレジストマスクを用いて、チャネルストップ膜１０８、μｃ−Ｓｉ層１０４および第２のゲート絶縁膜１０３をエッチング加工することにより、第１および第２のゲート絶縁膜１０２，１０３上にはゲート電極１０１の上方に位置する活性層としてのμｃ−Ｓｉ層１０４が形成される（図７参照）。
次に、フォトリソグラフィ工程によりレジストで形成される第２のレジストマスク（図示せず）を形成し、当該第２のレジストマスクを用いて、チャネルストップ膜１０８をさらにエッチング加工することにより、チャネルストップ膜１０８をμｃ−Ｓｉ層１０４の上面より小さく形成する（図８参照）。
なお、グレートーン（ハーフトーン）マスクを用いれば、活性層としてのμｃ−Ｓｉ層１０４を加工するための第１のレジストマスクの形成と、チャネルストップ膜１０８を加工するための第２のレジストマスクの形成を１つのマスクで行うことができる。つまり、図７に示す工程と図８に示す工程を１つのマスクで行うことができる。詳細には、図８の工程でμｃ−Ｓｉ層を露出させる領域を覆うマスクを半透光部としてレジストを薄く残したレジストマスクをチャネルストップ膜１０８上に形成し、このレジストマスクを用いてチャネルストップ膜１０８およびμｃ−Ｓｉ層１０４をエッチングする（図７の工程に相当する）。その後にアッシング処理を行って半透光部のレジストが無くなるまでレジストを減らしたレジストマスクを形成し、このレジストマスクを用いてチャネルストップ膜１０８をエッチングする（図８の工程に相当する）。
また、本実施の形態では、チャネルストップ膜１０８を形成しているが、チャネルストップ膜１０８を形成しない態様に変更して実施することもできる。詳細には、ゲート電極１０１上に第１のゲート絶縁膜１０２、第２のゲート絶縁膜１０３、μｃ−Ｓｉ層１０４を順に成膜し、チャネルストップ膜１０８を成膜しない。次いで、レジストマスクを用いてμｃ−Ｓｉ層１０４および第２のゲート絶縁膜１０３をエッチング加工することにより、第１および第２のゲート絶縁膜１０２，１０３上にはゲート電極１０１の上方に位置する活性層としてのμｃ−Ｓｉ層１０４が形成される。この後の工程は本実施の形態と同様にすることで、図１に示した構造のＴＦＴを作製できる。なお、チャネルストップ膜１０８を形成していないため、後述するソース電極およびドレイン電極となる導電膜とともにｎ＋Ｓｉ層１０６とａ−Ｓｉ層１０５をエッチングする際に、μｃ−Ｓｉ層１０４にオーバーエッチングによる凹部（ザグリ部）が生じることがある（図１参照）。また、上述したｎ＋Ｓｉ層１０６とａ−Ｓｉ層１０５をエッチングする際に、μｃ−Ｓｉ層１０４が露出するまでエッチングせずに、ａ−Ｓｉ層１０５を残す構造としてもよく、この構造の場合はμｃ−Ｓｉ層１０４に凹部（ザグリ部）が生じることがない（図示せず）。
次に、図９に示すように、チャネルストップ膜１０８、μｃ−Ｓｉ層１０４および第１のゲート絶縁膜１０２の上に、プラズマＣＶＤ装置を用いて、ｉ−Ｓｉ層としてのａ−Ｓｉ層１０５、ｎ＋Ｓｉ層１０６を成膜する。ａ−Ｓｉ層１０５はオフリーク電流を低減するためのバッファー層として形成される。ａ−Ｓｉ層１０５を形成する理由は、オフリーク電流を低減するためにはバンドギャップが広いアモルファス相が必要だからである。
ａ−Ｓｉ層１０５およびｎ＋Ｓｉ層１０６は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素を含む気体とを混合し、グロー放電プラズマにより形成する。
μｃ−Ｓｉ層１０４とａ−Ｓｉ層１０５の界面を良好に接続させるためには成膜ガス種にＨ２を多く用いた条件すなわち高水素希釈条件を用いると良い。詳細には、ａ−Ｓｉ層１０５を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜１００倍程度とすることが好ましく、例えばＨ２／ＳｉＨ４比が１０〜１００程度とすることが好ましい。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
圧力・ＲＦパワー・温度などにより適した水素希釈比は異なるが、活性層としてのμｃ−Ｓｉ層１０４上に位置するａ−Ｓｉ層１０５では厚さ１０〜５０ｎｍ程度（好ましくは２０〜４０ｎｍ）の領域１０４ａが結晶成長し、それより厚い領域がアモルファスに変化する程度の水素希釈比に調整し、第１のゲート絶縁膜１０２であるＳｉＮｘ膜上に位置するａ−Ｓｉ層１０５では結晶成長しない程度の水素希釈比に調整すると良い。このようにすると、μｃ−Ｓｉ層１０４とａ−Ｓｉ層１０５の間の界面において、結晶成長している領域１０４ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高いシリコン膜で形成されるａ−Ｓｉ層１０５を形成することができる。
結晶成長している領域１０４ａは凹凸状であり、凸部はμｃ−Ｓｉ層１０４からｎ＋Ｓｉ層１０６に向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、結晶成長している領域１０４ａの形状は、μｃ−Ｓｉ層１０４からｎ＋Ｓｉ層１０６に向かって幅が広がる凸状（逆錐形状）であってもよい。
また、第１のゲート絶縁膜１０２上でａ−Ｓｉ層１０５を結晶成長させると、下方にゲート電極１０１が存在しない領域に結晶成長している領域１０４ａが成長するため、基板側から光（液晶ディスプレイ表示用のバックライト）を当てた際に大きなオフリーク電流が発生してしまう。そのため、バッファー層であるａ−Ｓｉ層１０５の過剰な結晶成長を抑制するために成膜ガス種にＮＨ３を少量添加して成膜してもよい。
ｎ＋Ｓｉ層１０６は、プラズマＣＶＤ装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。
次に、スパッタ装置、ＣＶＤ装置または真空蒸着装置を用いてソース電極１０７ａおよびドレイン電極１０７ｂ並びにソース配線（図示せず）およびドレイン配線（図示せず）となる導電膜を成膜する。この導電膜はゲート電極１０１を形成する際の導電膜と同じ構成でよい。
次に、フォトリソグラフィ工程によりレジストで形成されるレジストマスク（図示せず）を形成し、当該レジストマスクを用いて導電膜をエッチングして、ソース電極１０７ａ及びドレイン電極１０７ｂ並びにソース配線およびドレイン配線を形成する。ソース配線およびドレイン配線はゲート配線と交差している（図４参照）。導電膜のエッチングはドライエッチングまたはウェットエッチングを用いることができる。この導電膜をエッチングする際に導電膜とともにｎ＋Ｓｉ層１０６とａ−Ｓｉ層１０５をエッチングする。活性層としてのμｃ−Ｓｉ層１０４はチャネルストップ膜１０８により保護されるためエッチングされない。
次に、露出したチャネルストップ膜１０８、ｎ＋Ｓｉ層１０６およびａ−Ｓｉ層１０５、並びにソース電極１０７ａ、ドレイン電極１０７ｂを覆う保護絶縁膜１０９（パッシベーション膜）を形成する。
１０１ ゲート電極
１０２ 第１のゲート絶縁膜
１０３ 第２のゲート絶縁膜
１０４ μｃ−Ｓｉ層
１０４ａ 結晶成長している領域
１０５ ａ−Ｓｉ層
１０６ ｎ＋Ｓｉ層
１０７ａ ソース電極
１０７ｂ ドレイン電極
１０８ チャネルストップ膜
１０９ 保護絶縁膜
１３７ 絶縁膜
１３９ バックゲート電極

Claims (2)

  1. ゲート電極を覆うようにゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、前記ゲート電極の上方に位置する微結晶シリコン層を形成し、
    前記微結晶シリコン層及び前記ゲート絶縁膜の上にアモルファスシリコン層を形成し、
    前記アモルファスシリコン層上に不純物シリコン層を形成し、
    前記不純物シリコン層上にソース電極およびドレイン電極を形成し、
    前記アモルファスシリコン層を形成する条件は、前記微結晶シリコン層に接して形成されるアモルファスシリコン層では結晶成長し、前記ゲート絶縁膜に接して形成されるアモルファスシリコン層では結晶成長しない条件とし、
    前記ゲート絶縁膜を形成する際は、前記ゲート電極を覆うように窒化シリコン膜を形成し、前記窒化シリコン膜上に酸化シリコン膜を形成することとし、
    前記酸化シリコン膜は、前記微結晶シリコン層と接して形成され、
    前記窒化シリコン膜は、前記アモルファスシリコン層と接して形成されることを特徴とする半導体装置の作製方法。
  2. ゲート電極を覆うようにゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、前記ゲート電極の上方に位置する微結晶シリコン層および前記微結晶シリコン層上に位置するチャネルストップ膜を形成し、
    前記チャネルストップ膜、前記微結晶シリコン層及び前記ゲート絶縁膜の上にアモルファスシリコン層を形成し、
    前記アモルファスシリコン層上に不純物シリコン層を形成し、
    前記不純物シリコン層上に導電膜を形成し、
    前記チャネルストップ膜によって前記微結晶シリコン層を保護しながら、前記導電膜、前記不純物シリコン層および前記アモルファスシリコン層をエッチングすることにより、前記導電膜からなるソース電極およびドレイン電極を形成し、
    前記アモルファスシリコン層を形成する条件は、前記微結晶シリコン層に接して形成されるアモルファスシリコン層では結晶成長し、前記ゲート絶縁膜に接して形成されるアモルファスシリコン層では結晶成長しない条件とし、
    前記ゲート絶縁膜を形成する際は、前記ゲート電極を覆うように窒化シリコン膜を形成し、前記窒化シリコン膜上に酸化シリコン膜を形成することとし、
    前記酸化シリコン膜は、前記微結晶シリコン層と接して形成され、
    前記窒化シリコン膜は、前記アモルファスシリコン層と接して形成されることを特徴とする半導体装置の作製方法。
JP2012117148A 2011-05-24 2012-05-23 半導体装置およびその作製方法 Expired - Fee Related JP6092528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012117148A JP6092528B2 (ja) 2011-05-24 2012-05-23 半導体装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011116173 2011-05-24
JP2011116173 2011-05-24
JP2012117148A JP6092528B2 (ja) 2011-05-24 2012-05-23 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2013008956A JP2013008956A (ja) 2013-01-10
JP6092528B2 true JP6092528B2 (ja) 2017-03-08

Family

ID=47218636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012117148A Expired - Fee Related JP6092528B2 (ja) 2011-05-24 2012-05-23 半導体装置およびその作製方法

Country Status (2)

Country Link
US (1) US20120298999A1 (ja)
JP (1) JP6092528B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
DE112020007084T5 (de) * 2020-12-21 2023-01-26 Boe Technology Group Co., Ltd. Dünnschichttransistor, anzeigevorrichtung und verfahren zur herstellung eines dünnschichttransistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156676A (ja) * 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JPH05107560A (ja) * 1991-10-21 1993-04-30 Hitachi Ltd 液晶表示装置とその製造方法
CN101765917B (zh) * 2007-08-07 2012-07-18 株式会社半导体能源研究所 显示器件及具有该显示器件的电子设备及其制造方法
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
JP5562603B2 (ja) * 2008-09-30 2014-07-30 株式会社半導体エネルギー研究所 表示装置
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP4923069B2 (ja) * 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
JP2010225780A (ja) * 2009-03-23 2010-10-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2012182225A (ja) * 2011-02-28 2012-09-20 Japan Display East Co Ltd 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
JP2013008956A (ja) 2013-01-10
US20120298999A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP6836687B1 (ja) 液晶表示装置
JP5933188B2 (ja) 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8426295B2 (en) Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device
JP6092528B2 (ja) 半導体装置およびその作製方法
JP5832780B2 (ja) 半導体装置の製造方法
US9401396B2 (en) Method for manufacturing semiconductor device and plasma oxidation treatment method
JP2010267763A (ja) 薄膜半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees