JP6090483B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP6090483B2 JP6090483B2 JP2016001527A JP2016001527A JP6090483B2 JP 6090483 B2 JP6090483 B2 JP 6090483B2 JP 2016001527 A JP2016001527 A JP 2016001527A JP 2016001527 A JP2016001527 A JP 2016001527A JP 6090483 B2 JP6090483 B2 JP 6090483B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- state
- control board
- control means
- power failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、パチンコ機やスロットマシンなどの遊技機に関するものである。 The present invention relates to gaming machines such as pachinko machines or slot machines.
パチンコ機などに代表される遊技機は、主に、遊技の制御を行う主制御基板と、その主制御基板から送信される各種コマンドに基づいて動作する払出制御基板や表示用制御基板、効果音制御基板、ランプ制御基板などと、これらに接続される表示装置や払出装置、遊技球の発射装置などの各種装置によって構成されている。発射装置によって遊技領域へ打ち込まれた遊技球が入賞口へ入賞すると、その入賞信号を主制御基板が検出して、主制御基板から払出制御基板へ賞球の払い出し個数が指示される。この指示により払出制御基板によって払出装置が制御され、賞球の払い出しが行われる。 A gaming machine represented by a pachinko machine mainly has a main control board that controls the game, a payout control board that operates based on various commands transmitted from the main control board, a display control board, and sound effects. A control board, a lamp control board, and the like, and a display device and a payout device connected thereto, and various devices such as a game ball launching device are configured. When a game ball driven into the game area by the launching device wins a winning opening, the main control board detects the winning signal, and the number of payout balls is instructed from the main control board to the payout control board. In accordance with this instruction, the payout device is controlled by the payout control board, and award balls are paid out.
上記例示したような制御基板において、その制御基板のＭＰＵが正常に動作しているか否かを監視したい場合がある。
本発明は上記例示した事情等に基づくものであり、制御手段の動作を監視することができる遊技機を提供することを目的としている。
In the control board as exemplified above, there is a case where it is desired to monitor whether or not the MPU of the control board is operating normally .
The present invention is based on the above-described circumstances and the like, and an object thereof is to provide a gaming machine that can monitor the operation of the control means .
この目的を達成するために請求項１記載の遊技機は、遊技の主制御を行う主制御手段と、その主制御手段からの指示に基づいて遊技の従制御を行う従制御手段と、前記主制御手段および従制御手段へ駆動電圧を供給する駆動電圧供給手段と、少なくとも遊技機の電源オン後に第１状態から第２状態へ切り換えられ、前記第２状態の場合に前記主制御手段および従制御手段の動作が実行され、前記第１状態の場合に前記主制御手段および従制御手段の動作が停止されるリセット信号を前記主制御手段および従制御手段へ出力するためのリセット手段とを備え、前記主制御手段は、その主制御手段の動作状態を監視して、その主制御手段が正常動作していないことに基づき監視状態が所定条件を満たした場合に、その主制御手段の制御を再開させるために、その主制御手段への前記リセット信号の出力を前記第１状態とした後に前記第２状態とするための主監視手段と、前記リセット手段の動作に基づく前記リセット信号が前記第１状態から前記第２状態へ切り換えられた後に、前記主監視手段の監視状態を初期状態とする主初期化手段とを備えており、前記従制御手段は、その従制御手段の動作状態を監視して、その従制御手段が正常動作していないことに基づき監視状態が所定条件を満たした場合に、その従制御手段の制御を再開させるために、その従制御手段への前記リセット信号の出力を前記第１状態とした後に前記第２状態とするための従監視手段と、前記リセット手段の動作に基づく前記リセット信号が前記第１状態から前記第２状態へ切り換えられた後に、前記従監視手段の監視状態を初期状態とする従初期化手段とを備えており、遊技機の電源オン後に、前記駆動電圧供給手段から供給される前記駆動電圧が前記主制御手段および従制御手段の正常動作範囲となるタイミングは、前記リセット信号が遊技機の電源オン後に前記第１状態から前記第２状態へ切り換えられるタイミングよりも前であることを特徴としている。
請求項２記載の遊技機は、請求項１記載の遊技機において、前記遊技機はパチンコ機であることを特徴としている。
In order to achieve this object, a gaming machine according to
A gaming machine according to
本発明の遊技機によれば、制御手段の動作を監視することができる。 According to the gaming machine of the present invention, the operation of the control means can be monitored.
以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例として弾球遊技機の一種であるパチンコ機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や、コイン遊技機、スロットマシン等の他の遊技機に用いることは、当然に可能である。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In this embodiment, a pachinko machine that is a kind of a ball game machine, in particular, a first type pachinko game machine will be described as an example of the game machine. Of course, the present invention can be used for other gaming machines such as a third-class pachinko gaming machine, a coin gaming machine, and a slot machine.
図１は、本実施例のパチンコ機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ右から左へ横方向にスクロールしながら図柄の変動表示が行われる。
FIG. 1 is a front view of a game board of a pachinko machine P according to the present embodiment. Around the
ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられ、打球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される。
Below the
この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
A V
また、遊技盤１およびその周辺の各所には、複数のランプ７が配設されている。これらのランプ７は遊技の内容に応じて点灯又は消灯して、遊技の興趣を盛り上げると共に、遊技の進行状況を遊技者に表示する。
In addition, a plurality of
図２は、パチンコ機Ｐの電気的な構成を概略的に示したブロック図である。図２に示すように、パチンコ機Ｐは、停電監視回路２０を有すると共に、主制御基板Ｃに、複数の制御基板Ｈ，Ｄ，Ｓ，Ｌが接続されて構成されている。主制御基板Ｃは、遊技内容の制御を行うためのものであり、この主制御基板Ｃに接続された各種スイッチＳＷから出力される信号と、主制御基板Ｃ内に設けられるカウンタ値などとに基づいて、各制御基板Ｈ，Ｄ，Ｓ，Ｌへ制御コマンドを送信して遊技の制御を行っている。
FIG. 2 is a block diagram schematically showing the electrical configuration of the pachinko machine P. As shown in FIG. As shown in FIG. 2, the pachinko machine P includes a power
主制御基板Ｃには、ワンチップマイコンとしてのＭＰＵ１１が搭載されている。ＭＰＵ１１は、演算装置としてのＣＰＵと、制御プログラムを記憶するＲＯＭと、制御プログラムの実行時に各種のデータを書き替え可能に記憶するＲＡＭ１２と、タイマ割り込み回路と、フリーランニングカウンタと、ウォッチドッグタイマと、チップセレクトロジックなどとの各種の回路をワンチップに内蔵したものであり、これらの回路の他に、パチンコ機Ｐの遊技の制御（大当たりの有無を決定する制御）に使用される乱数を発生するための乱数発生回路や、このＭＰＵ１１に固有の識別番号（ＩＤ番号）を記憶してその識別番号を所定の操作により出力するＩＤ出力回路を有している。
On the main control board C, an MPU 11 as a one-chip microcomputer is mounted. The MPU 11 includes a CPU as an arithmetic unit, a ROM that stores a control program, a
ＭＰＵ１１には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされても、ＭＰＵ１１のＲＡＭ１２のデータは保持（バックアップ）される。ＲＡＭ１２には、賞球の払い出し残数が記憶されるので、停電時においても賞球の払い出し残数を記憶し続けて、停電の解消後に残りの賞球の払い出しを行うことができる。なお、本実施例のＲＡＭ１２は、その全データがバックアップされており、前記した賞球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１２の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１２の一部分のデータのみをバックアップするように構成しても良い。
The backup voltage is supplied to the MPU 11 even when the power is turned off. Therefore, even if the power is turned off due to the occurrence of a power failure or the like, the data in the
払出制御基板Ｈは、各種スイッチＳＷから出力される信号や主制御基板Ｃから送信される制御コマンドに基づいて、賞球や貸し球の払出制御を行うものであり、主制御基板Ｃの他に、遊技盤１内の遊技領域へ球を発射するための発射モータ１０を制御する発射制御基板Ｂと、賞球や貸し球を払い出すための払出モータ９とが接続されている。
The payout control board H performs payout control of prize balls and rental balls based on signals output from the various switches SW and control commands sent from the main control board C. In addition to the main control board C, A launch control board B for controlling a
この払出制御基板ＨのＲＡＭ１３には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされた場合にも、ＲＡＭ１３のデータは保持（バックアップ）される。ＲＡＭ１３には、賞球や貸し球の払い出し残数が記憶されるので、停電時にもこれらを記憶し続けて、停電の解消後に残りの賞球や貸し球を払い出すことができる。なお、本実施例のＲＡＭ１３は、前記したＭＰＵ１１のＲＡＭ１２の場合と同様に、その全データがバックアップされているので、賞球や貸し球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１３の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１３の一部分のデータのみをバックアップするように構成しても良い。
The
主制御基板Ｃおよび払出制御基板Ｈにバックアップされるデータは、パチンコ機Ｐの裏面側に設けられたクリアスイッチＳＷ１を押下することにより、消去（クリア）することができる。なお、かかるバックアップデータのクリアは、そのクリアが誤って行われないように、クリアスイッチＳＷ１が所定のタイミングで操作された場合に限り行われるようにされている。例えば、クリアスイッチＳＷ１を操作した状態で電源が投入された場合や、クリアスイッチＳＷ１を操作した状態で電源がオフされた場合、クリアスイッチＳＷ１が所定時間内に複数回操作された場合、或いは、クリアスイッチＳＷ１を２以上設け、そのクリアスイッチＳＷ１が所定の順序で若しくは同時に操作された場合に、バックアップデータのクリアを行うようにしている。 Data backed up on the main control board C and the payout control board H can be erased (cleared) by pressing a clear switch SW1 provided on the back side of the pachinko machine P. The backup data is cleared only when the clear switch SW1 is operated at a predetermined timing so that the clearing is not performed by mistake. For example, when the power is turned on while the clear switch SW1 is operated, when the power is turned off while the clear switch SW1 is operated, when the clear switch SW1 is operated a plurality of times within a predetermined time, or Two or more clear switches SW1 are provided, and the backup data is cleared when the clear switches SW1 are operated in a predetermined order or simultaneously.
表示用制御基板Ｄは、主制御基板Ｃから送信される制御コマンドに基づいて、ＬＣＤディスプレイ３の変動表示を制御するためのものである。効果音制御基板Ｓは、主制御基板Ｃから送信される制御コマンドに基づいて、遊技の進行に合わせた効果音をスピーカ６から出力するためのものであり、ランプ制御基板Ｌは、主制御基板Ｃから送信される制御コマンドに基づいて、各ランプ７の点灯及び消灯を制御するためのものである。
The display control board D is for controlling the fluctuation display of the
これら主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの間には、入力及び出力が固定的なバッファ８がそれぞれ接続されている（図２では１つのみ図示している）。よって、主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの送受信は、主制御基板Ｃから各制御基板Ｈ，Ｄ，Ｓ，Ｌへの一方向にのみ行われ、各制御基板Ｈ，Ｄ，Ｓ，Ｌから主制御基板Ｃへ行うことはできない。 Between the main control board C and the control boards H, D, S, and L, buffers 8 having fixed inputs and outputs are respectively connected (only one is shown in FIG. 2). Therefore, transmission / reception between the main control board C and each control board H, D, S, L is performed only in one direction from the main control board C to each control board H, D, S, L. , D, S, L cannot be performed on the main control board C.
停電監視回路２０は、電源のオフ時または停電の発生時に、停電信号２１を主制御基板Ｃおよび払出制御基板Ｈへ出力すると共に、電源のオン時又は停電信号２１の出力後の所定条件下においてリセット信号２２を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力するための回路である。主制御基板Ｃおよび払出制御基板Ｈは、停電監視回路２０から出力される停電信号２１を入力すると、それぞれのＲＡＭ１２，１３に記憶されるバックアップデータを適切に保持するために、パチンコ機Ｐの遊技の制御の終了処理をそれぞれ開始する。後述するように、電源回路３０から主制御基板Ｃおよび払出制御基板Ｈへ供給される制御系の駆動電圧（５ボルト）は、停電の発生後（又は電源のオフ後）においても、所定時間の間、正常動作範囲の電圧値を保つように構成されている。よって、主制御基板Ｃおよび払出制御基板Ｈは、停電信号２１の入力後に、遊技の制御の終了処理を開始しても、十分にその終了処理を完了することができるのである。
The power
次に、図３を参照して、このパチンコ機Ｐの各所への駆動電圧の供給経路について説明する。図３は、パチンコ機Ｐの電源回路３０で生成された駆動電圧が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ等へ供給される経路を示した図である。電源回路３０は、外部電源４０から２４ボルトの交流電圧(AC24V)を入力して、３２ボルト(+32V)、２４ボルト(+24V)、１２ボルト(+12V)および５ボルト(+5V)の各直流電圧と、バックアップ用の電圧(VBB)とを生成して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ等へ出力するためのものであり、第１から第４の４つの電源回路３１〜３４を有している。
Next, with reference to FIG. 3, the supply path of the drive voltage to each part of the pachinko machine P will be described. FIG. 3 is a diagram showing a path through which the drive voltage generated by the
第１電源回路３１は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３１ａと、その３３ボルト生成回路３１ａから出力される３３ボルトの直流電圧を入力して１２ボルトの直流電圧を生成する１２ボルト生成回路３１ｂと、その１２ボルト生成回路３１ｂから出力される１２ボルトの直流電圧を入力して５ボルトの直流電圧を生成する５ボルト生成回路３１ｃと、その５ボルト生成回路３１ｃから出力される５ボルトの直流電圧を入力して略５ボルトのバックアップ用電圧を生成するバックアップ電圧生成回路３１ｄと、前述した停電監視回路２０とを備えている。
The first
３３ボルト生成回路３１ａの出力電圧は、１２ボルト生成回路３１ｂの他に、停電監視回路２０へも出力されている。停電が発生（電源のオフを含む。以下同様）すると、外部電源４０からの電力供給が途絶えるので、３３ボルト生成回路３１ａの出力電圧は３３ボルトから低下する。停電監視回路２０では、この３３ボルト生成回路３１ａの出力電圧が略２２ボルト以下になった場合に停電が発生したとして、主制御基板Ｃおよび払出制御基板Ｈへ停電信号２１を出力する。前述した通り、主制御基板Ｃおよび払出制御基板Ｈは、この停電信号２１を入力すると、遊技の制御の終了処理を開始する。
The output voltage of the 33
また、停電監視回路２０へは、５ボルト生成回路３１ｃの出力電圧も供給されている。停電監視回路２０では、停電の解消時又は電源のオン時に、３３ボルト生成回路３１ａおよび５ボルト生成回路３１ｃの出力電圧の状態により、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへリセット信号２２を出力する。このリセット信号２２の出力によって、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂで遊技の制御が再開（又は開始）される。
The power
第１電源回路３１の１２ボルト生成回路３１ｂの出力電圧は、主制御基板Ｃのスイッチ用の駆動電圧として、払出制御基板Ｈのスイッチ用および払出モータ駆動用の駆動電圧として、更に、発射制御基板Ｂのタッチセンサ用および発射スイッチ用の駆動電圧として、それぞれ供給される。また、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧は、主制御基板Ｃ、払出制御基板Ｈおよび発射制御基板Ｂのロジック用（制御系）の駆動電圧として供給される。更に、バックアップ電圧生成回路３１ｄの出力電圧は、主制御基板Ｃおよび払出制御基板Ｈの各ＲＡＭ１２，１３のデータのバックアップ用の電圧として供給される。
The output voltage of the 12-
第２電源回路３２は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３２ａと、その３３ボルト生成回路３２ａから出力される３３ボルトの直流電圧を入力して３２ボルトの直流電圧を生成する３２ボルト生成回路３２ｂとを備えている。この３２ボルト生成回路３２ｂの出力電圧は、主制御基板Ｃのソレノイド用の駆動電圧として、また、発射制御基板Ｂのハンドルモータ用の駆動電圧として、それぞれ供給される。
The second
第３電源回路３３は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３３ａと、その３３ボルト生成回路３３ａから出力される３３ボルトの直流電圧を入力して１２ボルトの直流電圧を生成する１２ボルト生成回路３３ｂと、同じく３３ボルト生成回路３３ａから出力される３３ボルトの直流電圧を入力して５ボルトの直流電圧を生成する５ボルト生成回路３３ｃとを備えている。
The third
１２ボルト生成回路３３ｂの出力電圧は、表示用制御基板ＤのＬＣＤ３のバックライト用の駆動電圧として、効果音制御基板Ｓのパワーアンプ用の駆動電圧として、更に、ランプ制御基板ＬのＬＥＤ用の駆動電圧として、それぞれ供給される。また、５ボルト生成回路３３ｃの出力電圧は、主制御基板Ｃのサブ制御基板インターフェイス用の駆動電圧として供給されるほか、表示用制御基板Ｄ、効果音制御基板Ｓおよびランプ制御基板Ｌのロジック用（制御系）の駆動電圧として、それぞれ供給される。
The output voltage of the 12
第４電源回路３４は、外部電源４０から出力される２４ボルトの交流電圧を入力して３３ボルトの直流電圧を生成する３３ボルト生成回路３４ａと、その３３ボルト生成回路３４ａから出力される３３ボルトの直流電圧を入力して２４ボルトの直流電圧を生成する２４ボルト生成回路３４ｂとを備えている。この２４ボルト生成回路３４ｂの出力電圧は、ランプ制御基板Ｌのランプ用の駆動電圧として供給される。
The fourth
次に、上述した本実施例のパチンコ機Ｐにおいて、停電発生時における各所への駆動電圧の供給動作について説明する。停電が発生すると、外部電源４０からの電力供給が途絶えるので、まずはじめに、第１〜第４電源回路３１〜３４の各３３ボルト生成回路３１ａ〜３４ａの出力電圧が低下していく。第１電源回路３４では、この低下によって、３３ボルト生成回路３１ａの出力電圧値が３３ボルトから略２２ボルト以下になると、停電信号２１が停電監視回路２０から主制御基板Ｃおよび払出制御基板Ｈへ出力される。
Next, in the pachinko machine P of the present embodiment described above, the operation of supplying drive voltage to various places when a power failure occurs will be described. When a power failure occurs, the power supply from the
主制御基板Ｃおよび払出制御基板Ｈのロジック用（制御系）駆動電圧を供給する５ボルト生成回路３１ｃは、１２ボルト生成回路３１ｂの出力電圧に基づいて５ボルトの出力電圧を生成しているので、３３ボルト生成回路３１ａの出力電圧が略２２ボルトに低下しても、正常な５ボルトの電圧を出力している。よって、主制御基板Ｃおよび払出制御基板Ｈの制御系は、この時点において正常動作が可能であるので、停電信号２１を入力すると、それぞれ遊技の制御の終了処理を開始することができる。
The 5-
その後、時間の経過に伴って、各生成回路３１ａ〜３１ｃ，３２ａ〜３２ｂ，３３ａ〜３３ｃ，３４ａ〜３４ｂの出力電圧は、大きな電圧を出力するものから順に低下して、ダウンしていく（正常動作範囲の電圧を出力できなくなっていく）。
Thereafter, with the passage of time, the output voltage of each of the
ここで、遊技の制御の終了処理を実行している主制御基板Ｃおよび払出制御基板Ｈの駆動電圧は、第１電源回路３１から供給されているが、この第１電源回路３１からは、他に発射制御基板Ｂへ駆動電圧の供給が行われるのみであり、特に、主制御基板Ｃおよび発射制御基板Ｂの中でも比較的消費電力の大きなソレノイド用（主制御基板Ｃ）やハンドルモータ用（発射制御基板Ｂ）の駆動電圧に至っては、第１電源回路３１ではなく、第２電源回路３２によって供給されている。また、バックライトを含めたＬＣＤ３を駆動する表示用制御基板Ｄ、パワーアンプを含めたスピーカ６を駆動する効果音制御基板Ｓ、及び、ランプ７やＬＥＤを駆動（点灯）するランプ制御基板Ｌの各駆動電圧は、第３および第４電源回路３３，３４から供給されている。更に、払出制御基板Ｈのサブ制御基板インターフェイス用の駆動電圧も、第１電源回路３１ではなく、第３電源回路３３によって供給されている。
Here, the drive voltages of the main control board C and the payout control board H that are executing the game control end processing are supplied from the first
最短でも、停電の発生から主制御基板Ｃ及び払出制御基板Ｈによる遊技の制御の終了処理がそれぞれ完了するまでの間は、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧を正常動作範囲の電圧に維持しなければならない。
At the shortest, the output voltage of the 5-
上述した通り、第１電源回路３１は、第２〜第４電源回路３２〜３４と電気的に独立して構成されており、即ち、駆動電圧の生成元となる３３ボルト生成回路３１ａ〜３４ａが別個に構成されており、かつ、ＬＣＤ３やモータなどの比較的消費電力の大きな装置への駆動電圧の供給は、第２〜第４電源回路３２〜３４により行われている。よって、第１電源回路３１の容量を大きくしなくても、停電発生時のパチンコ機Ｐの作動状況と無関係に、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧を、停電の発生から主制御基板Ｃおよび払出制御基板Ｈによる遊技の制御の終了処理がそれぞれ完了するまでの間、正常動作範囲の電圧に維持することができる。従って、本実施例のパチンコ機Ｐによれば、第１電源回路３１をローコストかつコンパクトに製造することができる。
As described above, the first
また、第２〜第４電源回路３２〜３４は、比較的消費電力の大きな装置へ駆動電圧を供給しなければならないが、これらはデータのバックアップとは何ら無関係な部分へ駆動電圧を供給するものなので、停電の発生後、直ちに出力電圧がダウンしても構わない。よって、第２〜第４電源回路３２〜３４についても、その容量を大きくする必要がなく、ローコストかつコンパクトに製造することができる。
The second to fourth
次に、図４を参照して、電源回路３０の第１電源回路３１内に設けられる停電監視回路２０の詳細を説明する。図４は、停電監視回路２０の概略的な機能を示した回路図である。説明を容易にするために、機能の説明に影響しない抵抗やコンデンサ、ダイオードなどの各素子については、その表記を省略している。
Next, the details of the power
停電監視回路２０は、電源回路３０の、特に第１電源回路３１の３３ボルト生成回路３１ａの３３ボルト（＋３３Ｖ）の出力電圧を入力する電圧検出器２５を有しており、この電圧検出器２５の出力端には、シュミットトリガタイプのバッファＢＦ１が接続されている。バッファＢＦ１の出力端は、２入力アンドＡＤ１の一端と、Ｄ形フリップフロップＦＦのＤ端子とに、それぞれ接続されている。この電圧検出器２５は、具体的には、富士通株式会社製のＭＢ３７６１で構成され、第１電源回路３１の３３ボルト生成回路３１ａから出力される３３ボルトの電圧を監視して、これが略２２ボルト以下に下がった場合に、停電の発生と判断し、その出力をロウからハイに切り替える。この出力の切替によって、後述するように、停電信号２１が主制御基板Ｃ及び払出制御基板Ｈへ出力される。
The power
なお、停電の発生時には、遊技の制御の進行を止めて制御の終了処理を実行する必要があるので、この終了処理が完了するまでの間、主制御基板Ｃ及び払出制御基板Ｈへ制御系の駆動電圧を供給する第１電源回路３１の５ボルト生成回路３１ｃの出力電圧が正常動作範囲の電圧（略５ボルト）を維持しなければならない。このため本実施例では、かかる終了処理の時間が十分に確保できるように（具体的には９ｍｓ以上の時間が確保できるように）、第１電源回路３１の３３ボルト生成回路３１ａの出力電圧が略２２ボルト以下に下がった時点で停電信号２１を出力するように構成している。終了処理の処理時間や５ボルトの出力電圧が維持される時間は機械の種類によって異なる。従って、当然のことながら、本実施例において停電信号２１の出力契機とした略２２ボルトの電圧値は、機械の種類によって上下する。
When a power outage occurs, it is necessary to stop the progress of the game control and execute the control end process. Therefore, until the end process is completed, the control system is connected to the main control board C and the payout control board H. The output voltage of the 5-
また、停電監視回路２０は、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧を入力するリセットＩＣ２６を有しており、このリセットＩＣ２６の出力端には、シュミットトリガタイプのバッファＢＦ２が接続されている。バッファＢＦ２の出力端は、２つの２入力アンドＡＤ１，ＡＤ３の一端と、２つの単安定マルチバイブレータＭＭ１，ＭＭ２のＣＬＲ端子とに、それぞれ接続されている。リセットＩＣ２６は、５ボルト生成回路３１ｃから制御系の駆動電圧である５ボルトの電圧が出力された後、所定時間（本実施例では９ｍｓ）ロウを出力し、その後、ハイ出力を維持するものである。後述するように、電源のオン時においては、このリセットＩＣ２６の出力がリセット信号２２として、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力される。
The power
電圧検出器２５とリセットＩＣ２６との出力を、バッファＢＦ１，ＢＦ２を介して入力するアンドＡＤ１の出力端は、シュミットトリガタイプのインバータＩＶ１，ＩＶ２の入力端と、前段の単安定マルチバイブレータＭＭ１のＢ端子と、フリップフロップＦＦのＣＬＲ端子とに、それぞれ接続されている。インバータＩＶ１，ＩＶ２の出力は、停電信号２１として、主制御基板Ｃ及び払出制御基板Ｈへそれぞれ出力される。また、単安定マルチバイブレータＭＭ１のＱバー端子は、後段の単安定マルチバイブレータＭＭ２のＢ端子に接続され、そのＱバー端子は、フリップフロップＦＦのＣＫ端子と、２入力のアンドＡＤ２の一端とに接続されている。フリップフロップＦＦのＱバー端子は、２入力のアンドＡＤ２の他端に接続されている。なお、単安定マルチバイブレータＭＭ１，ＭＭ２のＡ端子はいずれもグランドに接続されている。
The output terminal of the AND AD1 to which the outputs of the
単安定マルチバイブレータＭＭ１，ＭＭ２は、いずれもＨＣ２２１のＩＣで構成されている。図５にその真理値表を示すように、ＣＬＲ端子にハイ信号が入力されている状態ではＱバー端子から常時ハイ信号を出力しており、その状態でＢ端子の入力信号がロウからハイへ立ち上がると、Ｑバー端子の出力を一定時間（本実施例では９ｍｓ）ロウとする。即ち、Ｑバー端子から９ｍｓのワンショットのロウパルスが出力される。本実施例では、Ｑバー端子からのロウパルスの出力時間が９ｍｓになり、かつ、図５の真理値表に示す動作をするように、単安定マルチバイブレータＭＭ１，ＭＭ２の他の端子を接続している。なお、Ｑバー端子からワンショットのロウパルスが出力されている間にＢ端子へ入力される信号が変化しても、その変化は無視されて、Ｑバー端子の出力パルスに影響を与えない。図５において、表中の「Ｘ」マークは、入力信号の状態を問わないことを示している。 The monostable multivibrators MM1 and MM2 are both configured by HC221 ICs. As shown in the truth table in FIG. 5, when a high signal is input to the CLR terminal, a high signal is always output from the Q bar terminal, and in this state, the input signal at the B terminal changes from low to high. When it rises, the output of the Q bar terminal is set low for a certain time (9 ms in this embodiment). That is, a one-shot low pulse of 9 ms is output from the Q bar terminal. In this embodiment, the other terminals of the monostable multivibrators MM1 and MM2 are connected so that the output time of the low pulse from the Q bar terminal is 9 ms and the operation shown in the truth table of FIG. Yes. Note that even if the signal input to the B terminal changes while the one-shot low pulse is output from the Q bar terminal, the change is ignored and does not affect the output pulse of the Q bar terminal. In FIG. 5, the “X” mark in the table indicates that the state of the input signal does not matter.
また、フリップフロップＦＦは、ＨＣ７４のＩＣで構成されている。図６にその真理値表を示すように、ＣＬＲ端子にロウ信号が入力されている状態ではＱバー端子からハイ信号を出力し、ＣＬＲ端子及びＤ端子にハイ信号が入力されている状態でＣＫ端子の入力信号がロウからハイへ立ち上がると、Ｑバー端子の出力をロウとするものである。なお、図６において、表中の「Ｘ」マークは、入力信号の状態を問わないことを示している。 The flip-flop FF is composed of an HC74 IC. As shown in the truth table of FIG. 6, when a low signal is input to the CLR terminal, a high signal is output from the Q bar terminal, and when a high signal is input to the CLR terminal and the D terminal, CK When the input signal of the terminal rises from low to high, the output of the Q bar terminal is set to low. In FIG. 6, the “X” mark in the table indicates that the state of the input signal does not matter.
後段の単安定マルチバイブレータＭＭ２のＱバー端子とフリップフロップＦＦのＱバー端子とに接続されるアンドＡＤ２の出力端は、２入力のアンドＡＤ３の一端に接続されている。前記した通り、このアンドＡＤ３のもう１つの入力端には、バッファＢＦ２を介してリセットＩＣ２６の出力信号が入力される。また、このアンドＡＤ３の出力端には、５つのバッファＢＦ３〜ＢＦ８が接続されており、これら５つのバッファＢＦ３〜ＢＦ８の出力は、リセット信号２２として、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへそれぞれ出力される。
The output terminal of the AND AD2 connected to the Q bar terminal of the subsequent monostable multivibrator MM2 and the Q bar terminal of the flip-flop FF is connected to one end of the two-input AND AD3. As described above, the output signal of the
次に、図７から図９を参照して、停電監視回路２０の動作、即ち、停電信号２１とリセット信号２２との出力動作について説明する。図７は、パチンコ機Ｐの電源がオンされ安定動作した後で、停電が発生した場合（電源がオフされた場合を含む）の停電監視回路２０のタイミングチャートである。
Next, the operation of the power
まず、電源のオンにより、第１電源回路３１の５ボルト生成回路３１ｃの出力電圧が上昇し、正常動作範囲の電圧に達すると（＋５Ｖ正常）、停電監視回路２０の各ＩＣはそれぞれの初期状態の信号を出力する。リセットＩＣ２６も動作を開始し、９ｍｓの間ロウ信号を出力した後で、ハイ信号を出力する（ＢＦ２の出力参照）。この出力は、リセット信号２２として、アンドＡＤ３及び各バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力され、このリセット信号２２の立ち上がりにより、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂが動作を開始する。即ち、９ｍｓのリセット信号２２が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに入力されることにより、パチンコ機Ｐが動作を開始する。
First, when the power is turned on, the output voltage of the 5-
停電が発生すると（又は電源がオフされると）、まず、３３ボルト生成回路３１ａの出力電圧が徐々に低下を開始する。これが略２２Ｖ以下に下がると、電圧検出器２５の出力がロウからハイとなり、バッファＢＦ１の出力がハイになる。この間、５ボルト生成回路３１ｃの５ボルトの出力電圧は正常値を維持しているので、リセットＩＣ２６はハイを出力しており、バッファＢＦ２の出力はハイとなっている。よって、バッファＢＦ１の出力がハイになると、アンドＡＤ１の出力はロウからハイへ立ち上がり、インバータＩＶ１，ＩＶ２の出力は、逆にハイからロウへ立ち下がる。これが停電信号２１として、データをバックアップ可能に記憶する主制御基板Ｃおよび払出制御基板Ｈへ出力される。
When a power failure occurs (or when the power is turned off), first, the output voltage of the 33
また、アンドＡＤ１の出力が立ち上がると、単安定マルチバイブレータＭＭ１のＣＬＲ端子にはハイ信号が入力されているので、そのＱバー端子から９ｍｓの間ロウを維持するワンショットのロウパルスが出力される。この９ｍｓのロウパルスの立ち上がりで、更に、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓの間ロウを維持するワンショットのロウパルスが出力され、これによりアンドＡＤ２の一方の入力がロウとなるので、アンドＡＤ２の出力がハイからロウに変化する。その結果、アンドＡＤ３の出力もハイからロウとなり、バッファＢＦ３〜ＢＦ８を介して、リセット信号２２が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力される。
When the output of the AND AD1 rises, a high signal is input to the CLR terminal of the monostable multivibrator MM1, so that a one-shot low pulse that maintains low for 9 ms is output from the Q bar terminal. At the rise of the low pulse of 9 ms, a one-shot low pulse that maintains low for 9 ms is output from the Q bar terminal of the subsequent monostable multivibrator MM2, thereby causing one input of AND AD2 to become low. The output of AND AD2 changes from high to low. As a result, the output of the AND AD3 also changes from high to low, and the
このリセット信号２２の出力から９ｍｓが経過するタイミング、即ち、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファＢＦ１の出力はハイのままである。よって、アンドＡＤ１の出力もハイなので、フリップフロップＦＦのＤ端子及びＣＬＲ端子にはハイ信号が入力されており、そのＣＫ端子へ入力される単安定マルチバイブレータＭＭ２のＱバー端子の出力が立ち上がると、フリップフロップＦＦのＱバー端子の出力はロウとなる。このＱバー端子の出力はアンドＡＤ２に入力されるので、停電が継続している間は、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ変わっても、アンドＡＤ２の出力はロウを維持し、その結果、リセット信号２２は、停電が継続する間ロウを出力し続ける。
The output of the buffer BF1 remains high if the power failure continues at the timing when 9 ms elapses from the output of the
このように、停電信号２１が出力された後、前段の単安定マルチバイブレータＭＭ１からワンショットのロウパルスが出力される９ｍｓの間は、リセット信号２２の出力が待機されるので、停電の発生時にその９ｍｓの間、停電処理（停電時における遊技の終了処理）を実行することができる。よって、遊技の終了処理を完了した後に遊技の動作を停止させることができるので、停電の解消後には、停電前の状態から遊技を正常に再開することができる。
In this manner, after the
図８は、停電時間の極めて短い瞬停が発生した場合の停電監視回路２０のタイミングチャートである。図８に示すような瞬停の発生時においても、本実施例の停電監視回路２０によれば、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができる。
FIG. 8 is a timing chart of the power
停電の発生後、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓのワンショットのロウパルスが出力されている間に停電が解消し、３３ボルト生成回路３１ａの出力電圧が２２ボルト（＋２２Ｖ）より大きくなると、電圧検出器２５の出力はハイからロウへ立ち下がる。その結果、バッファＢＦ１の出力もハイからロウへ立ち下がり、アンドＡＤ１の出力がロウとなる。すると、インバータＩＶ１，ＩＶ２の出力は、逆にロウからハイへ立ち上がり、これにより停電信号２１の出力が解除される。
After the power failure occurs, the power failure disappears while a 9-ms one-shot low pulse is output from the Q bar terminal of the subsequent monostable multivibrator MM2, and the output voltage of the 33
アンドＡＤ１の出力はフリップフロップＦＦのＣＬＲ端子へも入力されているので、アンドＡＤ１の出力がロウとなると、フリップフロップＦＦのＱバー端子の出力は、ＣＫ端子へ入力される信号に拘わらず常にハイとなる。よって、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、アンドＡＤ２の出力はハイとなり、その結果、アンドＡＤ３の出力もハイとなって、バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力されていたリセット信号２２が解除される。
Since the output of the AND AD1 is also input to the CLR terminal of the flip-flop FF, when the output of the AND AD1 goes low, the output of the Q bar terminal of the flip-flop FF is always regardless of the signal input to the CK terminal. Become high. Therefore, at the timing when the output of the Q bar terminal of the monostable multivibrator MM2 rises from low to high, the output of the AND AD2 becomes high, and as a result, the output of the AND AD3 also becomes high via the buffers BF3 to BF8. The
ここで、リセット信号２２は、後段の単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウになることにより出力されるが、かかるＱバー端子の出力は９ｍｓの間維持されるので、停電が極めて短時間で解消しても、リセット信号２２の出力時間を最低９ｍｓ確保することができる。よって、瞬停などの発生時においても、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに確実にリセットをかけることができる。
Here, the
なお、図３の回路図から明らかなように、前段の単安定マルチバイブレータＭＭ１のＱバー端子からワンショットのロウパルスが出力されている間に停電が解消しても、２つの単安定マルチバイブレータＭＭ１，ＭＭ２からは、それぞれ９ｍｓのワンショットのロウパルスが出力される。よって、上記の場合と同様に、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができるのである。この場合、停電信号２１の出力時間は停電の継続時間に応じて長短するが、主制御基板Ｃ及び払出制御基板Ｈは、停電信号２１の立ち下がりで停電処理を開始するように構成しているので、停電信号２１の出力時間が短くなっても、停電処理（停電時における遊技の終了処理）を確実に実行することができるのである。
As is apparent from the circuit diagram of FIG. 3, even if a power failure is resolved while a one-shot low pulse is output from the Q bar terminal of the preceding monostable multivibrator MM1, two monostable multivibrators MM1 , MM2 each output a 9-ms one-shot low pulse. Therefore, similarly to the case described above, it is possible to secure a time of 9 ms power outage processing (game end processing) and an output time of the 9 ms reset
同様に、前段の単安定マルチバイブレータＭＭ１のＱバー端子からワンショットのロウパルスが出力されている間に、停電の発生と解消とが繰り返されても、即ち、バッファＢＦ１の出力がハイとロウとで繰り返し変化しても、この単安定マルチバイブレータＭＭ１，ＭＭ２がワンショットのロウパルスを出力している間における入力信号の変化は無視されるので、２つの単安定マルチバイブレータＭＭ１，ＭＭ２からは、それぞれ９ｍｓのワンショットのロウパルスが出力される。よって、上記の場合と同様に、停電の発生と解消とが繰り返されても、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができるのである。
Similarly, even when a one-shot low pulse is repeatedly output from the Q bar terminal of the monostable multivibrator MM1 in the preceding stage, the occurrence and elimination of a power failure is repeated, that is, the output of the buffer BF1 is high and low. Since the change of the input signal while the monostable multivibrators MM1 and MM2 output the one-shot low pulse is ignored even if it is repeatedly changed in the two monostable multivibrators MM1 and MM2, A 9-ms one-shot low pulse is output. Therefore, similarly to the above case, even if the occurrence and cancellation of the power failure are repeated, it is possible to secure the time for the power failure processing (game end processing) of 9 ms and the output time of the
図９は、停電信号２１の出力時間が１８ｍｓ以上となる場合の停電監視回路２０のタイミングチャートである。図９に示すように、本実施例の停電監視回路２０によれば、リセット信号２２は、停電が継続する間、その出力が維持される。
FIG. 9 is a timing chart of the power
停電の発生後、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓのワンショットのロウパルスが出力された後、即ち、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファＢＦ１の出力はハイのままである。よって、アンドＡＤ１の出力もハイなので、フリップフロップＦＦのＤ端子及びＣＬＲ端子にはハイ信号が入力されており、そのＣＫ端子へ入力される単安定マルチバイブレータＭＭ２のＱバー端子の出力が立ち上がると、フリップフロップＦＦのＱバー端子の出力はロウとなる。このＱバー端子の出力はアンドＡＤ２に入力されるので、停電が継続している間は、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ変わっても、アンドＡＤ２の出力はロウを維持し、その結果、リセット信号２２は、停電が継続する間ロウを出力し続ける。
After a power failure occurs, after a 9-ms one-shot low pulse is output from the Q bar terminal of the subsequent monostable multivibrator MM2, that is, at the timing when the output of the Q bar terminal of the monostable multivibrator MM2 rises from low to high. If the power failure continues, the output of the buffer BF1 remains high. Therefore, since the output of AND AD1 is also high, a high signal is input to the D terminal and CLR terminal of the flip-flop FF, and when the output of the Q bar terminal of the monostable multivibrator MM2 input to the CK terminal rises. The output of the Q bar terminal of the flip-flop FF is low. Since the output of the Q bar terminal is input to the AND AD2, the output of the AND AD2 is low even if the output of the Q bar terminal of the monostable multivibrator MM2 changes from low to high while the power failure continues. As a result, the
その後、３３ボルト生成回路３１ａの出力電圧が２２ボルトより大きくなって、停電が解消すると、電圧検出器２５の出力がハイからロウへ立ち下がり、その結果、アンドＡＤ１の出力もロウとなる。すると、インバータＩＶ１，ＩＶ２の出力は、逆にロウからハイへ立ち上がり、これにより停電信号２１の出力が解除される。
After that, when the output voltage of the 33
また、停電の解消によりバッファＢＦ１の出力がロウとなると、アンドＡＤ１の出力もロウとなり、フリップフロップＦＦのＣＬＲ端子の入力がロウとなるので、フリップフロップＦＦのＱバー端子の出力はハイとなる。前記した通り、このとき既に、後段の単安定マルチバイブレータＭＭ２のＱバー端子の出力はハイとなっているので、アンドＡＤ２の出力もハイとなり、アンドＡＤ３の出力も同様にハイとなって、バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力されていたリセット信号２２が解除されるのである。
Further, when the output of the buffer BF1 becomes low due to the elimination of the power failure, the output of the AND AD1 also becomes low, and the input of the CLR terminal of the flip-flop FF becomes low, so that the output of the Q bar terminal of the flip-flop FF becomes high. . As described above, since the output of the Q bar terminal of the subsequent monostable multivibrator MM2 is already high at this time, the output of AND AD2 is also high, and the output of AND AD3 is also high, The
このように、リセット信号２２は、９ｍｓ出力された場合であっても、停電が継続する場合にはその出力が維持される。よって、停電中における遊技の再開を防止して、停電の解消後に遊技の制御を再開することができるのである。
Thus, even when the
以上説明したとおり、本実施例のパチンコ機Ｐによれば、停電が解消した場合には、その停電の解消が制御系の駆動電圧（５ボルト）がダウンする前であっても、停電監視回路２０から各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへリセット信号２２を出力することができるので、停電により終了した遊技の制御を確実に再開することができる。よって、停電時間の極めて短い瞬停などが発生しても、パチンコ機Ｐの動作を継続することができる。
As described above, according to the pachinko machine P of the present embodiment, when the power failure is resolved, even if the power failure is resolved before the drive voltage (5 volts) of the control system is reduced, Since the
次に、図１０を参照して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，ＢのＭＰＵのリセット端子ＲＥＳＥＴ回りの回路について説明する。各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂには、ＭＰＵが正常に動作しているか否かを監視し、ＭＰＵが正常に動作していない場合に、そのＭＰＵへリセット信号を出力して、そのＭＰＵを正常な状態に復帰させるウォッチドッグ回路（本実施例では、ウォッチドッグタイマＩＣ２７）が搭載されている。 Next, a circuit around the reset terminal RESET of the MPU of each control board C, H, D, S, L, B will be described with reference to FIG. Each control board C, H, D, S, L, B monitors whether the MPU is operating normally, and outputs a reset signal to the MPU when the MPU is not operating normally. A watchdog circuit (in this embodiment, a watchdog timer IC 27) for returning the MPU to a normal state is mounted.
本実施例では、かかるリセット端子ＲＥＳＥＴ回りの回路について、ランプ制御基板Ｌを例にして説明する。図１０は、ランプ制御基板ＬのウォッチドッグタイマＩＣ２７に関連する部分の回路図である。図１０では、説明を容易にするために、機能の説明に影響しない抵抗やコンデンサ、ダイオードなどの各素子については、その表記を省略している。なお、当然のことながら、この回路は、ランプ制御基板Ｌに限らず、他のすべての制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｂに搭載されている。
In the present embodiment, the circuit around the reset terminal RESET will be described by taking the lamp control board L as an example. FIG. 10 is a circuit diagram of a portion related to the
停電監視回路２０のバッファＢＦ７の出力端（図４参照）、即ち、停電監視回路２０のランプ制御基板Ｌに対するリセット信号２２の出力端は、ランプ制御基板ＬのバッファＢＦ１１の入力端と接続されている。このバッファＢＦ１１の出力端は、２入力ノアＮＯＲの一端と、ＨＣ２２１で構成される単安定マルチバイブレータＭＭ３のＣＬＲ端子とに接続されている。ノアＮＯＲの出力端は、インバータＩＶ１１の入力端に接続され、更に、そのインバータＩＶ１１の出力端は、ランプ制御基板ＬのＭＰＵ２８のリセット端子ＲＥＳＥＴに接続されている。
The output terminal of the buffer BF7 of the power failure monitoring circuit 20 (see FIG. 4), that is, the output terminal of the
ＭＰＵ２８のＴＯ端子は、２入力のナンドＮＡＮＤの一端に接続されており、そのナンドＮＡＮＤの他端には、単安定マルチバイブレータＭＭ３のＱバー端子が接続されている。ナンドＮＡＮＤの出力端は、微分波生成用の２２００ｐＦのコンデンサＣ１の一端に接続され、そのコンデンサＣ１の他端は、ウォッチドッグ回路としてのウォッチドッグタイマＩＣ２７のＷＤ端子に接続されている。このウォッチドッグタイマＩＣ２７のＲＳＴ端子は、前記した２入力ノアＮＯＲの他端に接続されている。
The TO terminal of the
ここで、ウォッチドッグタイマＩＣ２７は、そのＷＤ端子に、最短３μｓのパルス幅を有するハイパルスが０．２〜０．５秒の間に（本実施例では０．２秒の間に）一度も入力されない場合、ＲＳＴ端子から所定のロウパルス（リセットパルス）を出力するためのＩＣである。本実施例では、このウォッチドッグタイマＩＣ２７として、株式会社東芝製のバイポーラ形リニア集積回路のＴＡ８０３０Ｓを使用している。また、ＭＰＵ２８は、ＴＯ端子から定期的に（本実施例では２ｍｓ毎に）ロウパルスを出力するように、ソフトウエアによってプログラムされている。
Here, the
前記した通り、ＭＰＵ２８のＴＯ端子の出力は、ナンドＮＡＮＤ及びコンデンサＣ１を介して、ウォッチドッグタイマＩＣ２７のＷＤ端子に接続されている。よって、ＭＰＵ２８が正常に動作している場合には、ＷＤ端子へ２ｍｓ毎にハイパルスが入力されるので、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からロウパルス（リセットパルス）が出力されることはない。逆に、ＭＰＵ２８が正常に動作していない場合、即ちＭＰＵ２８が異常状態にある場合には、ＭＰＵ２８のＴＯ端子からはロウパルスが出力されないので、ＷＤ端子へハイパルスが入力されず、その結果、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からロウパルス（リセットパルス）が出力される。このロウパルスは、ＭＰＵ２８のリセット端子ＲＥＳＥＴへ入力され、異常状態にあるＭＰＵ２８をリセットして、そのＭＰＵ２８を正常な状態に復帰させるのである。
As described above, the output of the TO terminal of the
次に、図１１のタイミングチャートに基づいて、瞬停などの発生時におけるＭＰＵ２８のリセットのタイミングについて説明する。前記した通り、瞬停などの発生時においては、制御系の駆動電圧（５ボルト）は正常動作範囲の電圧を維持したままであるので、停電監視回路２０からリセット信号２２が出力される前の状態では、ＭＰＵ２８は正常に動作しており、そのＴＯ端子からは定期的にロウパルスが出力されている（図１１の（ａ））。よって、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスは出力されず、その出力はハイのままとなっている。
Next, the reset timing of the
停電監視回路２０からリセット信号２２が出力され、バッファＢＦ１１の入力がロウになると、インバータＩＶ１１の出力もロウになって、ＭＰＵ２８のリセット端子ＲＥＳＥＴへリセット信号が入力される（図１１の（ｂ））。ＭＰＵ２８へリセット信号が入力されている間は、ＭＰＵ２８は動作を停止する。よって、ＴＯ端子からロウパルスは出力されず、その出力はハイのままとなる。このため、ナンドＮＡＮＤの出力はロウのままとなって、ウォッチドッグタイマＩＣ２７のＷＤ端子へハイパルスが入力されなくなる。
When the
かかる状態が０．２秒続く毎に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からＭＰＵ２８をリセットするためのロウパルス（リセットパルス）（図１１の（ｃ））が出力される。なお、このリセットパルスは、リセット信号２２が出力されている状態では、ノアＮＯＲにより吸収され、ＭＰＵ２８のリセット端子ＲＥＳＥＴへは現れない。
Every time this state continues for 0.2 seconds, a low pulse (reset pulse) ((c) in FIG. 11) for resetting the
その後、停電監視回路２０からのリセット信号２２が解除されると（図１１の（ｄ））、単安定マルチバイブレータＭＭ３のＣＬＲ端子の入力が立ち上がるので、このＱバー端子からワンショットのロウパルスが出力される（図１１の（ｅ））（ＭＭ３の動作は図５を参照）。このワンショットのロウパルスによりナンドＮＡＮＤの出力が立ち上がり（図１１の（ｆ））、ウォッチドッグタイマＩＣ２７のＷＤ端子へハイパルスが入力される。これにより、ウォッチドッグタイマＩＣ２７内の監視タイマがクリアされる。
After that, when the
また、リセット信号２２の解除により（図１１の（ｄ））、ＭＰＵ２８のリセット端子ＲＥＳＥＴへの入力がハイとなって、ＭＰＵ２８が動作を開始する。これにより、ＭＰＵ２８のＴＯ端子から定期的にロウパルスが出力され、ナンドＮＡＮＤ及びコンデンサＣ１を介して、ウォッチドッグタイマＩＣ２７のＷＤ端子へ入力される（図１１の（ｇ））。
Further, when the
このように、制御系の駆動電圧（５ボルト）が正常動作範囲にある状態で、停電監視回路２０からリセット信号２２が出力されると、ＭＰＵ２８はその動作を停止するので、ウォッチドッグタイマＩＣ２７はＭＰＵ２８の異常と判断して、ＲＳＴ端子からリセットパルスを出力する。かかるリセットパルスが、リセット信号２２の解除後に出力されると、ＭＰＵ２８に対してリセットが２回かけられることになり、ＭＰＵ２８のリセット処理が２回繰り返されて、その結果、ＭＰＵ２８の立ち上げ時間に遅れを生じてしまう。ランプ制御基板Ｌは、主制御基板Ｃから送信されるコマンドに基づいて動作するので、リセット信号２２の入力後の立ち上がり時間が遅れると、受信できないコマンドが生じて正常に動作することができない。
As described above, when the
しかし、本実施例のパチンコ機Ｐによれば、上述した通り、停電監視回路２０から出力されるリセット信号２２の解除時には、ウォッチドッグタイマＩＣ２７のＷＤ端子へハイパルスを出力して、ウォッチドッグタイマＩＣ２７内の監視タイマをクリアするので、リセット信号２２の解除後に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはない。よって、ＭＰＵ２８のリセット処理を１回で終了させることができ、ＭＰＵ２８を迅速に立ち上げることができる。従って、コマンドの受信漏れを生じることなく、正常に動作させることができるのである。
However, according to the pachinko machine P of the present embodiment, as described above, when the
次に、図１２から図１５を参照して、かかるＭＰＵ２８のリセット端子ＲＥＳＥＴ回りの回路の変形例について説明する。図１２は、単安定マルチバイブレータＭＭ３に代えて、所定の周期で発振する発振回路２９を用いたものの、リセット端子ＲＥＳＥＴ回りの回路図であり、図１３は、そのタイミングチャートである。この発振回路２９は、コンデンサや抵抗、コンパレータなどを組み合わせて構成した公知の発振回路であり、入力端子ＩＮにハイ信号が入力されている場合には出力端子ＯＵＴからハイ信号を出力し（図１３の（ａ））、入力端子ＩＮにロウ信号が入力されている場合には出力端子ＯＵＴから所定の周波数で発振する発振パルスを出力する回路である（図１３の（ｂ））。
Next, a modified example of the circuit around the reset terminal RESET of the
この変形例によれば、停電監視回路２０からリセット信号２２が出力されていない場合には（図１３の（ａ））、入力端子ＩＮにハイ信号が入力されるので、出力端子ＯＵＴからはハイ信号が出力される。その結果、ナンドＮＡＮＤから、ＭＰＵ２８のＴＯ端子の出力を反転した信号が出力され、これがコンデンサＣ１を介してウォッチドッグタイマＩＣ２７のＷＤ端子へ入力される。よって、停電監視回路２０からリセット信号２２が出力されていない場合には、ＭＰＵ２８のＴＯ端子から定期的にロウパルスが出力される限り、即ちＭＰＵ２８が正常に動作している限り、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはない。
According to this modified example, when the
一方、停電監視回路２０からリセット信号２２が出力された場合には（図１３の（ｂ））、入力端子ＩＮにロウ信号が入力されるので、出力端子ＯＵＴからは所定の周波数で発振する発振パルスが出力される。リセット信号２２の入力により、ＭＰＵ２８は動作を停止するので、ＴＯ端子の出力はハイのままとなっている。よって、ナンドＮＡＮＤから、発振回路２９の発振パルスを反転した信号が出力され、これがコンデンサＣ１を介してウォッチドッグタイマＩＣ２７のＷＤ端子へ入力される。よって、停電監視回路２０からリセット信号２２が出力されている場合には、ウォッチドッグタイマＩＣ２７内の監視タイマはクリアされ続けるので、リセット信号２２の出力が解除されても、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはなく、ＭＰＵ２８にリセットを２重にかけることはない。
On the other hand, when the
図１４は、更に別の変形例であって、図１１のナンドＮＡＮＤ及び単安定マルチバイブレータＭＭ３に代えて、インバータＩＶ１２を接続すると共に、ＮＰＮ形のトランジスタＴＲを用いて、停電監視回路２０からリセット信号２２が出力されている場合には（バッファＢＦ１１の出力がロウの場合には）、ウォッチドッグタイマＩＣ２７への駆動電圧の供給を断って、ウォッチドッグタイマＩＣ２７を停止するようにしたものの、リセット端子ＲＥＳＥＴ回りの回路図である。図１５は、そのタイミングチャートである。
FIG. 14 shows still another modified example in which an inverter IV12 is connected instead of the NAND NAND and the monostable multivibrator MM3 in FIG. 11, and an NPN transistor TR is used to reset from the power
この変形例によれば、停電監視回路２０からリセット信号２２が出力されていない場合には（図１５の（ａ））、バッファＢＦ１１からはハイ信号が出力されるので、トランジスタＴＲがオンして、ウォッチドッグタイマＩＣ２７へ５ボルトの駆動電圧が供給される。ＭＰＵ２８が正常に動作している場合、ＭＰＵ２８のＴＯ端子からは定期的にロウパルスが出力され、このロウパルスを反転したものが、インバータＩＶ１２からコンデンサＣ１を介してウォッチドッグタイマＩＣ２７のＷＤ端子へ入力される。よって、停電監視回路２０からリセット信号２２が出力されていない場合には、ＭＰＵ２８が正常に動作している限り、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはない。
According to this modification, when the
一方、停電監視回路２０からリセット信号２２が出力された場合には（図１５の（ｂ））、バッファＢＦ１１からロウ信号が出力されるので、トランジスタＴＲがオフして、ウォッチドッグタイマＩＣ２７への５ボルトの駆動電圧の供給が断たれる。その結果、ウォッチドッグタイマＩＣ２７が動作を停止し、ＲＳＴ端子の出力はロウとなる。また、リセット信号２２の入力により、ＭＰＵ２８は動作を停止しているので、ＴＯ端子の出力はハイのままとなり、インバータＩＶ１２からは、これを反転したロウ信号がコンデンサＣ１を介してウォッチドッグタイマＩＣ２７のＷＤ端子へ入力される。前記した通り、ウォッチドッグタイマＩＣ２７は動作を停止しているので、そのＷＤ端子にハイパルスが入力されなくても、影響はない。
On the other hand, when the
リセット信号２２の出力が解除されると（図１５の（ｃ））、トランジスタＴＲがオンされ、ウォッチドッグタイマＩＣ２７へ駆動電圧が供給される。これによりウォッチドッグタイマＩＣ２７が始動し、その後、ウォッチドッグタイマＩＣ２７の各端子に接続される抵抗やコンデンサの大きさにより定まる所定時間（図１５の（ｄ））の経過後に、ＲＳＴ端子の出力がハイとなり（図１５の（ｅ））、その結果、ノアＮＯＲの出力がロウとなって、インバータＩＶ１１からハイ信号が出力され、ＭＰＵ２８が動作を開始する。
When the output of the
このように、図１４の変形例によれば、停電監視回路２０からリセット信号２２が出力されている間は、ウォッチドッグタイマＩＣ２７への駆動電圧の供給を断って、そのウォッチドッグタイマＩＣ２７を停止しているので、リセット信号２２の解除後に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子から、ＭＰＵ２８が二重にリセットされる形でリセットパルスを出力することがない。よって、ＭＰＵ２８を迅速に立ち上げることができる。
As described above, according to the modification of FIG. 14, while the
なお、上記実施例において、請求項１記載の制御手段としては、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂにそれぞれ搭載され、その制御基板において制御の実行主体となる各ＭＰＵ１１，２８がそれぞれ該当する。
In the above embodiment, the control means described in
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。 The present invention has been described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various improvements and modifications can be easily made without departing from the spirit of the present invention. It can be guessed.
例えば、上記実施例では、図１０から図１５におけるＭＰＵのリセット端子ＲＥＳＥＴ回りの回路については、ランプ制御基板Ｌを例に説明したが、これらの回路はランプ制御基板Ｌの他、主制御基板Ｃ、払出制御基板Ｈ、表示用制御基板Ｄ、効果音制御基板Ｓ、及び、発射制御基板Ｂのすべてに採用される。 For example, in the above-described embodiment, the circuit around the reset terminal RESET of the MPU in FIGS. 10 to 15 has been described by taking the lamp control board L as an example, but these circuits include the main control board C in addition to the lamp control board L. The payout control board H, the display control board D, the sound effect control board S, and the launch control board B are all employed.
また、上記実施例の停電回路２０では（図４参照）、停電処理（停電時における遊技の終了処理）が９ｍｓ以内に終了することから、停電信号２１の出力後、前段の単安定マルチバイブレータＭＭ１から出力されるワンショットのロウパルスの出力時間を９ｍｓに設定した。しかし、停電処理の実行時間が９ｍｓ以上となる場合には、その停電処理の実行時間に合わせて、該ワンショットのロウパルスの出力時間を変更する。例えば、停電処理の実行に２２０ｍｓ必要であれば、前段の単安定マルチバイブレータＭＭ１から出力されるワンショットのロウパルスの出力時間を２２０ｍｓに設定するのである。
Further, in the
本発明を上記実施例とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回（例えば２回、３回）大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機（通称、２回権利物、３回権利物と称される）として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機として実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。 You may implement this invention in the pachinko machine etc. of a different type from the said Example. For example, once a big hit, a pachinko machine that raises the expected value of the big hit until a big hit state occurs (for example, two times or three times) including that (for example, a two-time right item, a three-time right item) May also be implemented. Moreover, after the jackpot symbol is displayed, it may be implemented as a pachinko machine that enters a special game state under the condition that a ball is awarded in a predetermined area. Further, in addition to the pachinko machine, the game machine may be implemented as various game machines such as an alepatchi, a sparrow ball, a slot machine, a game machine in which a so-called pachinko machine and a slot machine are integrated.
なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えたスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。 In the slot machine, for example, a symbol is changed by operating a control lever in a state where a symbol effective line is determined by inserting coins, and a symbol is stopped and confirmed by operating a stop button. Is. Therefore, the basic concept of the slot machine is that it is provided with variable display means for confirming and displaying the identification information after variably displaying the identification information string composed of a plurality of identification information, and resulting from the operation of the starting operation means (for example, the operation lever). Then, the change of the identification information is started, and the change of the identification information is stopped due to the operation of the operation means for stop (for example, the stop button) or after the lapse of a predetermined time, and the fixed identification information at the time of the stop Is a slot machine provided with special game state generating means for generating a special game state advantageous to the player on the condition that the specific identification information is a necessary condition. In this case, coins, medals, etc. are representative examples of game media As mentioned.
また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する可変表示手段を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作（ボタン操作）に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に有利な大当たり状態が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。 In addition, as a specific example of a gaming machine in which a pachinko machine and a slot machine are integrated, a variable display means for displaying a symbol after a symbol string composed of a plurality of symbols is displayed, and a handle for launching a ball is provided. What is not provided. In this case, after throwing a predetermined amount of spheres based on a predetermined operation (button operation), for example, the change of the symbol is started due to the operation of the operation lever, for example, due to the operation of the stop button, or With the passage of time, the fluctuation of the symbol is stopped, and a jackpot state advantageous to the player is generated on the condition that the confirmed symbol at the time of stoppage is a so-called jackpot symbol. A lot of balls are paid out.
以下に本発明の変形例を示す。請求項１記載の遊技機において、前記リセット防止手段は、前記リセット手段によるリセット信号の出力後に、前記監視手段の監視状態をクリアするものであることを特徴とする遊技機１。リセット手段によるリセット信号の出力中は制御手段は動作しないが、そのリセット信号の出力後に、リセット防止手段によって、監視手段による監視状態がクリアされる。よって、リセット手段によるリセット信号の出力後に、そのリセット信号の出力を原因として、監視手段からリセット信号が出力されることがないので、制御手段の立ち上げを迅速に行うことができる。このリセット防止手段としては、図１０に示す単安定マルチバイブレータＭＭ３が該当する。
The modification of this invention is shown below. 2. A gaming machine according to
請求項１記載の遊技機において、前記リセット防止手段は、前記リセット手段によるリセット信号の出力中に、前記監視手段へ前記制御手段の正常動作信号を擬似的に出力するものであることを特徴とする遊技機２。リセット手段によるリセット信号の出力中は制御手段は動作しないが、その間、リセット防止手段によって、制御手段の正常動作信号が監視手段へ擬似的に出力されるので、監視手段は制御手段が正常動作していると判断する。よって、リセット手段によるリセット信号の出力後に、そのリセット信号の出力を原因として、監視手段からリセット信号を出力することがないので、制御手段の立ち上げを迅速に行うことができる。このリセット防止手段としては、図１２に示す発振回路２９が該当する。
2. The gaming machine according to
請求項１記載の遊技機において、前記リセット防止手段は、前記リセット手段によるリセット信号の出力中に、前記監視手段による監視動作を停止させるものであることを特徴とする遊技機３。リセット手段によるリセット信号の出力中は制御手段は動作しないが、その間、リセット防止手段によって、監視手段の監視動作が停止される。よって、リセット手段によるリセット信号の出力後に、そのリセット信号の出力を原因として、監視手段からリセット信号を出力することがないので、制御手段の立ち上げを迅速に行うことができる。このリセット防止手段としては、図１４に示すトランジスタＴＲが該当する。
2. A gaming machine according to
請求項１記載の遊技機または遊技機１から３のいずれかにおいて、前記監視手段はウォッチドッグ回路で構成されていることを特徴とする遊技機４。なお、ウォッチドッグ回路としては、実施例で示したウォッチドッグタイマＩＣ２７の他、ＭＰＵに内蔵されるものや、複数の電子部品でアセンブルされるものなどが含まれる。
4. The gaming machine 4 according to
請求項１記載の遊技機または遊技機１から４のいずれかにおいて、前記リセット手段は、停電の発生時に停電信号を出力する一方、その停電信号の出力後に停電が解消した場合にリセット信号を出力するものであることを特徴とする遊技機５。
4. The gaming machine according to
請求項１記載の遊技機または遊技機１から５のいずれかにおいて、前記リセット手段へ駆動電圧を供給する第１電源手段と、前記監視手段へ駆動電圧を供給する第２電源手段とは別々に構成されていることを特徴とする遊技機６。かかる構成によれば、第２電源手段によって監視手段へ正常な駆動電圧が供給されている場合であっても、第１電源手段によりリセット手段へ正常な駆動電圧が供給されない場合があり、その結果、監視手段の動作中に、リセット手段からリセット信号が出力されることがある。
2. The gaming machine according to
遊技機１から６のいずれかにおいて、電源の供給が途絶えてもデータを保持する不揮発性の記憶手段と、その記憶手段の内容をクリアするためのクリアスイッチとを備えていることを特徴とする遊技機７。なお、かかるクリアスイッチによるバックアップデータのクリアは、例えば、次の場合に行うことができる。（１）クリアスイッチが操作された場合。（２）クリアスイッチを操作した状態で電源が投入された場合。（３）クリアスイッチを操作した状態で電源がオフされた場合。この場合には、終了処理においてバックアップデータのクリアが行われるか、或いは、終了処理においては電源オフ時にクリアスイッチが操作されたことを記憶しておき、次の電源投入時にバックアップデータをクリアするようにしても良い。（４）クリアスイッチが所定時間内に複数回操作された場合。（５）クリアスイッチを２以上設け、そのクリアスイッチが所定の順序で、或いは、同時に操作された場合。
Any one of the
請求項１記載の遊技機または遊技機１から７のいずれかにおいて、前記遊技機はパチンコ機であることを特徴とする遊技機８。中でも、パチンコ機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞（又は作動口を通過）することを必要条件として、表示装置において変動表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置（特定入賞口）が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値（景品球のみならず、磁気カードへ書き込まれるデータ等も含む）が付与されるものが挙げられる。
The
請求項１記載の遊技機または遊技機１から８のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機９。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
The gaming machine according to
請求項１記載の遊技機または遊技機１から７のいずれかにおいて、前記遊技機はパチンコ機とスロットマシンとを融合させたものであることを特徴とする遊技機１０。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の変動開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。
8. The
１１ 主制御基板のＭＰＵ（主制御手段の一部）
２０ 停電監視回路（リセット手段）
２１ 停電信号
２２ リセット信号
２７ ウォッチドッグタイマＩＣ（ウォッチドッグ回路）（主監視手段、縦監視手段）
２８ ランプ制御基板のＭＰＵ（従制御手段の一部）
３０ 電源回路（駆動電圧供給手段）
Ｃ 主制御基板（主制御手段）
Ｈ 払出制御基板（従制御手段）
Ｄ 表示用制御基板（従制御手段）
Ｓ 効果音制御基板（従制御手段）
Ｌ ランプ制御基板（従制御手段）
ＭＭ３ 単安定マルチバイブレータ（主初期化手段、従初期化手段）
Ｐ パチンコ機（遊技機）
11 MPU of main control board ( part of main control means )
20 Power failure monitoring circuit (reset means)
21
28 MPU of lamp control board (part of slave control means)
30 Power supply circuit (drive voltage supply means)
C Main control board ( Main control means )
H Discharge control board (secondary control means)
D Display control board (secondary control means)
S sound effect control board (secondary control means)
L Lamp control board (secondary control means)
MM3 monostable multivibrator ( main initialization means, secondary initialization means )
P Pachinko machine (game machine)
Claims (2)
その主制御手段からの指示に基づいて遊技の従制御を行う従制御手段と、Slave control means for performing slave control of the game based on an instruction from the master control means;
前記主制御手段および従制御手段へ駆動電圧を供給する駆動電圧供給手段と、Drive voltage supply means for supplying a drive voltage to the main control means and the slave control means;
少なくとも遊技機の電源オン後に第１状態から第２状態へ切り換えられ、前記第２状態の場合に前記主制御手段および従制御手段の動作が実行され、前記第１状態の場合に前記主制御手段および従制御手段の動作が停止されるリセット信号を前記主制御手段および従制御手段へ出力するためのリセット手段とを備え、At least after switching on the power of the gaming machine, the first state is switched to the second state, the operation of the main control means and the sub control means is executed in the second state, and the main control means in the first state And a reset means for outputting a reset signal for stopping the operation of the sub control means to the main control means and the sub control means,
前記主制御手段は、The main control means includes
その主制御手段の動作状態を監視して、その主制御手段が正常動作していないことに基づき監視状態が所定条件を満たした場合に、その主制御手段の制御を再開させるために、その主制御手段への前記リセット信号の出力を前記第１状態とした後に前記第２状態とするための主監視手段と、In order to resume the control of the main control means when the operation state of the main control means is monitored and the monitoring state satisfies a predetermined condition based on the fact that the main control means is not operating normally. Main monitoring means for setting the second state after the output of the reset signal to the control means is set to the first state;
前記リセット手段の動作に基づく前記リセット信号が前記第１状態から前記第２状態へ切り換えられた後に、前記主監視手段の監視状態を初期状態とする主初期化手段とを備えており、Main resetting means for setting the monitoring state of the main monitoring means to an initial state after the reset signal based on the operation of the resetting means is switched from the first state to the second state;
前記従制御手段は、The slave control means includes
その従制御手段の動作状態を監視して、その従制御手段が正常動作していないことに基づき監視状態が所定条件を満たした場合に、その従制御手段の制御を再開させるために、その従制御手段への前記リセット信号の出力を前記第１状態とした後に前記第２状態とするための従監視手段と、The operation state of the slave control unit is monitored, and when the monitor state satisfies a predetermined condition based on the fact that the slave control unit is not operating normally, the slave control unit is restarted to resume control. Subordinate monitoring means for setting the output of the reset signal to the control means to the second state after setting the first state;
前記リセット手段の動作に基づく前記リセット信号が前記第１状態から前記第２状態へ切り換えられた後に、前記従監視手段の監視状態を初期状態とする従初期化手段とを備えており、Subordinate initialization means for setting the monitoring state of the slave monitoring means to an initial state after the reset signal based on the operation of the reset means is switched from the first state to the second state,
遊技機の電源オン後に、前記駆動電圧供給手段から供給される前記駆動電圧が前記主制御手段および従制御手段の正常動作範囲となるタイミングは、前記リセット信号が遊技機の電源オン後に前記第１状態から前記第２状態へ切り換えられるタイミングよりも前であることを特徴とする遊技機。The timing at which the drive voltage supplied from the drive voltage supply means becomes the normal operating range of the main control means and the sub control means after the gaming machine is turned on is the first time after the reset signal is turned on the gaming machine. A gaming machine before the timing of switching from a state to the second state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001527A JP6090483B2 (en) | 2016-01-07 | 2016-01-07 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001527A JP6090483B2 (en) | 2016-01-07 | 2016-01-07 | Game machine |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014197692A Division JP5994831B2 (en) | 2014-09-29 | 2014-09-29 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016104194A JP2016104194A (en) | 2016-06-09 |
| JP6090483B2 true JP6090483B2 (en) | 2017-03-08 |
Family
ID=56101995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016001527A Expired - Fee Related JP6090483B2 (en) | 2016-01-07 | 2016-01-07 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6090483B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197848A (en) * | 1988-02-03 | 1989-08-09 | Japan Electron Control Syst Co Ltd | Runaway preventing circuit for cpu |
| JP2000126426A (en) * | 1998-10-26 | 2000-05-09 | Sankyo Kk | Game machine |
| JP2000237435A (en) * | 1999-02-17 | 2000-09-05 | Sankyo Kk | Game machine |
-
2016
- 2016-01-07 JP JP2016001527A patent/JP6090483B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016104194A (en) | 2016-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5120410B2 (en) | Game machine | |
| JP4724897B2 (en) | Game machine | |
| JP2001321532A5 (en) | ||
| JP5994831B2 (en) | Game machine | |
| JP5652521B2 (en) | Game machine | |
| JP6090483B2 (en) | Game machine | |
| JP6315075B2 (en) | Game machine | |
| JP5725051B2 (en) | Game machine | |
| JP4759794B2 (en) | Game machine | |
| JP4724898B2 (en) | Game machine | |
| JP4608734B2 (en) | Game machine | |
| JP6061042B2 (en) | Game machine | |
| JP2010172753A (en) | Game machine | |
| JP5900568B2 (en) | Game machine | |
| JP5979287B2 (en) | Game machine | |
| JP5637179B2 (en) | Game machine | |
| JP5700002B2 (en) | Game machine | |
| JP5880600B2 (en) | Game machine | |
| JP4576663B2 (en) | Game machine | |
| JP5720645B2 (en) | Game machine | |
| JP5182335B2 (en) | Game machine | |
| JP2001321496A5 (en) | ||
| JP6256581B2 (en) | Pachinko machine | |
| JP6256579B2 (en) | Pachinko machine | |
| JP2010179164A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6090483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |