JP5637179B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP5637179B2 JP5637179B2 JP2012139265A JP2012139265A JP5637179B2 JP 5637179 B2 JP5637179 B2 JP 5637179B2 JP 2012139265 A JP2012139265 A JP 2012139265A JP 2012139265 A JP2012139265 A JP 2012139265A JP 5637179 B2 JP5637179 B2 JP 5637179B2
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- output
- state
- reset signal
- control board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、パチンコ機やスロットマシンなどの遊技機に関するものである。 The present invention relates to gaming machines such as pachinko machines and slot machines.
パチンコ機などに代表される遊技機は、主に、遊技の制御を行う主制御基板と、その主制御基板から送信される各種コマンドに基づいて動作する払出制御基板や表示用制御基板、効果音制御基板、ランプ制御基板などと、これらに接続される表示装置や払出装置、球の発射装置などの各種装置によって構成されている。例えば、発射装置によって遊技領域へ打ち込まれた球が入賞口へ入賞すると、その入賞信号を主制御基板が検出して、主制御基板から払出制御基板へ賞球の払い出し個数が指示される。この指示により払出制御基板によって払出装置が制御され、賞球の払い出しが行われる。 A gaming machine represented by a pachinko machine mainly has a main control board that controls the game, a payout control board that operates based on various commands transmitted from the main control board, a display control board, and sound effects. A control board, a lamp control board, and the like and various devices such as a display device, a payout device, and a ball launching device connected thereto are configured. For example, when a ball that has been driven into the game area by the launching device wins a winning opening, the main control board detects the winning signal and instructs the payout number of the winning ball from the main control board to the payout control board. In accordance with this instruction, the payout device is controlled by the payout control board, and award balls are paid out.
ここで、例えば、賞球の払い出しが完了する前に停電が発生すると、停電が解消しても、停電前の入賞に対する賞球の払い出しを行うことはできない。この例示への対応等のため、遊技機の電源をバックアップして、停電時においても遊技機へ駆動電圧を供給し遊技機が継続して動作できるようにすることが考えられるが、長時間に及ぶ停電ではバックアップ電源もダウンするので、単に、遊技機の電源をバックアップするだけでは対応できない。 Here, for example, if a power failure occurs before the payout of the winning ball is completed, even if the power failure is resolved, the winning ball cannot be paid out for winnings before the power failure. In order to respond to this example, it is possible to back up the power supply of the gaming machine and supply the driving voltage to the gaming machine even in the event of a power failure so that the gaming machine can continue to operate. In the event of a power outage, the backup power supply will also go down, so simply backing up the gaming machine power supply will not be able to cope.
本発明は上記例示した問題点等を解決するためになされたものであり、停電に対応することができる遊技機を提供することを目的としている。 The present invention has been made to solve the above-described problems and the like, and an object thereof is to provide a gaming machine that can cope with a power failure.
この目的を達成するために請求項１記載の遊技機は、遊技の制御を行う第１制御手段と、該第１制御手段と異なる第２制御手段と、遊技機の電源オン後に第１状態から第２状態へ切り換えられ、遊技機の電源オフ後に前記第２状態から前記第１状態へ切り換えられる停電信号を前記第１制御手段へ出力する停電信号出力手段と、第３状態の場合に前記第１制御手段の動作が行われ、第４状態の場合に前記第１制御手段の動作が停止されるリセット信号を前記第１制御手段へ出力するリセット信号出力手段とを備え、前記第１制御手段は、前記停電信号出力手段から出力される停電信号が前記第２状態から前記第１状態に切り換えられる場合に停電処理を実行する停電処理実行手段を有し、前記リセット信号出力手段は、前記停電信号出力手段によって前記停電信号が前記第１状態から前記第２状態へ切り換えられた第１期間後に、前記リセット信号出力手段から出力される前記リセット信号が前記第４状態から前記第３状態へ切り換わるよう、前記第１制御手段へ出力される前記リセット信号を切り換える第１リセット信号切換手段と、前記停電信号出力手段によって前記停電信号が前記第２状態から前記第１状態へ切り換えられた第２期間後に、前記リセット信号出力手段から出力される前記リセット信号が前記第３状態から前記第４状態へ切り換わるよう、前記第１制御手段へ出力される前記リセット信号を切り換える第２リセット信号切換手段とを有しており、前記第２期間は、前記停電処理を実行可能な期間であり、前記第２制御手段は、前記第１リセット信号切換手段と前記第２リセット信号切換手段とを使用して前記リセット信号出力手段から出力される前記リセット信号に基づき動作が行われる。
請求項２記載の遊技機は、請求項１記載の遊技機において、前記第１状態はロウ状態であり、前記第２状態はハイ状態であり、前記第３状態はハイ状態であり、前記第４状態はロウ状態である。
請求項３記載の遊技機は、請求項１または２に記載の遊技機において、前記第１期間と前記第２期間とは同一期間である。
請求項４記載の遊技機は、請求項１から３のいずれかに記載の遊技機において、前記遊技機はパチンコ機である。
In order to achieve this object, a gaming machine according to
The gaming machine according to
The gaming machine according to
A gaming machine according to a fourth aspect is the gaming machine according to any one of the first to third aspects, wherein the gaming machine is a pachinko machine.
本発明の遊技機によれば、停電に対応することができる。 According to the gaming machine of the present invention, it is possible to cope with a power failure.
以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例として弾球遊技機の一種であるパチンコ機、特に、第１種パチンコ遊技機を用いて説明する。なお、本発明を第３種パチンコ遊技機や、コイン遊技機、スロットマシン等の他の遊技機に用いることは、当然に可能である。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In this embodiment, a pachinko machine that is a kind of a ball game machine, in particular, a first type pachinko game machine will be described as an example of the game machine. Of course, the present invention can be used for other gaming machines such as a third-class pachinko gaming machine, a coin gaming machine, and a slot machine.
図１は、本実施例のパチンコ機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶（ＬＣＤ）ディスプレイ３が設けられている。このＬＣＤディスプレイ３の表示画面は横方向に３分割されており、３分割された各表示領域において、それぞれ右から左へ横方向にスクロールしながら図柄の変動表示が行われる。
FIG. 1 is a front view of a game board of a pachinko machine P according to the present embodiment. Around the
ＬＣＤディスプレイ３の下方には、図柄作動口（第１種始動口）４が設けられ、打球がこの図柄作動口４を通過することにより、前記したＬＣＤディスプレイ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤディスプレイ３の変動後の表示結果が予め定められた図柄の組み合わせの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで、あるいは、打球が１０個入賞するまで）開放される。
Below the
この特定入賞口５内には、Ｖゾーン５ａが設けられており、特定入賞口５の開放中に、打球がＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。
A V
また、遊技盤１およびその周辺の各所には、複数のランプ７が配設されている。これらのランプ７は遊技の内容に応じて点灯又は消灯して、遊技の興趣を盛り上げると共に、遊技の進行状況を遊技者に表示する。
In addition, a plurality of
図２は、パチンコ機Ｐの電気的な構成を概略的に示したブロック図である。図２に示すように、パチンコ機Ｐは、停電監視回路２０を有すると共に、主制御基板Ｃに、複数の制御基板Ｈ，Ｄ，Ｓ，Ｌが接続されて構成されている。主制御基板Ｃは、遊技内容の制御を行うためのものであり、この主制御基板Ｃに接続された各種スイッチＳＷから出力される信号と、主制御基板Ｃ内に設けられるカウンタ値などとに基づいて、各制御基板Ｈ，Ｄ，Ｓ，Ｌへ制御コマンドを送信して遊技の制御を行っている。
FIG. 2 is a block diagram schematically showing the electrical configuration of the pachinko machine P. As shown in FIG. As shown in FIG. 2, the pachinko machine P includes a power
主制御基板Ｃには、ワンチップマイコンとしてのＭＰＵ１１が搭載されている。ＭＰＵ１１は、演算装置としてのＣＰＵと、制御プログラムを記憶するＲＯＭと、制御プログラムの実行時に各種のデータを書き替え可能に記憶するＲＡＭ１２と、タイマ割り込み回路と、フリーランニングカウンタと、ウォッチドッグタイマと、チップセレクトロジックなどとの各種の回路をワンチップに内蔵したものであり、これらの回路の他に、パチンコ機Ｐの遊技の制御（大当たりの有無を決定する制御）に使用される乱数を発生するための乱数発生回路や、このＭＰＵ１１に固有の識別番号（ＩＤ番号）を記憶してその識別番号を所定の操作により出力するＩＤ出力回路を有している。
On the main control board C, an MPU 11 as a one-chip microcomputer is mounted. The MPU 11 includes a CPU as an arithmetic unit, a ROM that stores a control program, a
ＭＰＵ１１には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされても、ＭＰＵ１１のＲＡＭ１２のデータは保持（バックアップ）される。ＲＡＭ１２には、賞球の払い出し残数が記憶されるので、停電時においても賞球の払い出し残数を記憶し続けて、停電の解消後に残りの賞球の払い出しを行うことができる。なお、本実施例のＲＡＭ１２は、その全データがバックアップされており、前記した賞球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１２の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１２の一部分のデータのみをバックアップするように構成しても良いのである。
The backup voltage is supplied to the
払出制御基板Ｈは、各種スイッチＳＷから出力される信号や主制御基板Ｃから送信される制御コマンドに基づいて、賞球や貸し球の払出制御を行うものであり、主制御基板Ｃの他に、遊技盤１内の遊技領域へ球を発射するための発射モータ１０を制御する発射制御基板Ｂと、賞球や貸し球を払い出すための払出モータ９とが接続されている。
The payout control board H performs payout control of prize balls and rental balls based on signals output from the various switches SW and control commands sent from the main control board C. In addition to the main control board C, A launch control board B for controlling a
この払出制御基板ＨのＲＡＭ１３には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされた場合にも、ＲＡＭ１３のデータは保持（バックアップ）される。ＲＡＭ１３には、賞球や貸し球の払い出し残数が記憶されるので、停電時にもこれらを記憶し続けて、停電の解消後に残りの賞球や貸し球を払い出すことができる。なお、本実施例のＲＡＭ１３は、前記したＭＰＵ１１のＲＡＭ１２の場合と同様に、その全データがバックアップされているので、賞球や貸し球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１３の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１３の一部分のデータのみをバックアップするように構成しても良い。
The
主制御基板Ｃおよび払出制御基板Ｈにバックアップされるデータは、パチンコ機Ｐの裏面側に設けられたクリアスイッチ（図示せず）を押下することにより、消去（クリア）することができる。なお、かかるバックアップデータのクリアは、そのクリアが誤って行われないように、クリアスイッチが所定のタイミングで操作された場合に限り行われるようにされている。例えば、クリアスイッチを操作した状態で電源が投入された場合や、クリアスイッチを操作した状態で電源がオフされた場合、クリアスイッチが所定時間内に複数回操作された場合、或いは、クリアスイッチを２以上設け、そのクリアスイッチが所定の順序で若しくは同時に操作された場合に、バックアップデータのクリアを行うようにしている。 Data backed up on the main control board C and the payout control board H can be erased (cleared) by pressing a clear switch (not shown) provided on the back side of the pachinko machine P. Note that the clearing of the backup data is performed only when the clear switch is operated at a predetermined timing so that the clearing is not performed by mistake. For example, when the power is turned on while the clear switch is operated, the power is turned off while the clear switch is operated, the clear switch is operated multiple times within a predetermined time, or the clear switch is Two or more are provided, and the backup data is cleared when the clear switch is operated in a predetermined order or simultaneously.
表示用制御基板Ｄは、主制御基板Ｃから送信される制御コマンドに基づいて、ＬＣＤディスプレイ３の変動表示を制御するためのものである。効果音制御基板Ｓは、主制御基板Ｃから送信される制御コマンドに基づいて、遊技の進行に合わせた効果音をスピーカ６から出力するためのものであり、ランプ制御基板Ｌは、主制御基板Ｃから送信される制御コマンドに基づいて、各ランプ７の点灯及び消灯を制御するためのものである。
The display control board D is for controlling the fluctuation display of the
これら主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの間には、入力及び出力が固定的なバッファ８がそれぞれ接続されている（図２では１つのみ図示している）。よって、主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの送受信は、主制御基板Ｃから各制御基板Ｈ，Ｄ，Ｓ，Ｌへの一方向にのみ行われ、各制御基板Ｈ，Ｄ，Ｓ，Ｌから主制御基板Ｃへ行うことはできない。
Between the main control board C and the control boards H, D, S, and L,
停電監視回路２０は、電源のオフ時または停電の発生時に、停電信号２１を主制御基板Ｃおよび払出制御基板Ｈへ出力すると共に、電源のオン時又は停電信号２１の出力後の所定条件下においてリセット信号２２を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力するための回路である。図３を参照して、この停電監視回路２０の詳細を説明する。
The power
図３は、停電監視回路２０の概略的な機能を示した回路図である。説明を容易にするために、機能の説明に影響しない抵抗やコンデンサ、ダイオードなどの各素子については、その表記を省略している。
FIG. 3 is a circuit diagram illustrating a schematic function of the power
停電監視回路２０は、電源回路（図示せず）の＋３３ボルト（以下「＋３３Ｖ」と称す）の出力電圧を入力する電圧検出器２５を有しており、この電圧検出器２５の出力端には、シュミットトリガタイプのバッファＢＦ１が接続されている。バッファＢＦ１の出力端は、２入力アンドＡＤ１の一端と、Ｄ形フリップフロップＦＦのＤ端子とに、それぞれ接続されている。この電圧検出器２５は、具体的には、富士通株式会社製のＭＢ３７６１で構成され、電源回路から出力される＋３３Ｖの電圧を監視して、これが略２２ボルト以下に下がった場合に、停電の発生（電源のオフを含む。以下同様）と判断し、その出力をロウからハイに切り替える。この出力の切替によって、後述するように、停電信号２１が主制御基板Ｃ及び払出制御基板Ｈへ出力される。
The power
なお、停電の発生時には、遊技の制御の進行を止めて制御の終了処理を実行する必要があるので、この終了処理が完了するまでの間、制御系の駆動電圧である＋５ボルト（以下「＋５Ｖ」と称す）の出力が電源回路によって維持されなければならない。このため本実施例では、かかる終了処理のための時間が十分に確保できるように（具体的には９ｍｓ以上の時間が確保できるように）、＋３３Ｖの電圧が略２２ボルト以下に下がった時点で停電信号２１を出力するように構成している。終了処理の処理時間や＋５Ｖの出力が維持される時間は機械の種類によって異なるので、当然のことながら、本実施例において停電信号２１の出力契機とした略２２ボルトの電圧値も機械の種類によって上下する。
When a power failure occurs, it is necessary to stop the progress of the game control and execute the control end process. Therefore, until the end process is completed, the control system drive voltage +5 volts (hereinafter “+5 V”) is required. Output) must be maintained by the power supply circuit. For this reason, in this embodiment, when the voltage for +33 V drops to approximately 22 volts or less so that a sufficient time for the termination processing can be secured (specifically, a time of 9 ms or more can be secured). The
また、停電監視回路２０は、電源回路（図示せず）の＋５Ｖの出力電圧を入力するリセットＩＣ２６を有しており、このリセットＩＣ２６の出力端には、シュミットトリガタイプのバッファＢＦ２が接続されている。バッファＢＦ２の出力端は、２つの２入力アンドＡＤ１，ＡＤ３の一端と、２つの単安定マルチバイブレータＭＭ１，ＭＭ２のＣＬＲ端子とに、それぞれ接続されている。リセットＩＣ２６は、電源回路から制御系の駆動電圧である＋５Ｖの電圧が出力され後、所定時間（本実施例では９ｍｓ）ロウを出力し、その後、ハイ出力を維持するものである。後述するように、電源のオン時においては、このリセットＩＣ２６の出力がリセット信号２２として、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力される。
The power
電圧検出器２５とリセットＩＣ２６との出力を、バッファＢＦ１，ＢＦ２を介して入力するアンドＡＤ１の出力端は、シュミットトリガタイプのインバータＩＶ１，ＩＶ２の入力端と、前段の単安定マルチバイブレータＭＭ１のＢ端子と、フリップフロップＦＦのＣＬＲ端子とに、それぞれ接続されている。インバータＩＶ１，ＩＶ２の出力は、停電信号２１として、主制御基板Ｃ及び払出制御基板Ｈへそれぞれ出力される。また、単安定マルチバイブレータＭＭ１のＱバー端子は、後段の単安定マルチバイブレータＭＭ２のＢ端子に接続され、そのＱバー端子は、フリップフロップＦＦのＣＫ端子と、２入力のアンドＡＤ２の一端とに接続されている。フリップフロップＦＦのＱバー端子は、２入力のアンドＡＤ２の他端に接続されている。
The output terminal of the AND AD1 to which the outputs of the
単安定マルチバイブレータＭＭ１，ＭＭ２は、いずれもＨＣ２２１のＩＣで構成されている。図４にその真理値表を示すように、ＣＬＲ端子にハイ信号が入力されている状態ではＱバー端子から常時ハイ信号を出力しており、その状態でＢ端子の入力信号がロウからハイへ立ち上がると、Ｑバー端子の出力を一定時間（本実施例では９ｍｓ）ロウとする。即ち、Ｑバー端子から９ｍｓのワンショットのロウパルスが出力される。本実施例では、Ｑバー端子からのロウパルスの出力時間が９ｍｓになり、かつ、図４の真理値表に示す動作をするように、単安定マルチバイブレータＭＭ１，ＭＭ２の他の端子を接続している。なお、Ｑバー端子からワンショットのロウパルスが出力されている間にＢ端子へ入力される信号が変化しても、その変化は無視されて、Ｑバー端子の出力パルスに影響を与えない。図４において、表中の「Ｘ」マークは、入力信号の状態を問わないことを示している。 The monostable multivibrators MM1 and MM2 are both configured by HC221 ICs. As shown in the truth table in FIG. 4, when a high signal is input to the CLR terminal, a high signal is always output from the Q bar terminal, and in this state, the input signal at the B terminal changes from low to high. When it rises, the output of the Q bar terminal is set low for a certain time (9 ms in this embodiment). That is, a one-shot low pulse of 9 ms is output from the Q bar terminal. In this embodiment, the other terminals of the monostable multivibrators MM1 and MM2 are connected so that the output time of the low pulse from the Q bar terminal is 9 ms and the operation shown in the truth table of FIG. 4 is performed. Yes. Note that even if the signal input to the B terminal changes while the one-shot low pulse is output from the Q bar terminal, the change is ignored and does not affect the output pulse of the Q bar terminal. In FIG. 4, the “X” mark in the table indicates that the state of the input signal does not matter.
また、フリップフロップＦＦは、ＨＣ７４のＩＣで構成されている。図５にその真理値表を示すように、ＣＬＲ端子にロウ信号が入力されている状態ではＱバー端子からハイ信号を出力し、ＣＬＲ端子及びＤ端子にハイ信号が入力されている状態でＣＫ端子の入力信号がロウからハイへ立ち上がると、Ｑバー端子の出力をロウとするものである。なお、図５において、表中の「Ｘ」マークは、入力信号の状態を問わないことを示している。 The flip-flop FF is composed of an HC74 IC. As shown in the truth table in FIG. 5, a high signal is output from the Q bar terminal when a low signal is input to the CLR terminal, and a high signal is input to the CLR terminal and the D terminal. When the input signal of the terminal rises from low to high, the output of the Q bar terminal is set to low. In FIG. 5, the “X” mark in the table indicates that the state of the input signal does not matter.
後段の単安定マルチバイブレータＭＭ２のＱバー端子とフリップフロップＦＦのＱバー端子とに接続されるアンドＡＤ２の出力端は、２入力のアンドＡＤ３の一端に接続されている。前記した通り、このアンドＡＤ３のもう１つの入力端には、バッファＢＦ２を介してリセットＩＣ２６の出力信号が入力される。また、このアンドＡＤ３の出力端には、５つのバッファＢＦ３〜ＢＦ８が接続されており、これら５つのバッファＢＦ３〜ＢＦ８の出力は、リセット信号２２として、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへそれぞれ出力される。
The output terminal of the AND AD2 connected to the Q bar terminal of the subsequent monostable multivibrator MM2 and the Q bar terminal of the flip-flop FF is connected to one end of the two-input AND AD3. As described above, the output signal of the
次に、図６から図８を参照して、停電監視回路２０の動作、即ち、停電信号２１とリセット信号２２との出力動作について説明する。図６は、パチンコ機Ｐの電源がオンされ安定動作した後で、停電が発生した場合（電源がオフされた場合を含む）の停電監視回路２０のタイミングチャートである。
Next, the operation of the power
まず、電源のオンにより、＋５Ｖの電圧が上昇し、正常動作範囲の電圧に達すると（＋５Ｖ正常）、各ＩＣはそれぞれの初期状態の信号を出力する。リセットＩＣ２６も動作を開始し、９ｍｓの間ロウ信号を出力した後で、ハイ信号を出力する（ＢＦ２の出力参照）。この出力は、リセット信号２２として、アンドＡＤ３及び各バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力され、このリセット信号２２の立ち上がりにより、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂが動作を開始する。即ち、９ｍｓのリセット信号２２が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに入力されることにより、パチンコ機Ｐが動作を開始する。
First, when the power is turned on, the voltage of + 5V increases, and when the voltage reaches the normal operating range voltage (+ 5V is normal), each IC outputs a signal in its initial state. The
停電が発生すると（又は電源がオフされると）、まず、＋３３Ｖの出力電圧が徐々に低下を開始する。これが略２２Ｖ以下に下がると、電圧検出器２５の出力がロウからハイとなり、バッファＢＦ１の出力がハイになる。この間、＋５Ｖの出力電圧は正常値を維持しているので、リセットＩＣ２６はハイを出力しており、バッファＢＦ２の出力はハイとなっている。よって、バッファＢＦ１の出力がハイになると、アンドＡＤ１の出力はロウからハイへ立ち上がり、インバータＩＶ１，ＩＶ２の出力は、逆にハイからロウへ立ち下がる。これが停電信号２１として、データをバックアップ可能に記憶する主制御基板Ｃおよび払出制御基板Ｈへ出力される。
When a power failure occurs (or when the power is turned off), first, the output voltage of +33 V starts to gradually decrease. When this drops below approximately 22V, the output of the
また、アンドＡＤ１の出力が立ち上がると、単安定マルチバイブレータＭＭ１のＣＬＲ端子にはハイ信号が入力されているので、そのＱバー端子から９ｍｓの間ロウを維持するワンショットのロウパルスが出力される。この９ｍｓのロウパルスの立ち上がりで、更に、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓの間ロウを維持するワンショットのロウパルスが出力され、これによりアンドＡＤ２の一方の入力がロウとなるので、アンドＡＤ２の出力がハイからロウに変化する。その結果、アンドＡＤ３の出力もハイからロウとなり、バッファＢＦ３〜ＢＦ８を介して、リセット信号２２が各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力される。
When the output of the AND AD1 rises, a high signal is input to the CLR terminal of the monostable multivibrator MM1, so that a one-shot low pulse that maintains low for 9 ms is output from the Q bar terminal. At the rise of the low pulse of 9 ms, a one-shot low pulse that maintains low for 9 ms is output from the Q bar terminal of the subsequent monostable multivibrator MM2, thereby causing one input of AND AD2 to become low. The output of AND AD2 changes from high to low. As a result, the output of the AND AD3 also changes from high to low, and the
このリセット信号２２の出力から９ｍｓが経過するタイミング、即ち、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファＢＦ１の出力はハイのままである。よって、アンドＡＤ１の出力もハイなので、フリップフロップＦＦのＤ端子及びＣＬＲ端子にはハイ信号が入力されているので、そのＣＫ端子へ入力される単安定マルチバイブレータＭＭ２のＱバー端子の出力が立ち上がると、フリップフロップＦＦのＱバー端子の出力はロウとなる。このＱバー端子の出力はアンドＡＤ２に入力されるので、停電が継続している間は、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ変わっても、アンドＡＤ２の出力はロウを維持し、その結果、リセット信号２２は、停電が継続する間ロウを出力し続ける。
The output of the buffer BF1 remains high if the power failure continues at the timing when 9 ms elapses from the output of the
このように、停電信号２１が出力された後、前段の単安定マルチバイブレータＭＭ１からワンショットのロウパルスが出力される９ｍｓの間は、リセット信号２２の出力が待機されるので、停電の発生時にその９ｍｓの間、停電処理（停電時における遊技の終了処理）を実行することができる。よって、遊技の終了処理を完了した後に遊技の動作を停止させることができるので、停電の解消後には、停電前の状態から遊技を正常に再開することができる。
In this manner, after the
図７は、停電時間の極めて短い瞬停が発生した場合の停電監視回路２０のタイミングチャートである。図７に示すような瞬停の発生時においても、本実施例の停電監視回路２０によれば、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができるのである。
FIG. 7 is a timing chart of the power
停電の発生後、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓのワンショットのロウパルスが出力されている間に停電が解消し、＋３３Ｖの出力電圧が＋２２Ｖより大きくなると、電圧検出器２５の出力はハイからロウへ立ち下がる。その結果、バッファＢＦ１の出力もハイからロウへ立ち下がり、アンドＡＤ１の出力がロウとなる。すると、インバータＩＶ１，ＩＶ２の出力は、逆にロウからハイへ立ち上がり、これにより停電信号２１の出力が解除される。
After the power failure occurs, the power failure disappears while the 9-shot one-shot low pulse is output from the Q bar terminal of the subsequent monostable multivibrator MM2, and when the output voltage of + 33V becomes higher than + 22V, the
アンドＡＤ１の出力はフリップフロップＦＦのＣＬＲ端子へも入力されているので、アンドＡＤ１の出力がロウとなると、フリップフロップＦＦのＱバー端子の出力は、ＣＫ端子へ入力される信号に拘わらず常にハイとなる。よって、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、アンドＡＤ２の出力はハイとなり、その結果、アンドＡＤ３の出力もハイとなって、バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力されていたリセット信号２２が解除される。
Since the output of the AND AD1 is also input to the CLR terminal of the flip-flop FF, when the output of the AND AD1 goes low, the output of the Q bar terminal of the flip-flop FF is always regardless of the signal input to the CK terminal. Become high. Therefore, at the timing when the output of the Q bar terminal of the monostable multivibrator MM2 rises from low to high, the output of the AND AD2 becomes high, and as a result, the output of the AND AD3 also becomes high via the buffers BF3 to BF8. The
ここで、リセット信号２２は、後段の単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウになることにより出力されるが、かかるＱバー端子の出力は９ｍｓの間維持されるので、停電が極めて短時間で解消しても、リセット信号２２の出力時間を最低９ｍｓ確保することができる。よって、瞬停などの発生時においても、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに確実にリセットをかけることができるのである。
Here, the
なお、図３の回路図から明らかなように、前段の単安定マルチバイブレータＭＭ１のＱバー端子からワンショットのロウパルスが出力されている間に停電が解消しても、２つの単安定マルチバイブレータＭＭ１，ＭＭ２からは、それぞれ９ｍｓのワンショットのロウパルスが出力される。よって、上記の場合と同様に、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができるのである。この場合、停電信号２１の出力時間は停電の継続時間に応じて長短するが、主制御基板Ｃ及び払出制御基板Ｈは、停電信号２１の立ち下がりで停電処理を開始するように構成しているので、停電信号２１の出力時間が短くなっても、停電処理（停電時における遊技の終了処理）を確実に実行することができるのである。
As is apparent from the circuit diagram of FIG. 3, even if a power failure is resolved while a one-shot low pulse is output from the Q bar terminal of the preceding monostable multivibrator MM1, two monostable multivibrators MM1 , MM2 each output a 9-ms one-shot low pulse. Therefore, similarly to the case described above, it is possible to secure a time of 9 ms power outage processing (game end processing) and an output time of the 9 ms reset
同様に、前段の単安定マルチバイブレータＭＭ１のＱバー端子からワンショットのロウパルスが出力されている間に、停電の発生と解消とが繰り返されても、即ち、バッファＢＦ１の出力がハイとロウとで繰り返し変化しても、この単安定マルチバイブレータＭＭ１，ＭＭ２がワンショットのロウパルスを出力している間における入力信号の変化は無視されるので、２つの単安定マルチバイブレータＭＭ１，ＭＭ２からは、それぞれ９ｍｓのワンショットのロウパルスが出力される。よって、上記の場合と同様に、停電の発生と解消とが繰り返されても、９ｍｓの停電処理（遊技の終了処理）の時間と、９ｍｓのリセット信号２２の出力時間とを確保することができるのである。
Similarly, even when a one-shot low pulse is repeatedly output from the Q bar terminal of the monostable multivibrator MM1 in the preceding stage, the occurrence and elimination of a power failure is repeated, that is, the output of the buffer BF1 is high and low. Since the change of the input signal while the monostable multivibrators MM1 and MM2 output the one-shot low pulse is ignored even if it is repeatedly changed in the two monostable multivibrators MM1 and MM2, A 9-ms one-shot low pulse is output. Therefore, similarly to the above case, even if the occurrence and cancellation of the power failure are repeated, it is possible to secure the time for the power failure processing (game end processing) of 9 ms and the output time of the
図８は、停電信号２１の出力時間が１８ｍｓ以上となる場合の停電監視回路２０のタイミングチャートである。図８に示すように、本実施例の停電監視回路２０によれば、リセット信号２２は、停電が継続する間、その出力が維持される。
FIG. 8 is a timing chart of the power
停電の発生後、後段の単安定マルチバイブレータＭＭ２のＱバー端子から９ｍｓのワンショットのロウパルスが出力された後、即ち、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ立ち上がるタイミングで、停電が継続していればバッファＢＦ１の出力はハイのままである。よって、アンドＡＤ１の出力もハイなので、フリップフロップＦＦのＤ端子及びＣＬＲ端子にはハイ信号が入力されているので、そのＣＫ端子へ入力される単安定マルチバイブレータＭＭ２のＱバー端子の出力が立ち上がると、フリップフロップＦＦのＱバー端子の出力はロウとなる。このＱバー端子の出力はアンドＡＤ２に入力されるので、停電が継続している間は、単安定マルチバイブレータＭＭ２のＱバー端子の出力がロウからハイへ変わっても、アンドＡＤ２の出力はロウを維持し、その結果、リセット信号２２は、停電が継続する間ロウを出力し続ける。
After a power failure occurs, after a 9-ms one-shot low pulse is output from the Q bar terminal of the subsequent monostable multivibrator MM2, that is, at the timing when the output of the Q bar terminal of the monostable multivibrator MM2 rises from low to high. If the power failure continues, the output of the buffer BF1 remains high. Therefore, since the output of AND AD1 is also high, a high signal is input to the D terminal and CLR terminal of the flip-flop FF, so that the output of the Q bar terminal of the monostable multivibrator MM2 input to the CK terminal rises. Then, the output of the Q bar terminal of the flip-flop FF becomes low. Since the output of the Q bar terminal is input to the AND AD2, the output of the AND AD2 is low even if the output of the Q bar terminal of the monostable multivibrator MM2 changes from low to high while the power failure continues. As a result, the
その後、＋３３Ｖの出力電圧が＋２２Ｖより大きくなって、停電が解消すると、電圧検出器２５の出力がハイからロウへ立ち下がり、その結果、アンドＡＤ１の出力もロウとなる。すると、インバータＩＶ１，ＩＶ２の出力は、逆にロウからハイへ立ち上がり、これにより停電信号２１の出力が解除される。
Thereafter, when the output voltage of +33 V becomes higher than +22 V and the power failure is resolved, the output of the
また、停電の解消によりバッファＢＦ１の出力がロウとなると、アンドＡＤ１の出力もロウとなり、フリップフロップＦＦのＣＬＲ端子の入力がロウとなるので、フリップフロップＦＦのＱバー端子の出力はハイとなる。前記した通り、このとき既に、後段の単安定マルチバイブレータＭＭ２のＱバー端子の出力はハイとなっているので、アンドＡＤ２の出力もハイとなり、アンドＡＤ３の出力も同様にハイとなって、バッファＢＦ３〜ＢＦ８を介して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力されていたリセット信号２２が解除されるのである。
Further, when the output of the buffer BF1 becomes low due to the elimination of the power failure, the output of the AND AD1 also becomes low, and the input of the CLR terminal of the flip-flop FF becomes low, so that the output of the Q bar terminal of the flip-flop FF becomes high. . As described above, since the output of the Q bar terminal of the subsequent monostable multivibrator MM2 is already high at this time, the output of AND AD2 is also high, and the output of AND AD3 is also high, The
このように、リセット信号２２は、９ｍｓ出力された場合であっても、停電が継続する場合にはその出力が維持される。よって、停電中における遊技の再開を防止して、停電の解消後に遊技の制御を再開することができるのである。
Thus, even when the
以上説明したとおり、本実施例のパチンコ機Ｐによれば、停電が解消した場合には、その停電の解消が制御系の駆動電圧（＋５Ｖ）がダウンする前であっても、停電監視回路２０から各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへリセット信号２２を出力することができるので、停電により終了した遊技の制御を確実に再開することができる。よって、停電時間の極めて短い瞬停などが発生しても、パチンコ機Ｐの動作を継続することができる。
As described above, according to the pachinko machine P of the present embodiment, when the power failure is resolved, even if the power failure is resolved before the drive voltage (+5 V) of the control system is reduced, the power
また、図３に示すように、リセット信号２２の信号線には、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ毎にバッファＢＦ３〜ＢＦ８がそれぞれ設けられているので、リセット信号２２を停電監視回路２０からすべての制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力する場合にも、ノイズによる悪影響を抑えて、リセット信号２２を正確に出力することができる。即ち、停電監視回路２０と各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂとは、ケーブル等により接続され、その信号線が長くなるが、ノイズの影響を抑えて、リセット信号２２を確実に出力して各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに確実にリセットをかけると共に、誤ったリセット信号２２の出力を防止して、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂが誤ってリセットされることを防止することができるのである。
Further, as shown in FIG. 3, the signal line of the
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。 The present invention has been described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various improvements and modifications can be easily made without departing from the spirit of the present invention. It can be guessed.
例えば、上記実施例では、停電信号２１は、停電時においてもデータを保持可能（バックアップ可能）に構成された主制御基板Ｃおよび払出制御基板Ｈへのみ出力されたが、この停電信号２１を他の制御基板Ｄ，Ｓ，Ｌ，Ｂへ出力するようにしても良い。また、各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ内に、パチンコ機Ｐの電源投入時にリセット信号を出力するリセット回路を設け、電源投入時における各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂのリセットは、そのリセット回路から出力されるリセット信号によって行うように構成しても良い。
For example, in the above-described embodiment, the
更に、図９に示すように、リセット信号２２が出力される信号線に設けられる各バッファＢＦ３〜ＢＦ８を、各一対のインバータゲートＩＶ３〜ＩＶ８，ＩＶ１３〜ＩＶ１８で代替しても良い。即ち、停電監視回路２０のアンドＡＤ３の出力端にインバータゲートＩＶ３〜ＩＶ８を接続し、そのインバータゲートＩＶ３〜ＩＶ８の出力端を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ内に設けられるインバータゲートＩＶ１３〜ＩＶ１８の入力端に接続し、更に、そのインバータゲートＩＶ１３〜ＩＶ１８の出力端を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂに搭載されるＭＰＵ１１等のリセット端子に接続するように構成しても良いのである。このように構成すれば、停電監視回路２０および各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂ内にそれぞれバッファを設けることができるので、リセット信号２２の信号線に加わるノイズの悪影響を一層効果的に防止することができるのである。
Furthermore, as shown in FIG. 9, the buffers BF3 to BF8 provided on the signal line to which the
請求項１記載のリセット手段としては、停電監視回路２０の一部として、複数の電子部品により構成されたもののみならず、これらの機能を１チップに内蔵した１つのＩＣであるリセットＩＣや、ソフト制御によるリセット処理によって、代替しても良い。同様に、請求項１記載の制御手段としては、主制御基板Ｃや払出制御基板Ｈなどの制御基板のみならず、その機能をソフト制御によって達成するもので代替しても良い。更に、請求項１記載のノイズ除去手段としては、バッファＢＦ３〜ＢＦ８やインバータゲートＩＶ３〜ＩＶ８，ＩＶ１３〜ＩＶ１８のみならず、これらに代えてトランジスタなどで構成されたもの、或いは、ノイズ除去の施されたソフト制御によるもの等によって代替しても良い。例えば、ノイズ除去の施されたソフト制御としては、チャタリングの防止処理が施されたものや、２度読み３度読みによる入力値確定処理が施されたものなどが例示される。
As the reset means according to
本発明を上記実施例とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回（例えば２回、３回）大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機（通称、２回権利物、３回権利物と称される）として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機として実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。 You may implement this invention in the pachinko machine etc. of a different type from the said Example. For example, once a big hit, a pachinko machine that raises the expected value of the big hit until a big hit state occurs (for example, two times or three times) including that (for example, a two-time right item, a three-time right item) May also be implemented. Moreover, after a jackpot symbol is displayed, it may be implemented as a pachinko machine that enters a special game state on the condition that a ball is awarded in a predetermined area. Further, in addition to the pachinko machine, the game machine may be implemented as various game machines such as an alepatchi, a sparrow ball, a slot machine, a game machine in which a so-called pachinko machine and a slot machine are integrated.
なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えたスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。 In the slot machine, for example, a symbol is changed by operating a control lever in a state where a symbol effective line is determined by inserting coins, and a symbol is stopped and confirmed by operating a stop button. Is. Therefore, the basic concept of the slot machine is that it is provided with variable display means for confirming and displaying the identification information after variably displaying the identification information string composed of a plurality of identification information, and resulting from the operation of the starting operation means (for example, the operation lever). Then, the change of the identification information is started, and the change of the identification information is stopped due to the operation of the operation means for stop (for example, the stop button) or after the lapse of a predetermined time, and the fixed identification information at the time of the stop Is a slot machine provided with special game state generating means for generating a special game state advantageous to the player on the condition that the specific identification information is a necessary condition. In this case, coins, medals, etc. are representative examples of game media As mentioned.
また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する可変表示手段を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作（ボタン操作）に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に有利な大当たり状態が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。 In addition, as a specific example of a gaming machine in which a pachinko machine and a slot machine are integrated, a variable display means for displaying a symbol after a symbol string composed of a plurality of symbols is displayed, and a handle for launching a ball is provided. What is not provided. In this case, after throwing a predetermined amount of spheres based on a predetermined operation (button operation), for example, the change of the symbol is started due to the operation of the operation lever, for example, due to the operation of the stop button, or With the passage of time, the fluctuation of the symbol is stopped, and a jackpot state advantageous to the player is generated on the condition that the confirmed symbol at the time of stoppage is a so-called jackpot symbol. A lot of balls are paid out.
以下に本発明の変形例を示す。複数の出力装置と、その複数の出力装置をそれぞれ制御する複数の制御基板とを備えた遊技機において、その複数の制御基板へリセット信号を出力するリセット回路と、そのリセット回路から出力されるリセット信号の信号線にそれぞれ設けられた複数のバッファとを備えていることを特徴とする遊技機０。なお、リセット回路は、複数の電子部品を個々に組み合わせて構成しても良いし、それらを１チップに内蔵したＩＣで構成しても良い。
The modification of this invention is shown below. In a gaming machine including a plurality of output devices and a plurality of control boards that respectively control the plurality of output devices, a reset circuit that outputs a reset signal to the plurality of control boards, and a reset that is output from the reset circuit
この遊技機０によれば、複数の出力手段をそれぞれ制御する複数の制御手段は、リセット手段から出力されるリセット信号によって制御を開始する。このリセット信号が出力される信号線には、複数のバッファがそれぞれ設けられているので、リセット回路から複数の制御基板へリセット信号を出力する場合に、ノイズによる悪影響を抑えて、各制御基板に確実にリセットをかけることができる。一方、リセット信号が出力されていない場合には、各制御基板へ誤ったリセット信号が出力されることを防止して、各制御基板が誤ってリセットされることを防止することができる。
According to this
遊技機０において、停電の発生時に停電信号を出力する一方、その停電信号の出力後に停電が解消した場合（制御系の駆動電圧がダウンする前に停電が解消した場合であっても）、前記リセット回路によってリセット信号を前記複数の制御基板へそれぞれ出力する停電監視回路を備えていることを特徴とする遊技機１。停電の発生時に出力される停電信号が契機となって、各制御基板において停電処理が行われ、遊技の制御が終了する。しかし、停電が解消した場合には、特に、制御系の駆動電圧（＋５Ｖ）がダウンする前に停電が解消した場合であっても、リセット信号が各制御基板へそれぞれ出力されるので、遊技の制御を再開して、遊技機を再始動することができる。なお、リセット信号はすべての制御基板へ出力されるが、停電信号は必ずしもすべての制御基板へ出力される必要はない。特に、停電信号を出力するべき制御基板としては、停電時においても遊技のデータを保持（バックアップ）する制御基板が挙げられる。
In the
遊技機１において、前記停電監視回路によって制御されると共に前記複数の制御基板へリセット信号を出力するリセット回路に加えて、前記複数の制御基板は、制御系の駆動電圧（＋５Ｖ）が正常動作範囲の電圧値に達した場合に（即ち、電源投入時に）、リセット信号を出力する電源オン時リセット回路を同一制御基板内に備えていることを特徴とする遊技機２。
In the
遊技機１又は２において、前記バッファは２つのインバータゲートが直列に接続されて構成されていることを特徴とする遊技機３。
In the
遊技機１から３のいずれかにおいて、前記バッファは、各制御基板にそれぞれ設けられていることを特徴とする遊技機４。特に、バッファが２つのインバータゲートで構成される場合には、リセット回路が設けられる基板に１つのインバータゲートを設け、各制御基板に、もう１つのインバータゲートを１つずつ設けるようにしても良い。
The gaming machine 4 according to any one of the
遊技機０から４のいずれかにおいて、前記複数の出力装置としては、図柄等を表示する表示装置と、有価価値（景品球やコインのみならず、磁気カードへ書き込まれるデータ等も含む）の払い出しを行う払出装置と、効果音を発する発音装置と、点灯し又は消灯するランプとを備え、前記複数の制御基板としては、遊技の制御を行う主制御基板と、その主制御基板から送信されるコマンドに基づいて前記表示装置の表示を制御する表示用制御基板と、前記主制御基板から送信されるコマンドに基づいて前記払出装置を制御して有価価値の払い出しを行わせる払出制御基板と、前記主制御基板から送信されるコマンドに基づいて前記発音装置から効果音を発せさせる効果音制御基板と、前記主制御基板から送信されるコマンドに基づいて前記ランプの点灯又は消灯を制御するランプ制御基板とを備えていることを特徴とする遊技機５。
In any one of the
遊技機５において、前記主制御基板（及び払出制御基板）は、停電時においても所定のデータをバックアップ可能（保持可能）に構成されていることを特徴とする遊技機６。
In the
遊技機６において、停電時においてバックアップ（保持）されるデータをクリアするためのクリアスイッチ（リセットスイッチ）を備えていることを特徴とする遊技機７。なお、かかるクリアスイッチによるバックアップデータのクリアは、例えば、次の場合に行うことができる。（１）クリアスイッチが操作された場合。（２）クリアスイッチを操作した状態で電源が投入された場合。（３）クリアスイッチを操作した状態で電源がオフされた場合。この場合には、終了処理においてバックアップデータのクリアが行われるか、或いは、終了処理においては電源オフ時にクリアスイッチが操作されたことを記憶しておき、次の電源投入時にバックアップデータをクリアするようにしても良い。（４）クリアスイッチが所定時間内に複数回操作された場合。（５）クリアスイッチを２以上設け、そのクリアスイッチが所定の順序で、或いは、同時に操作された場合。
The
請求項１記載の遊技機または遊技機０から７のいずれかにおいて、前記遊技機はパチンコ機であることを特徴とする遊技機８。中でも、パチンコ機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞（又は作動口を通過）することを必要条件として、表示装置において変動表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置（特定入賞口）が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値（景品球のみならず、磁気カードへ書き込まれるデータ等も含む）が付与されるものが挙げられる。
8. The
請求項１記載の遊技機または遊技機０から７のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機９。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
The gaming machine 9 according to
請求項１記載の遊技機または遊技機０から７のいずれかにおいて、前記遊技機はパチンコ機とスロットマシンとを融合させたものであることを特徴とする遊技機１０。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の変動開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。
8. The
Ｐ パチンコ機（遊技機）
Ｃ 主制御基板（第１制御手段）
Ｄ 表示用制御基板（第２制御手段）
Ｈ 払出制御基板（第２制御手段）
Ｌ ランプ制御基板（第２制御手段）
Ｓ 効果音制御基板（第２制御手段）
２０ 停電監視回路（停電信号出力手段、リセット信号出力手段）
２１ 停電信号
２５ 電圧検出器（停電信号出力手段の一部）
ＡＤ１ アンド（停電信号出力手段の一部、リセット信号出力手段の一部）
ＢＦ１，ＢＦ２ バッファ（停電信号出力手段の一部，リセット信号出力手段の一部）
ＩＶ１，ＩＶ２ インバータ（停電信号出力手段の一部）
２２ リセット信号
２６ リセットＩＣ（リセット信号出力手段の一部）
ＡＤ２，ＡＤ３ アンド（リセット信号出力手段の一部）
ＢＦ３〜ＢＦ７ バッファ（リセット信号出力手段の一部）
ＦＦ フリップフロップ（リセット信号出力手段の一部）
ＭＭ１，ＭＭ２ 単安定マルチバイブレータ（リセット信号出力手段の一部）
P Pachinko machine (game machine)
C Main control board (first control means)
D Display control board (second control means)
H Discharge control board (second control means)
L Lamp control board (second control means)
S sound effect control board (second control means)
20 Power failure monitoring circuit (power failure signal output means, reset signal output means)
21
AD1 AND (part of power failure signal output means, part of reset signal output means)
BF1, BF2 buffer (part of power failure signal output means, part of reset signal output means)
IV1, IV2 Inverter (part of power failure signal output means)
22
AD2, AD3 AND (part of reset signal output means)
BF3 to BF7 buffer (part of reset signal output means)
FF flip-flop (part of reset signal output means)
MM1, MM2 monostable multivibrator (part of reset signal output means)
Claims (4)
該第１制御手段と異なる第２制御手段と、
遊技機の電源オン後に第１状態から第２状態へ切り換えられ、遊技機の電源オフ後に前記第２状態から前記第１状態へ切り換えられる停電信号を前記第１制御手段へ出力する停電信号出力手段と、
第３状態の場合に前記第１制御手段の動作が行われ、第４状態の場合に前記第１制御手段の動作が停止されるリセット信号を前記第１制御手段へ出力するリセット信号出力手段とを備えた遊技機であって、
前記第１制御手段は、前記停電信号出力手段から出力される停電信号が前記第２状態から前記第１状態に切り換えられる場合に停電処理を実行する停電処理実行手段を有し、
前記リセット信号出力手段は、
前記停電信号出力手段によって前記停電信号が前記第１状態から前記第２状態へ切り換えられた第１期間後に、前記リセット信号出力手段から出力される前記リセット信号が前記第４状態から前記第３状態へ切り換わるよう、前記第１制御手段へ出力される前記リセット信号を切り換える第１リセット信号切換手段と、
前記停電信号出力手段によって前記停電信号が前記第２状態から前記第１状態へ切り換えられた第２期間後に、前記リセット信号出力手段から出力される前記リセット信号が前記第３状態から前記第４状態へ切り換わるよう、前記第１制御手段へ出力される前記リセット信号を切り換える第２リセット信号切換手段とを有しており、
前記第２期間は、前記停電処理を実行可能な期間であり、
前記第２制御手段は、前記第１リセット信号切換手段と前記第２リセット信号切換手段とを使用して前記リセット信号出力手段から出力される前記リセット信号に基づき動作が行われることを特徴とする遊技機。 First control means for controlling a game;
Second control means different from the first control means;
A power failure signal output means for switching to the first control means a power failure signal that is switched from the first state to the second state after the gaming machine is turned on and is switched from the second state to the first state after the gaming machine is powered off When,
Reset signal output means for outputting to the first control means a reset signal for performing the operation of the first control means in the third state and stopping the operation of the first control means in the fourth state; A gaming machine equipped with
The first control means includes power failure processing execution means for performing power failure processing when the power failure signal output from the power failure signal output means is switched from the second state to the first state,
The reset signal output means includes
After the first period when the power failure signal is switched from the first state to the second state by the power failure signal output unit, the reset signal output from the reset signal output unit is changed from the fourth state to the third state. First reset signal switching means for switching the reset signal output to the first control means so as to switch to
After the second period when the power failure signal is switched from the second state to the first state by the power failure signal output unit, the reset signal output from the reset signal output unit is changed from the third state to the fourth state. Second reset signal switching means for switching the reset signal output to the first control means so as to switch to
The second period is a period during which the power outage process can be performed,
The second control means is operated based on the reset signal output from the reset signal output means using the first reset signal switching means and the second reset signal switching means. Gaming machine.
前記第３状態はハイ状態であり、前記第４状態はロウ状態であることを特徴とする請求項１記載の遊技機。 The first state is a low state, the second state is a high state,
The gaming machine according to claim 1, wherein the third state is a high state and the fourth state is a low state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012139265A JP5637179B2 (en) | 2012-06-21 | 2012-06-21 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012139265A JP5637179B2 (en) | 2012-06-21 | 2012-06-21 | Game machine |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010118312A Division JP2010179164A (en) | 2010-05-24 | 2010-05-24 | Game machine |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013178828A Division JP5652521B2 (en) | 2013-08-30 | 2013-08-30 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012176301A JP2012176301A (en) | 2012-09-13 |
| JP5637179B2 true JP5637179B2 (en) | 2014-12-10 |
Family
ID=46978563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012139265A Expired - Lifetime JP5637179B2 (en) | 2012-06-21 | 2012-06-21 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5637179B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2926252B2 (en) * | 1990-02-28 | 1999-07-28 | 株式会社ソフィア | Gaming machine |
| JPH0768021A (en) * | 1993-09-02 | 1995-03-14 | Sophia Co Ltd | Controller for game machine |
| JP2000037508A (en) * | 1998-07-23 | 2000-02-08 | Sankyo Kk | Game machine |
-
2012
- 2012-06-21 JP JP2012139265A patent/JP5637179B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012176301A (en) | 2012-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5120410B2 (en) | Game machine | |
| JP5652521B2 (en) | Game machine | |
| JP4724897B2 (en) | Game machine | |
| JP6061042B2 (en) | Game machine | |
| JP6315075B2 (en) | Game machine | |
| JP5900568B2 (en) | Game machine | |
| JP5637179B2 (en) | Game machine | |
| JP4759794B2 (en) | Game machine | |
| JP6090483B2 (en) | Game machine | |
| JP4576663B2 (en) | Game machine | |
| JP2001321532A5 (en) | ||
| JP5994831B2 (en) | Game machine | |
| JP2010179164A (en) | Game machine | |
| JP5725051B2 (en) | Game machine | |
| JP2007301406A (en) | Game machine | |
| JP5979287B2 (en) | Game machine | |
| JP5880600B2 (en) | Game machine | |
| JP5700002B2 (en) | Game machine | |
| JP2010172753A (en) | Game machine | |
| JP5170335B2 (en) | Game machine | |
| JP5163700B2 (en) | Game machine | |
| JP2016137331A (en) | Game machine | |
| JP2014230955A (en) | Game machine | |
| JP2013031716A (en) | Game machine | |
| JP2012228624A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5637179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |