JP6089853B2 - 配線検査装置、配線検査プログラム及び配線検査方法 - Google Patents

配線検査装置、配線検査プログラム及び配線検査方法 Download PDF

Info

Publication number
JP6089853B2
JP6089853B2 JP2013063089A JP2013063089A JP6089853B2 JP 6089853 B2 JP6089853 B2 JP 6089853B2 JP 2013063089 A JP2013063089 A JP 2013063089A JP 2013063089 A JP2013063089 A JP 2013063089A JP 6089853 B2 JP6089853 B2 JP 6089853B2
Authority
JP
Japan
Prior art keywords
parts
wiring
component
relay
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013063089A
Other languages
English (en)
Other versions
JP2014186706A (ja
Inventor
暁子 古谷
暁子 古谷
宣明 川添
宣明 川添
幸治 右田
幸治 右田
昌人 太田
昌人 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013063089A priority Critical patent/JP6089853B2/ja
Priority to US14/132,542 priority patent/US8875085B2/en
Publication of JP2014186706A publication Critical patent/JP2014186706A/ja
Application granted granted Critical
Publication of JP6089853B2 publication Critical patent/JP6089853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、配線検査装置、配線検査プログラム及び配線検査方法に関する。
CAD(Computer Aided Design)ツールなどのEDA(Electronic Design Automation)ツールによって、回路を設計する技術がある。例えば、EDAツールは、接続するように指定された2つのセル(例えば、ラッチ、フリップフロップなど)間の自動配線を行う。近年、回路の物理設計時において、信号を送信するセルから信号を受信するセルまでの配線の中に、信号を送信するセルから信号を受信するセルに近づく方向とは逆方向に延びるような迂回配線が存在すると、タイミング上問題となるケースが増加している。タイミング上問題となるケースが増加している理由は、近年、回路の動作周波数が高くなり、また、テクノロジの微細化によって回路の集積度が高くなっているからである。
タイミング上問題となる回路では、正常に動作しない場合がある。そのため、従来、正常に動作しない回路を発見するために、迂回配線があるか否かを検査する配線検査方法がある。配線検査方法の一例としては、配線後の回路を人間によって目視する方法が挙げられる。また、他の配線検査方法の一例としては、コンピュータが、配線後の回路が示す配線形状に基づいて、迂回配線があるか否かを検査する方法が挙げられる。
特開2005−228124号公報 特開平5−29460号公報
しかしながら、上述した配線検査方法では、簡易に検査を行うことができない場合がある。例えば、配線後の回路を人間によって目視する方法では、数千以上にも及ぶ配線の検査を人間が行うには時間がかかる。そのため、配線後の回路を人間によって目視する方法では、簡易に検査を行うことができない。また、コンピュータが、配線後の回路が示す配線形状に基づいて、迂回配線があるか否かを検査する方法でも、同様の問題がある。すなわち、コンピュータが迂回配線があるか否かを検査する方法でも、配線形状を示すデータから配線形状を解析し、解析した配線形状から迂回配線であるか否かを検査するため、配線形状の解析や解析した配線形状から迂回配線であるか否かの検査に時間がかかる。そのため、コンピュータが、配線後の回路が示す配線形状に基づいて、迂回配線があるか否かを検査する方法においても、簡易に検査を行うことができない。
1つの側面では、開示の技術は、簡易に迂回配線の検査を行うことを目的とする。
本願の開示する配線検査装置は、第1の算出部と、第2の算出部と、出力部とを有する。第1の算出部は、複数の中継部品を介して信号を受信部品に送信する送信部品と受信部品とを含む最小矩形の第1の方向に延びる辺、及び、最小矩形の第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の部品の数を算出する。第2の方向は、第1の方向と交差する方向である。第2の算出部は、第1の算出部により算出された部品の数と、中継部品の所定の配置密度とに基づいて、配置密度で部品を2つの辺に沿って配置した場合の部品の数を算出する。出力部は、第2の算出部により算出された部品の数より、複数の中継部品の数が大きい場合に、送信部品、受信部品及び中継部品の各部品を接続する配線の中に、送信部品から受信部品へ向かう方向とは逆の方向へ延びる配線があることを示す情報を出力する。
簡易に迂回配線の検査を行うことができる。
図1は、実施例1に係る配線検査装置の機能構成の一例を示す図である。 図2は、実施例1に係る配線検査装置が実行する処理の一例を説明するための図である。 図3は、M個の最小セルを仮想的に配置した場合の一例を示す図である。 図4は、送信側FFと受信側FFとの間に実際に配置されたセルを所定領域上に配置した場合の一例を示す図である。 図5は、実施例1に係る配線検査処理の手順を示すフローチャートである。 図6は、回路の物理設計の手順を示すフローチャートである。 図7は、実施例2に係る配線検査装置の機能構成の一例を示す図である。 図8は、実施例2に係る配線検査装置が実行する処理の一例を説明するための図である。 図9は、実施例2に係る第2の算出部によって面積の合計Qが算出された最小セルを仮想的に配置した場合の一例を示す図である。 図10は、送信側FFと受信側FFとの間に実際に配置されたセルを所定領域上に配置した場合の一例を示す図である。 図11は、実施例2に係る配線検査処理の手順を示すフローチャートである。 図12は、配線検査プログラムを実行するコンピュータを示す図である。
以下に、本願の開示する配線検査装置、配線検査プログラム及び配線検査方法の各実施例を図面に基づいて詳細に説明する。なお、各実施例は開示の技術を限定するものではない。
実施例1に係る配線検査装置について説明する。図1は、実施例1に係る配線検査装置の機能構成の一例を示す図である。
[配線検査装置の機能構成]
図1に示すように、配線検査装置10は、入力部11と、出力部12と、記憶部13と、制御部14とを有する。
入力部11は、各種情報を制御部14に入力する。例えば、入力部11は、ユーザから、後述の配線検査処理を実行するための指示を受け付けて、受け付けた指示を制御部14に入力する。ここで、ユーザが配線検査処理を実行するための指示を入力部11を介して制御部14に入力するタイミングの一例について説明する。かかるタイミングの一例としては、後述する物理設計において、セルの仮配置を行った場合、クロックツリーの生成を行った場合、または、仮配線を行った場合などが挙げられる。すなわち、物理設計において、詳細配線を行う前に、本実施例に係る配線検査装置10は、配線検査処理を行うことができる。詳細配線を行う前に配線検査処理を行うことができる理由は、配線検査装置10は、後述するように、配線の形状を示す配線形状データを用いずに、セルの位置関係、セルの個数に基づいて、迂回配線があるか否かを検査することができるためである。入力部11のデバイスの一例としては、マウスやキーボードなどのユーザの操作を受け付けるデバイスなどが挙げられる。
出力部12は、各種の情報を出力する。例えば、出力部12は、後述の出力制御部14cの制御により、迂回配線が存在することを示すメッセージを表示する。かかるメッセージの一例としては、「迂回配線があります。配線(XXX)は、迂回配線です。」というメッセージが挙げられる。なお、「XXX」は、配線を識別するための識別子、例えば、配線名や位置座標である。また、出力部12は、後述の出力制御部14cの制御により、迂回配線が存在しないことを示すメッセージを表示する。かかるメッセージの一例としては、「迂回配線はありません。」というメッセージが挙げられる。出力部12のデバイスの一例としては、液晶ディスプレイなどが挙げられる。
記憶部13は、各種情報を記憶する。例えば、記憶部13は、仮配置情報13a及び配置密度情報13bを記憶する。
仮配置情報13aには、物理設計において、仮配置が行われた場合の各セルの物理設計領域上の配置情報が含まれる。
配置密度情報13bには、物理設計において、初期設定が行われた場合の制約条件に含まれるセルの配置密度D[%]が含まれる。ここで、セルの配置密度Dは、例えば、セルの配置密度の上限値である。
記憶部13は、例えば、フラッシュメモリなどの半導体メモリ素子、または、ハードディスク、光ディスクなどの記憶装置である。なお、記憶部13は、上記の種類の記憶装置に限定されるものではなく、RAM(Random Access Memory)、ROM(Read Only Memory)であってもよい。
制御部14は、各種の処理手順を規定したプログラムや制御データを格納するための内部メモリを有し、これらによって種々の処理を実行する。図1に示すように、制御部14は、第1の算出部14aと、第2の算出部14bと、出力制御部14cとを有する。
第1の算出部14aは、送信側のフリップフロップ(Flip Flop;FF)のセルと受信側のフリップフロップのセルとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを配置した場合の最小セルの数を算出する。ここで、最小セルとは、例えば、所定の最小サイズのセルを指す。また、送信側のフリップフロップとは、例えば、信号を送信する起点となるフリップフロップを指す。また、受信側のフリップフロップとは、例えば、信号を受信する終点となるフリップフロップを指す。下記の説明では、送信側のフリップフロップのセルを「送信側FF」と表記し、受信側のフリップフロップのセルを、「受信側FF」と表記する場合がある。また、X軸とY軸とは交差する。
第1の算出部14aの一態様について説明する。例えば、第1の算出部14aは、入力部11から、後述する配線検査処理を実行する指示が制御部14に入力された場合に、次の処理を行う。すなわち、第1の算出部14aは、記憶部13に記憶された仮配置情報13aを取得する。続いて、第1の算出部14aは、仮配置情報13aに含まれる、仮配置が行われた送信側FFの物理設計領域上の配置情報を特定する。また、第1の算出部14aは、仮配置情報13aに含まれる、仮配置が行われた受信側FFの物理設計領域上の配置情報を特定する。そして、第1の算出部14aは、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を用いて、次の処理を行う。すなわち、第1の算出部14aは、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、所定領域上に、送信側FFと受信側FFとを配置する。そして、第1の算出部14aは、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの数mを算出する。この最小セルの数mの値は、一辺の長さを「1」とする四角形で最小セルを表した場合の送信側FFのセルから受信側FFのセルまでのマンハッタン距離に相当する。
図2は、実施例1に係る配線検査装置が実行する処理の一例を説明するための図である。図2の例は、例えば、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を特定した場合に、第1の算出部14aが実行する処理の一例を説明するための図である。例えば、かかる場合に、第1の算出部14aは、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、次の処理を行う。すなわち、図2の例に示すように、第1の算出部14aは、所定領域上に、送信側FF21と受信側FF22とを配置する。そして、第1の算出部14aは、図2の例に示すように、送信側FF21と受信側FF22とを含む最小矩形20のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セル30の数mを算出する。なお、図2の例は、最小セル30の数mが「14」である場合を示す。
図1の説明に戻り、第2の算出部14bは、算出された最小セルの数mと、物理設計領域におけるセルの配置密度Dとに基づいて、次の処理を行う。すなわち、第2の算出部14bは、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの数Mを算出する。
第2の算出部14bの一態様について説明する。例えば、第2の算出部14bは、第1の算出部14aにより最小セルの数mが算出されると、記憶部13から配置密度情報13bを取得する。続いて、第2の算出部14bは、配置密度情報13bに含まれる配置密度Dを特定し、次の処理を行う。すなわち、第2の算出部14bは、下記の式(1)を用いて、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの数Mを算出する。
M=m*(D/100) (1)
ここで、「*」は、乗法を示す記号であり、「/」は、除法を示す記号である。また、式(1)において、最小セルの数Mは、「m*(D/100)」の値の小数点以下を切り上げた自然数を示す。
図3は、M個の最小セルを仮想的に配置した場合の一例を示す図である。図3の例は、第2の算出部14bによって算出された最小セルの数Mが「7」である場合に、「7」個の最小セル30を、最小矩形20のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合を示す。
そして、第2の算出部14bは、仮配置情報13aから、送信側FFと受信側FFとの間に実際に配置されたバッファなどのセルの数Nを特定する。図4は、送信側FFと受信側FFとの間に実際に配置されたセルを所定領域上に配置した場合の一例を示す図である。図4の例は、送信側FF21と受信側FF22との間に実際に配置された9個のセル40を所定領域上に配置した場合を示す。図4の例に示す場合では、第2の算出部14bは、送信側FF21と受信側FF22との間に実際に配置されたセル40の数「9」を特定する。
図1の説明に戻り、出力制御部14cは、送信側FFと受信側FFとの間に実際に配置されたセルの数Nが、最小セルの数Mよりも大きい場合に、次の処理を行う。すなわち、出力制御部14cは、送信側FF、受信側FF、及び、送信側FFから受信側FFまでの間に実際に配置されたセルの各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。
出力制御部14cの一態様について説明する。例えば、出力制御部14cは、第2の算出部14bにより最小セルの数Mが算出され、数Nが特定されると、数Nと数Mとを比較し、数Mよりも数Nの方が大きいか否かを判定する。数Mよりも数Nのほうが大きい場合には、送信側FFと受信側FFとの間に配置されたセルを接続する配線の中に、迂回配線があることとなる。一方、数Nが数M以下である場合には、送信側FFと受信側FFとの間に配置されたセルを接続する配線の中に、迂回配線がないこととなる。そこで、出力制御部14cは、数Mよりも数Nのほうが大きい場合には、迂回配線があると判定し、各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。例えば、出力制御部14cは、「迂回配線があります。配線(XXX)は、迂回配線です」というメッセージを表示するように、出力部12を制御する。
また、出力制御部14cは、数Nが数M以下である場合には、次の処理を行う。すなわち、出力制御部14cは、迂回配線がないと判定し、各セルを接続する配線の中に、迂回配線がないことを示すメッセージを出力するように、出力部12を制御する。例えば、出力制御部14cは、「迂回配線はありません」というメッセージを表示するように、出力部12を制御する。
制御部14は、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、CPU(Central Processing Unit)、MPU(Micro Processing Unit)などの回路である。
[処理の流れ]
次に、本実施例に係る配線検査装置10の処理の流れについて説明する。図5は、実施例1に係る配線検査処理の手順を示すフローチャートである。実施例1に係る配線検査処理は、例えば、入力部11から、配線検査処理を実行するための指示を制御部14が受け付けたタイミングで実行される。また、実施例1に係る配線検査処理は、ネットごとに実行される。なお、ここでいう「ネット」とは、信号を出力する起点となるセルから、信号を受信する終点となるセルまでのつながりを指す。また、配線検査処理が実行されるタイミングの一例としては、後述する物理設計において、セルの仮配置を行った場合、クロックツリーの生成を行った場合、または、仮配線を行った場合などが挙げられる。
図5に示すように、第1の算出部14aは、記憶部13に記憶された仮配置情報13aを取得する(S101)。続いて、第1の算出部14aは、仮配置情報13aに含まれる、仮配置が行われた送信側FFの物理設計領域上の配置情報を特定する(S102)。そして、第1の算出部14aは、仮配置情報13aに含まれる、仮配置が行われた受信側FFの物理設計領域上の配置情報を特定する(S103)。
続いて、第1の算出部14aは、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を用いて、次の処理を行う。すなわち、第1の算出部14aは、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、所定領域上に、送信側FFと受信側FFとを配置する(S104)。そして、第1の算出部14aは、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの数mを算出する(S105)。
そして、第2の算出部14bは、記憶部13から配置密度情報13bを取得する(S106)。続いて、第2の算出部14bは、配置密度情報13bに含まれる配置密度Dを特定し、次の処理を行う。すなわち、第2の算出部14bは、上記の式(1)を用いて、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの数Mを算出する(S107)。
そして、第2の算出部14bは、仮配置情報13aから、送信側FFと受信側FFとの間に実際に配置されたセルの数Nを特定する(S108)。
そして、出力制御部14cは、数Nと数Mとを比較し、数Mよりも数Nの方が大きいか否かを判定する(S109)。数Mよりも数Nのほうが大きい場合(S109;Yes)には、出力制御部14cは、迂回配線があると判定し、各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御し(S110)、処理を終了する。
一方、数Nが数M以下である場合(S109;No)には、出力制御部14cは、迂回配線がないと判定し、各セルを接続する配線の中に、迂回配線がないことを示すメッセージを出力するように、出力部12を制御し(S111)、処理を終了する。
ここで、配線検査処理が実行されるタイミングについて説明する。図6は、回路の物理設計の手順を示すフローチャートである。図6の例に示す物理設計は、回路の論理設計が行われた後にコンピュータが所定の物理設計ツールを実行することによって行われる。図6の例に示すように、物理設計では、まず、初期設定が行われる(S1)。例えば、S1では、ユーザが指定したLSI(Large Scale Integration)のチップごとに設計ブロックが配置される物理設計領域のサイズ、ライブラリ、論理合成において生成されたネットリストをコンピュータが受け付ける。また、S1では、コンピュータが、ファンアウト、周波数を設定する。そして、物理設計では、コンピュータが、セルを仮配置する。すなわち、コンピュータがセルを大まかに配置する(S2)。S2では、コンピュータは、ネットリストに含まれるセルを配置する。続いて、物理設計では、コンピュータは、クロックツリーを生成する(S3)。そして、物理設計では、コンピュータは、クロックルートピンから各クロック負荷セルのクロック端子までの仮配線を行う(S4)。続いて、物理設計では、コンピュータは、タイミング解析などを行って、タイミング解析の結果に基づいて、詳細に配線を行う(S5)。そして、物理設計では、コンピュータは、配置されたセルや配線が所定の物理的設計ルールを満たしているかをチェックし、物理的設計ルールを満たしていない場合には修正を行う(S6)。
配線後の回路を人間によって目視する従来の方法では、上述した物理設計のS5でタイミング解析を行った結果、異常がある箇所を人間が目視することで、迂回配線があるか否かを検査する。このため、従来の方法では、物理設計において、S6より前の段階で、迂回配線があるか否かを検査することができなかった。一方、本実施例に係る配線検査装置10は、セルの配置情報を用いて迂回配線があるか否かを検査する。このため、配線検査装置10によれば、セルが仮配置されるS3以降で、上述した配線検査処理を実行することができる。すなわち、配線検査装置10によれば、S6よりも前の段階で、迂回配線があるか否かを検査することができる。したがって、配線検査装置10によれば、物理設計の早い段階で、迂回配線があるか否かを検査することができる。それゆえ、配線検査装置10によれば、物理設計の初期段階で、迂回配線があるか否かを検査することができるので、工程上のロスを削減することができる。更に、配線検査装置10によれば、物理設計への影響を低減することで再設計のリスクをも低減することができる。
上述してきたように、配線検査装置10は、送信側FF21と受信側FF22とを含む最小矩形20のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セル30を配置した場合の最小セル30の数mを算出する。そして、配線検査装置10は、最小セルの数mと、セルの配置密度Dとに基づいて、配置密度Dで最小セル30を最小矩形20のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セル30の数Mを算出する。そして、配線検査装置10は、送信側FFと21受信側FF22との間に実際に配置されたセル40の数Nが、最小セル30の数Mよりも大きい場合に、次の処理を行う。すなわち、配線検査装置10は、送信側FF21、受信側FF22及びセル40の各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。したがって、配線検査装置10は、時間がかかるような、配線形状を示すデータから配線形状を解析し、解析した配線形状から迂回配線であるか否かを検査する処理を行うことなく、各セルの配置情報から、迂回配線があるか否かを検査することができる。それゆえ、配線検査装置10によれば、簡易に迂回配線の検査を行うことができる。
また、配線検査装置10は、上述した物理設計におけるS6よりも前の段階で、迂回配線があるか否かを検査することができる。したがって、配線検査装置10によれば、物理設計の早い段階で、迂回配線があるか否かを検査することができる。それゆえ、配線検査装置10によれば、物理設計の初期段階で、迂回配線があるか否かを検査することができるので、工程上のロスを削減することができる。更に、配線検査装置10によれば、物理設計への影響を低減することで再設計のリスクをも低減することができる。
次に、実施例2に係る配線検査装置について説明する。図7は、実施例2に係る配線検査装置の機能構成の一例を示す図である。以下の説明では、先の図1に示す実施例1に係る配線検査装置10と同様の機能構成については、同一の符号を付し、説明を省略する。
[配線検査装置の機能構成]
図7の例に示すように、配線検査装置60の制御部64は、実施例1に係る制御部14が有する第1の算出部14a、第2の算出部14b、出力制御部14cに代えて、第1の算出部64a、第2の算出部64b、出力制御部64cを有する。
第1の算出部64aは、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを配置した場合の最小セルの面積の合計q[μm]を算出する。
第1の算出部64aの一態様について説明する。例えば、第1の算出部64aは、入力部11から、配線検査処理を実行する指示が制御部64に入力された場合に、次の処理を行う。すなわち、第1の算出部64aは、記憶部13に記憶された仮配置情報13aを取得する。続いて、第1の算出部64aは、仮配置情報13aに含まれる、仮配置が行われた送信側FFの物理設計領域上の配置情報を特定する。また、第1の算出部64aは、仮配置情報13aに含まれる、仮配置が行われた受信側FFの物理設計領域上の配置情報を特定する。そして、第1の算出部64aは、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を用いて、次の処理を行う。すなわち、第1の算出部64aは、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、所定領域上に、送信側FFと受信側FFとを配置する。そして、第1の算出部64aは、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの面積の合計qを算出する。例えば、第1の算出部64aは、下記の(2)を用いて、最小セルの面積の合計qを算出する。
q=s*m (2)
ここで、sは、最小セルの面積である。また、mは、上述した、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの数である。
図8は、実施例2に係る配線検査装置が実行する処理の一例を説明するための図である。図8の例は、例えば、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を特定した場合に、第1の算出部64aが実行する処理の一例を説明するための図である。例えば、かかる場合に、第1の算出部64aは、図8の例に示すように、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、次の処理を行う。すなわち、第1の算出部64aは、所定領域上に、送信側FF21と受信側FF22とを配置する。そして、第1の算出部64aは、図8の例に示すように、送信側FF21と受信側FF22とを含む最小矩形20のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セル30の面積の合計qを算出する。
図7の説明に戻り、第2の算出部64bは、最小セルの面積の合計qと、セルの配置密度Dとに基づいて、次の処理を行う。すなわち、第2の算出部64bは、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの面積の合計Q[μm]を算出する。
第2の算出部64bの一態様について説明する。例えば、第2の算出部64bは、第1の算出部64aにより最小セルの面積の合計qが算出されると、記憶部13から配置密度情報13bを取得する。続いて、第2の算出部64bは、配置密度情報13bに含まれる配置密度Dを特定し、次の処理を行う。すなわち、第2の算出部64bは、下記の式(3)を用いて、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの面積の合計Qを算出する。
Q=q*(D/100) (3)
ここで、最小セルの面積の合計Qは、「q*(D/100)」の値の小数点以下を切り上げた自然数を示す。
図9は、実施例2に係る第2の算出部によって面積の合計Qが算出された最小セルを仮想的に配置した場合の一例を示す図である。図9の例は、第2の算出部64bによって面積の合計「s*7」が算出された7個の最小セル30を仮想的に配置した場合を示す。
そして、第2の算出部64bは、仮配置情報13aから、送信側FFと受信側FFとの間に実際に配置されたバッファなどの各セルの面積を特定し、特定した各セルの面積から、送信側FFと受信側FFとの間に実際に配置されたセルの面積の合計T[μm]を算出する。図10は、送信側FFと受信側FFとの間に実際に配置されたセルを所定領域上に配置した場合の一例を示す図である。図10の例は、送信側FF21と受信側FF22との間に実際に配置された7個のセル40を所定領域上に配置した場合を示す。図10の例に示す場合では、第2の算出部64bは、送信側FF21と受信側FF22との間に実際に配置された7個のセル40のそれぞれの面積を特定し、特定した7個のセル40のそれぞれの面積から、7個のセル40の面積の合計Tを算出する。
図7の説明に戻り、出力制御部64cは、送信側FFと受信側FFとの間に実際に配置されたセルの面積の合計Tが、最小セルの面積の合計Qよりも大きい場合に、次の処理を行う。すなわち、出力制御部64cは、送信側FF、受信側FF、及び、送信側FFから受信側FFまでの間に実際に配置されたセルの各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。
出力制御部64cの一態様について説明する。例えば、出力制御部64cは、第2の算出部64bにより最小セルの面積の合計Qが算出され、セルの面積の合計Tが算出されると、合計Qと合計Tとを比較し、合計Qよりも合計Tの方が大きいか否かを判定する。合計Qよりも合計Tの方が大きい場合には、送信側FFと受信側FFとの間に配置されたセルを接続する配線の中に、迂回配線があることとなる。一方、合計Tが合計Q以下である場合には、送信側FFと受信側FFとの間に配置されたセルを接続する配線の中に、迂回配線がないこととなる。そこで、出力制御部64cは、合計Qよりも合計Tの方が大きい場合には、迂回配線があると判定し、各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。例えば、出力制御部64cは、「迂回配線があります。配線(XXX)は、迂回配線です。」というメッセージを表示するように、出力部12を制御する。
また、出力制御部64cは、合計Tが合計Q以下である場合には、次の処理を行う。すなわち、出力制御部64cは、迂回配線がないと判定し、各セルを接続する配線の中に、迂回配線がないことを示すメッセージを出力するように、出力部12を制御する。例えば、出力制御部64cは、「迂回配線はありません。」というメッセージを表示するように、出力部12を制御する。
制御部64は、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、CPU(Central Processing Unit)、MPU(Micro Processing Unit)などの回路である。
[処理の流れ]
次に、本実施例に係る配線検査装置60の処理の流れについて説明する。図11は、実施例2に係る配線検査処理の手順を示すフローチャートである。実施例2に係る配線検査処理は、実施例1に係る配線検査処理と同様のタイミングで実行される。また、実施例2に係る配線検査処理は、実施例1に係る配線検査処理と同様に、ネットごとに実行される。
図11に示すように、第1の算出部64aは、記憶部13に記憶された仮配置情報13aを取得する(S201)。続いて、第1の算出部64aは、仮配置情報13aに含まれる、仮配置が行われた送信側FFの物理設計領域上の配置情報を特定する(S202)。そして、第1の算出部64aは、仮配置情報13aに含まれる、仮配置が行われた受信側FFの物理設計領域上の配置情報を特定する(S203)。
続いて、第1の算出部64aは、送信側FFの物理設計領域上の配置情報、及び、受信側FFの物理設計領域上の配置情報を用いて、次の処理を行う。すなわち、第1の算出部64aは、物理設計領域上に配置された送信側FFと受信側FFとの位置関係と一致するように、所定領域上に、送信側FFと受信側FFとを配置する(S204)。そして、第1の算出部64aは、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの面積の合計qを上記の式(2)を用いて算出する(S205)。
そして、第2の算出部64bは、記憶部13から配置密度情報13bを取得する(S206)。続いて、第2の算出部64bは、配置密度情報13bに含まれる配置密度Dを特定し、次の処理を行う。すなわち、第2の算出部64bは、上記の式(3)を用いて、配置密度Dで最小セルを最小矩形のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セルの面積の合計Qを算出する(S207)。
そして、第2の算出部64bは、仮配置情報13aから、送信側FFと受信側FFとの間に実際に配置されたセルの面積の合計Tを算出する(S208)。
そして、出力制御部64cは、合計Qと合計Tとを比較し、合計Qよりも合計Tの方が大きいか否かを判定する(S209)。合計Qよりも合計Tのほうが大きい場合(S209;Yes)には、出力制御部64cは、迂回配線があると判定し、各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御し(S210)、処理を終了する。
一方、合計Tが合計Q以下である場合(S209;No)には、出力制御部64cは、迂回配線がないと判定し、各セルを接続する配線の中に、迂回配線がないことを示すメッセージを出力するように、出力部12を制御し(S211)、処理を終了する。
上述してきたように、配線検査装置60は、送信側FF21と受信側FF22とを含む最小矩形20のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セル30を配置した場合の最小セル30の面積の合計qを算出する。そして、配線検査装置60は、最小セルの面積の合計qと、セルの配置密度Dとに基づいて、配置密度Dで最小セル30を最小矩形20のX軸方向に延びる辺及びY軸方向に延びる辺の2つの辺に沿って配置した場合の最小セル30の面積の合計Qを算出する。そして、配線検査装置60は、送信側FFと21受信側FF22との間に実際に配置されたセル40の面積の合計Tが、最小セル30の面積の合計Qよりも大きい場合に、次の処理を行う。すなわち、配線検査装置60は、送信側FF21、受信側FF22及びセル40の各セルを接続する配線の中に、迂回配線があることを示すメッセージを出力するように、出力部12を制御する。したがって、配線検査装置60は、時間がかかるような、配線形状を示すデータから配線形状を解析し、解析した配線形状から迂回配線であるか否かを検査する処理を行うことなく、セルの配置情報やセルの個数から、迂回配線があるか否かを検査することができる。それゆえ、配線検査装置60によれば、簡易に迂回配線の検査を行うことができる。
また、配線検査装置60は、上述した物理設計におけるS6よりも前の段階で、迂回配線があるか否かを検査することができる。したがって、配線検査装置60によれば、物理設計の早い段階で、迂回配線があるか否かを検査することができる。それゆえ、配線検査装置60によれば、物理設計の初期段階で、迂回配線があるか否かを検査することができるので、工程上のロスを削減することができる。更に、配線検査装置60によれば、物理設計への影響を低減することで再設計のリスクをも低減することができる。
さらに、配線検査装置60は、最小セル30の面積の合計Qと、実際に配置されたセル40の面積の合計Tと比較して、迂回配線があるか否かを判定する。ここで、例えば、先の図10の例に示すように、セル40の個数が7個であっても、面積の大きいセル40が存在する場合には、配線検査装置60により算出される面積の合計Tの値は大きくなる。ここで、面積の大きいセル40は、信号の駆動能力が高いセルであり、長距離の配線に用いられるセルである。したがって、配線検査装置60によれば、送信側FF21と受信側FF22との間に実際に配置されるセル40の数が同じであっても、セル40の面積が大きいほど、面積の合計Tは大きくなる。それゆえ、配線検査装置60では、長距離の配線に用いるセル40が実際に配置されている場合には、合計Tが大きくなり、迂回配線であると判定されやすくなる。よって、配線検査装置60によれば、長距離の配線に用いられるセルの存在も考慮して、精度良く迂回配線の検査を行うことができる。
さて、これまで開示の装置に関する各実施例について説明したが、本発明は上述した各実施例以外にも、種々の異なる形態にて実施されてよいものである。例えば、各実施例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。また、各実施例において説明した各処理のうち、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。
また、各種の負荷や使用状況などに応じて、各実施例において説明した各処理の各ステップでの処理を任意に細かくわけたり、あるいはまとめたりすることができる。また、ステップを省略することもできる。
また、各種の負荷や使用状況などに応じて、各実施例において説明した各処理の各ステップでの処理の順番を変更できる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的状態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
[配線検査プログラム]
また、上記の各実施例で説明した配線検査装置10,60の各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することもできる。そこで、以下では、図12を用いて、上記の各実施例で説明した配線検査装置10,60と同様の機能を有する配線検査プログラムを実行するコンピュータの一例を説明する。図12は、配線検査プログラムを実行するコンピュータを示す図である。
図12に示すように、コンピュータ300は、CPU(Central Processing Unit)310、ROM(Read Only Memory)320、HDD(Hard Disk Drive)330、RAM(Random Access Memory)340を有する。これら各機器310〜340は、バス350を介して接続されている。
ROM320には、OSなどの基本プログラムが記憶されている。また、HDD330には、上記の実施例で示す第1の算出部14a、第2の算出部14b、出力制御部14cと同様の機能を発揮する配線検査プログラム330aが予め記憶される。または、HDD330に、上記の実施例で示す第1の算出部64a、第2の算出部64b、出力制御部64cと同様の機能を発揮する配線検査プログラム330aが予め記憶される。なお、配線検査プログラム330aについては、適宜分離しても良い。また、HDD330には、仮配置情報、配置密度情報が設けられる。仮配置情報は、上述した仮配置情報13aに対応し、配置密度情報は、上述した配置密度情報13bに対応する。
そして、CPU310が、配線検査プログラム330aをHDD330から読み出して実行する。
そして、CPU310は、仮配置情報、配置密度情報を読み出してRAM340に格納する。さらに、CPU310は、RAM340に格納されたネ仮配置情報、配置密度情報を用いて、配線検査プログラム330aを実行する。なお、RAM340に格納されるデータは、常に全てのデータがRAM340に格納されなくともよい。処理に用いられるデータがRAM340に格納されれば良い。
なお、上記した配線検査プログラム330aについては、必ずしも最初からHDD330に記憶させておく必要はない。
例えば、コンピュータ300に挿入されるフレキシブルディスク(FD)、CD−ROM、DVDディスク、光磁気ディスク、ICカードなどの「可搬用の物理媒体」に配線検査プログラム330aを記憶させておく。そして、コンピュータ300がこれらから配線検査プログラム330aを読み出して実行するようにしてもよい。
さらには、公衆回線、インターネット、LAN、WANなどを介してコンピュータ300に接続される「他のコンピュータ(またはサーバ)」などに配線検査プログラム330aを記憶させておく。そして、コンピュータ300がこれらから配線検査プログラム330aを読み出して実行するようにしてもよい。
10 配線検査装置
11 入力部
12 出力部
13 記憶部
13a 仮配置情報
13b 配置密度情報
14 制御部
14a 第1の算出部
14b 第2の算出部
14c 出力制御部

Claims (8)

  1. 複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の数を算出する第1の算出部と、
    前記第1の算出部により算出された前記部品の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の数を算出する第2の算出部と、
    前記第2の算出部により算出された部品の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があることを示す情報を出力する出力部と、
    を有することを特徴とする配線検査装置。
  2. 複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の面積の合計を算出する第1の算出部と、
    前記第1の算出部により算出された前記部品の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の面積の合計を算出する第2の算出部と、
    前記第2の算出部により算出された部品の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があることを示す情報を出力する出力部と、
    を有することを特徴とする配線検査装置。
  3. 前記出力部は、前記複数の中継部品の数が、前記第2の算出部により算出された部品の数以下である場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線がないことを示す情報を出力する
    ことを特徴とする請求項1に記載の配線検査装置。
  4. 前記出力部は、前記複数の中継部品の面積の合計が、前記第2の算出部により算出された部品の面積の合計以下である場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線がないことを示す情報を出力する
    ことを特徴とする請求項2に記載の配線検査装置。
  5. コンピュータに、
    複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の数を算出し、
    前記第の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の数を算出し、
    前記第2の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
    処理を実行させることを特徴とする配線検査プログラム。
  6. コンピュータに、
    複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の面積の合計を算出し、
    前記第1の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の面積の合計を算出し、
    前記第2の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
    処理を実行させることを特徴とする配線検査プログラム。
  7. コンピュータが、
    複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の数を算出し、
    前記第の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の数を算出し、
    前記第2の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
    処理を実行することを特徴とする配線検査方法。
  8. コンピュータが、
    複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の面積の合計を算出し、
    前記第1の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の面積の合計を算出し、
    前記第2の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
    処理を実行することを特徴とする配線検査方法。
JP2013063089A 2013-03-25 2013-03-25 配線検査装置、配線検査プログラム及び配線検査方法 Expired - Fee Related JP6089853B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013063089A JP6089853B2 (ja) 2013-03-25 2013-03-25 配線検査装置、配線検査プログラム及び配線検査方法
US14/132,542 US8875085B2 (en) 2013-03-25 2013-12-18 Wiring inspection apparatus and wiring inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013063089A JP6089853B2 (ja) 2013-03-25 2013-03-25 配線検査装置、配線検査プログラム及び配線検査方法

Publications (2)

Publication Number Publication Date
JP2014186706A JP2014186706A (ja) 2014-10-02
JP6089853B2 true JP6089853B2 (ja) 2017-03-08

Family

ID=51570114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013063089A Expired - Fee Related JP6089853B2 (ja) 2013-03-25 2013-03-25 配線検査装置、配線検査プログラム及び配線検査方法

Country Status (2)

Country Link
US (1) US8875085B2 (ja)
JP (1) JP6089853B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487979A (zh) * 2015-12-02 2016-04-13 广州华多网络科技有限公司 一种测试工具管理方法及用户终端
JP6819306B2 (ja) 2017-01-13 2021-01-27 富士通株式会社 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139342A (ja) 1985-12-13 1987-06-23 Nec Corp Lsi設計方法
JPH0245957A (ja) 1988-08-08 1990-02-15 Hitachi Ltd 半導体集積回路装置
JPH0250267A (ja) * 1988-08-11 1990-02-20 Mitsubishi Electric Corp 配線経路表示装置
JPH0260148A (ja) 1988-08-26 1990-02-28 Toshiba Corp 半導体集積回路装置
JP2910181B2 (ja) 1990-07-30 1999-06-23 日本電気株式会社 マスタースライス
JPH04142096A (ja) 1990-10-02 1992-05-15 Nec Corp プリント配線基板
JPH0529460A (ja) 1991-07-19 1993-02-05 Hokuriku Nippon Denki Software Kk Lsiの配置処理方式
JP3491580B2 (ja) 1999-11-17 2004-01-26 日本電気株式会社 Lsi階層設計における遅延最適化システム及びその遅延最適化方法
JP2005228124A (ja) 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体集積回路設計における階層ブロック生成方法及び生成装置、並びに半導体集積回路設計における階層ブロック生成プログラム
JP2005250890A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp レイアウト検証装置
JP2008129724A (ja) * 2006-11-17 2008-06-05 Toshiba Corp 半導体レイアウト設計装置

Also Published As

Publication number Publication date
US8875085B2 (en) 2014-10-28
US20140289689A1 (en) 2014-09-25
JP2014186706A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
US8479136B2 (en) Decoupling capacitor insertion using hypergraph connectivity analysis
US10354042B2 (en) Selectively reducing graph based analysis pessimism
US9589096B1 (en) Method and apparatus for integrating spice-based timing using sign-off path-based analysis
US20130290834A1 (en) Synchronized three-dimensional display of connected documents
US9165105B2 (en) Rule checking for confining waveform induced constraint variation in static timing analysis
CN112069754A (zh) 芯片设计方法、系统、设备以及存储介质
US8185858B2 (en) Apparatus, method, and program for predicting layout wiring congestion
JP6089853B2 (ja) 配線検査装置、配線検査プログラム及び配線検査方法
JP5444985B2 (ja) 情報処理装置
JP5297468B2 (ja) 半導体集積回路の設計方法およびソフトウエア
US7958471B2 (en) Structure for couple noise characterization using a single oscillator
US8074198B2 (en) Apparatus and method for circuit layout using longest path and shortest path search elements
US12367331B2 (en) Approach to child block pinning
JP6040824B2 (ja) 配線検査装置、配線検査プログラム及び配線検査方法
US20050120318A1 (en) Apparatus and method for designing semiconductor integrated circuit
US9710579B1 (en) Using smart timing models for gate level timing simulation
KR20110085916A (ko) 클록 지터 억제 방법 및 컴퓨터 판독가능한 기억 매체
US10885248B1 (en) Method for modeling glitches during circuit simulation
US10437956B2 (en) Pessimism reduction in static timing analysis
US20130311966A1 (en) Circuit design support apparatus, computer-readable recording medium, and circuit design support method
JP5321624B2 (ja) 論理回路検証装置、論理回路検証方法およびプログラム
US7657857B2 (en) Performance visualization of delay in circuit design
JP6613971B2 (ja) 情報処理装置、設計支援方法、および設計支援プログラム
KR20230096096A (ko) 반복적인 의사 네트리스트 변경을 사용한 경로 기반 타이밍 주도 배치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees