JP6089853B2 - 配線検査装置、配線検査プログラム及び配線検査方法 - Google Patents
配線検査装置、配線検査プログラム及び配線検査方法 Download PDFInfo
- Publication number
- JP6089853B2 JP6089853B2 JP2013063089A JP2013063089A JP6089853B2 JP 6089853 B2 JP6089853 B2 JP 6089853B2 JP 2013063089 A JP2013063089 A JP 2013063089A JP 2013063089 A JP2013063089 A JP 2013063089A JP 6089853 B2 JP6089853 B2 JP 6089853B2
- Authority
- JP
- Japan
- Prior art keywords
- parts
- wiring
- component
- relay
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1に示すように、配線検査装置10は、入力部11と、出力部12と、記憶部13と、制御部14とを有する。
M=m*(D/100) (1)
ここで、「*」は、乗法を示す記号であり、「/」は、除法を示す記号である。また、式(1)において、最小セルの数Mは、「m*(D/100)」の値の小数点以下を切り上げた自然数を示す。
次に、本実施例に係る配線検査装置10の処理の流れについて説明する。図5は、実施例1に係る配線検査処理の手順を示すフローチャートである。実施例1に係る配線検査処理は、例えば、入力部11から、配線検査処理を実行するための指示を制御部14が受け付けたタイミングで実行される。また、実施例1に係る配線検査処理は、ネットごとに実行される。なお、ここでいう「ネット」とは、信号を出力する起点となるセルから、信号を受信する終点となるセルまでのつながりを指す。また、配線検査処理が実行されるタイミングの一例としては、後述する物理設計において、セルの仮配置を行った場合、クロックツリーの生成を行った場合、または、仮配線を行った場合などが挙げられる。
図7の例に示すように、配線検査装置60の制御部64は、実施例1に係る制御部14が有する第1の算出部14a、第2の算出部14b、出力制御部14cに代えて、第1の算出部64a、第2の算出部64b、出力制御部64cを有する。
q=s*m (2)
ここで、sは、最小セルの面積である。また、mは、上述した、送信側FFと受信側FFとを含む最小矩形のX軸方向に延びる辺、及び、Y軸方向に延びる辺の2つの辺に沿って最小セルを隙間無く配置した場合の最小セルの数である。
Q=q*(D/100) (3)
ここで、最小セルの面積の合計Qは、「q*(D/100)」の値の小数点以下を切り上げた自然数を示す。
次に、本実施例に係る配線検査装置60の処理の流れについて説明する。図11は、実施例2に係る配線検査処理の手順を示すフローチャートである。実施例2に係る配線検査処理は、実施例1に係る配線検査処理と同様のタイミングで実行される。また、実施例2に係る配線検査処理は、実施例1に係る配線検査処理と同様に、ネットごとに実行される。
また、上記の各実施例で説明した配線検査装置10,60の各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することもできる。そこで、以下では、図12を用いて、上記の各実施例で説明した配線検査装置10,60と同様の機能を有する配線検査プログラムを実行するコンピュータの一例を説明する。図12は、配線検査プログラムを実行するコンピュータを示す図である。
11 入力部
12 出力部
13 記憶部
13a 仮配置情報
13b 配置密度情報
14 制御部
14a 第1の算出部
14b 第2の算出部
14c 出力制御部
Claims (8)
- 複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の数を算出する第1の算出部と、
前記第1の算出部により算出された前記部品の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の数を算出する第2の算出部と、
前記第2の算出部により算出された部品の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があることを示す情報を出力する出力部と、
を有することを特徴とする配線検査装置。 - 複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の面積の合計を算出する第1の算出部と、
前記第1の算出部により算出された前記部品の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の面積の合計を算出する第2の算出部と、
前記第2の算出部により算出された部品の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があることを示す情報を出力する出力部と、
を有することを特徴とする配線検査装置。 - 前記出力部は、前記複数の中継部品の数が、前記第2の算出部により算出された部品の数以下である場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線がないことを示す情報を出力する
ことを特徴とする請求項1に記載の配線検査装置。 - 前記出力部は、前記複数の中継部品の面積の合計が、前記第2の算出部により算出された部品の面積の合計以下である場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線がないことを示す情報を出力する
ことを特徴とする請求項2に記載の配線検査装置。 - コンピュータに、
複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の数を算出し、
前記第1の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の数を算出し、
前記第2の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
処理を実行させることを特徴とする配線検査プログラム。 - コンピュータに、
複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の面積の合計を算出し、
前記第1の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の面積の合計を算出し、
前記第2の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
処理を実行させることを特徴とする配線検査プログラム。 - コンピュータが、
複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の数を算出し、
前記第1の数と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の数を算出し、
前記第2の数より、前記複数の中継部品の数が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
処理を実行することを特徴とする配線検査方法。 - コンピュータが、
複数の中継部品を介して信号を受信部品に送信する送信部品と、前記受信部品とを含む最小矩形の第1の方向に延びる辺、及び、該最小矩形の前記第1の方向と交差する第2の方向に延びる辺の2つの辺に沿って所定サイズの部品を配置した場合の該部品の第1の面積の合計を算出し、
前記第1の面積の合計と、前記中継部品の所定の配置密度とに基づいて、該配置密度で前記部品を前記2つの辺に沿って配置した場合の該部品の第2の面積の合計を算出し、
前記第2の面積の合計より、前記複数の中継部品の面積の合計が大きい場合に、前記送信部品、前記受信部品及び前記中継部品の各部品を接続する配線の中に、前記送信部品から前記受信部品へ向かう方向とは逆の方向へ延びる配線があると判定する、
処理を実行することを特徴とする配線検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013063089A JP6089853B2 (ja) | 2013-03-25 | 2013-03-25 | 配線検査装置、配線検査プログラム及び配線検査方法 |
| US14/132,542 US8875085B2 (en) | 2013-03-25 | 2013-12-18 | Wiring inspection apparatus and wiring inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013063089A JP6089853B2 (ja) | 2013-03-25 | 2013-03-25 | 配線検査装置、配線検査プログラム及び配線検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014186706A JP2014186706A (ja) | 2014-10-02 |
| JP6089853B2 true JP6089853B2 (ja) | 2017-03-08 |
Family
ID=51570114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013063089A Expired - Fee Related JP6089853B2 (ja) | 2013-03-25 | 2013-03-25 | 配線検査装置、配線検査プログラム及び配線検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8875085B2 (ja) |
| JP (1) | JP6089853B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105487979A (zh) * | 2015-12-02 | 2016-04-13 | 广州华多网络科技有限公司 | 一种测试工具管理方法及用户终端 |
| JP6819306B2 (ja) | 2017-01-13 | 2021-01-27 | 富士通株式会社 | 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139342A (ja) | 1985-12-13 | 1987-06-23 | Nec Corp | Lsi設計方法 |
| JPH0245957A (ja) | 1988-08-08 | 1990-02-15 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0250267A (ja) * | 1988-08-11 | 1990-02-20 | Mitsubishi Electric Corp | 配線経路表示装置 |
| JPH0260148A (ja) | 1988-08-26 | 1990-02-28 | Toshiba Corp | 半導体集積回路装置 |
| JP2910181B2 (ja) | 1990-07-30 | 1999-06-23 | 日本電気株式会社 | マスタースライス |
| JPH04142096A (ja) | 1990-10-02 | 1992-05-15 | Nec Corp | プリント配線基板 |
| JPH0529460A (ja) | 1991-07-19 | 1993-02-05 | Hokuriku Nippon Denki Software Kk | Lsiの配置処理方式 |
| JP3491580B2 (ja) | 1999-11-17 | 2004-01-26 | 日本電気株式会社 | Lsi階層設計における遅延最適化システム及びその遅延最適化方法 |
| JP2005228124A (ja) | 2004-02-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計における階層ブロック生成方法及び生成装置、並びに半導体集積回路設計における階層ブロック生成プログラム |
| JP2005250890A (ja) * | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | レイアウト検証装置 |
| JP2008129724A (ja) * | 2006-11-17 | 2008-06-05 | Toshiba Corp | 半導体レイアウト設計装置 |
-
2013
- 2013-03-25 JP JP2013063089A patent/JP6089853B2/ja not_active Expired - Fee Related
- 2013-12-18 US US14/132,542 patent/US8875085B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8875085B2 (en) | 2014-10-28 |
| US20140289689A1 (en) | 2014-09-25 |
| JP2014186706A (ja) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
| US8479136B2 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
| US10354042B2 (en) | Selectively reducing graph based analysis pessimism | |
| US9589096B1 (en) | Method and apparatus for integrating spice-based timing using sign-off path-based analysis | |
| US20130290834A1 (en) | Synchronized three-dimensional display of connected documents | |
| US9165105B2 (en) | Rule checking for confining waveform induced constraint variation in static timing analysis | |
| CN112069754A (zh) | 芯片设计方法、系统、设备以及存储介质 | |
| US8185858B2 (en) | Apparatus, method, and program for predicting layout wiring congestion | |
| JP6089853B2 (ja) | 配線検査装置、配線検査プログラム及び配線検査方法 | |
| JP5444985B2 (ja) | 情報処理装置 | |
| JP5297468B2 (ja) | 半導体集積回路の設計方法およびソフトウエア | |
| US7958471B2 (en) | Structure for couple noise characterization using a single oscillator | |
| US8074198B2 (en) | Apparatus and method for circuit layout using longest path and shortest path search elements | |
| US12367331B2 (en) | Approach to child block pinning | |
| JP6040824B2 (ja) | 配線検査装置、配線検査プログラム及び配線検査方法 | |
| US20050120318A1 (en) | Apparatus and method for designing semiconductor integrated circuit | |
| US9710579B1 (en) | Using smart timing models for gate level timing simulation | |
| KR20110085916A (ko) | 클록 지터 억제 방법 및 컴퓨터 판독가능한 기억 매체 | |
| US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
| US10437956B2 (en) | Pessimism reduction in static timing analysis | |
| US20130311966A1 (en) | Circuit design support apparatus, computer-readable recording medium, and circuit design support method | |
| JP5321624B2 (ja) | 論理回路検証装置、論理回路検証方法およびプログラム | |
| US7657857B2 (en) | Performance visualization of delay in circuit design | |
| JP6613971B2 (ja) | 情報処理装置、設計支援方法、および設計支援プログラム | |
| KR20230096096A (ko) | 반복적인 의사 네트리스트 변경을 사용한 경로 기반 타이밍 주도 배치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6089853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |