JP6076346B2 - Ｍｔｊ三軸磁場センサおよびそのパッケージ方法 - Google Patents

Description

本発明は、磁場センサ、特に、三軸磁場センサの設計に関する。

近年、磁気トンネル接合（ＭＴＪ,Magnetic Tunnel Junction）は、磁気多層材料のトンネル磁気抵抗（ＴＭＲ,Tunnel Magnetoresistance）効果を用いた新しいタイプの磁気抵抗センサとして産業上応用され始めている。この効果によると、多層膜に印加される磁場の大きさおよび方向は、多層膜の抵抗に応じて変化する。ＴＭＲ効果は、異方性磁気抵抗（ＡＭＲ）効果よりも大きく、またホール効果よりも温度安定性が良好であることも知られている。この結果、ＴＭＲ磁場センサは、感度がより高く、消費電力がより低く、線形性がより良好で、ダイナミックレンジがより広く、温度特性がより良好で、ＡＭＲ、ＧＭＲまたはホールデバイスよりもノイズが少ないという利点を有する。さらに、ＭＴＪは、非常に小さな集積磁場センサの製造を容易にする既存のチップ製造技術で容易に製造され得る。

多軸磁場センサは、一般に、パッケージ内に集積された１つよリ多くのセンサチップを有し、良好な直交性を有するベクトル測定能力を提供する。磁場はベクトル場であるため、多軸磁場センサは、地磁場測定用の二軸または三軸センサを用いる、特に、電子コンパス用の非常に広範囲な用途に供される。このように一般に応用されるため、高集積化単一チップ多軸磁場センサの簡略化された製造手段が強く求められる。

同一のウェハに配置される（deposited）と、異なるセンサ軸に用いられるＧＭＲおよびＭＴＪ材料は、同じ磁気モーメントを有し、アニーリング後、同じピン層方向を有するため、単一チップ三軸センサの製造が困難になる。従って、ＧＭＲ三軸センサを製造するための最も一般的なアプローチとして、３つの異なる基板上に配置されたＸ軸センサ、Ｙ軸センサ、およびＺ軸センサをパッケージングすることが挙げられるが、このようなＧＭＲ三軸センサは、過剰なサイズ、高いパッケージングコスト等の制限を受け、ＭＴＪセンサよりも感度が低く、消費電力が高くなる。

上記から理解できるように、現在のＡＭＲ、ホールおよびＧＭＲ三軸センサは、サイズが過剰であり、パッケージングコストが高く、感度がより低く、消費電力がより高く、製造方法が実用的ではないという欠点を有する。

上記の課題を解決するため、本発明は、感度がより高く、消費電力がより低い小型の三軸センサを提供する。

Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサと、Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサと、Ｚ軸に沿って感知方向を有するＺ軸センサとを備える三軸ＭＴＪセンサであって、前記Ｘ軸、前記Ｙ軸および前記Ｚ軸は、互いに直交し、ＡＳＩＣチップは、前記Ｘ軸、前記Ｙ軸および前記Ｚ軸ブリッジセンサと接続かつ整合し、前記Ｚ軸センサは、いくつかの相互接続された磁気センサチップを有し、前記相互接続された磁気センサチップのそれぞれは、基板を有し、その基板上にはＭＴＪ素子が配置され、前記相互接続された磁気センサチップのそれぞれは、取付け縁部に沿って前記ＡＳＩＣチップ上に設けられ、前記取付け縁部は、ＭＴＪ素子の縁部に隣接し、前記ＭＴＪ素子の縁部に対して角度を有して配向され、前記角度は、鋭角または鈍角である、三軸ＭＴＪセンサ。

好ましくは、前記Ｘ軸ブリッジセンサは、ＭＴＪセンサである。

好ましくは、前記Ｙ軸ブリッジセンサは、ＭＴＪセンサである。

好ましくは、前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、金ワイヤボンドを用いて、前記ＡＳＩＣチップと接続される。

好ましくは、前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、半田バンプを用いて、前記ＡＳＩＣチップと接続される。

好ましくは、前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、同じチップに集積される。

好ましくは、前記Ｘ軸ブリッジセンサは、参照ブリッジセンサであり、前記Ｙ軸ブリッジセンサは、プッシュ−プルブリッジセンサである。

好ましくは、前記センサチップのそれぞれは、半田バンプを用いて、前記ＡＳＩＣチップに接続される。

好ましくは、前記Ｚ軸センサは、２個または４個のＭＴＪ磁気センサチップを有し、前記ＭＴＪセンサチップは、前記ＡＳＩＣチップ上に対称配列される。

三軸ＭＴＪセンサパッケージング方法であって、
Ａ）Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサを製造し、前記Ｘ軸センサとＡＳＩＣチップとを電気接続する工程と、
Ｂ）Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサを製造し、前記Ｙ軸センサとＡＳＩＣチップとを電気接続する工程と、
Ｃ）ウェハ上にＭＴＪ磁気抵抗素子を製造し、前記ＭＴＪウェハを斜めに切断してＭＴＪ磁気センサチップを形成し、前記ＭＴＪ磁気センサチップの取付け縁部を前記ＡＳＩＣチップ上に設け、各前記取付け縁部は、前記ウェハの隣接面に対して角度を有し、前記角度は、鋭角または鈍角であり、前記ＭＴＪ磁気センサチップのそれぞれを、半田バンプを用いて、前記ＡＳＩＣチップと物理的に接続し、前記ＭＴＪ磁気センサチップを電気接続してＺ軸磁気センサを形成する工程と、を含む方法。

三軸ＭＴＪセンサパッケージング方法であって、
Ａ）Ｘ軸に沿って感知方向を有するＸ軸磁場センサブリッジを製造し、前記Ｘ軸センサとＡＳＩＣチップとを電気接続する工程と、
Ｂ）Ｘ軸に沿って感知方向を有するＹ軸磁場センサブリッジを製造し、前記Ｘ軸センサとＡＳＩＣチップとを電気接続する工程と、
Ｃ）ウェハ上にＭＴＪ磁気抵抗素子を製造し、前記ウェハの後部側をエッチングして斜面を形成し、前記ＭＴＪウェハを切断してＭＴＪ磁気センサチップを形成し、前記ＭＴＪ磁気センサチップの取付け縁部を前記ＡＳＩＣチップ上に設け、各前記取付け縁部は、前記ウェハの隣接面に対して角度を有し、前記角度は、鋭角または鈍角であり、前記ＭＴＪ磁気センサチップのそれぞれを、半田バンプを用いて、前記ＡＳＩＣチップと物理的に接続し、前記ＭＴＪ磁気センサチップを電気接続してＺ軸磁気センサを形成する工程と、を含む方法。

上記の技術的課題を解決するため、本発明で採用されている技術的解決法は、上記の構造を用いて、高集積度、高感度、低消費電力、良好な線形性、広いダイナミックレンジ、良好な温度性能および低ノイズ性能を達成する。

図１は、磁気トンネル接合素子の磁気抵抗の概略図である。 図２は、ＭＴＪ素子の理想的な出力のグラフである。 図３は、直列に電気接続されたＭＴＪ素子の概略図である。 図４は、ＭＴＪプッシュ−プルブリッジセンサの概略図である。 図５は、ＭＴＪプッシュ−プルブリッジセンサのアナログ出力のプロットである。 図６は、ＭＴＪ参照ブリッジセンサの概略図である。 図７は、ＭＴＪ参照ブリッジセンサの出力のシミュレーションプロットである。 図８は、単一チップ二軸磁場センサのタイプの概略図である。 図９は、Ｚ軸磁場センサチップ調製方法の第１工程の断面図である。 図１０は、Ｚ軸磁場センサチップ調製方法の第２工程の図である。 図１１は、Ｚ軸磁場センサチップ調製方法の第３工程の図である。 図１２は、Ｚ軸磁場センサチップ調製方法の第４工程の図である。 図１３は、Ｚ軸磁場センサチップ第２調製方法の第１工程の断面図である。 図１４は、Ｚ軸磁場センサチップ第２調製方法の第２工程の図である。 図１５は、Ｚ軸磁場センサチップ第２調製方法の第３工程の図である。 図１６は、Ｚ軸磁場センサチップ第２調製方法の第４工程の図である。 図１７は、第１調製方法を用いて調製された三軸磁場センサの構造の概略図である。 図１８は、第２調製方法を用いて調製された三軸磁場センサの構造の概略図である。

図面において、１はＭＴＪ素子であり、２は磁気ピン層であり、３は反強磁性層であり、４は強磁性層であり、５はトンネルバリア層であり、６は強磁性自由層であり、７は強磁性自由層磁化方向であり、８は強磁性ピン層磁化方向であり、９は印加磁場であり、１０は感知方向であり、１１はシード層であり、１２は上部電極であり、１３はＭＴＪ素子の抵抗であり、１４はＭＴＪ素子の低抵抗値であり、１５はＭＴＪ素子の高抵抗値であり、１６は電流であり、１７は永久磁石であり、１８は基板であり、１９はＡＳＩＣチップであり、２０は半田バンプであり、２１は取付け縁部であり、２２はチップ表面であり、２３は取付け角度であり、２４はＭＴＪ磁気センサチップであり、２５はＸ軸ブリッジセンサであり、２６はＹ軸ブリッジセンサであり、２７はＺ軸ブリッジセンサであり、４１は自由層Ｒ１の磁化方向であり、４２は自由層Ｒ２の磁化方向であり、４３は自由層Ｒ３の磁化方向であり、４４は自由層Ｒ４の磁化方向である。

以下、当業者が本発明の利点および特徴をより容易に理解し、本発明の保護範囲が明確に定義されるように、添付の図１から図１８を参照しながら本発明の好ましい実施形態を説明する。

トンネル接合磁気抵抗の概要：
図１は、標準ＭＴＪ素子の概略図である。標準ＭＴＪ素子１は、強磁性自由層６、強磁性ピン層２、および強磁性層の間のトンネルバリア層５を含む。強磁性自由層６は、強磁性材料で構成され、強磁性自由層の磁化方向は、外部からの磁場に応答して変化し得る。強磁性ピン層２は、一方向に固定された（pinned）磁化方向を有し、一般的な動作条件では変化しない。強磁性層４は、反強磁性層３の頂部または底部のいずれかに存在し得る。ＭＴＪ構造は、通常、導電シード層１１の頂部に配置されるのに対して、上部電極１２は、通常、ＭＴＪ構造の頂部に配置される。ＭＴＪ素子の抵抗は、シード層１１と上部電極１２との間で測定され、その値１３は、強磁性自由層６と強磁性ピン層２の磁化の相対的な配向を示している。

図２は、ＭＴＪ素子の理想的な出力応答曲線であり、低抵抗状態Ｒ_L１４および高抵抗状態Ｒ_H１５は、飽和ＭＴＪの低抵抗状態１４および高抵抗状態１５を示す。磁気自由層磁化方向７と、磁気ピン層磁化方向８とが平行である場合、ＭＴＪの測定された抵抗値１３は、低抵抗状態であり、強磁性自由層磁化方向７と、強磁性ピン層磁化方向８とが平行でない場合、ＭＴＪ素子１３の抵抗値は、高抵抗値１５である。公知の技術では、ＭＴＪ素子１の抵抗は、高抵抗状態と低抵抗状態との間の磁場範囲において印加される磁場の関数において線形にされ、飽和磁場−Ｈ_sおよびＨ_sは、ＭＴＪ素子の線形範囲を規定する。

図３は、直列接続され、磁気抵抗素子を形成するいくつかのＭＴＪの概略図である。接続された一連のＭＴＪ１は、ノイズを低減させ、センサの安定性を改善し得る。ＭＴＪ磁気抵抗素子２４において、各ＭＴＪ１のバイアス電圧は、一連のＭＴＪ１内のＭＴＪの数に比例して減少する。これにより、大きな電圧出力を生成するのに必要な電流が低減され、ショットノイズが減少し、またセンサのＥＳＤ許容差も改善される。出力信号を改善し、ＥＳＤ許容差を増加させることに加えて、ＭＴＪ数を増加させると、ノイズ性能が改善される。なぜなら、各ＭＴＪ素子の相互関連しないランダムな挙動は平均化されるからである。

プッシュプルブリッジセンサ設計：
図４は、ＭＴＪプッシュプルフルブリッジセンサの概略図である。４つのＭＴＪ素子Ｒ１、Ｒ２、Ｒ３およびＲ４は、フルブリッジとして相互接続され、各ＭＴＪ素子は、１つのＭＴＪまたは直列接続された複数のＭＴＪから構成される（図２）。磁気抵抗素子のそれぞれについて、ピン層の磁化方向は同じであり、このピン層の磁化方向に対する自由層の磁化方向は、角度θ（３０°と９０°との間）であり、この角度θは同じ大きさである。磁気抵抗素子対（Ｒ１およびＲ３、Ｒ２およびＲ４）は、同じ自由層磁化方向（４１および４３、４２および４４）を有するのに対して、互いに隣接して設けられた磁気抵抗素子（Ｒ１およびＲ２、Ｒ３およびＲ４）は、異なる方向に設けられた自由層磁化（４１および４２、４３および４４）を有する。この特定のフルブリッジ構成では、感知方向１０は、強磁性ピン層磁化方向８と直交する。各磁気抵抗素子の磁気ピン層磁化方向８は同じであるため、このプッシュプルフルブリッジセンサ設計は、マルチチップパッケージングプロセスを用いることなく、また、ローカルレーザ加熱を実施する必要なしに、単一チップ上で具現化されてプッシュプルフルブリッジセンサを形成する。

磁場が感知方向１０に沿って印加されると、磁場は、ピン層磁化に対する自由層磁化の相対的な配向を変更する。従って、磁気抵抗素子Ｒ１およびＲ３は、抵抗の増加を示すのに対して、他の２つの磁気抵抗素子Ｒ２およびＲ４は、抵抗の減少を示す。磁場が反対の方向に印加されると、Ｒ１およびＲ３の抵抗は減少するのに対して、Ｒ２およびＲ４の抵抗は増加する。ブリッジ回路の応答を効果的に２倍にする、印加された磁場に対して反対の応答をする２対の磁気抵抗素子の組合せ、即ち、抵抗の増加を示す１対のＭＴＪ素子と抵抗の減少を示す１対のＭＴＪ素子との組合せを用いることによって、いわゆる「プッシュ−プル」ブリッジが生成される。理想的には、抵抗器の抵抗値がＲ１＝（Ｒ１＋ΔＲ）、Ｒ３＝（Ｒ１＋ΔＲ）、Ｒ２＝（Ｒ２−ΔＲ）およびＲ４＝（Ｒ２−ΔＲ）である場合、ブリッジ出力は、以下のようになる。

理想的には、Ｒ１＝Ｒ２＞ΔＲのとき、等式は以下のように簡略化され得る。

図５は、このプッシュプルブリッジ回路のシミュレートされた応答を示す。

強磁性自由層と強磁性ピン層との間の必要な磁化角度は、以下の方法で成し遂げられ得る
（１）形状異方性：ＭＴＪ素子の形状異方性を用いて磁化容易軸を形成し、磁気自由層磁化方向にバイアスをかける。ＭＴＪ素子の形状異方性は、ＭＴＪ素子の幅に対する長さを変更し、また、素子を回転させることによって調整され得る
（２）永久磁石バイアス：ＭＴＪ素子の周囲に永久磁石をセットして磁場を形成し、自由層磁化方向にバイアスをかける
（３）コイルバイアス：ＭＴＪ素子の上下の層に磁場を生成するための電流を流すために用いられる金属ワイヤを配置し、磁気自由層の方向に磁場を生成する
（４）ネールカップリング：強磁性ピン層と強磁性自由層との間のネールカップリング磁場を用いて、強磁性自由層磁化にバイアスをかける
（５）交換バイアス：この技術では、自由層上の隣接した強磁性層への弱い交換カップリングを用いて効果的なバイアス場を生成する。強磁性層と自由層との間にＣｕまたはＴａ層を配置することによって強度を調整し、それによって交換バイアスの強度を低減させる。

参照フルブリッジ磁気センサ設計：
図６は、参照フルブリッジＭＴＪセンサ（referenced full bridge MTJ sensor）の概略図である。ここで、４つのＭＴＪ磁気抵抗素子Ｒ１、Ｒ２、Ｒ３およびＲ４は、相互接続されブリッジを形成し、各磁気抵抗素子は、１つのＭＴＪまたは直列接続された１つより多くのＭＴＪで構成される（図２）。この設計では、磁気抵抗素子Ｒ１およびＲ３の出力曲線は、印加磁場９に強く依存し、これらの素子を感知アームと呼ぶ。他方、素子Ｒ２およびＲ４の磁気抵抗応答は、印加磁場９にわずかに依存するだけであり、これらの素子を参照アーム(reference arms)と呼ぶ。この参照フルブリッジ構造の感知方向１０は、ピン方向８と平行である。この特定の参照ブリッジ設計は、すべてのブリッジアームに対して同じ強磁性ピン層方向を用いるため、マルチチップパッケージングプロセスまたはローカルレーザ加熱を用いることなく、プッシュプルフルブリッジセンサと同じチップ上に構築され得る。

磁場が、参照プッシュプルフルブリッジセンサに印加されると、感知方向に沿った磁場成分は、感知アームＲ１およびＲ３の抵抗を増減させるのに対して、参照アームＲ２およびＲ４はそれほど変化しない。実際には、参照ＭＴＪフルブリッジセンサの出力は、広い磁場範囲にわたって線形である。図７は、シミュレーション出力応答曲線を示す。

実用的な参照ブリッジセンサを構築するためには、感知アームおよび参照アームに対して異なる感度を設定することが重要である。磁気抵抗素子の感度は、印加磁場の関数において抵抗変化として定義される。

参照アームの磁気抵抗を感知アームに対して低減させることは実用的ではないため、参照アームと感知アームとの間の感度の相対的な変化は、Ｈを変更することによって最良に成し遂げられる。これは、以下の方法のいずれか、または、これらの組合せによって成し遂げられ得る
（１）磁気遮蔽：高透磁率強磁性層を参照アーム上に配置し、印加磁場を減衰させる
（２）形状異方性：参照素子および感知素子を異なる大きさにパターン化し、異なる形状異方性エネルギーおよび異なる感度を成し遂げる。参照素子の反磁場が、感知素子の反磁場よりもはるかに大きくなるように感知素子の長さ対幅の比を変更することは最も一般的に行われていることである
（３）交換バイアス：この技術は、反強磁性層に対する弱い交換カップリングを用いることによって、ＭＴＪ素子の感知方向に対して直交するバイアス場をＭＴＪ素子の自由層上に形成するために用いられる。ＣｕまたはＴａバリア層を自由層と交換バイアス層との間に設け、交換バイアスの強度を低減させてもよい
（４）インスタック・バイアス：この技術では、Ｆｅ、Ｃｏ、ＣｒまたはＰｔの永久磁石合金が磁気トンネル接合の感知素子の表面に配置され、得られた漂遊磁場がＭＴＪ素子１にバイアスをかける。次いで、異なる角度にセンサを初期化するために大きな磁場が用いられ得る。非常に重要な利点は、バイアス場がＭＴＪ素子における磁気ドメインを排除し、ＭＴＪ素子の安定性および線形性を改善させ、磁化方向が応答の調整に大きな柔軟性をもたらすように調整され得ることである。

単一チップ二軸磁気センサ設計：
センサは、同じウェハ上に同時に配置された磁気抵抗膜で構成されるため、異なるセンサ軸を形成するために用いられるピン層磁化方向は同じである。残念なことに、二軸磁場センサは、互いに９０度の角度で回転しなければならない２つのブリッジセンサからなる。以下の説明では、単一のチップ二軸磁場センサの実現について説明する。単一ＭＴＪ軸磁場センサ設計は、以下の方法またはいくつかの方法の組合せによって成し遂げられ得る
方法１：ローカルレーザ加熱：配置された後、異なるセンサブリッジのピン層は、互いに平行に配列される。ローカルレーザパルスは、磁場の存在下で印加され、特定の領域におけるピン層を再配列させ得る
方法２：複数配置：異なる磁気抵抗膜がチップの異なる領域に配置され、各センサに対する正しいピン層配向を成し遂げ得る。

方法３：参照／プッシュプル：単一チップＭＴＪ二軸磁場センサは、図８に示されるように成し遂げられ得る。ピン層方向に平行なまたは直交する磁場に敏感なフルブリッジセンサおよび参照ブリッジセンサを形成することが可能である。これらのフルブリッジセンサは、同じ工程および同じ強磁性ピン層設定方向８を用いて、同じ基板上に構築され得る。

三軸磁場センサ設計：
三軸磁気センサは、Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサ２５と、Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサ２６と、Ｚ軸に沿って感知方向を有するＺ軸センサ２７とを有し、前記Ｘ軸、前記Ｙ軸および前記Ｚ軸は、互いに直交し、ＡＳＩＣチップ１９は前記Ｘ軸２５、前記Ｙ軸２６および前記Ｚ軸ブリッジセンサ２７と接続かつ整合し、前記Ｚ軸センサ２７は、いくつかの相互接続された磁気センサチップ２４を有し、前記相互接続された磁気センサチップ２４のそれぞれは、基板１８を有し、その基板１８上にはＭＴＪ素子１が配置され、前記相互接続された磁気センサチップ２４のそれぞれは、取付け縁部２１に沿って前記ＡＳＩＣチップ１９上に配置され、前記取付け縁部２１は、表面縁部２２に隣接し、前記ＭＴＪ素子の縁部に対して角度２３を有して配向され、前記角度２３は、鋭角または鈍角である。ＡＳＩＣチップ１９は、信号調整に用いられる。

Ｘ軸ブリッジセンサ２５およびＹ軸ブリッジセンサ２６は、同じチップに集積されている。前記Ｘ軸ブリッジセンサ２５は、ＭＴＪセンサである。前記Ｙ軸ブリッジセンサ２６は、ＭＴＪセンサである。前記Ｘ軸ブリッジセンサ２５は、参照ブリッジセンサであり、前記Ｙ軸ブリッジセンサ２６は、プッシュプルブリッジセンサである。

半田ボール２０およびＡＳＩＣチップ１９を通して前記磁気センサチップ２４は電気的に相互接続される。

Ｚ軸センサ２７は、２つまたは４つのＭＴＪ磁気センサチップ２４を有し、前記ＭＴＪセンサチップ２４は、ＡＳＩＣチップ１９上に対称配置されている。

図１７に示されるように三軸ブリッジセンサを形成するためには、第１のＭＴＪパッケージング方法は、以下の工程を含む：Ａ）Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサ２５を製造し、Ｘ軸センサとＡＳＩＣチップとを電気接続する工程；Ｂ）Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサ２６を製造し、Ｙ軸センサとＡＳＩＣチップとを電気接続する工程；ならびにＣ）図９に示されるように、基板１８上にＭＴＪ磁気抵抗素子１を製造し、図１０に示されるように、前記ＭＴＪウェハを斜めに切断してＭＴＪ磁気センサチップ２４を形成し；図１１に示されるように、ＭＴＪ磁気センサチップ２４の取付け縁部２１をＡＳＩＣチップ１９上に配置し、各前記取付け縁部２１は、基板の隣接表面２２に対して角度をなし、角度２３は、鋭角または鈍角であり；図１２に示されるように、半田ボール２０を用いてＭＴＪ磁気センサチップ２４のそれぞれをＡＳＩＣチップ１９に物理的に接続し；およびＭＴＪ磁気感知素子２４を電気接続してＺ軸磁気センサ２７を形成する工程。

ＭＴＪ磁気センサチップ２４は、ブリッジタイプ磁場センサチップであり、図４および図６に示されるように１つの工程で製造されるが、磁気センサブリッジを形成するために相互接続される図３に示されるような磁気抵抗素子チップも含み得る。

図１８は、三軸ＭＴＪ磁場センサを構築するための第２調製方法を示し、この方法は、Ａ）Ｘ軸に沿って感知方向を有するＸ軸磁場ブリッジセンサ２５を製造し、前記Ｘ軸センサとＡＳＩＣチップ１９とを電気接続する工程；Ｂ）Ｘ軸に沿って感知方向を有するＹ軸磁場センサブリッジ２６を製造し、Ｘ軸センサとＡＳＩＣチップ１９とを電気接続する工程；ならびにＣ）図１３に示されるように、基板１８上にＭＴＪ磁気抵抗素子２４を製造し；前記ウェハの後部側をエッチングして斜面を形成することによって、ＡＳＩＣチップ１９に接続するためのウェハの後部を調製し；図１４および図１５に示されるように、ＭＴＪウェハを切断してＭＴＪ磁気センサチップ２４を形成し；ＭＴＪ磁気センサチップ２４の取付け縁部２１をＡＳＩＣチップ１９上に配置し；各前記取付け縁部２１は、基板２２の隣接表面に対して角度２３をなし、前記角度２３は、鋭角または鈍角であり；図１６に示されるように、半田バンプ２０を用いて、ＭＴＪ磁気センサチップ２４のそれぞれをＡＳＩＣチップ１９に物理的に接続し；およびＭＴＪ磁気感知素子２４を電気接続してＺ軸磁気センサ２７を形成する工程を含む。

ＭＴＪ磁気センサチップ２４は、図４および図６に示されるように、ブリッジタイプ磁場センサチップであり得るが、磁気センサブリッジを形成するために相互接続される図３に示されるような磁気抵抗素子を含んでいてもよい。

上記の実施形態は、本発明の特定の具現例を示し、言うまでもなく、本発明の範囲または趣旨を越えない他の具現例も存在する。本発明には、本発明の範囲または趣旨から逸脱せずに、様々な改変がなされ得ることは当業者に明白である。

Claims (13)

1. Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサと、Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサと、Ｚ軸に沿って感知方向を有するＺ軸センサと、ＡＳＩＣチップとを備える三軸ＭＴＪセンサであって、
   前記Ｘ軸、前記Ｙ軸および前記Ｚ軸は、互いに直交し、前記Ｘ軸ブリッジセンサ、前記Ｙ軸ブリッジセンサおよび前記Ｚ軸センサは、前記ＡＳＩＣチップの接続表面に接続し、
   前記Ｚ軸センサは、電気的に相互接続された複数の磁気センサチップを有し、前記磁気センサチップのそれぞれは、隣接表面を有する基板と前記隣接表面に対して鋭角または鈍角をなす取付け縁部とを有し、その基板上にはＭＴＪ素子が配置され、各磁気センサチップの前記取付け縁部は、前記ＡＳＩＣチップの前記接続表面に接続されている、三軸ＭＴＪセンサ。
2. 前記Ｚ軸磁気センサチップのそれぞれは、１対の平行な取付け縁部を有する、請求項１に記載の三軸ＭＴＪセンサ。
3. 前記Ｚ軸磁気センサチップのそれぞれは、前記隣接表面に対して対称配置された１対の取付け縁部を有する、請求項１に記載の三軸ＭＴＪセンサ。
4. 前記Ｚ軸センサは、２個または４個のＭＴＪ磁気センサチップを含み、前記ＭＴＪセンサチップは、前記ＡＳＩＣチップ上に対称配置される、請求項１に記載の三軸ＭＴＪセンサ。
5. 前記Ｘ軸ブリッジセンサは、ＭＴＪセンサである、請求項１に記載の三軸ＭＴＪセンサ。
6. 前記Ｙ軸ブリッジセンサは、ＭＴＪセンサである、請求項１に記載の三軸ＭＴＪセンサ。
7. 前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、金ワイヤボンドを用いて、前記ＡＳＩＣチップと接続される、請求項１に記載の三軸ＭＴＪセンサ。
8. 前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、半田バンプを用いて、前記ＡＳＩＣチップと接続される、請求項１に記載の三軸ＭＴＪセンサ。
9. 前記Ｘ軸ブリッジセンサおよび前記Ｙ軸ブリッジセンサは、同じチップに集積される、請求項１に記載の三軸ＭＴＪセンサ。
10. 前記Ｘ軸ブリッジセンサは、並列に電気接続された２つの枝路を有し、各前記枝路は第１のＭＴＪ素子対（Ｒ１およびＲ３）および第２のＭＴＪ素子対（Ｒ２およびＲ４）を有し、前記第２のＭＴＪ素子対（Ｒ２およびＲ４）の各素子は前記第１のＭＴＪ素子対（Ｒ１およびＲ３）の前記ＭＴＪ素子間に個別に電気接続されており、
    前記第２のＭＴＪ素子対（Ｒ２およびＲ４）の前記ＭＴＪ素子の磁気抵抗感度は、前記第１のＭＴＪ素子対（Ｒ１およびＲ３）の前記ＭＴＪ素子よりも低く、
    前記Ｙ軸ブリッジセンサは、並列に電気接続された２つの枝路を有し、各前記枝路は第３のＭＴＪ素子対（Ｒ１およびＲ３）および第４のＭＴＪ素子対（Ｒ２およびＲ４）を有し、前記第３のＭＴＪ素子対（Ｒ１およびＲ３）の各素子は前記第４のＭＴＪ素子対（Ｒ２およびＲ４）の前記ＭＴＪ素子間に電気的に個別に接続されており、
    前記Ｙ軸ブリッジセンサの各ＭＴＪ素子は、共通のピン層磁化方向（８）を有するピン層（２）およびそれぞれの自由層磁化方向（７）を有する自由層（６）を備え、
    前記三軸ＭＴＪセンサ外部の磁場の不在下で、
    前記第３のＭＴＪ素子対の各ＭＴＪ素子の前記自由層磁化方向（７）は、前記ピン層磁化方向（８）から角度（θ）に傾いており、
    前記第４のＭＴＪ素子対の各ＭＴＪ素子の前記自由層磁化方向（７）は、前記ピン層磁化方向（８）から反対方向に、前記第３のＭＴＪ素子対の前記ＭＴＪ素子と等しい大きさ（θ）の角度に傾いている、請求項７に記載の三軸ＭＴＪセンサ。
11. 前記磁気センサチップのそれぞれは、半田バンプを用いて、前記ＡＳＩＣチップに接続される、請求項１に記載の三軸ＭＴＪセンサ。
12. 三軸ＭＴＪセンサパッケージング方法であって、
    Ａ）Ｘ軸に沿って感知方向を有するＸ軸ブリッジセンサを製造し、前記Ｘ軸センサとＡＳＩＣチップとを電気接続する工程と、
    Ｂ）Ｙ軸に沿って感知方向を有するＹ軸ブリッジセンサを製造し、前記Ｙ軸センサとＡＳＩＣチップとを電気接続する工程と、
    Ｃ）ウェハの隣接表面上にＭＴＪ磁気抵抗素子を製造し、前記ウェハを斜めに切断して前記隣接表面に対して鋭角または鈍角をなす取付け縁部を有するＭＴＪ磁気センサチップを形成し、各ＭＴＪ磁気センサチップの前記取付け縁部を前記ＡＳＩＣチップ上に設け、前記ＭＴＪ磁気センサチップのそれぞれを、半田バンプを用いて、前記ＡＳＩＣチップと物理的に接続し、前記ＭＴＪセンサチップを電気接続してＺ軸磁気センサを形成する工程と、を含む方法。
13. 三軸ＭＴＪセンサパッケージング方法であって、
    Ａ）Ｘ軸に沿って感知方向を有するＸ軸磁場センサブリッジを製造し、前記Ｘ軸磁場センサとＡＳＩＣチップとを電気接続する工程と、
    Ｂ）Ｙ軸に沿って感知方向を有するＹ軸磁場センサブリッジを製造し、前記Ｙ軸磁場センサとＡＳＩＣチップとを電気接続する工程と、
    Ｃ）ウェハの隣接表面上にＭＴＪ磁気抵抗素子を製造し、前記ウェハの反対側をエッチングして斜面を形成し、前記ウェハを切断して前記隣接表面に対して鋭角または鈍角をなす前記取付け縁部を有するＭＴＪ磁気センサチップを形成し、各ＭＴＪ磁気センサチップの前記取付け縁部を前記ＡＳＩＣチップ上に設け、前記ＭＴＪ磁気センサチップのそれぞれを、半田バンプを用いて、前記ＡＳＩＣチップと物理的に接続し、前記ＭＴＪ磁気センサチップを電気接続してＺ軸磁気センサを形成する工程と、を含む方法。

Images