JP6059464B2 - Ｐｗｍ制御装置 - Google Patents

Description

本発明は、スイッチ素子をＰＷＭ制御して負荷の駆動、停止を制御するＰＷＭ制御装置に係り、特に、複数系統の負荷回路を同時に駆動させる際に、大きな電流変化が発生することを回避する技術に関する。

例えば、車両に搭載されるモータやリレーコイル等のインダクタ負荷（誘導性負荷）は、車両の燃費向上や発熱低減を目的として、一般的には、ＰＷＭ制御によりオン、オフを制御している。しかし、複数の負荷を同時にＰＷＭ制御する場合には、ＰＷＭ信号のオン、オフのタイミングが各負荷で重なってしまい、電源から瞬間的に大きな電流が持ち出されることになる。この大きな電流変化が高周波ノイズ発生の主要因となってしまい、車両内の周辺に設置されている電子機器の誤動作を引き起こすという問題が発生する。

この問題を解決するために、例えば、特開２００６−８１２９４号公報（特許文献１）には、位相を反転させた２つの周期信号を生成し、各スイッチを制御するＰＷＭ信号のオンデューティの時間帯をシフトすることにより、瞬時的な電流変化を抑制することが提案されている。しかし、この方法では負荷が２個の場合には効果が発揮されるが、３個以上の負荷を同時に駆動する場合には、ＰＷＭ信号の出力タイミングをバランス良くシフトさせることができないので、大きな電流変化が発生するという問題を解決できない。

更に、米国特許公開２００９／００１５０６６号明細書（特許文献２）には、ＰＷＭ信号の周期を負荷の個数で等分し、この等分した時間だけ各負荷に供給するＰＷＭ信号のタイミングをシフトすることにより、電流の集中を抑制することが提案されている。

図６は、４つの負荷Ｌ１〜Ｌ４を駆動するためのＰＷＭ信号を、それぞれ、１／４周期ずつシフトして負荷を駆動したときの各負荷に流れる電流、及び全体の電流の変化を示す特性図である。図６に示すように、負荷Ｌ１に供給するＰＷＭ信号をpwm_sig_1とし、負荷Ｌ２に供給するＰＷＭ信号を、１／４周期（１／４*Ｔ）シフトしたpwm_sig_2とし、負荷Ｌ３に供給するＰＷＭ信号を、更に１／４周期シフトしたpwm_sig_3とし、負荷Ｌ４に供給するＰＷＭ信号を、更に１／４周期シフトしたpwm_sig_4としている。従って、各負荷Ｌ１〜Ｌ４に流れる電流は、図６に示すＩload1〜Ｉload4に示すように、１／４周期ずつシフトしたタイミングで出力されることになり、全体の電流Ｉtotalは、大きな電流変化を生じることがない。

この場合、４つの負荷Ｌ１〜Ｌ４が同時に作動していれば問題は生じないが、例えば４つの負荷Ｌ１〜Ｌ４のうち、Ｌ３，Ｌ４を停止させる場合には、図７に示すように、pwm_sig_1、及びpwm_sig_2のみが出力されることになり、全体の電流Ｉtotalは大きな電流変化を生じてしまう。このため、電流変化に起因する高周波ノイズの発生を防止するという目的を達成できない。

特開２００６−８１２９４号公報 米国特許公開２００９／００１５０６６号明細書

上述したように、従来におけるＰＷＭ制御装置は、ＰＷＭ信号の周期を負荷の個数で当分した時間だけシフトして、各負荷にＰＷＭ信号を出力するので、電源から持ち出される電流の急激な変化を抑制できるものの、いくつかの負荷が停止した場合には、大きな電流変化が発生してしまい、高周波ノイズの発生を回避できなくなるという問題があった。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、負荷の駆動状態に関係なく電源から持ち出される電流を均一化することのできるＰＷＭ制御装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、一つの直流電源に接続され、スイッチ素子及び負荷が接続された複数の負荷回路の、前記スイッチ素子をＰＷＭ制御することにより、各負荷の駆動、停止を制御するＰＷＭ制御装置において、基本クロックを発生する基本クロック生成部と、 前記各負荷の駆動、停止操作信号を取得し、この駆動、停止操作信号に基づいて、前記複数の負荷回路のうち駆動中の負荷数を求め、更に、駆動中の負荷数に応じて各スイッチ素子に供給するＰＷＭ信号のタイミングを、前記基本クロック生成部で生成された基本クロックに基づいて制御するＰＷＭ信号タイミング制御手段と、前記各スイッチ素子毎に設けられ、前記ＰＷＭ信号タイミング制御手段より出力されるＰＷＭ信号に基づいて、前記スイッチ素子をＰＷＭ制御するＰＷＭ駆動手段と、を備えたことを特徴とする。

請求項２に記載の発明は、前記各負荷回路のスイッチ素子を制御するＰＷＭ信号の周期は同一であり、前記ＰＷＭ信号タイミング制御手段は、駆動中の負荷が２以上である場合には、前記ＰＷＭ信号の１周期を前記駆動中の負荷の個数で等分した時間を遅れ時間として設定し、前記駆動中のＰＷＭ駆動回路に対して、前記遅れ時間ずつ出力タイミングをシフトしたＰＷＭ信号を出力することを特徴とする。

請求項１の発明では、複数の負荷回路のうち駆動している負荷数を認識し、この負荷数に応じて各スイッチ素子に供給するＰＷＭ信号のタイミングを制御するので、直流電源より持ち出される電流が急激に変化することを抑制することができ、高周波ノイズの発生を低減することができる。

請求項２の発明では、駆動している負荷数を認識し、ＰＷＭ信号の周期を負荷数で等分した時間を遅れ時間とし、駆動している負荷のスイッチング素子に供給するＰＷＭ信号のタイミングを遅れ時間ずつシフトするので、駆動する負荷数が変化した場合でも直流電源より持ち出される電流値を均一化することができ、急激な電流変化を抑制し、高周波ノイズの発生を低減することができる。

本発明の一実施形態に係るＰＷＭ制御装置、及びその周辺機器の構成を示す回路図である。 本発明の一実施形態に係るＰＷＭ制御装置の処理動作を示すフローチャートである。 本発明の一実施形態に係るＰＷＭ制御装置で、４個の負荷が起動している際の各信号の出力タイミングを示すタイミングチャートである。 本発明の一実施形態に係るＰＷＭ制御装置で、２個の負荷が起動している際の各信号の出力タイミングを示すタイミングチャートである。 本発明の一実施形態に係るＰＷＭ制御装置で、３個の負荷が起動している際の各信号の出力タイミングを示すタイミングチャートである。 従来におけるＰＷＭ制御装置で、４個の負荷が起動している際の各信号の出力タイミングを示すフローチャートである。 従来におけるＰＷＭ制御装置で、２個の負荷が起動している際の各信号の出力タイミングを示すフローチャートである。

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係るＰＷＭ制御装置１０を含む電子制御ユニット（ＥＣＵ）１００、及びその周辺機器の構成を示す回路図であり、車両に搭載される各負荷Ｌ１〜Ｌｎを制御する例について示している。図１に示すように、ＥＣＵ１００は、ＰＷＭ制御装置１０と、入力Ｉ／Ｆ１１を備えており、車両に搭載される各負荷（Ｌ１〜Ｌｎ）のオン、オフを制御する。また、車両に搭載されるバッテリ１２より電力が供給されて駆動する。なお、負荷Ｌ１〜Ｌｎは、例えばリレーコイルやモータ等のインダクタ負荷である。

ＥＣＵ１００は、例えば中央演算ユニット（ＣＰＵ）や、ＲＡＭ、ＲＯＭ、ハードディスク等の記憶手段からなる一体型のコンピュータとして構成することができる。

入力Ｉ／Ｆ１１は、各負荷Ｌ１〜Ｌｎのオン、オフ操作を行うスイッチＳＷ１〜ＳＷｎと接続されており、オン、オフ操作により切り替わる切り替え信号ＩＮ１〜ＩＮｎをＰＷＭ制御装置１０に出力する。

ＰＷＭ制御装置１０は、基本となるクロック信号を出力する基本クロック生成部２１と、該基本クロック生成部２１より出力される基本クロックに基づいて各負荷Ｌ１〜Ｌｎを制御するためのＰＷＭ信号の出力タイミングを制御するＰＷＭ信号タイミング制御部２２と、各負荷Ｌ１〜Ｌｎの駆動を制御するＰＷＭ駆動回路２３-1〜２３-nと、を備えている。

ＰＷＭ信号タイミング制御部２２は、入力Ｉ／Ｆ１１より出力される各スイッチＳＷ１〜ＳＷｎのオン、オフ信号に基づいて、各ＰＷＭ駆動回路２３-1〜２３-nに出力するＰＷＭ信号pwm_sig_1〜pwm_sig_nのタイミングを制御する。具体的には、入力Ｉ／Ｆ１１より出力される切り替え信号ＩＮ１〜ＩＮｎに基づいて、全ての負荷Ｌ１〜Ｌｎのうち作動状態とされている負荷の個数を認識し、ＰＷＭ制御に使用するＰＷＭ信号の１周期を作動している負荷の個数で等分し、この等分した時間に基づいて各ＰＷＭ駆動回路２３-1〜２３-nに出力するＰＷＭ信号pwm_sig_1〜pwm_sig_nのタイミングを決定する。詳細については後述する。

ＰＷＭ駆動回路２３-1は、Ｎ型のＭＯＳＦＥＴ（Ｔ１）（スイッチ素子、以下「ＦＥＴ」と略す）と、ゲート制御回路３１-1とを備えている。

ゲート制御回路３１-1は、入力Ｉ／Ｆ１１より出力されるオン、オフ信号、及びＰＷＭ信号タイミング制御部２２より出力されるＰＷＭ信号pwm_sig_1に基づいて、ＦＥＴ（Ｔ１）のゲートに駆動信号を出力する。

ＦＥＴ（Ｔ１）は、ドレインが端子OUT_1を介して負荷Ｌ１の一端に接続されている。また、該負荷Ｌ１の他端は電源（車両に搭載されるバッテリ）ＶＢに接続されている。更に、ドレインは、ダイオードＤ１を介して電源ＶＢに接続されている。また、ＦＥＴ（Ｔ１）のソースはグランドに接地されている。

また、他のＰＷＭ駆動回路についても、ＰＷＭ駆動回路２３-1と同様の構成であるので、構成説明を省略する。

次に、上述のように構成された本実施形態に係るＰＷＭ制御装置の作用を、図２に示すフローチャート、及び図３〜図５に示すタイミングチャートを参照して説明する。

図２は、ＰＷＭ信号タイミング制御部２２（以下、「制御部２２」と略す）による処理手順を示すフローチャートである。初めに、ステップＳ１１において、制御部２２は、入力Ｉ／Ｆ１１より出力される切り替え信号ＩＮ１〜ＩＮｎを取得する。

ステップＳ１２において、制御部２２は、切り替え信号ＩＮ１〜ＩＮｎに基づいて、起動中の負荷の個数を認識する。この処理では、スイッチＳＷ１〜ＳＷｎのうち、オン操作されているスイッチの個数を認識する。

ステップＳ１３において、制御部２２は、起動中の負荷は１個であるか否かを判断する。即ち、ｎ個の負荷Ｌ１〜Ｌｎのうち、起動中の負荷が１個であるか否かを認識する。１個である場合には、ステップＳ１４に処理を進め、そうでない場合にはステップＳ１５に処理を進める。

ステップＳ１４において、制御部２２は、起動対象となる負荷に対応するＰＷＭ駆動回路に、ＰＷＭ信号を出力する。例えば、起動対象となる負荷がＬ１である場合には、ＰＷＭ駆動回路２３-1のゲート制御回路３１-1に、ＰＷＭ信号pwm_sig_1を出力する。この場合には、複数のＰＷＭ信号が重畳することはないので、大きな電流変化が発生することはない。

ステップＳ１５において、制御部２２は、起動中の負荷が複数であるか否か、即ち、２以上の負荷が同時に駆動するか否かを判断する。そして、複数の負荷が起動中である場合には、ステップＳ１６に処理を進め、そうでない場合（負荷が全て停止している場合）には本処理を終了する。

ステップＳ１６において、制御部２２は、ＰＷＭ制御の周期を、起動中の負荷の個数で等分し、これを遅れ時間として設定する。例えば、ＰＷＭ制御の周期がＴであり、起動中の負荷の個数が４個である場合には、遅れ時間を「Ｔ／４」に設定する。ＰＷＭ制御の周期Ｔが２０［ｍsec］である場合には、２０／４＝５［ｍsec］となる。

ステップＳ１７において、制御部２２は、上記の処理で求めた遅れ時間だけタイミングをシフトして、各ＰＷＭ駆動回路にＰＷＭ信号を出力する。

以下、図３〜図５に示すタイミングチャートを参照して、制御部２２より出力されるＰＷＭ信号について説明する。

図３は、起動中の負荷が４個の場合（負荷Ｌ１〜Ｌ４の場合）のＰＷＭ信号pwm_sig_1〜pwm_sig_4の出力タイミングを示している。負荷Ｌ１に対するＰＷＭ信号pwm_sig_1は、基本クロック生成部２１より出力されるクロックに基づいて生成される。

そして、この例では起動中の負荷が４個であるので、ＰＷＭ信号の周期Ｔを４等分し、この時間「１／４＊Ｔ」を遅れ時間とする。ＰＷＭ駆動回路２３-1に出力するＰＷＭ信号pwm_sig_1の出力タイミングを周期Ｔの開始のタイミングと一致させる。

また、ＰＷＭ駆動回路２３-2に出力するＰＷＭ信号pwm_sig_2の出力タイミングを、pwm_sig_1に対して「１／４＊Ｔ」だけシフトしたタイミングとする。更に、ＰＷＭ駆動回路２３-3に出力するＰＷＭ信号pwm_sig_3の出力タイミングを、pwm_sig_2に対して「１／４＊Ｔ」だけシフトしたタイミングとする。同様に、ＰＷＭ駆動回路２３-4に出力するＰＷＭ信号pwm_sig_4の出力タイミングを、pwm_sig_3に対して「１／４＊Ｔ」だけシフトしたタイミングとする。

こうすることにより、１周期Ｔの期間で、各負荷Ｌ１〜Ｌ４に供給される電流の出力タイミングが均一に分散されて、バッテリ１２より出力されることになる。具体的には、各負荷に流れる電流は、図３に示すＩload_1〜Ｉload_4のように、変化することになり、バッテリ１２から持ち出される合計の電流Ｉtotalは、変化量の少ない電流となる。

図４は、起動中の負荷が２個の場合（負荷Ｌ１，Ｌ２のみが駆動している場合）のＰＷＭ信号pwm_sig_1，pwm_sig_2の出力タイミングを示している。この例では、起動中の負荷が２個であるので、ＰＷＭ信号の周期Ｔを２等分し、この時間「１／２＊Ｔ」を遅れ時間とする。そして、ＰＷＭ駆動回路２３-1に出力するＰＷＭ信号pwm_sig_1の出力タイミングを周期Ｔの開始のタイミングと一致させる。

また、ＰＷＭ駆動回路２３-2に出力するＰＷＭ信号pwm_sig_2の出力タイミングを、pwm_sig_1に対して「１／２＊Ｔ」だけシフトしたタイミングとする。また、駆動回路２３-3に出力するＰＷＭ信号pwm_sig_3、及びＰＷＭ駆動回路２３-4に出力するＰＷＭ信号pwm_sig_4はオフとする。

こうすることにより、１周期Ｔの期間で、各負荷Ｌ１，Ｌ２に供給される電流の出力タイミングが均一に分散されて、バッテリ１２より出力されることになる。具体的には、各負荷に流れる電流は、図４に示すＩload_1〜Ｉload_4のように、変化することになり、バッテリ１２から持ち出される合計の電流Ｉtotalは、変化量の少ない電流となる。

図５は、起動中の負荷が３個の場合（負荷Ｌ１〜Ｌ３の場合）のＰＷＭ信号pwm_sig_1〜pwm_sig_3の出力タイミングを示している。この例では、起動中の負荷が３個であるので、ＰＷＭ信号の周期Ｔを３等分し、この時間「１／３＊Ｔ」を遅れ時間とする。そして、ＰＷＭ駆動回路２３-1に出力するＰＷＭ信号pwm_sig_1の出力タイミングを周期Ｔの開始のタイミングと一致させる。

また、ＰＷＭ駆動回路２３-2に出力するＰＷＭ信号pwm_sig_2の出力タイミングを、pwm_sig_1に対して「１／３＊Ｔ」だけシフトしたタイミングとする。更に、ＰＷＭ駆動回路２３-3に出力するＰＷＭ信号pwm_sig_3の出力タイミングを、pwm_sig_2に対して「１／３＊Ｔ」だけシフトしたタイミングとする。また、ＰＷＭ駆動回路２３-4に出力するＰＷＭ信号pwm_sig_4はオフとする。

こうすることにより、１周期Ｔの期間で、各負荷Ｌ１〜Ｌ３に供給される電流の出力タイミングが均一に分散されて、バッテリ１２より出力されることになる。具体的には、各負荷に流れる電流は、図３に示すＩload_1〜Ｉload_4のように、変化することになり、バッテリ１２から持ち出される合計の電流Ｉtotalは、変化量の少ない電流となる。

このようにして、本実施形態に係るＰＷＭ制御装置１０では、ＰＷＭ信号タイミング制御部２２において、起動中の負荷の個数を認識し、この個数でＰＷＭ信号の周期Ｔを等分し、この等分した時間を遅れ時間として、各ＰＷＭ駆動回路２３-1〜２３-nに出力するＰＷＭ信号の出力タイミングを切り替える。従って、起動中の負荷の個数が変化した場合でも、バッテリ１２より出力される電流変化を抑制することができ、従来のように電流変化が大きいことによる高周波ノイズの発生を防止することが可能となる。

以上、本発明のＰＷＭ制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、上述した実施形態では、バッテリ１２に接続する負荷の個数が４個の場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、２個、３個、或いは５個以上の場合であっても適用することが可能である。

また、上述した実施形態では、車両に搭載される負荷をＰＷＭ制御する例について説明したが、本発明はこれに限定されるものではなく、車両以外においても負荷をＰＷＭ制御する場合に適用することができる。

本発明は、ＰＷＭ制御により複数の負荷を駆動する際に、大きな電流変化の発生を抑制することに利用することができる。

１０ ＰＷＭ制御装置
１１ 入力Ｉ／Ｆ
１２ バッテリ
２１ 基本クロック生成部
２２ ＰＷＭ信号タイミング制御部
２３（２３-1〜２３-n） ＰＷＭ駆動回路
３１（３１-1〜３１-n） ゲート制御回路
Ｌ１〜Ｌｎ 負荷
Ｔ１〜Ｔｎ ＦＥＴ（スイッチ素子）
Ｄ１〜Ｄｎ ダイオード
OUT_1〜OUT_n 端子
ＳＷ１〜ＳＷｎ 操作スイッチ

Claims (2)

1. 一つの直流電源に接続され、スイッチ素子及び負荷が接続された複数の負荷回路の、前記スイッチ素子をＰＷＭ制御することにより、各負荷の駆動、停止を制御するＰＷＭ制御装置において、
   基本クロックを発生する基本クロック生成部と、
   前記各負荷の駆動、停止操作信号を取得し、この駆動、停止操作信号に基づいて、前記複数の負荷回路のうち駆動中の負荷数を求め、更に、駆動中の負荷数に応じて各スイッチ素子に供給するＰＷＭ信号のタイミングを、前記基本クロック生成部で生成された基本クロックに基づいて制御するＰＷＭ信号タイミング制御手段と、
   前記各スイッチ素子毎に設けられ、前記ＰＷＭ信号タイミング制御手段より出力されるＰＷＭ信号に基づいて、前記スイッチ素子をＰＷＭ制御するＰＷＭ駆動手段と、
   を備えたことを特徴とするＰＷＭ制御装置。
2. 前記各負荷回路のスイッチ素子を制御するＰＷＭ信号の周期は同一であり、
   前記ＰＷＭ信号タイミング制御手段は、駆動中の負荷が２以上である場合には、前記ＰＷＭ信号の１周期を前記駆動中の負荷の個数で等分した時間を遅れ時間として設定し、前記駆動中のＰＷＭ駆動回路に対して、前記遅れ時間ずつ出力タイミングをシフトしたＰＷＭ信号を出力することを特徴とする請求項１に記載のＰＷＭ制御装置。

Images