JP6054115B2 - マルチチップ半導体装置 - Google Patents

マルチチップ半導体装置 Download PDF

Info

Publication number
JP6054115B2
JP6054115B2 JP2012208586A JP2012208586A JP6054115B2 JP 6054115 B2 JP6054115 B2 JP 6054115B2 JP 2012208586 A JP2012208586 A JP 2012208586A JP 2012208586 A JP2012208586 A JP 2012208586A JP 6054115 B2 JP6054115 B2 JP 6054115B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main surface
connection portion
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012208586A
Other languages
English (en)
Other versions
JP2014063906A (ja
Inventor
三上　正人
正人 三上
孝典 関戸
孝典 関戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2012208586A priority Critical patent/JP6054115B2/ja
Priority to US14/031,218 priority patent/US9281294B2/en
Publication of JP2014063906A publication Critical patent/JP2014063906A/ja
Priority to US15/007,402 priority patent/US9905534B2/en
Application granted granted Critical
Publication of JP6054115B2 publication Critical patent/JP6054115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Description

本発明は、個別の機能を備えた半導体チップを接続するマルチチップ半導体装置に関する。
従来、個別の機能を備えた半導体チップを接続することにより、複数の機能を備えるマルチチップ半導体装置が製造されている。
マルチチップ半導体装置の製造において、マルチチップ半導体装置を構成する１の半導体チップの電極形成面に溝加工を施し、他の半導体チップを、形成した溝に挿入することにより、アライメント精度よく２つの半導体チップを垂直接続するとともに、マルチチップ半導体装置の放熱効率を向上する技術が開示されている（たとえば、特許文献１参照）。
特開２００２−７６２４４号公報
しかしながら、特許文献１に記載のマルチチップ半導体装置では、半導体チップ間の電気的接続面積が小さく、接続部の抵抗による伝送信号変質のおそれがある。
本発明は、上記に鑑みてなされたものであって、半導体チップ間のアライメントを容易かつ高精度にするとともに、伝送信号の変質を軽減しうるマルチチップ半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係るマルチチップ半導体装置は、板状をなし、主面または主面と直交する側面に第１半導体チップ電極が形成された第１接続部を有する第１半導体チップと、板状をなし、主面と直交する側面に第２半導体チップ電極が形成された第２接続部を有する第２半導体チップと、を備え、前記第１接続部および前記第２接続部は、それぞれ主面に対し傾斜する傾斜面を少なくとも有し、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように、前記第１接続部と前記第２接続部とを接続してなることを特徴とする。
また、本発明に係るマルチチップ半導体装置は、上記発明において、前記第１接続部は、前記第１半導体チップの側面に形成され、前記第１半導体チップの主面に対し傾斜する傾斜面と、前記第１半導体チップの主面に対し平行な平行面とからなり、前記第２接続部は、前記第２半導体チップの側面に形成され、前記第２半導体チップの主面に対し傾斜する傾斜面と、前記第２半導体チップの主面に対し垂直な垂直面とからなり、前記平行面と前記垂直面とを対向するように接続して、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように接続してなることを特徴とする。
また、本発明に係るマルチチップ半導体装置は、上記発明において、前記第１接続部は、前記第１半導体チップの側面に形成され、前記第１半導体チップの主面に対し傾斜する傾斜面と、前記第１半導体チップの主面に対し垂直な垂直面とからなり、前記第２接続部は、前記第２半導体チップの側面に形成され、前記第２半導体チップの主面に対し傾斜する傾斜面と、前記第２半導体チップの主面に対し垂直な垂直面とからなり、前記第１接続部の傾斜面と前記第２接続部の傾斜面とを対向するように接続して、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように接続してなることを特徴とする。
また、本発明に係るマルチチップ半導体装置は、上記発明において、対向接続する接続面以外の面で囲まれた補強部材補充空間内に補強部材を充填することを特徴とする。
また、本発明に係るマルチチップ半導体装置は、上記発明において、前記第１接続部は、前記第１半導体チップの主面上に凹状に形成され、前記第１半導体チップの主面に対し傾斜する第１傾斜面および第２傾斜面と、前記第１半導体チップの主面に対し平行な底面とからなり、前記第２接続部は、前記第１半導体チップの側面に形成され、前記第２半導体チップの主面に対し傾斜する第３傾斜面および第４傾斜面と、前記第２半導体チップの主面に対し垂直な底面とからなり、前記第２接続部を前記第１接続部に嵌合接続することにより、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように接続してなることを特徴とする。
本発明によれば、半導体チップの主面に対し傾斜する接続面を有する接続部を介して簡易、かつ高精度に位置合わせできるとともに、伝送信号の変質を軽減することができる。
図１は、本発明の実施の形態１に係るマルチチップ半導体装置の断面図である。 図２は、本発明の実施の形態２に係るマルチチップ半導体装置の断面図である。 図３は、図２に示す第２半導体チップの斜視図である。 図４は、本発明の実施の形態２の変形例１に係るマルチチップ半導体装置の断面図である。 図５は、本発明の実施の形態２の変形例２に係るマルチチップ半導体装置の断面図である。 図６は、本発明の実施の形態３に係るマルチチップ半導体装置の断面図である。 図７は、本発明の実施の形態３の変形例に係るマルチチップ半導体装置の断面図である。
以下、添付図面を参照して、本発明を実施するための形態（以下、「実施の形態」という）を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各部材の厚みと幅との関係、各部材の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態１）
図１は、本発明の実施の形態１に係るマルチチップ半導体装置の断面図である。本発明の実施の形態１に係るマルチチップ半導体装置１００は、第１半導体チップ１に形成された溝状の第１接続部３に第２半導体チップ２の側面に形成された第２接続部４を嵌合接続してなる。
第１半導体チップ１は、板状をなし、主面ａ上に、溝状の第１接続部３が形成される。第１接続部３は、第１半導体チップ１の主面ａに対し傾斜する第１傾斜面５および第２傾斜面６と、第１半導体チップ１の主面ａに対し平行な底面７からなる。また、第１接続部３には、複数の第１半導体チップ電極８が、絶縁部材により絶縁された状態で、所定間隔毎に形成されている。
第２半導体チップ２は、板状をなし、主面ａと直行する側面に、第２接続部４が形成される。第２接続部４は、第２半導体チップ２の主面ｂに対し傾斜する第３傾斜面９および第４傾斜面１０と、第２半導体チップ２の主面ｂに対し平行な底面１１からなる。また、第２接続部４には、第１半導体チップ電極８と同数の第２半導体チップ電極１２が、絶縁部材により絶縁された状態で、図面と直交する方向に沿って所定間隔毎に形成されている。
マルチチップ半導体装置１００は、第２接続部４を第１接続部３に嵌合接続することにより、第１半導体チップ１の主面ａと第２半導体チップ２の主面ｂとが垂直となるように接続される。本明細書において、第１半導体チップ１の主面ａと第２半導体チップ２の主面ｂとが垂直とは、主面ａと主面ｂとのなす角度θが、８０°＜θ＜１１０°であることを意味する。第１半導体チップ１と第２半導体チップ２とのなす角度θは、９０°であることが好ましい。第１接続部３と第２接続部４とは、はんだ等の導電部材により接続される。これにより、第１半導体チップ電極８と第２半導体チップ電極１２とを電気的に接続する。
また、第１接続部３と第２接続部４との接続部周辺は、補強部材１３により補強されることが好ましい。補強部材１３は、補強樹脂等を使用することができ、補強部材１３により接続部周辺を補強することにより、マルチチップ半導体装置１００の機械的強度を向上することができる。
本発明の実施の形態１に係るマルチチップ半導体装置１００は、傾斜面を備えた第１接続部３および第２接続部４を介して第１半導体チップ１と第２半導体チップ２とを接続するため、電気的接続面積を大きくすることが可能となり、接続部の抵抗値が下がり、伝送信号への影響を軽減することができる。また、マルチチップ半導体装置１００は、第１接続部３および第２接続部４の形状がテーパ形状であるため、接続部に外力が加わった際の応力集中を低減でき、半導体チップの破損を防止することができる。さらに、第１半導体チップ１と第２半導体チップ２との接続は、溝状の第１接続部３に第２接続部４を嵌合することにより行うため、アライメントを容易行うことができ、かつ精度を向上することも可能となる。
（実施の形態２）
図２は、本発明の実施の形態２に係るマルチチップ半導体装置の断面図である。図３は、図２に示す第２半導体チップの斜視図である。本発明の実施の形態２に係るマルチチップ半導体装置１００Ａは、第１半導体チップ１Ａと第２半導体チップ２Ａとを、側面で接続してなる。
第１半導体チップ１Ａは、板状をなし、主面ａと直交する側面に、第１半導体チップ電極８Ａが形成された第１接続部３Ａを有する。第１接続部３Ａは、第１半導体チップ１Ａの主面ａに対し傾斜する傾斜面１４と、第１半導体チップ１Ａの主面ａに対し垂直な垂直面１５とからなる。第１半導体チップ電極８Ａは、傾斜面１４上に複数の第１半導体チップ電極８Ａが絶縁部材により絶縁された状態で、後述する第２半導体チップ電極と同数、所定の間隔で形成されている。
第２半導体チップ２Ａは、板状をなし、図３に示すように、主面ｂと直交する側面に、第２半導体チップ電極１２Ａが形成された第２接続部４Ａを有する。第２接続部４Ａは、第２半導体チップ２Ａの主面ｂに対し傾斜する傾斜面１６と、第２半導体チップ２Ａの主面ｂに対し垂直な垂直面１７とからなる。図３では、第２半導体チップ電極１２Ａは傾斜面１６上に、所定の間隔で４つ形成された例を示しているが、これに限定されるものではない。複数の第２半導体チップ電極１２Ａは、絶縁部材１９により絶縁された状態で形成されている。
実施の形態２に係るマルチチップ半導体装置１００Ａは、第１半導体チップ１Ａの主面ａに対し傾斜する傾斜面１４と、第２半導体チップ２Ａの主面ｂに対し傾斜する傾斜面１６とを対向するように接続することにより、第１半導体チップ１Ａの主面ａと第２半導体チップ２Ａの主面ｂとが垂直になるように接続される。傾斜面１４と傾斜面１６との接続は、はんだ等の導電部材により接続され、これにより、第１半導体チップ電極８Ａと第２半導体チップ電極１２Ａとが電気的に接続される。
また、マルチチップ半導体装置１００Ａは、第１半導体チップ１Ａの主面ａに対し垂直な垂直面１５と、第２半導体チップ２Ａの主面ｂに対し垂直な垂直面１７により囲まれた空間である補強部材充填空間１８を備える。補強部材充填空間１８に充填した補強部材１３、および第１半導体チップ１Ａと第２半導体チップ２Ａとの接続面の他方側を補強部材１３で補強することにより、マルチチップ半導体装置１００Ａの機械的強度を向上することが可能となる。なお、補強部材１３としては、補強樹脂等が使用できるほか、はんだ等の導電部材も使用可能である。
マルチチップ半導体装置１００Ａは、補強部材充填空間１８を備えることにより、機械的強度を向上できるほか、補強部材充填空間１８は、垂直接続面１５と垂直接続面１７とにより囲まれた空間に形成されるため、マルチチップ半導体装置１００Ａの高さＨを低減することが可能となる。
本発明の実施の形態２に係るマルチチップ半導体装置１００Ａは、各半導体チップの主面に対し傾斜する接続面を介して半導体チップを接続するため、電気的接続面積を大きくすることが可能となり、接続部の抵抗値が下がり、伝送信号への影響を軽減することができる。また、マルチチップ半導体装置１００Ａは、補強部材充填空間１８に補強部材１３を充填することにより、大型化を抑制しながら接続強度を向上することが可能となる。
また、本実施の形態２の変形例１として図４に示すマルチチップ半導体装置を例示することができる。マルチチップ半導体装置１００Ｂにおいて、補強部材充填空間１８に補強部材１３として導電部材が使用される。また、第１半導体チップ電極８Ｂは、傾斜面１４Ｂおよび垂直面１５Ｂ上に形成されるとともに、第２半導体チップ電極１２Ｂは、傾斜面１６Ｂおよび垂直面１７Ｂ上に形成され、実施の形態２にかかるマルチチップ半導体装置１００Ａよりも電気的接続面積を大きくすることができる。これにより、接続部の抵抗をさらに低減することができる。
さらにまた、小型化の要求が大きくない用途に対しては、図５に示すようなマルチチップ半導体装置であってもよい。図５に示すマルチチップ半導体装置１００Ｃは、傾斜面１４Ｃのみからなる第１接続部３Ｃと、傾斜面１６Ｃのみからなる第２接続部４Ｃとを接続してなる。マルチチップ半導体装置１００Ｃは、実施の形態２に係るマルチチップ半導体装置１００Ａと同様に、各半導体チップの主面に対し傾斜する傾斜接続面１４Ｃおよび傾斜接続面１６Ｃを対向するように半導体チップを接続するため、電気的接続面積を大きくすることが可能となり、接続部の抵抗値が下がり、伝送信号への影響を軽減することができる。
（実施の形態３）
図６は、本発明の実施の形態３に係るマルチチップ半導体装置の断面図である。本発明の実施の形態３に係るマルチチップ半導体装置１００Ｄは、第１半導体チップ１Ｄと第２半導体チップ２Ｄとを、側面で接続してなる。
第１半導体チップ１Ｄは、板状をなし、主面ａと直交する側面に、第１半導体チップ電極８Ｄが形成された第１接続部３Ｄを有する。第１接続部３Ｄは、第１半導体チップ１Ｄの主面ａに対し傾斜する傾斜面１４Ｄと、第１半導体チップ１Ｄの主面ａに対し平行な平行面２０とからなる。第１半導体チップ電極８Ｄは、傾斜面１４Ｄおよび平行面２０上に各第１半導体チップ電極８Ｄが絶縁部材により絶縁された状態で、所定の間隔で形成されている。
第２半導体チップ２Ｄは、板状をなし、主面ｂと直交する側面に、第２半導体チップ電極１２Ｄが形成された第２接続部４Ｄを有する。第２接続部４Ｄは、第２半導体チップ２Ｄの主面ｂに対し傾斜する傾斜面１６Ｄと、第２半導体チップ２Ｄの主面ｂに対し垂直な垂直面１７Ｄとからなる。第２半導体チップ電極１２Ｄは傾斜面１６Ｄおよび垂直面１７Ｄ上に、第１半導体チップ電極８Ｄと同数、絶縁部材により絶縁された状態で、所定の間隔で形成される。
第１接続部３Ｄは、エッチング等により形成することができる。たとえば、シリコンからなる第１半導体チップ１Ｄに、エッチングにより平行面２０と傾斜面１４Ｄとを備える第１接続部３Ｄを形成する場合、結晶面の方向によってエッチング速度が異なるため、所定の傾斜角度の傾斜面１４Ｄを形成することができる。
実施の形態３に係るマルチチップ半導体装置１００Ｄは、第１半導体チップ１Ｄの主面ａに対し平行な平行面２０と、第２半導体チップ２Ｄの主面ｂに対し垂直な垂直面１７Ｄとを対向するように接続することにより、第１半導体チップ１Ｄの主面ａと第２半導体チップ２Ｄの主面ｂとが垂直になるように接続される。平行面２０と垂直面１７Ｄとの接続は、はんだ等の導電部材により接続される。
また、マルチチップ半導体装置１００Ｄは、第１半導体チップ１Ｄの主面ａに対し傾斜する傾斜面１４Ｄと、第２半導体チップ２Ｄの主面ｂに対し傾斜する傾斜面１６Ｄにより主として囲まれた空間である補強部材充填空間１８Ｄを備える。補強部材充填空間１８Ｄに、補強部材１３として導電部材を充填することにより、マルチチップ半導体装置１００Ｄの機械的強度を向上するとともに、第１半導体チップ電極８Ｄと第２半導体チップ電極１２Ｄとの接続面積を大きくして、接続部の抵抗値を下げ、伝送信号への影響を軽減することができる。
本発明の実施の形態３に係るマルチチップ半導体装置１００Ｄは、平行面２０と垂直面１７Ｄとを対向するようにして半導体チップを接続し、また、補強部材充填空間１８Ｄに導電部材を充填することにより、マルチチップ半導体装置１００Ｄの機械的強度を向上し、接続部の抵抗を下げることが可能となる。
また、本実施の形態３の変形例として図７に示すマルチチップ半導体装置を例示することができる。マルチチップ半導体装置１００Ｅにおいて、傾斜面１４Ｅと平行面２０Ｅとの長さの比、および傾斜面１６Ｅと垂直面１７Ｅとの長さの比を調整することにより、垂直接続面１７Ｅ上に平行接続面２０Ｅと接続しない空間が形成される。該空間には、補強部材１３を充填してマルチチップ半導体装置１００Ｅの機械的強度を向上させるほか、他のチップ等の実装等も可能となる。
以上のように、本発明のマルチチップ半導体装置は、デジタルカメラおよびデジタルビデオカメラを始め、撮像機能を備えた携帯電話機、被検者の臓器内部を観察するための内視鏡システムなど、各種に対応した撮像モジュールに有用である。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 第１半導体チップ
２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ 第２半導体チップ
３、３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ 第１接続部
４、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ 第２接続部
５ 第１傾斜面
６ 第２傾斜面
７ 底面
８ 第１半導体チップ電極
９ 第３傾斜面
１０ 第４傾斜面
１１ 底面
１２ 第２半導体チップ電極
１３ 補強部材
１４、１６ 傾斜面
１５、１７ 垂直面
１８ 補強部材充填空間
１９ 絶縁部材
２０ 平行面
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ マルチチップ半導体装置

Claims (3)

  1. 板状をなし、主面と直交する側面に第１半導体チップ電極が形成された第１接続部を有する第１半導体チップと、
    板状をなし、主面と直交する側面に第２半導体チップ電極が形成された第２接続部を有する第２半導体チップと、
    を備え、
    前記第１接続部は、前記第１半導体チップの側面に形成され、前記第１半導体チップの主面に対し傾斜する傾斜面と、前記第１半導体チップの主面に対し平行な平行面とからなり、
    前記第２接続部は、前記第２半導体チップの側面に形成され、前記第２半導体チップの主面に対し傾斜する傾斜面と、前記第２半導体チップの主面に対し垂直な垂直面とからなり、
    前記平行面と前記垂直面とを対向するように接続して、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように接続してなることを特徴とするマルチチップ半導体装置。
  2. 対向接続する接続面以外の面で囲まれた補強部材補充空間内に補強部材を充填することを特徴とする請求項１に記載のマルチチップ半導体装置。
  3. 板状をなし、主面と直交する側面に第１半導体チップ電極が形成された第１接続部を有する第１半導体チップと、
    板状をなし、主面と直交する側面に第２半導体チップ電極が形成された第２接続部を有する第２半導体チップと、
    を備え、
    前記第１接続部は、前記第１半導体チップの側面に形成され、前記第１半導体チップの主面に対し傾斜する傾斜面と、前記第１半導体チップの主面に対し垂直な垂直面とからなり、
    前記第２接続部は、前記第２半導体チップの側面に形成され、前記第２半導体チップの主面に対し傾斜する傾斜面と、前記第２半導体チップの主面に対し垂直な垂直面とからなり、
    前記第１接続部の傾斜面と前記第２接続部の傾斜面とを対向するように接続することにより、前記第１半導体チップの主面と前記第２半導体チップの主面とが垂直となるように接続し、
    対向接続する接続面以外の面で囲まれた補強部材補充空間内に補強部材を充填することを特徴とするマルチチップ半導体装置。
JP2012208586A 2012-09-21 2012-09-21 マルチチップ半導体装置 Active JP6054115B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012208586A JP6054115B2 (ja) 2012-09-21 2012-09-21 マルチチップ半導体装置
US14/031,218 US9281294B2 (en) 2012-09-21 2013-09-19 Multi-chip semiconductor device
US15/007,402 US9905534B2 (en) 2012-09-21 2016-01-27 Multi-chip semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208586A JP6054115B2 (ja) 2012-09-21 2012-09-21 マルチチップ半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016233132A Division JP6261709B2 (ja) 2016-11-30 2016-11-30 マルチチップ半導体装置

Publications (2)

Publication Number Publication Date
JP2014063906A JP2014063906A (ja) 2014-04-10
JP6054115B2 true JP6054115B2 (ja) 2016-12-27

Family

ID=50338081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208586A Active JP6054115B2 (ja) 2012-09-21 2012-09-21 マルチチップ半導体装置

Country Status (2)

Country Link
US (2) US9281294B2 (ja)
JP (1) JP6054115B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
JPH11168172A (ja) * 1997-12-04 1999-06-22 Toshiba Tec Corp 半導体チップの製造方法及びその半導体チップによる３次元構造体、その製造方法及びその電気的接続方法
US5956235A (en) 1998-02-12 1999-09-21 International Business Machines Corporation Method and apparatus for flexibly connecting electronic devices
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
JP3800872B2 (ja) * 1999-07-21 2006-07-26 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2001217373A (ja) * 2000-02-02 2001-08-10 Seiko Epson Corp 半導体装置の製造方法および半導体ユニットの製造方法ならびに半導体装置および半導体ユニット
JP2001291822A (ja) 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2002076244A (ja) 2000-08-29 2002-03-15 Sony Corp マルチチップ半導体装置
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
KR100825732B1 (ko) * 2006-09-29 2008-04-29 한국전자통신연구원 광전배선 커넥터 모듈 및 그 모듈을 포함한 광전 통신 모듈
US8053891B2 (en) 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package
US8265436B2 (en) * 2010-05-12 2012-09-11 Industrial Technology Research Institute Bonding system for optical alignment
US9530753B2 (en) * 2011-09-23 2016-12-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with chip stacking and method of manufacture thereof

Also Published As

Publication number Publication date
US9281294B2 (en) 2016-03-08
US9905534B2 (en) 2018-02-27
US20160141269A1 (en) 2016-05-19
US20140084488A1 (en) 2014-03-27
JP2014063906A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
US11348912B2 (en) Microelectronic assemblies
US11462480B2 (en) Microelectronic assemblies having interposers
US11217535B2 (en) Microelectronic assemblies with communication networks
US8338963B2 (en) Multiple die face-down stacking for two or more die
KR20100107408A (ko) ３차원 전자장치 패키지
US9437579B2 (en) Multiple die face-down stacking for two or more die
US9693445B2 (en) Printed circuit board with thermal via
CN111164751A (zh) 微电子组件
US6762487B2 (en) Stack arrangements of chips and interconnecting members
TW202315044A (zh) 具有用於晶粒至晶粒扇出縮放之混合式接合中介件的微電子總成
CN116457936A (zh) 具有直接接合的微电子组件中的屏蔽结构
TW202226511A (zh) 包括玻璃核心之微電子結構
JP6261709B2 (ja) マルチチップ半導体装置
JP6054115B2 (ja) マルチチップ半導体装置
JP2015191939A (ja) 半導体装置および半導体装置の製造方法
CN114695306A (zh) 具有直接接合的微电子组件中的牺牲再分布层
KR100650763B1 (ko) 적층형 패키지
JP5261259B2 (ja) 電子部品収納用パッケージ、入出力端子、および電子装置
JP2009123869A (ja) モジュールとこれを用いた電子機器
JP2017069246A (ja) 電子部品実装用基板
CN111435701A (zh) 构件半导体结构
JP2010108954A (ja) リードフレーム及び半導体装置
TW201428933A (zh) 適用於二個或多個晶粒之多晶粒面朝下堆疊
JP2008072067A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161130

R150 Certificate of patent or registration of utility model

Ref document number: 6054115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250