TW201428933A - 適用於二個或多個晶粒之多晶粒面朝下堆疊 - Google Patents

適用於二個或多個晶粒之多晶粒面朝下堆疊 Download PDF

Info

Publication number
TW201428933A
TW201428933A TW102126176A TW102126176A TW201428933A TW 201428933 A TW201428933 A TW 201428933A TW 102126176 A TW102126176 A TW 102126176A TW 102126176 A TW102126176 A TW 102126176A TW 201428933 A TW201428933 A TW 201428933A
Authority
TW
Taiwan
Prior art keywords
microelectronic
opening
extending
component
substrate
Prior art date
Application number
TW102126176A
Other languages
English (en)
Other versions
TWI560844B (en
Inventor
Belgacem Haba
Wael Zohni
Richard Dewitt Crisp
Ilyas Mohammed
Frank Lambrecht
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/741,890 external-priority patent/US9013033B2/en
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201428933A publication Critical patent/TW201428933A/zh
Application granted granted Critical
Publication of TWI560844B publication Critical patent/TWI560844B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本案為一種微電子組件,係包括一基板,該基板係具在第一和第二橫向延伸之第一和第二表面、在該第二方向延伸之一周圍側邊、在該第一和第二表面之間延伸之第一和第二開口,及在該周圍側邊與該開口之一之間延伸之該第二表面之一周圍區域。該組件亦包括一第一微電子元件,係具面向該第一表面之一正面、與其相對之一背面,及在該正面與背面之間延伸之一側邊。該組件亦包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面。該組件亦包括複數個端子,係顯露在該第二表面上,該端子中至少一個部份地設置在該周圍區域中。

Description

適用於二個或多個晶粒之多晶粒面朝下堆疊
本案係為申請日在2012年8月2日之美國專利申請號13/565,613之連續案,該案係為申請日在2011年11月29日之美國專利申請號13/306,300之部份連續案,美國專利申請號13/306,300係要求申請日在2011年4月21日之美國專利臨時申請號61/477,877之申請日之利益,這些專利申請公開之內容係併入本案作為參考。以下共同所有專利案係併入本案作為參考:申請日全部為2011年4月21日之專利臨時申請號61/477,820、61/477,883及61/477,967。
本案為一種適用於二個或多個晶粒之多晶粒面朝下堆疊,尤指涉及一種微電子組件,包括以面朝下方向堆疊之半導體晶片,以及其製造方法。
半導體晶片通常以設置在封裝中之型式提供,藉以便利晶片在製造過程中以及在外部基板上安裝晶片過程之操作,如電路板或其它電路面板之外部基板。例如,許多半導體晶片係以設置在適合表面安裝之封裝型式提供。這種一般類型之封裝已有許多被提出來針對各種應用。 這種封裝最常見的是包括一基板,通常被稱為”晶片載體”,具有如形成在介電上以鍍或蝕刻之金屬結構之端子。這些端子通常是與本身晶片之接點連接,透過如沿著本身晶片載具延伸之薄跡線之特徵,以及透過介於晶片接點與端子或跡線之間延伸之細導線或電線連接。在表面安裝操作中,該封裝係設置在電路板上,使得該封裝上的每個端子對準該電路板上對應之接觸墊片。焊接或其他接合材料係提供在該端子與該接觸墊片之間。透過加熱組件來熔化或促使焊料“再流動”或是以其它方式活化接合材料可以讓該封裝永久地接合在適當的位置。
許多封裝包括焊料球形式之焊料塊,直徑一般約為0.1mm和0.8mm(5和30mils),並且附著至封裝之端子。具有從其底部表面突出之焊料球陣列之封裝通常被稱為球柵陣列或”BGA”封裝。其它的封裝,簡稱為柵格陣列或”LGA”封裝,係透過焊錫形成之薄層或地面固定於基板。這種類型的封裝可以是相當緊密的。某些封裝,通常被稱為”晶片尺寸封裝”,佔據電路板的面積和結合在封裝中之裝置佔據的面積大小相同或是稍微大一點而已。這將有利於縮減組件的整體尺寸大小,並且允許基板上各種裝置之間採用短的互連,從而限制裝置之間之訊號傳播時間,促使組件以高速運作。
總高度低或者是在垂直於電路面板平面之維度上低的晶片封裝同樣也是較理想的。這樣薄的微電子封裝允許將具有該封裝安裝在其中的電路面板以緊靠相鄰結構之方式設置,從而產生包括該電路面板之產品之整體尺寸大小。已有許多用於在單一封裝或模組中提供複數個晶片之建議被提出。在習用的”多晶片模組”中,晶片是並排安裝在單一封 裝晶片上,接著可以再安裝至電路面板。這種方法只能有限地減少晶片佔用電路面板之總面積。該總面積仍然會大於該模組中個別晶片之表面積總合。
習用技術亦提出將複數個晶片封裝成堆疊配置之形式,意即複數個晶片是採用一個設置在另一個上面之配置。在堆疊配置中,數個晶片安裝在電路面板之面積可以小於晶片的總面積。一些堆疊式晶片配置係揭露,例如,在上述美國專利號5,679,977、5,148,265以及美國專利號5,347,159之某些實施例中,這些公開之內容係併入本案作為參考。美國專利號4,941,033同樣併入本案作為參考,其係揭露了一種配置,於其中晶片係堆疊在另一個之上,並且透過與晶片關聯之所謂”佈線膜”上之導體來與另外一個彼此互連。
在本領域中儘管有這些努力的成果,對於具有大致設置在晶片中央區域之接點之晶片而言,多晶片封裝之進一步改良仍舊是令人期望的。某些半導體晶片,如一些記憶體晶片,通常製造成具有一列或二列大致沿著晶片中心軸線設置之接點。
本案提出一種微電子組件,係可包括一基板,該基板係具在第一和第二橫向方向延伸之第一和第二相對的表面、在該第一和第二表面之間並且在該第二方向延伸之一周圍側邊、在該第一和第二表面之間延伸之第一和第二開口,以及在該周圍側邊與該開口其中之一之間延伸之該第二表面之一周圍區域。每個開口可以具有在該第一方向延伸偏長的 第一維度,以及短於該第一維度且在該第二方向上之一第二維度。
微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊。該微電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第二開口之接合墊片。
該微電子組件亦可包括複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。該端子中至少有一個可以部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該開口中至少一個開口。
在一個例子中,該周圍側邊係可為一第一周圍側邊,該周圍區域係可為一第一周圍區域,且該所述之至少一個端子係可為一第一端子。該基板係可具有相反於該第一周圍側邊之一第二周圍側邊,其係於該第二方向並於該第一和該第二表面之間延伸。該基板係可具有該第二表面之一第二周圍區域,其係於該第二周圍側邊與該所述之其中一開口之間延伸。該端子中至少一個可為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該開口中至少一個開口。
在一個特定的實施例中,該周圍區域係可為一第一周圍區域, 該所述之其中一開口係可為該第一開口,該所述之至少一端子係可為一第一端子。該基板係可具有該第二表面之一第二周圍區域,其係於該周圍側邊與該第二開口之間延伸。該端子中至少一個可為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
在一個實施例中,該周圍側邊係可為一第一周圍側邊,該基板係可具有相反於該第一周圍側邊之一第二周圍側邊,其係於該第二方向並於該第一和第二表面之間延伸,且該基板係可具有該第二表面之第三及第四周圍區域,其係於該第二周圍側邊與該對應之第一和第二開口之間延伸。該端子中至少一個可為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第一方向延伸且通過該第三端子之一直線通過或是越過該第一開口。該端子中至少一個可為一第四端子,係至少部份地設置在該第四周圍區域中,促使在該第一方向延伸且通過該第四端子之一直線通過或是越過該第二開口。
在一個實施例中,該第一和第二微電子元件之該接合墊片係可與該基板之導電元件電性連接。在一個特定的實施例中,該第一微電子元件之該接合墊片係可透過部份與該第一開口對準之第一引線電性連接該導電元件,該第二微電子元件之該接合墊片係可透過部份與該第二開口對準之第二引線電性連接該導電元件。在一個例子中,該第一引線中至少有一個可能不會延伸通過該第一開口,或者該第二引線中至少有一個可能不會延伸通過該第二開口。在一個特定的實施例中,該第一微電子元件之該接合墊片係可透過延伸通過該第一開口之第一打線接合 電性連接該導電元件,該第二微電子元件之該接合墊片係可透過延伸通過該第二開口之第二打線接合電性連接該導電元件。在一個實施例中,該第一打線接合可能只延伸通過該第一開口,且該第二打線接合可能只延伸通過該第二開口。
在一個具體的例子中,該第一微電子元件之該側邊係可為一第一側邊,該第一微電子元件係可具有與其相對之一第二側邊。該第二微電子元件係可具有第一和第二相對的側邊。每個微電子元件係可具有至少一列由五個或多個該接合墊片所形成之列,且其係於其上該正面之一中央區域中之該第一方向延伸。每個中央區域係可延伸介於該對應之第一和第二側邊之間中間三分之一之距離。在一個實施例中,每個微電子元件係可體現比任何其它功能還要更多數量的主動元件來提供記憶儲存陣列之功能。在一個實施例中,該第一微電子元件係可具有介於該側邊與一相對側邊之間之一寬度,該相對側邊係於其上該正面和該背面之間延伸,該第二微電子元件係可具有介於相對側邊之間之一寬度,每個相對側邊係於其上該正面和該背面之間延伸。該第一微電子元件之該寬度係可大於該第一開口之該第二維度,該第二微電子元件之該寬度係可大於該第二開口之該第二維度。
在一個實施例中,該第一和第二開口之中其中之一係可比另外一個延伸到更靠近該周圍側邊之位置。在一個特定的例子中,該基板係可具有在該第一和第二表面之間延伸之第三和第四開口,該第三和第四開口中之每個開口係具有在該第二方向延伸之一偏長的第一維度,以及在該第一方向且短於該第一維度之一第二維度。該微電子組件亦可包括 第三和第四微電子元件,每個係具面向該基板之該第一表面之一正面,該第三和第四微電子元件每個係具在其正面上與該相對應的第三或第四開口對準之接合墊片。該第三和第四微電子元件之該接合墊片係可電性連接該基板之導電元件。在一個例子中,該基板亦可包括在該周圍區域中該第一和第二表面之間延伸之一孔。該孔係可配置來接受經由其之一封裝材料或底膠材料之流動。
本案更提出一種微電子組件,係可包括一基板,該基板係具在第一和第二橫向方向延伸之第一和第二相對的表面、在該第一和第二表面之間且在該第二方向延伸之一周圍側邊、在該第一和第二表面之間延伸之第一和第二開口,該第一開口係設於該第二開口和該周圍側邊之間,以及在該周圍側邊和該第一開口之間延伸之該第二表面之一周圍區域。該第一開口係可具有在該第一方向延伸偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度。該第二開口係可具有在該第二方向延伸偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度。
該微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊。微電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第二開口之接合墊片。
該微電子組件亦可包括複數個端子,係顯露在該第二表面上, 並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。該端子中至少有一個可以部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該第一開口。
在一個例子中,該周圍側邊係可為一第一周圍側邊,該周圍區域係可為一第一周圍區域,且該所述之至少一個端子係可為一第一端子。該基板係可具有在該第一和第二表面之間且在該第一方向延伸之一第二周圍側邊,且該基板係可具有在該第二周圍側邊與該第二開口之間延伸之該第二表面之一第二周圍區域。該端子中至少一個可為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
在一個實施例中,該基板係可具有相反於該第二周圍側邊之一第三周圍側邊,其係於該第一方向並於該第一和該第二表面之間延伸,該基板係可具有該第二表面之一第三周圍區域,其係於該第三周圍側邊與該第二開口之間延伸。該端子中至少一個可為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第二方向延伸且通過該第三端子之一直線通過或是越過該第二開口。
本案更提出一種微電子組件,係可包括一基板,該基板係具在第一和第二橫向方向延伸之第一和第二相對的表面、在該第一和第二表面之間並且在該第一方向延伸之一周圍側邊、在該第一和第二表面之間延伸之一第一開口,且該第一開口係具在該第一方向延伸偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度、在該第一和 第二表面之間延伸之一第二開口,且該第二開口係具在該第二方向延伸之一偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度,以及在該周圍側邊與該第二開口之間延伸之該第二表面之一周圍區域。
該微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與背面之間延伸之一側邊。該微電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第二開口之接合墊片。
該微電子組件亦可包括複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。該端子中至少有一個可以部份地設置在該周圍區域中,促使在該第二方向延伸且通過該所述之至少一個端子之一直線通過或是越過該第二開口。
在一個例子中,該周圍側邊係可為一第一周圍側邊,該周圍區域係可為一第一周圍區域,且該所述之至少一個端子係可為一第一端子。該基板係可具有相反於該第一周圍側邊之一第二周圍側邊,其係於該第一方向並於該第一和該第二表面之間延伸,且該基板係可具有該第二表面之一第二周圍區域,其係於該第二周圍側邊與該第二開口之間延伸。該端子中至少一個可為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是 越過該第二開口。
在一個特定的實施例中,該周圍區域係可為一第一周圍區域,該所述之至少一個端子係可為一第一端子,該第一微電子元件之該側邊係可為一第一側邊,且該基板係可具有在該第一和第二表面之間延伸之一第三開口,該第三開口係具有在該第二方向延伸之一偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度。該基板係可具有在該周圍側邊與該第三開口之間延伸之該第二表面之一第二周圍區域。該端子中至少一個可為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是越過該第三開口。該微電子組件亦可包括一第三微電子元件,係具一正面,該正面係面向該第一微電子元件之該背面且突出超過該第一微電子元件相對於該第一側邊之一第二側邊,以及於該第三微電子元件之該正面上並對準該第三開口之接合墊片。
在一個實施例中,該第二和第三微電子元件之該正面係可設置在單一平面中。在一個實施例中,該周圍側邊係可為一第一周圍側邊,該基板係可具有在該第一和第二表面之間且在該第一方向延伸相對於該第一周圍側邊之一第二周圍側邊,且該基板係可具有在該第二周圍側邊與該對應之第二和第三開口之間延伸之該第二表面之第三和第四周圍區域。該端子中至少一個可為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第二方向延伸且通過該第三端子之一直線通過或是越過該第一開口。該端子中至少一個可為一第四端子,係至少部份地設置在該第四周圍區域中,促使在該第二方向延伸且通過該第四端子 之一直線通過或是越過該第二開口。
在一個特定例子中,該基板係可具有在該第一和第二表面之間延伸之一第四開口,該第四開口係具有在該第一方向延伸之一偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度。該微電子組件亦可包括一第四微電子元件,係具在其一正面上對準該第四開口之接合墊片。在一個例子中,該第二、第三以及第四微電子元件每個係可具有第一及第二相對的側邊。每個微電子元件係可具有至少一列由五個或多個該接合墊片所形成之列,且其係平行於其上該正面之一中央區域中之該第一和第二側邊方向延伸。每個中央區域係可延伸該對應之第一和第二側邊之間中間三分之一之距離。
本案更提出一種微電子組件,係可包括一基板,該基板係具第一和第二介電元件,每個元件係具頂部和底部相對的表面。每個表面係可在第一和第二橫向方向延伸。該介電元件係可在該第一或第二橫向方向中至少其中一方向上彼此分隔。該基板之一第一表面係可包括兩個介電元件之該頂部表面。該基板之一第二表面係可包括兩個介電元件之該底部表面。該基板亦可具有由該第一和第二介電元件之相鄰相對側邊之間之一開放區域所定義之一第一開口,該相鄰相對側邊每個係具在該第一方向延伸之一第一維度,該第一開口係具在該第二方向且短於該第一維度之一第二維度,以及被該第二介電元件所圍住之一第二開口。
該微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上對準該第一和第二開口其中之一之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊。該微 電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第一和第二開口中另外一個之接合墊片。該微電子組件亦可包括複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。
在一個實施例中,該第二開口係具有在該第一方向延伸之一偏長的第一維度,以及在該第二方向且短於該第一維度之一第二維度。在一個例子中,該第二開口係具有在該第二方向延伸之一偏長的第一維度,以及在該第一方向且短於該第一維度之一第二維度。在一個實施例中,該基板亦可包括在該第一和第二介電元件之該相鄰相對側邊之間延伸之一介電區域。該基板之該第一表面係可包括該介電區域之一頂部表面。該第二表面係可包括該介電區域之一底部表面。在一個特定的例子中,該介電區域在該基板之一平面中係比該介電元件具有更高的楊氏模數。
在一個實施例中,該第一微電子元件之該正面上之該接合墊片係可對準該第一開口,該第二微電子元件之該正面上之該接合墊片係可對準該第二開口。在一個特定的實施例中,該端子係可包括第一和第二端子,其係顯露在該對應之第一和第二介電元件之該底部表面上。該第一微電子元件之該接合墊片至少有一些可以電性連接該第一和第二端子。在一個例子中,該第一微電子元件之該正面上之該接合墊片係可對準該第二開口。該第二微電子元件之該正面上之該接合墊片係可對準該 第一開口。
本案更提出一種微電子組件,係可包括一基板,該基板係具在第一和第二橫向方向延伸之第一和第二相對的表面。該基板係可具有至少在該第一或第二橫向方向之其中一方向上彼此分隔之第一和第二介電元件。該微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊。該微電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上之接合墊片。該微電子組件亦可包括複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。
在一個例子中,該微電子元件中至少有一個微電子元件可以至少部分地覆蓋該第一和第二介電元件每一個之該頂部表面。在一個實施例中,該第一微電子元件之該側邊係可為一第一側邊,該第一微電子元件係可具有與其相對之一第二側邊。該第二微電子元件係可具有第一和第二相對的側邊。每個微電子元件係可具有至少一列由五個或多個該接合墊片所形成之列,且其係於其上該正面之一中央區域中之該第一方向延伸。每個中央區域係可延伸介於該對應之第一和第二側邊之間中間三分之一之一距離。
本案更提出一種微電子組件,係可包括一基板,該基板係具第一、第二和第三介電元件,每個元件係具頂部和底部相對的表面。每個 表面係可在第一和第二橫向方向延伸。該介電元件係可在該第一或第二橫向方向中至少其中一方向上彼此分隔。該基板之一第一表面係可包括該第一、第二和第三介電元件之該頂部表面。該基板之一第二表面係可包括該第一、第二和第三介電元件之該底部表面。該基板亦可具有由該第一和第二介電元件之相鄰相對側邊之間之一開放區域所定義之一第一開口。該相鄰相對側邊每個係具在該第一方向延伸之一第一維度。該第一開口係具在該第二方向且短於該第一維度之一第二維度。該基板亦可具有由該第二和第三介電元件之相鄰相對側邊之間之一開放區域所定義之一第二開口。該相鄰相對側邊每個係具在該第一方向延伸之一第一維度。該第一開口係具在該第二方向且短於該第一維度之一第二維度。
該微電子組件亦可包括一第一微電子元件,係具面向該第一表面及面向其上對準該第一和第二開口中其中之一之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊。該微電子組件亦可包括一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第一和第二開口中之另外一個開口之接合墊片。該微電子組件亦可包括複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片。該端子係可配置成用於連接該微電子組件與至少一個位於該組件外部之元件。
在一個實施例中,該第一微電子元件之該正面上之該接合墊片係可對準該第一開口,該第二微電子元件之該正面上之該接合墊片係可 對準該第二開口。在一個特定的例子中,該第一微電子元件係可至少部分地覆蓋該第一和第二介電元件每一個之該頂部表面,該第二微電子元件係可至少部分地覆蓋該第二和第三介電元件每一個之該頂部表面。在一個實施例中,該第一微電子元件之該正面上之該接合墊片係可對準該第二開口,該第二微電子元件之該正面上之該接合墊片係可對準該第一開口。
在一個特定的實施例中,該端子係可包括第一、第二和第三端子,其係顯露在該對應之第一、第二和第三介電元件之該底部表面上。該微電子元件中最少一個元件之該接合墊片可以至少有一些與該第一、第二和第三端子中之兩個或更多個端子電性連接。在一個例子中,該第一微電子元件之該接合墊片至少有一些可以電性連接該第一和第二端子。在一個特定的例子中,該第二微電子元件之該接合墊片至少有一些可以電性連接該第二和第三端子。
在一個實施例中,該基板係可具有在該第一和第二表面之間且在該第二方向延伸之一周圍側邊,以及在該周圍側邊和該開口其中之一之間延伸之該第二表面之一周圍區域。該端子中至少有一個可以部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該開口中至少其中一個開口。
在一個例子中,該周圍區域係可為一第一周圍區域,該所述之其中一開口係可為該第一開口,以及該所述之至少一個端子係可為一第一端子。該基板係可具有在該周圍側邊和該第二開口之間延伸之該第二表面之一第二周圍區域。該端子中至少有一個可為一第二端子,係至少 部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該第二開口。在一個特定的實施例中,該第二介電元件係可同時包括該第一和第二周圍區域之部份。在一個實施例中,該第一介電元件係可包括該第一周圍區域之一部份,該第三介電元件係可包括該第二周圍區域之一部份。
在一個具體的例子中,一系統係可包括如上所述之一微電子組件,以及與該微電子組件電性連接之一個或多個其它的電子元件。在一個例子中,該系統亦可包括一殼體,該微電子組件以及該其它的電子元件係安裝至該殼體。
2、102、202、302、402、602、702‧‧‧基板
2'‧‧‧連接部
2a、2b、2c、2d、2e‧‧‧介電元件
3、5、46、102a、102b、103、105、144、145、146、147、161、162、163、164、203、205、216、218、244、245、247、276、277、312、344、345、361、362、376、377、396、397、445、465、612‧‧‧側邊
4、104、204、304、704‧‧‧第一表面
6、106、206、306、406、606、706‧‧‧第二表面
9、10、10a、10a'、10b、10c、10d、11、109、110、110a、110b、110c、111、210、210a、210b、210c、210d、213、309、310、311、313、314、409、410、411、413、414、610、611、709、710、711‧‧‧接點
15、115、615‧‧‧焊料球
16、16c、16d、16e、16j、16k、26、26d、26j、26k、32、32j、32k、82、82j、82k、116、117、126、216、226、232、316、326、332、382、416、426、432、482、626‧‧‧開口
36、53、68、88、136、153、236、253、268、336、353、368、388、436、453、468、488、536、553、568、588、653、736、753、1008、1010‧‧‧微電子元件
38、138、155、338、355、438、590‧‧‧背面
40、57、140、157、340、357、372、392、592、657‧‧‧正面
42、59、142、159、242、259、274、342、359、374、394、442、 459、474、659、742‧‧‧接合墊片
48、65‧‧‧引線
100、100'、100a'、100b'、200、300、300'、400、500‧‧‧微電子組件
101、301‧‧‧粘合劑
108、208、308、408、608‧‧‧跡線
118、218、318、328‧‧‧短側邊
120、220、234、320、330、334、384‧‧‧長側邊
135、235‧‧‧分隔件
148、165、280、380A、380B、380C、380D、449、460、475‧‧‧接合線
199‧‧‧密封材料
222、224、322、324、329、331、348、350、365、367‧‧‧末端
390‧‧‧緩衝元件
395、766‧‧‧孔
399‧‧‧封裝材料
552‧‧‧散熱器
748、765‧‧‧引線接合
900、902‧‧‧外側部位
906‧‧‧中央部位
920、922、928、930、966、968‧‧‧外部區域
924、932、942、946、948、950、952、958、970‧‧‧中央區域
1000‧‧‧系統
1006‧‧‧結構
1001‧‧‧殼體
1002‧‧‧電路面板
1004‧‧‧導體
1011‧‧‧透鏡
P1、P2、P3、P4‧‧‧周圍區域
第1圖為本案較佳實施例之二個或多個晶粒面朝下之俯視圖;第1A圖為第1圖所示之實施例中之一組成元件之底視圖;第1B圖為第1圖所示之實施例中之一微電子元件之底視圖;第1C圖為第1圖所示之實施例中之另一微電子元件之底視圖;第2A圖為第1圖通過線2A-2A之剖面圖;第2B圖為第1圖通過線2B-2B之剖面圖;第3圖為第1圖所示之實施例之底視圖;第3A圖為本案另一實施例之剖面圖;第3B圖為第3A圖所示之實施例之一可能的底視圖;第3C圖為第3A圖所示之實施例之另一可能的底視圖,係具二個介電元件;第3D圖同樣為第3A圖所示之實施例之另一可能的底視圖,係具三個介電元件;第3E-3G圖為第3D圖之實施例之變型;第3H圖為由第3D圖中所示之複數個微電子組件所組成之一製程中組件;第3I圖為第3A圖所示之實施例之一變型之剖面圖;第3J圖為第3I圖所示之實施例之一可能的底視圖;第3K圖為第3I圖所示之實施例之另一可能的底視圖,係具複數個介電元件;第4圖為本案另一實施例之俯視圖; 第5A圖為第4圖通過線5A-5A之剖面圖;第5B圖為第4圖通過線5B-5B之剖面圖;第5C圖為第4圖通過線5C-5C之剖面圖;第6圖為第4圖之底視圖;第7圖為本案另一實施例之俯視圖;第8A圖為第7圖通過線8A-8A之剖面圖;第8B圖為第7圖通過線8B-8B之剖面圖;第8C圖為第7圖通過線8C-8C之剖面圖;第8D圖為第7圖通過線8D-8D之剖面圖;第9圖為第7圖之底視圖;第9A圖為本案另一實施例之俯視圖;第10圖為本案另一實施例之俯視圖;第11A圖為第10圖通過線11A-11A之剖面圖;第11B圖為第10圖通過線11A-11A之剖面圖;第11C圖為第10圖通過線11C-11C之剖面圖;第11D圖為第10圖通過線11D-11D之剖面圖;第12圖為第10圖之底視圖;第13圖為本案另一實施例之俯視圖;第14圖為本發明另一實施例之俯視圖;第15圖為第14圖通過線15-15之剖面圖;第16圖為本案另一實施例之俯視圖;第17A圖為第16圖通過線17A-17A之剖面圖; 第17B圖為第16圖通過線17B-17B之剖面圖;第18圖為本案較佳實施例之一系統示意圖。
第1~3圖為本案較佳實施例之一微電子封裝或微電子組件100之不同的視圖。參照第1圖,一微電子組件100係包括覆蓋在一基板102上之二個微電子元件。微電子元件係以面朝下型式堆疊,使得該第二微電子元件153至少有一部份覆蓋該第一微電子元件136之背面138(第2A圖)。
該第一和第二微電子元件136、153係可設置在該基板102上,使得該第一微電子元件136之外側邊(即第一、第二、第三、第四側邊144、145、146、147)以及該第二微電子元件153之外側邊(即第一、第二、第三、第四側邊161、162、163、164)是設置在該基板102之該第一表面104上,並且不延伸超過該基板102之周圍側邊。
在特定的實施例中,該基板係可為一種如聚合物材料或如陶瓷或玻璃之無機材料之各種類型結構之介電元件,該基板上係具導電元件,例如端子及引線,如跡線、基板接點或是其它電性連接該端子之導電元件。在另一個例子中,該基板係可本質上由如矽之一半導體材料所構成,或者可改為包括一半導體材料層及一個或多個介電層。在另一個實施例中,該基板係可為具有引線之一引線框架,於其中該端子係可為該引線之一部份,如該引線之端部。
如第2A、2B圖最佳示意圖所示,該基板102係包括一第一表面104和相對於該第一表面之一第二表面106,該第一和第二表面每個係在該第一和第二橫向方向D1、D2延伸。雖然該基板102之厚度會根據應用而有所不同,不過該基板102最典型之厚度約為10至100微米。 該基板102係可具有導電跡線108和複數個接點,如顯露在其一表面上之端子接點110、第一組接點109,以及第二組接點111。如本案中所使用之一導電元件”顯露”在一結構之一表面上之描述,係表示該導電元件可用來接觸從該結構外部在垂直於該表面並朝向該表面之一方向中移動之一假設點。所以,顯露在一結構之一表面上之一端子或其它導電元件可從這樣的表面突出,可以和這樣的表面齊平,或者相對凹陷於這樣的表面,並且經由該結構中之一孔或凹處顯露出。
參照第1A圖,在一對相對的側邊之間,該基板102之該第一表面104係可包括三個部位,其係在該基板102之第一側邊103和第二側邊105之間分隔該基板102之寬度。該三個部位係可具有相同或不同之寬度,並且可以包括:相鄰該基板102之該第一側邊103之一第一外側部位900、相鄰該基板102之該第二側邊105之一第二外側部位902,以及佔據介於該第一和第二外側部份900、902之間區域之一中央部位906。在一個實施例中,該導電跡線108及該複數個接點係顯露在該基板102之該第二表面106上之一個或多個這些部位上。在其它的實施例中,該導電跡線108和接點可能會同時在該基板102之該第一表面104和第二表面106上延伸,或著在該基板102之內部中延伸。
導電跡線108可由任何導電材料所形成,不過最典型的是由銅、銅合金、金或是這些材料的組合所形成。該跡線之厚度同樣根據應用而有所不同,不過通常約為5~25微米。該基板102和跡線108係可透過一程序製造,例如在共同申請共同轉讓的美國專利申請號7,462,936中公開之內容,該公開之內容係併入本案作為參考。
參考第1、1A、2B和3圖,該基板102更可包括至少二個孔或開口,係於該基板102之該第一表面104和第二表面106之間延伸。該第一開口116係可設置在該基板102之該中央部位906(第1A圖)上,並具一對短側邊118和一對長側邊120,該長側邊120之長度係大於該短側邊118之長度。該第一開口116係可在一第一方向D1上延伸。一第二開口126係可在橫向於該第一方向D1之一第二方向D2上延伸。
在此實施例中,該第二開口126延伸於其中之該第二方向D2係可垂直於該第一開口116延伸於其中之該第一方向D1,使得該第一和第二開口116、126可以形成一T字形。應當理解的是,該第一和第二開口116、126可以選擇性地連接在一起,藉以形成一個連續的開口。在另一個實施例中,該第一開口116或第二開口126可以分別包括複數個開口,使得該第一開口116包括在該第一方向D1上延伸之複數個開口,且該第二開口126包括在橫向於該第一方向D1之該第二方向D2上延伸之複數個開口。這同樣是可以理解的,該開口也可以具有任何其它之形狀或設計。
在一個例子中,該第一開口116係可具有大於一短維度A2之一長維度A1,該長維度A1係於該第一方向D1上延伸,該短維度A2係於該第二方向D2上延伸。該第二開口126係可具有大於一短維度B2之一長維度B1,該長維度B1係於該第二方向D2上延伸,該短維度B2係於該第一方向D1上延伸。
現在參照第2A~2B圖,該第一微電子元件136係具一正面140,其係朝向並且可以利用熟知之接合材料或技術,如使用粘合劑101,附 著在該基板102之該第一表面104上。該第一微電子元件136更包括相對於其正面140之一背面138。在此實施例中,該正面140係為該微電子元件136之一第一表面,於其上係具接合墊片142,該背面138係為其之一背面。在此實施例中,該第一微電子元件136之相對的第一和第二側邊144、145,以及相對的第三和第四側邊146、147係於該基板102之該第一表面104和第二表面106之間延伸。該第一微電子元件136之側邊係可具有相同或不同之長度。
轉為參照第1B圖,該第一微電子元件136可以是任何類型之半導體晶片。在此實施例中,該第一微電子元件136係可為一DRAM(動態隨機存取記憶體)晶片,且於其上具有導電元件。如圖所示,該第一微電子元件136之該正面140之該表面面積可以被劃分為三個區域,該三個區域在該第一微電子元件之該第一和第二側邊之間之方向上具有大致上相同之寬度:一第一外部區域920、一第二外部區域922,以及設置在該第一外部區域920和該第二外部區域922之間之一中央區域924。例如,如果該長側邊之間之長度為6微米,該第一外部、第二外部和中央區域對應之長度可為2微米。因此,該中央區域924將會設置在距離該第一側邊144為2微米以及距離該第二側邊145為2微米之位置。換言之,該中央區域可以設置在該第一微電子元件136中間三分之一之位置。本案所述之任何或者全部之微電子元件可以體現比任何其它功能還要更多數量的主動元件來提供記憶儲存陣列之功能。
由於典型為DRAM晶片,該導電元件可包括第一接合墊片142,係沿著該第一微電子元件136之該正面140之該中央區域924延 伸。該導電元件係提供介於該第一微電子元件136與設置在該基板102之該第二表面106上之該第一組接點109之間之一電性連接。該粘合劑101可用於將該第一微電子元件136附著至該基板102。
參照第2A和2B圖,該第一微電子元件136之該接合墊片142係可直接設置在該基板102之該第一開口117上。這允許該接合墊片142經由該第一開口117顯露出。該接合墊片142係可透過任何熟知之建立一電性連接之方法電性連接至該基板102之該第二表面106上之一第一組接點109。在一個實施例中,接合線148係可從該第一微電子元件136上之該接合墊片142延伸,穿過該第一開口116,並至該基板102之該第二表面106上之該第一組接點109。跡線108(第3圖)係可用於連接該第一組接點109與端子接點110。
該第二微電子元件153係可類似於該第一微電子元件136。於其上具有接合墊片之該第二微電子元件之一正面157係面向該第一微電子元件136,使得該第二微電子元件153覆蓋在該第一微電子元件136之該背面138上。如第1C圖所示,在此實施例中,該第二微電子元件153係具相對的第一和第二側邊161、162,以及在該第二微電子元件153之該背面155和正面157之間延伸,並且相鄰於該第一和第二側邊161、162之相對的第三和第四側邊163、164。導電元件,如接合墊片159,係沿著該第二微電子元件153之該正面157延伸。在此實施例中,該第二微電子元件153係可為一半導體晶片,如一DRAM晶片,具有沿該第二微電子元件153之一中央區域932設置之接合墊片159,且該中央區域係設置在一第一外側區域928與一第二外側區域930之間。在 一個實施例中,該接合墊片159係可在一方向上延伸,該方向係橫向於該第一微電子元件136上之該接合墊片142之延伸方向。
如第1B圖中所示,在一個特定的例子中,該第一微電子元件136係可具有至少一個由五個或多個接合墊片142所形成之列142’,且其係於該第一微電子元件之該正面140之該中央區域924中之一方向D3延伸。如第1C圖所示,在一個例子中,該第二微電子元件153係可具有至少一個由五個或多個接合墊片159所形成之列159’,且其係於該第二微電子元件之該正面157之該中央區域932中之一方向D4延伸。如第3圖所示之例子,接合墊片142之列142’所延伸之該方向D3係可橫向於該接合墊片159之列159’所延伸之該方向D4。如第3圖所示,該方向D3係可與該第一開口116之該長維度延伸之該方向D1平行,該方向D4係可與該第二開口126之該長維度延伸之該方向D2平行,但是並非一定要如此。例如,在一個實施例中(未示出),該方向D3係可與該第一窗口之該短維度延伸之該方向D2平行,該方向D4係可與該第二窗口之該短維度延伸之該方向D1平行。
轉為參照第2B圖,該第二微電子元件153係可設置在該第一微電子元件136之上。如圖所示,一分隔件135係可設置在該基板102和該第二微電子元件153之間,藉以支撐該第二微電子元件153位於該第一微電子元件136之上之一高度。從第1圖可以最清楚地看出,該第二微電子元件153之該第一和第二側邊161、162係可在橫向於該第一微電子元件136之該第一和第二側邊144、145之一方向上延伸。因此,該第二微電子元件153之該第一和第二側邊161、162係延伸超出該第 一微電子元件136之該第三和第四側邊146、147之其中一側邊。
參照第2B圖,該第二微電子元件153上之接合墊片159係可電性連接顯露在該基板102上之複數個接點中之一第二組接點111。
導電元件係可用於電性連接該第一微電子元件136上之該接合墊片159與該基板102之該第二表面106上之一第二組接點111。在此實施例中,接合線165係可用於連接該第二微電子元件153上之該接合墊片159與該基板102之該第二表面106上之該第二組接點111(第2B~3圖)。如圖所示,接合線165係延伸穿過該第二開口126,並且連接至該第二組接點111。
如第2A圖所示,當堆疊組件組裝後,密封材料199係可覆蓋在該基板102之該第一表面104以及該第一和第二微電子元件136、153之全部或一部份上,並且可覆蓋延伸穿過該對應之第一開口116和第二開口126之接合線148、165。
參照第3圖,焊料球115之陣列係可附著至顯露在該基板102之該第二表面106上之端子接點110(第2B圖)。如圖所示,跡線108係可沿著該第二表面106從該第一組接點109延伸,藉以在該第一組接點109和支撐該焊料球115之該端子接點110之間提供一電性連接。端子接點110係可配置成用於連接該微電子組件100與至少一個位於該組件外部之元件。
在一個特定的例子中,該基板102亦可具有在該第一表面104和第二表面106之間並且在該第二方向D2延伸之一第一周圍側邊3。該基板102亦可具有在該第一表面104和第二表面106之間並且在該第 一方向D1延伸之一第一側邊103。該基板102亦可具有在該第一表面104和第二表面106之間並且在該第一方向D1延伸之相對於該第一側邊103之一第二側邊105。
該第一開口116係可位於該第二開口126和該第一周圍側邊3之間,並可具有在該第一方向D1延伸之一偏長的第一維度L1,以及短於該第一維度且在該第二方向D2上之一第二維度W1。該第二開口126係可具有在該第二方向D2延伸之一偏長的第一維度L2,以及短於該第一維度且在該第一方向D1上之一第二維度W2。
該基板102係可具有在該第一周圍側邊3和該第一開口116之間延伸之該第二表面106之一第一周圍區域P1。該基板102亦可具有在該第一側邊103和該第二開口126之間延伸之該第二表面106之一第二周圍區域P2。該基板102亦可具有在該第二側邊105和該第二開口126之間延伸之該第二表面106之一第三周圍區域P3。該第二周圍區域P2和第三周圍區域P3係可設置在該第二開口126之相對兩側上。
如第3圖所示,該端子接點110中至少有一個,例如一第一端子接點110a,可以部份地設置在該第一周圍區域P1中,促使在該第一方向D1延伸且通過該第一端子接點110a之一直線S1通過或是越過該第一開口116。該端子接點110中至少有一個,例如一第二端子接點110b,可以部份地設置在該第二周圍區域P2中,促使在該第二方向D2延伸且通過該第二端子之一直線S2通過或是越過該第二開口126。該端子接點110中至少有一個,例如一第三端子接點110c,可以部份地設置在該第三周圍區域P3中,促使在該第二方向D2延伸且通過該第三 端子之一直線通過或是越過該第二開口126。在一個特定的例子中,同一條直線S2係可延伸通過該第二端子接點110b和該第三端子接點110c,但是並非一定要是如此。
隨後本文所討論的實施例,基本上是類似於第1~3圖之實施例。每個差別僅在於關於微電子元件是設置在一正面或是面朝下設置在一基板以及該基板中對應之開口上之方式。因此,關於第1~3圖之實施例所揭露之原理同樣適用於本文隨後揭露之實施例。所以,相似的參考標號將被用來描述相似的元件。
參照第3A和3B圖,該微電子組件100'係類似於在第1~3圖中所述及示意之該微電子組件,不同的是該第一和第二開口16、26每個係具在該第一方向D1延伸之一相對偏長之第一維度L1、L2,以及在該第二方向延伸之一相對的第二維度W1、W2。也就是說,該第一和第二開口16、26係彼此平行延伸,而不是橫向於彼此。
從第3A圖中可以看出,類似於第1-3圖,一第一微電子元件36係具面向該基板2之該第一表面4以及面向其上對準該第一開口16之接合墊片42之一正面40、相對於該正面之一背面38,以及在該正面與該背面之間延伸之一側邊46。一第二微電子元件53係具面向該第一微電子元件36之該背面38且突出超過該第一微電子元件之該側邊46之一正面57,以及於該第二微電子元件之該正面上並對準該第二開口26之接合墊片59。
在一個特定的例子中,該第一微電子元件36係可具有介於該側邊46與一相對側邊之間之一寬度,該相對側邊係於其上該正面和該背 面之間延伸,該第二微電子元件53係可具有介於相對側邊之間之一寬度,每個相對側邊係於其上該正面和該背面之間延伸。該第一微電子元件36之該寬度係可大於該第一開口16之該第二維度W1,該第二微電子元件53之該寬度係可大於該第二開口26之該第二維度W2。
焊料球15之陣列係可附著至顯露在該基板2之該第二表面6上之端子接點10。跡線係可沿著該第二表面6從第一和第二組基板接點9、11延伸,藉以在該基板接點9、11和支撐該焊料球15之該端子接點10之間提供一電性連接。該第一和第二微電子元件36、53對應之該接合墊片42、59係可與該基板2之導電元件電性連接(例如該基板接點9、11和該端子10)。該端子10係可配置成用於連接該微電子組件100’與至少一個位於該組件外部之元件。
在一個特定的例子中,該基板2亦可具有在該第一和第二表面4、6之間並且在該第二方向D2延伸之第一和第二相對的周圍側邊3、5。該基板2係可具有在該第一周圍側邊3和該對應之第一和第二開口16、26之間延伸之該第二表面6之第一周圍區域P1和第二周圍區域P2。該基板2亦可具有在該第二周圍側邊5和該對應之第一和第二開口16、26之間延伸之該第二表面6之第三周圍區域P3和第四周圍區域P4。該第一和第三周圍區域P1、P3係可設置在該第一開口16之相對兩側上,該第二周圍區域P2和第四周圍區域P4係可設置在該第二開口26之相對兩側上。
如第3B圖所示,該第一開口16係延伸至一位置,其係與該第二開口26離該第一周圍側邊3之距離相同,且該第一開口係延伸至一 位置,其係與該第二開口離該第二周圍側邊5之距離相同,但是並非一定要是如此。在一個例子中,該第一和第二開口16、26其中之一係可延伸至一位置,其係比另外一個開口更接近該周圍側邊3、5其中之一或是兩者。
如第3B圖所示,該端子10中至少有一個,例如一第一端子10a,可以至少部份地設置在該第一周圍區域P1中,促使在該第一方向D1延伸且通過該第一端子10a之一直線S1通過或是越過該第一開口16。該端子10中至少有一個,例如一第二端子10b,可以至少部份地設置在該第二周圍區域P2中,促使在該第一方向D1延伸且通過該第二端子之一直線S2通過或是越過該第二開口26。
該端子10中至少有一個,例如一第三端子10c,可以至少部份地設置在該第三周圍區域P3中,促使在該第二方向D3延伸且通過該第三端子之一直線通過或是越過該第一開口16。該端子10中至少有一個,例如一第四端子10d,可以部份地設置在該第四周圍區域P4中,促使在該第一方向D1延伸且通過該第四端子之一直線通過或是越過該第二開口26。在一個特定的例子中,同一條直線S1係可延伸通過該第一端子10a和該第三端子10c,但是並非一定要是如此。在一個實施例中,同一條直線S2係可延伸通過該第二端子10b和該第四端子10d,但是並非一定要是如此。
在一個例子中,該第一微電子元件36之該接合墊片42係可透過具有一部份對準該第一開口16之第一引線48電性連接該導電元件9。同樣地,該第二微電子元件53之該接合墊片59係可透過具有一部 份對準該第二開口26之第二引線65電性連接該導電元件11。在一個實施例中,該第一引線48可能不會延伸通過該第一開口16,例如,假使該第一引線為引線接合。同樣地,該第二引線65可能不會延伸通過該第二開口26,例如,假使該第二引線為引線接合。
如第3A圖所示,該第一微電子元件36之該接合墊片42係可透過延伸通過該第一開口16之打線接合48電性連接該導電元件9。同樣地,該第二微電子元件53之該接合墊片59係可透過延伸通過該第二開口26之打線接合65電性連接該導電元件11。在一個特定的例子中,該第一打線接合48可能只延伸通過該第一開口16,該第二打線接合可能只延伸通過該第二開口26。
在一個實施例中,該第一和第二微電子元件36和53係可具有各自的接合墊片42和59,並且類似於第1B和1C圖中所示之配置方式。在這樣的例子中,該第一和第二微電子元件36、53每個係可具有至少一列由五個或多個該對應之接合墊片42、59所形成之列,且其係於其上該對應之正面40、57之一中央區域中之該第一方向延伸,每個中央區域係可延伸介於該微電子元件對應之相對的第一和第二側邊之間中間三分之一之距離。
第3C圖顯示了第3A圖之該微電子組件100’之另一種可能的底視圖。在第3C圖中所示之實施例中,該基板2係可包括彼此相鄰設置之第一和第二分隔之介電元件2a、2b,每個介電元件係具相對的頂面和底面。該兩個介電元件2a和2b係可彼此共面,使得該基板2之該第一表面4可以包括二個介電元件之該頂面,該基板之該第二表面6可以 包括二個介電元件之該底面。
在另一個例子中,任何或是每個本案所述之介電元件,例如第3C圖中所示之該介電元件2a和2b,每個係可被本質上由如矽之一半導體材料所構成之一基板元件所取代。在一個特定的實施例中,任何或是每個本案所述之介電元件,每個係可被包括一半導體材料層及一個或多個介電層之一基板元件所取代。在另一個實施例中,任何或是每個本案所述之介電元件,每個係可被具有引線之一引線框架所取代,於其中該端子係可為該引線之一部份,如該引線之端部。
該第一開口16c係可由介於該第一和第二介電元件2a、2b之相鄰相對側邊102a、102b之間之一開放區域所定義。該相鄰相對側邊102a、102b每個係可具有一第一維度L1,並且每個係可在該第一方向D1延伸。該第一開口16c係可具有在該第二方向D2且短於該第一維度L1之一第二維度W1。該第二開口26係可和第3B圖相同,使得該第二開口可以被該第二介電元件2b所封閉。
類似於第3B圖所示之實施例,該端子10中至少有一個,例如一第一端子10a,可以至少部份地設置在一第一周圍區域P1中,促使在該第一方向D1延伸且通過該第一端子10a之一直線S1通過或是越過該第一開口16c。該端子10中至少有一個,例如一第二端子10b,可以至少部份地設置在該第二周圍區域P2中,促使在該第一方向D1延伸且通過該第二端子之一直線S2通過或是越過該第二開口26。同樣地,至少一個第三和第四端子10c和10d可以如第3B圖所述,至少部份地設置在第三和第四周圍區域中。
在一個特定的例子中,該第二開口26之方向係可垂直於該第一開口16c。例如,該第二開口26可以具有在該第二方向D2之一第一維度L2,以及在該第一方向D1且短於該第一維度之一第二維度W2。在一個實施例中,該基板2亦可包括在該第一和第二介電元件2a、2b之該相鄰相對側邊102a、102b之間延伸之一介電區域R,該基板之該第一表面係可包括該介電區域之一頂部表面,該第二表面係可包括該介電區域之一底部表面。在一個特定的例子中,該介電區域R在該基板之一平面中係比該介電元件2a、2b具有更高的楊氏模數。
如第3A和3C圖所示,該第一微電子元件36係可覆蓋該第一開口16c,該第二微電子元件53係可覆蓋該第二開口26,使得較靠近該基板2之該微電子元件覆蓋該第一開口。不過,並非一定要如此。在另一個實施例中,較靠近該基板2之該微電子元件(如該第一微電子元件36)係可覆蓋該第二開口26,離該基板較遠之該微電子元件(如該第二微電子元件53)係可覆蓋該第一開口16c。
第3D圖顯示了第3A圖之該微電子組件100’之另一種可能的底視圖。在第3D圖所示之實施例中,該基板2係可包括彼此相鄰設置之第一、第二和第二分隔之介電元件2a、2b和2c,每個介電元件係具相對的頂面和底面。該三個介電元件2a、2b和2c係可彼此共面,使得該基板2之該第一表面4可以包括全部三個介電元件之該頂面,該基板之該第二表面6可以包括全部三個介電元件之該底面。
該第一開口16d,類似於該第3C圖之該第一開口16c,係可由介於該第一和第二介電元件2a、2b之相鄰相對側邊之間之一開放區域 所定義。該第二開口26d係可由介於該第二和第三介電元件2b、2c之相鄰相對側邊之間之一開放區域所定義。
類似於該第3C圖所示之實施例,該端子10中至少有一個,例如一第一端子10a,可以至少部份地設置在一第一周圍區域P1中,促使在該第一方向D1延伸且通過該第一端子10a之一直線S1通過或是越過該第一開口16d。該端子10中至少有一個,例如一第二端子10b,可以至少部份地設置在該第二周圍區域P2中,促使在該第一方向D1延伸且通過該第二端子之一直線S2通過或是越過該第二開口26d。同樣地,至少一個第三和第四端子10c和10d可以如第3B圖所述,至少部份地設置在第三和第四周圍區域中。
在一個例子中,該端子10係可包括第一、第二和第三端子,其係顯露在該對應之第一、第二和第三介電元件2a、2b和2c之該底部表面上,並且該微電子元件36、53中至少一個之該接合墊片42、59可以至少有一些與該對應之第一、第二和第三基板部位之該第一、第二和第三端子中之兩個或更多個端子電性連接。在一個特定實施例中,該第一微電子元件36之該接合墊片42可以至少有一些與該第一和第二基板部位2a、2b之該端子10電性連接。在一個實施例中,該第二微電子元件53之該接合墊片59可以至少有一些與該第二和第三基板部位2b、2c之該端子10電性連接。
第3E、3F和3G圖分別顯示了第3A圖之該微電子組件100’之另一種可能的底視圖。第3E圖所示之實施例係與第3D圖所示之實施例相同,不同的是每個周圍區域可以包括在該第一方向D1彼此相鄰設 置之複數個端子10。例如,該周圍區域P1係包括端子10a和10a’,且在介於該第一開口16e和該基板2之一周圍側邊之間之該第一方向延伸之一直線S1係延伸通過該二個端子10a和10a’。
第3F圖所示之實施例係與第3D圖所示之實施例相同,不同的是該周圍區域是設置在該第一和第三基板部位2a和2c,而不是在該第二基板部位2b上。第3G圖所示之實施例係與第3F圖所示之實施例相同,不同的是該第二基板部位2b在其一中央部位係具一第一寬度W,該第一寬度係大於其上一周圍部位之一第二寬度W’,該周圍部位係沿著該第一方向D1與該中央部位相鄰。
第3H圖顯示了包含複數個第3D圖中所示之微電子組件100’之一製程中組件。第3H圖顯示了一第一微電子組件100a’和一第二微電子組件100b。該第一和第二微電子組件100係透過該基板2之一連接部2’接合,其係接合相鄰之該基板部位2a、2b和2c。例如,該基板2之該連接部2’係接合該第一和第二微電子組件每個之該第一基板部位2a、該微電子組件每個之該第二基板部位2b以及該微電子組件每個之該第三基板部位2c。在每個該微電子組件100’製造後,該連接部2’係可從該微電子組件中移除,例如,透過切割,從而單一化個別微電子組件。
雖然在第3A~3H圖中,該第一和第二開口係示意為彼此平行的,但在其它的實施例中,任何在第3A~3H圖所示實施例中之該第一和第二開口之方向是可以彼此橫向的,例如第1圖所示。在這樣的一個實施例中,該第一開口或是該第二開口二者之一係可由該基板之一介電 元件所封閉,該另一開口係可由介於第一和第二介電元件之相鄰相對側邊之間之一開放區域所定義。在一個特定的例子中,該第一和第二開口兩者係可由介於相鄰介電元件之相鄰相對側邊之間對應之開放區域所定義。
雖然在第3A~3H圖中,該微電子組件係描述成具有兩個微電子元件,不過在其它的實施例中,任何在第3A~3H圖所示之該微電子組件是可以更包括一第三微電子元件或是第三及第四微電子元件。例如,在第6、9和12圖中所示之實施例係可包括具有兩個、三個、四個、五個或是任何其它數量彼此相鄰設置之分隔介電元件之一基板。
在一個具體的例子中,於第3A~3H圖中所示之微電子元件與開口之任何配置可以重複並彼此相鄰設置在一單一微電子組件中。例如,如第3I圖所示,可以複製第3A圖之該微電子元件之配置,使得一單一基板2i可以具有四個開口16、26、32和82以及二組部份重疊的微電子元件,使得一第一組重疊的微電子元件36和53可以覆蓋該前二個開口16和26,與該第一組相鄰之一第二組重疊的微電子元件68和88可以覆蓋該後二個開口32和82。
在一個例子中,第3I圖中之該第四微電子元件88是可以被省略的,使得該微電子組件可以具有三個部分重疊的微電子元件,其中該三個微電子元件中之二個微電子元件之該正面係安排在一單一平面,且係平行於該基板之一表面,該另一微電子元件係具安排在另一平面之一正面,且其係平行於該基板之一表面。
第3I圖之實施例可以具有各種底視圖之配置。在一個例子中, 如第3J圖所示,在第3B圖中所示之配置是可以重複的,使得一單一基板2j可以具有由該基板所封閉之四個平行的開口16j、26j、32j和82j,該微電子元件中之一相對應之微電子元件之接點係可對準各開口16j、26j、32j和82j。在另一個例子中,如第3K圖所示,在第3D圖中所示之配置是可以重複的,使得一單一基板2k可以具有彼此相對設置之五個分隔的介電元件2a、2b、2c、2d和2e,該微電子元件中之一相對應之微電子元件之接點係可對準各開口16k、26k、32k、和82k,每個這樣的開口係由介於相鄰之該介電元件之相鄰相對側邊之間之一開放區域所定義。在其它的實施例中,第3J和3K圖之該基板之特徵係可結合至單一實施例中,使得該第3I圖之該四個微電子元件中的一個或多個可以分別覆蓋由該基板之一介電元件所封閉之一開口,且該第3I圖之該四個微電子元件中的一個或多個可以分別覆蓋介於相鄰之該介電元件之相鄰相對側邊之間之一開放區域所定義之一開口。
第4~6圖顯示了一種可供選擇之堆疊的微電子組件200,係包括三個以一正面朝下型式堆疊之微電子元件。如第5A和5B圖最佳示意圖所示,一第二微電子元件253和第三微電子元件268兩者可能都覆蓋該第一微電子元件236。
如第4和5B圖最佳示意圖所示,該基板202係具一第一表面204和第二表面206,以及在該第一和第二表面204、206之間延伸之三個開口。如前述之實施例,該第一開口216係具一第一末端222和一第二末端224,並且可以設置在該基板202之該中央部位,該中央部位亦為介於該基板之該第一側邊203和相對的第二側邊205之間該基板202 中間三分之一之部位。該第一開口216係包括在其第一端222和第二端224上之短側邊218。該第二開口226係可相鄰該第一開口216之該第一端222設置。
一第三開口232係可相鄰該第一開口216之該第二端224設置,使得該第三開口232之該長側邊234在一方向延伸,該方向係橫向於該第一側邊216之該長側邊220所延伸之方向。在這樣的配置中,該第二和第三開口226、232係可彼此平行,並且垂直於該第一開口216,藉以形成一I字形狀。或者,該第一、第二和第三開口216、226、232可以接合在一起,促使它們形成一個連續的開口。如前述之實施例,該第一、第二和第三開口216、226、232中之一個或多個可能包括複數個開口。
在一個例子中,該第一開口216係可具有大於一短維度A2之一長維度A1,該長維度A1係於一第一方向D1上延伸,該短維度A2係於橫向於該第一方向之一第二方向D2上延伸。該第二開口226係可具有大於一短維度B2之一長維度B1,該長維度B1係於該第二方向D2上延伸,該短維度B2係於該第一方向D1上延伸。該第二開口232係可具有大於一短維度C2之一長維度C1,該長維度C1係於該第二方向D2上延伸,該短維度C2係於該第一方向D1上延伸。
該第一和第二微電子元件236、253係以類似於第1~3圖之實施例之一排列方式堆疊,不同之處在於一第三微電子元件268係包括在該組件中。參照第5A和5B圖,該第一微電子元件236和第二微電子元件253係位於不同的平面中。如第5B圖較佳示意圖所示,一第三微電 子元件268係可與該第一和第二微電子元件236、253相鄰設置。在這個實施例中,該第三微電子元件268係與該第二微電子元件253位於相同的平面,但是並非與該第一微電子元件236位在同一平面上。如圖所示,一個或多個分隔件235係可用來支撐該第三微電子元件268於該第一微電子元件236之上,使得該第三微電子元件268之該第二側邊277覆蓋或與該第一微電子元件236之該第四側邊247,以及該第一微電子元件236之該對應第一和第二側邊244、245之一部份重疊。在該第三微電子元件268上之接合墊片274係沿著該第三微電子元件268之該中央區域942之一部份延伸(第5B和6圖),並且面對該第三開口232。如前面所揭露之實施例,該中央區域942可以設置在該第三微電子元件268之該第一和第二側邊276、277之間長度之中間三分之一之位置。在該第三微電子元件268上之接合墊片274係可對準該第三開口232,並經由該第三開口顯露。
如上具有兩個微電子元件之實施例所述,該第三微電子元件268係可具有至少一列由五個或多個接合墊片274所形成之列,且其係於該第三微電子元件之該正面之該中央區域中之一方向延伸。在一個特定的例子中,至少一列由五個或多個該第三微電子元件268之該接合墊片274所形成之列可以與該第三微電子元件之一周圍側邊相鄰設置。如第6圖所示,至少一列274’由五個或多個該第三微電子元件268之該接合墊片274所形成之列可以在該第二開口226與該第三開口232之該長維度延伸之同一方向上D2延伸,且該方向係橫向於該第一開口216之該長維度延伸之方向D1,但是並非一定要如此。
導電連接係可用於連接每一個該對應微電子元件上之該接合墊片與該基板之該底部表面上之對應接點組。例如,如圖所示,接合線280係連接顯露在該第三微電子元件268之該表面上之接合墊片274與該基板202之該第二表面206上之一第三接點組213。參照第6圖,隨後導電跡線208係可電性連接每一個該第三微電子元件268上之該接合墊片274與支撐該焊料球之該端子接點210。該端子210係可配置成用於連接該微電子組件200與至少一個位於該組件外部之元件。
如同關於前一實施例,該第一、第二和第三微電子元件236、253、268之配置係允許該對應之第一、第二和第三微電子元件236、253、268之該對應接合墊片242、259、274(第5B圖)之每一個對準該對應之第一、第二和第三開口216、226、232。這轉而允許導電連接越過該第一、第二和第三開口216、226、232或是經過其中而不會干擾相鄰之導電連接。此外,這允許二個或多個具有接合墊片設置在其之一中央區域上之晶片之堆疊。
在一個特定的例子中,該基板202亦可具有在該第一和第二表面204、206之間並且在該第一方向D1延伸之一第一周圍側邊203。該基板202亦可具有在該第一和第二表面204、206之間並且在該第一方向D1延伸之一第二周圍側邊205。
該第一開口216係可具有在該第一方向D1延伸之一偏長的第一維度L1,以及短於該第一維度且在該第二方向D2上之一第二維度W1。該第二開口226係可具有在該第二方向D2延伸之一偏長的第一維度L2,以及短於該第一維度且在該第一方向D1上之一第二維度W2。 該第三開口232係可具有在該第二方向D2延伸之一偏長的第一維度L3,以及短於該第一維度且在該第一方向D1上之一第二維度W3。
該基板202係可具有在該第一周圍側邊203和該對應之第二和第三開口226、232之間延伸之該第二表面206之第一周圍區域P1和第二周圍區域P2。該基板202係可具有在該第二周圍側邊205和該對應之第二和第三開口226、232之間延伸之該第二表面206之第三周圍區域P3和第四周圍區域P4。該第一和第三周圍區域P1、P3係可設置在該第二開口226之相對兩側上,該第二周圍區域P2和第四周圍區域P4係可設置在該第三開口232之相對兩側上。
如第6圖所示,該端子210中至少有一個,例如一第一端子210a,可以部份地設置在該第一周圍區域P1中,促使在該第二方向D2延伸且通過該第一端子210a之一直線S1通過或是越過該第二開口226。該端子210中至少有一個,例如一第二端子210b,可以部份地設置在該第二周圍區域P2中,促使在該第二方向D2延伸且通過該第二端子之一直線S2通過或是越過該第三開口232。
該端子210中至少有一個,例如一第三端子210c,可以部份地設置在該第三周圍區域P3中,促使在該第二方向D2延伸且通過該第三端子210c之一直線通過或是越過該第二開口226。在一個特定的例子中,同一條直線S1係可延伸通過該第一端子210a和該第三端子210c,但是並非一定要是如此。
該端子210中至少有一個,例如一第四端子210d,可以部份地設置在該第四周圍區域P4中,促使在該第二方向D2延伸且通過該第 四端子210d之一直線通過或是越過該第三開口232。在一個特定的例子中,同一條直線S2係可延伸通過該第二端子210b和該第四端子210d,但是並非一定要是如此。
現在參照第7~9圖,另一個實施例顯示了一種微電子組件300,係包括四個以一正面朝下型式堆疊在一基板之微電子元件。在這個實施例中,四個開口係延伸通過該基板302之該第一和第二表面304、306。如第7圖最佳示意圖所示,該第一和第二開口316、326係設置在橫向於該第三和第四開口332、382之方向。該第一開口316係具長側邊320和短側邊318,其中該短側邊318係設置在該第一開口316之一第一末端322及一第二末端324。該第二開口326亦具一對短側邊328和一對長側邊330,其中該短側邊328係設置在該第二開口326之一第一末端329及一第二末端331。該第三開口332係與該第一和第二開口316、326之該對應第一末端322、329相鄰設置,而該第四開口382係與該第一和第二開口316、326之該對應第二末端324、331相鄰設置。在這個實施例中,該第三和第四開口332、382之該對應長側邊334、384係沒有對齊該第一和第二開口316、326對應之該長側邊320、330。如圖所示,該第一和第二開口316、326係比該第三和第四開口332、382與該基板302之該外周圍側邊312分隔的更遠。
在一個例子中,該第一開口316係可具有大於一短維度A2之一長維度A1,該長維度A1係於一第一方向D1上延伸,該短維度A2係於橫向於該第一方向之一第二方向D2上延伸。該第二開口326係可具有大於一短維度B2之一長維度B1,該長維度B1係於該第一方向D1 上延伸,該短維度B2係於該第二方向D2上延伸。該第三開口332係可具有大於一短維度C2之一長維度C1,該長維度C1係於該第二方向D2上延伸,該短維度C2係於該第一方向D1上延伸。該第四開口382係可具有大於一短維度E2之一長維度E1,該長維度E1係於該第二方向D2上延伸,該短維度E2係於該第一方向D1上延伸。
參考第7~8圖,該第一和第二微電子元件336、353係可利用熟知之材料,如粘合劑301或類似材料,附著至該基板302,使得該第一微電子元件336之該正面340和該第二微電子元件353之該正面357是直接設置在該基板302之該第一表面304上。該第一微電子元件336上之接合墊片342亦可設置在該第一開口316上,該第二微電子元件353上之接合墊片359亦可設置在該第二開口326上。如圖所示,該第一微電子元件336之該第一和第二側邊344、345和該第二微電子元件353之該第一和第二側邊361、362彼此係可平行,並於相同方向延伸。
該第三和第四微電子元件368、388係可設置在該基板302上,該第一和第二微電子元件336、353同樣也可以。如第7和8A圖最佳示意圖所示,該第三微電子元件368之該正面372係覆蓋該第一和第二微電子元件336、353之該背面338、355。同樣地,該第四微電子元件388之該正面392係覆蓋該第一和第二微電子元件336、353對應之該背面338、355。分隔件235(第8A、8B圖)係可用於支撐面向該基板302之該第一表面304之該第三微電子元件368和第四微電子元件388之部份部位,但是並不覆蓋該第一和第二微電子元件336、353。
如第7和8B~8D圖所示,該第三微電子元件368係與該第一和 第二微電子元件336、353對應之該第一末端348、365相鄰。該第四微電子元件388係與該第一和第二微電子元件336、353對應之該第二末端350、367相鄰。此外,該第三微電子元件368對應之該第一和第二側邊376、377以及該第四微電子元件388之該第一和第二側邊396、397係在一方向延伸,該方向係垂直於該第一微電子元件336對應之該第一和第二側邊344、345和該第二微電子元件353之該第一和第二側邊361、362。因此,參照第9圖,該接合墊片374係沿著該第三微電子元件368之中央區域946(第8B圖)延伸,沿著該第四微電子元件388之該中央區域948(第8B圖)延伸之該接合墊片394將在一方向延伸,該方向係垂直於設置在鄰近該第一和第二微電子元件336、353對應之該中央區域950、952之該對應接合墊片342、359。如上具有兩個微電子元件之實施例所述,該第四微電子元件388係可具有至少一列394’由五個或多個接合墊片394所形成之列,且其係於該第四微電子元件之該正面之該中央區域中之一方向延伸。
該基板302上該各自微電子元件之方向係允許介於該第一、第二、第三和第四微電子元件336、353、368、388之該接合墊片342(第8D圖)、359(第8B圖)、374、394與該基板302之該第二表面306上之該對應第一、第二、第三和第四組接點309、311、313、314之間之一電性連接。該電性連接係可通過或是在該第一、第二、第三和第四開口316、326、332、382之中。在這個實施例中,從該對應之第一、第二、第三和第四微電子元件336、353、368、388延伸之接合線380A、380B(第8A圖)、380C、380D(第8B圖)係延伸通過該第一、第二、第三和第四 開口316、326、332、382,並連接至該基板上(第8A、8B圖)對應之第一、第二、第三和第四組接點309、311、313、314。
如第9圖所示,沿該基板302之該第二表面306延伸之跡線308係可連接該第一、第二、第三和第四組接點309、311、313、314至具有導電材料,如焊料球,分散於其上之端子接點。該端子係可配置成用於連接該微電子組件300與至少一個位於該組件外部之元件。
類似於第3、3A~3H和6圖所示和描述之實施例,該基板302係可具有在該開口316、326、332、382中之一個或多個和該基板對應之周圍側邊之間延伸之周圍區域。例如,該基板係可具有在該第三開口332之相對的末端和該基板302之相對的周圍側邊之間延伸之周圍區域P1和P3、在該第四開口382之相對的末端和該基板302之相對的周圍側邊之間延伸之周圍區域P2和P4、在該第一開口316之相對的末端和該基板302之相對的周圍側邊之間延伸之周圍區域P5和P7,以及在該第二開口326之相對的末端和該基板302之相對的周圍側邊之間延伸之周圍區域P6和P8。如第9圖所示,至少一個顯露在該基板302之該第二表面306上之端子可以位於該周圍區域P1~P8每一個之中。在其它的實施例中,該周圍區域P1~P8中之一個或多個可能不需要具有任何的端子位於其中。
如第9圖所示之實施例,或是在任何其它本案所揭露之實施例中,該基板302係可具有延伸穿過該第一和第二表面304、306之間的孔。在一個實施例中,一個或多個這樣的孔可以設置在該周圍區域P1~P8之中與一個或多個端子310相鄰之一個或多個周圍區域中,或者 設置在該端子之一個或多個之適當位置上,例如該孔395係至少部份地位於該周圍區域P1中。一底膠或封裝材料,如第8B圖所示之封裝材料399,係可經由這樣的孔395注入,藉以至少覆蓋一部份該微電子元件336之該接合墊片342和一部份該接合墊片電性連接之接點309。這樣的孔395可以沿著該基板302之該表面之任何位置設置,但是在較佳的實施例中,一個或多個孔係設置在該周圍區域P1~P8中之一個或多個之中。在一個特定的例子中,該封裝材料399係可以大約45度之角度經由該孔395注入該微電子元件336、353、368和388之中一個或多個之該正面。
如第9A圖進一步所示,該微電子組件300'更可包括一緩衝元件390,其係設置在接觸軸承表面340、357與該基板302相鄰之該微電子元件之分隔的側邊345、361之間。在一個實施例中,該緩衝元件390係可重建至少一個在該組件之一端子接收到之一訊號,並且從該緩衝元件傳送至該組件300’上之該第一、第二、第三和第四微電子元件336、353、368、388。在這種情況下,該緩衝元件390係配置用來接收從該端子所傳來之訊號,並且重建該訊號,以及傳送該重建訊號至該組件300’上之該微電子元件之中之一個或多個。這樣配置的其中一個優點是在該組件300’中之該微電子元件與所連接之一電路面板之間提供隔離,使得該組件上之互連末端與該電路面板上該對應之訊號線電性隔離。這樣的方式可以避免因錯誤地末端所引起之訊號反射。
現在參照第10~12圖,一堆疊之組件400之另一實施例,係包括所示之以面朝下設置之中央接合之微電子元件。首先參照第10和11A 圖,這個實施例不同之處在於雖然該第一和第二微電子元件436、453彼此相鄰,但是它們並不是位在同一個平面上。如先前實施例所述,該第一微電子元件436係以面朝下設置,使得沿著一中央區域958(第11A圖)或是介於該第一微電子元件436之第一側邊和第二側邊之間中間三分之一延伸之接合墊片442通過該基板402之該第一開口416(第11A和12圖)顯露。該第二微電子元件453之位置係至少覆蓋該第一微電子元件436之一部份。從第11A圖可以最清楚地看出,該第二微電子元件453之該第一側邊465係覆蓋該第一微電子元件436之該背面438之該第二側邊445之一部份。接著,設置該第三和第四微電子元件468、488,藉以覆蓋該第一和第二微電子元件436、453,如先前實施例所述。第11B~11D圖進一步說明類似於該第7~9圖之該組件之不同視圖,
如同在前述之實施例中,接合線係可用於連接在該基板上具有接點之該對應微電子元件上之接合墊片。在該第一微電子元件436上之接合線449係從該第一微電子元件436上之該接合墊片442延伸,穿過該基板402中之一第一開口416,並至該基板402上之一第一組接點409。在該第二微電子元件453上之接合線460係從接合墊片459延伸穿過一第二開口426,並連接至該基板402上之一第二組接點411。在該第三微電子元件468上之接合線475係從該接合墊片474延伸穿過該第三開口432,並連接至該基板402上之一第三組接點413。如第12圖所示,跡線408係可用於連接每一組接點409、411、413、414與該基板402上之端子接點410。端子410係可配置成用於連接該微電子組件400與至少一個位於該組件外部之元件。
類似於第4、4A~3H、6和9圖所示及描述之實施例,該基板402係可具有在該開口416、426、432、482中之一個或多個和該基板對應之周圍側邊之間延伸之周圍區域。例如,該基板係可具有在該第三開口432之相對的末端和該基板402之相對的周圍側邊之間延伸之周圍區域P1和P3、在該第四開口482之相對的末端和該基板402之相對的周圍側邊之間延伸之周圍區域P2和P4、在該第一開口416之相對的末端和該基板402之相對的周圍側邊之間延伸之周圍區域P5和P7,以及在該第二開口426之相對的末端和該基板402之相對的周圍側邊之間延伸之周圍區域P6和P8。如第9圖所示,至少一個顯露在該基板402之該第二表面406上之端子可以位於該周圍區域P1~P8每一個之中。在其它的實施例中,該周圍區域P1~P8中之一個或多個可能不需要具有任何的端子位於其中。
轉為參照第13圖,在第10~12圖之另一實施例中,一微電子組件500更包括一散熱器552,係於該第四微電子元件588之該背面590和該正面592之一部份進行熱交換。該散熱器552亦可在該第一和第二微電子元件536、553之間延伸,藉以在堆疊的微電子元件之配置中均勻分佈熱能。該散熱器552亦可幫助熱能消散至周圍環境中。該散熱器552可以部分地或全部由任何適合之導熱材料製成。合適之導熱材料之例子包括,但不限於,金屬、石墨,導熱粘合劑,例如,導熱性環氧樹脂,一焊料,或是類似之物,或是這類材料之組合。在一個實施例中,該散熱器552係可為一本質上連續之金屬片。在一個特定的實施例中,由金屬或其它導熱材料所製成之一預成型散熱器552可以附著至或設 置在該第四微電子元件588之該背面590,例如透過如一導熱粘合劑或是一導熱油脂之一導熱材料。該粘合劑,如果存在,可為容許在該散熱器和該微電子元件之間相對運動之一撓性材料,例如藉以容許在該撓性連接之元件之間不同之熱膨脹。該散熱器552亦可接觸第三微電子元件568(未示出)、該第一微電子元件536之一第一表面,以及該第二微電子元件553之一部份。該散熱器552可為一單片的結構。另外,該散熱器552可以包括多個彼此分隔之散熱部。在一個特定的實施例中,該散熱器552係可為或是包括一焊料層,其係直接與該第一、第二、第三和第四微電子元件536、553、568、588中之一個或多個之一背面之至少一部份接合。
應當理解的是,儘管之前實施例揭露了結合中央接合晶片之堆疊的微電子組件,它有可能也將至少一個不是中央接合之晶片結合至任何前述之微電子組件。例如,參照第14圖,顯示了一堆疊的微電子組件,其係大體上類似於第4~6圖所示之實施例。這個實施例不同之處在於針對容許該接合墊片之位置沿著該第二微電子元件之該側邊之必要修改。
如第14圖所示,如同在前述之實施例中,該第二微電子元件係可包括三個區域,一第一外部區域966、一第二外部區域968,以及設置在該第一外部區域966和該第二外部區域968之間之一中央區域970。該第二微電子元件653上之接合墊片659(第15圖)係設置在該第二微電子元件653之該正面657之該第一外部區域966上。為了容納該第二微電子元件653之該第一外部區域966上之該接合墊片659之位 置,該基板602之該第二開口626也設置在該第一外部區域966中,直接鄰近該基板602之該側邊612(第14圖)。參照第15圖,導電連接接著係能從該第二微電子元件653上之該接合墊片659延伸至該基板602之該第二表面606上之一第二組接點611。跡線608係電性連接該第二組接點611與支撐焊料球615之端子接點610。
應當理解的是,儘管在之前揭露之實施例中,延伸通過該基板中之一開口之接合線係用於在該微電子元件和該基板之該第二表面上之接點之間建立一電性連接,任何用於建立這種連線之熟知結構或方法都是可使用的。例如,在一個實施例中,參照第16~17B圖,第一和第二微電子元件736、753係以類似於第1~3圖所示之實施例之一方式堆疊。在這個另外選擇之實施例中,說明了兩種額外類型之接合。這樣的接合技術係已揭露,例如,在美國專利第5,861,666號,其揭露之內容係併入本案作為參考。
首先參照第17A圖,係顯示了從該第一微電子元件736上之該接合墊片742延伸至該基板702之該第二表面706上之該第一組接點709之一引線接合748。該引線接合748係大大地比前述實施例中所揭露之該接合線更為堅固。現在轉為參照第17B圖,一類似之引線接合765係從該第二微電子元件753上之該接合墊片延伸至與該基板702之該第二表面706相對之該基板702之該第一表面704上之該第二組接點711。一通孔766係可在該基板702之該第一表面704和第二表面706之間延伸。該通孔766係可填充導電材料,藉以導電連接該基板之該第一表面上之該接點與該基板702之該第二表面706上之該端子接點710。
上述所討論之各種微電子組件係可在不同電子系統之結構中使用。例如,參照第18圖,根據本案之另一實施例之一系統1000係可包括一結構1006,其係如先前實施例所述之微電子組件,並且連同其它之微電子元件1008和1010。在所述之例子中,元件1008係為一半導體晶片,而組件1010係為顯示螢幕,但也可以為任何其它組件。當然,為了清楚說明起見,第18圖只有描述了兩個額外的組件,但是該系統可能會包括任意數量之類似組件。如上述之結構1006係可為,例如,一複合晶片或是合併複數個晶片之一結構。在進一步的變型中,兩種都可能提供,並且任意數量之此種結構都可能使用。結構1006和組件1008及1010係安裝在一共用殼體1001中,以虛線示意,並且彼此電性連接藉以形成所需之電路。在所示之系統中,該系統係包括一電路面板1002,如一軟性印刷電路板,且該電路面板係包括許多導體1004將組件互連在一起,其中在第18圖中只標示一個。然而,這僅僅只是一個範例,任何適合用於建立電性連接之結構都是可以使用的。殼體1001係示意成一種可攜式外殼,可以使用在例如手機或個人數位助理中,螢幕1010係顯露在該殼體之表面。其中,結構1006係包括一感光元件,例如一成像晶片、一透鏡1011或者也可能提供其它的光學裝置來將光線路由至該結構。同樣地,在第18圖所示之簡化系統僅僅是作為範例,其它的系統,包括通常被視為是固定結構之系統,如桌上型電腦、路由器等類似系統,也可以使用上述之結構。
應當可以理解,在之後內容中之各種附屬項和特徵集可以以不同於最初權利要求所提出之方式結合。還應當理解的是,與個別實施例 所述相關之特徵可以和其它所述之實施例以各種組合方式共享。
本案所揭露之技術,得由熟習本技術人士據以實施,而其前所未有之作法亦具備專利性,爰依法提出專利之申請。惟上述之實施例尚不足以涵蓋本案所欲保護之專利範圍,因此,提出申請專利範圍如附。
100‧‧‧微電子組件
144、145、146、147、161、162‧‧‧側邊
104‧‧‧第一表面
106‧‧‧第二表面
116、126‧‧‧開口
118‧‧‧短側邊
120‧‧‧長側邊
136、153‧‧‧微電子元件

Claims (49)

  1. 一種微電子組件,包括:一基板,係具:第一和第二相對的表面,每個係在第一和第二橫向方向延伸;一周圍側邊,係在該第一和第二表面之間並且在該第二方向延伸;第一和第二開口,係在該第一和第二表面之間延伸,每個開口係具在該第一方向延伸之一偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度;該第二表面之一周圍區域,係在該周圍側邊與該開口其中之一之間延伸;一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第二開口之接合墊片;以及複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位於該組件外部之元件,該端子中至少有一個係部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該開口中至少一個開口。
  2. 如申請專利範圍第1項所述之微電子組件,其中該周圍側邊係為一第一周圍側邊,該周圍區域係為一第一周圍區域,且該所述之至少一個端子係為一第一端子;其中,該基板係具相反於該第一周圍側邊之一第二周圍側邊,係於該第二方向並於該第一和該第二表面之間延伸,該基板係具該第二表面之一第二周圍區域,其係於該第二周圍側邊與該所述之其中一開口之間延伸;且其中,該端子中至少一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該開口中至少一個開口。
  3. 如申請專利範圍第1項所述之微電子組件,其中該周圍區域係為一第一周圍區域,該所述之其中一開口係為該第一開口,該所述之至少一端子係為一第一端子;其中,該基板係具該第二表面之一第二周圍區域,係於該周圍側邊與該第二開口之間延伸;且其中,該端子中至少一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
  4. 如申請專利範圍第3項所述之微電子組件,其中該周圍側邊係為一第一周圍側邊,該基板係具相反於該第一周圍側邊之一第二周圍側邊,係於該第二方向並於該第一和第二表面之間延伸,且該基板係具該第二表面之第 三及第四周圍區域,係於該第二周圍側邊與該對應之第一和第二開口之間延伸;其中,該端子中至少一個係為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第一方向延伸且通過該第三端子之一直線通過或是越過該第一開口;且其中,該端子中至少一個係為一第四端子,係至少部份地設置在該第四周圍區域中,促使在該第一方向延伸且通過該第四端子之一直線通過或是越過該第二開口。
  5. 如申請專利範圍第1項所述之微電子組件,其中該第一和第二微電子元件之該接合墊片係電性連接該基板之導電元件。
  6. 如申請專利範圍第5項所述之微電子組件,其中該第一微電子元件之該接合墊片係透過部份與該第一開口對準之第一引線電性連接該導電元件,該第二微電子元件之該接合墊片係透過部份與該第二開口對準之第二引線電性連接該導電元件。
  7. 如申請專利範圍第6項所述之微電子組件,其中該第一引線中至少有一個不會延伸通過該第一開口,或者該第二引線中至少有一個不會延伸通過該第二開口。
  8. 如申請專利範圍第5項所述之微電子組件,其中該第一微電子元件之該 接合墊片係透過延伸通過該第一開口之第一打線接合電性連接該導電元件,該第二微電子元件之該接合墊片係透過延伸通過該第二開口之第二打線接合電性連接該導電元件。
  9. 如申請專利範圍第8項所述之微電子組件,其中該第一打線接合係只延伸通過該第一開口,該第二打線接合係只延伸通過該第二開口。
  10. 如申請專利範圍第1項所述之微電子組件,其中該第一微電子元件之該側邊係為一第一側邊,該第一微電子元件係具與其相對之一第二側邊,其中該第二微電子元件係具第一和第二相對的側邊,且其中每個微電子元件係具至少一列由五個或多個該接合墊片所形成之列,係於其上該正面之一中央區域中之該第一方向延伸,每個中央區域係延伸介於該對應之第一和第二側邊之間中間三分之一之距離。
  11. 如申請專利範圍第1項所述之微電子組件,其中每個微電子元件係體現比任何其它功能還要更多數量的主動元件來提供記憶儲存陣列之功能。
  12. 如申請專利範圍第1項所述之微電子組件,其中該第一微電子元件係具介於該側邊與一相對側邊之間之一寬度,該相對側邊係於其上該正面和該背面之間延伸,該第二微電子元件係具介於相對側邊之間之一寬度,每個相對側邊係於其上該正面和該背面之間延伸,該第一微電子元件之該寬度係大於該第一開口之該第二維度,該第二微電子元件之該寬度係大於該第 二開口之該第二維度。
  13. 如申請專利範圍第1項所述之微電子組件,其中該第一和第二開口之中其中之一係比另外一個開口延伸至更靠近該周圍側邊之一位置。
  14. 如申請專利範圍第1項所述之微電子組件,其中該基板係具在該第一和第二表面之間延伸之第三和第四開口,該第三和第四開口中之每個開口係具在該第二方向延伸之一偏長的第一維度,以及在該第一方向且短於該第一維度之一第二維度;該微電子組件更包括第三和第四微電子元件,每個係具面向該基板之該第一表面之一正面,該第三和第四微電子元件每個係具在其一正面上並與該相對應之第三或第四開口對準之接合墊片;且其中,該第三和第四微電子元件之該接合墊片係電性連接該基板之導電元件。
  15. 如申請專利範圍第14項所述之微電子組件,其中該基板更包括在該周圍區域中該第一和第二表面之間延伸之一孔,該孔係配置來接受經由其之一封裝材料或底膠材料之流動。
  16. 一種微電子組件,包括:一基板,該基板係具:第一和第二相對的表面,每個係在第一和第二橫向方向延伸; 一周圍側邊,係在該第一和第二表面之間且在該第二方向延伸;第一和第二開口,係在該第一和第二表面之間延伸,該第一開口係設於該第二開口和該周圍側邊之間,並具在該第一方向延伸之一偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度,該第二開口係具在該第二方向延伸之一偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度;該第二表面之一周圍區域,係在該周圍側邊和該第一開口之間延伸;一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第二開口之接合墊片;且複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位於該組件外部之元件,該端子中至少有一個係部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該第一開口。
  17. 如申請專利範圍第16項所述之微電子組件,其中該周圍側邊係為一第一周圍側邊,該周圍區域係為一第一周圍區域,且該所述之至少一個端子 係為一第一端子;其中,該基板係具在該第一和第二表面之間且在該第一方向延伸之一第二周圍側邊,且該基板係具在該第二周圍側邊與該第二開口之間延伸之該第二表面之一第二周圍區域;且其中,該端子中至少一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
  18. 如申請專利範圍第17項所述之微電子組件,其中該基板係具相反於該第二周圍側邊之一第三周圍側邊,係於該第一方向並於該第一和第二表面之間延伸,且該基板係具該第二表面之一第三周圍區域,係於該第三周圍側邊與該第二開口之間延伸;且其中,該端子中至少一個係為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第二方向延伸且通過該第三端子之一直線通過或是越過該第二開口。
  19. 一種微電子組件,包括:一基板,係具:第一和第二相對的表面,每個係在第一和第二橫向方向延伸;一周圍側邊,係在該第一和第二表面之間並且在該第一方向延伸;一第一開口,係在該第一和第二表面之間延伸,並具在該第一方向延伸之一偏長的第一維度,以及短於該第一維度且在該第二方向上之一 第二維度;一第二開口,係在該第一和第二表面之間延伸,並具在該第二方向延伸之一偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度;該第二表面之一周圍區域,係在該周圍側邊與該第二開口之間延伸;一第一微電子元件,係具面向該第一表面及面向其上對準該第一開口之接合墊片之一正面、相對於該正面之一背面,以及在該正面與背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並且對準該第二開口之接合墊片;且複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位於該組件外部之元件,該端子中至少有一個係部份地設置在該周圍區域中,促使在該第二方向延伸且通過該所述之至少一個端子之一直線通過或是越過該第二開口。
  20. 如申請專利範圍第19項所述之微電子組件,其中該周圍側邊係為一第一周圍側邊,該周圍區域係為一第一周圍區域,且該所述之至少一個端子係為一第一端子;其中,該基板係具相反於該第一周圍側邊之一第二周圍側邊,係於該第 一方向並於該第一和第二表面之間延伸,且該基板係具該第二表面之一第二周圍區域,係於該第二周圍側邊與該第二開口之間延伸;且其中,該端子中至少一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
  21. 如申請專利範圍第19項所述之微電子組件,其中該周圍區域係為一第一周圍區域,該所述之至少一個端子係為一第一端子,該第一微電子元件之該側邊係為一第一側邊,且該基板係具在該第一和第二表面之間延伸之一第三開口,該第三開口係具在該第二方向延伸之一偏長的第一維度,以及短於該第一維度且在該第一方向上之一第二維度;其中,該基板係具在該周圍側邊與該第三開口之間延伸之該第二表面之一第二周圍區域;且其中,該端子中至少一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第二方向延伸且通過該第二端子之一直線通過或是越過該第三開口;該微電子組件更包括一第三微電子元件,係具一正面,該正面係面向該第一微電子元件之該背面且突出超過該第一微電子元件相對於其之該第一側邊之一第二側邊,以及於該第三微電子元件之該正面上並對準該第三開口之接合墊片。
  22. 如申請專利範圍第21項所述之微電子組件,其中該第二和第三微電子 元件之該正面係設置在單一平面中。
  23. 如申請專利範圍第21項所述之微電子組件,其中該周圍側邊係為一第一周圍側邊,該基板係具在該第一和第二表面之間且在該第一方向延伸相對於該第一周圍側邊之一第二周圍側邊,且該基板係具在該第二周圍側邊與該對應之第二和第三開口之間延伸之該第二表面之第三和第四周圍區域;其中,該端子中至少一個係為一第三端子,係至少部份地設置在該第三周圍區域中,促使在該第二方向延伸且通過該第三端子之一直線通過或是越過該第一開口;且其中,該端子中至少一個係為一第四端子,係至少部份地設置在該第四周圍區域中,促使在該第二方向延伸且通過該第四端子之一直線通過或是越過該第二開口。
  24. 如申請專利範圍第21項所述之微電子組件,其中該基板係具在該第一和第二表面之間延伸之一第四開口,該第四開口係具在該第一方向延伸之一偏長的第一維度,以及短於該第一維度且在該第二方向上之一第二維度,該微電子組件更包括一第四微電子元件,係具在其一正面上對準該第四開口之接合墊片。
  25. 如申請專利範圍第24項所述之微電子組件,其中該第二、第三以及第四微電子元件每個係具第一及第二相對的側邊,且其中每個微電子元件係 具至少一列由五個或多個該接合墊片所形成之列,其係平行於其上該正面之一中央區域中之該第一和第二側邊方向延伸,每個中央區域係延伸該對應之第一和第二側邊之間中間三分之一之一距離。
  26. 一種微電子組件,係包括:一基板,係具:第一和第二介電元件,每個元件係具頂部和底部相對的表面,每個表面係在第一和第二橫向方向延伸,該介電元件係在該第一或第二橫向方向中至少其中一方向上彼此分隔,該基板之一第一表面係包括兩個介電元件之該頂部表面,該基板之一第二表面係包括兩個介電元件之該底部表面;一第一開口,係由該第一和第二介電元件之相鄰相對側邊之間之一開放區域所定義,該相鄰相對側邊每個係具在該第一方向延伸之一第一維度,該第一開口係具在該第二方向且短於該第一維度之一第二維度;以及一第二開口,係被該第二介電元件所圍住;一第一微電子元件,係具面向該第一表面及面向其上對準該第一和第二開口其中之一之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第一和第二開口中另外一個之接合墊片;以及 複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位於該組件外部之元件。
  27. 如申請專利範圍第26項所述之微電子組件,其中該第二開口係具有在該第一方向延伸之一偏長的第一維度,以及在該第二方向且短於該第一維度之一第二維度。
  28. 如申請專利範圍第26項所述之微電子組件,其中該第二開口係具有在該第二方向延伸之一偏長的第一維度,以及在該第一方向且短於該第一維度之一第二維度。
  29. 如申請專利範圍第26項所述之微電子組件,其中該基板更包括在該第一和第二介電元件之該相鄰相對側邊之間延伸之一介電區域,該基板之該第一表面係包括該介電區域之一頂部表面,該第二表面係包括該介電區域之一底部表面。
  30. 如申請專利範圍第26項所述之微電子組件,其中該介電區域在該基板之一平面中係比該介電元件具有更高的楊氏模數。
  31. 如申請專利範圍第26項所述之微電子組件,其中該第一微電子元件之該正面上之該接合墊片係對準該第一開口,該第二微電子元件之該正面上 之該接合墊片係對準該第二開口。
  32. 如申請專利範圍第31項所述之微電子組件,其中該端子係包括第一和第二端子,係顯露在該對應之第一和第二介電元件之該底部表面上,且其中該第一微電子元件之該接合墊片至少有一些係電性連接該第一和第二端子。
  33. 如申請專利範圍第26項所述之微電子組件,其中該第一微電子元件之該正面上之該接合墊片係對準該第二開口,且該第二微電子元件之該正面上之該接合墊片係對準該第一開口。
  34. 一種微電子組件,包括:一基板,係具在第一和第二橫向方向延伸之第一和第二相對的表面,該基板係具至少在該第一或第二橫向方向之其中一方向上彼此分隔之第一和第二介電元件;一第一微電子元件,係具面向該第一表面及面向其上之接合墊片之一正面,相對於該正面之一背面,以及在該正面與背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上之接合墊片;以及複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位 於該組件外部之元件。
  35. 如申請專利範圍第34項所述之微電子組件,其中該微電子元件中至少有一個微電子元件係至少部分地覆蓋該第一和第二介電元件每一個之該頂部表面。
  36. 如申請專利範圍第34項所述之微電子組件,其中該第一微電子元件之該側邊係為一第一側邊,該第一微電子元件係具與其相對之一第二側邊,其中該第二微電子元件係具第一和第二相對的側邊,且其中每個微電子元件係具至少一列由五個或多個該接合墊片所形成之列,其係於其上該正面之一中央區域中之該第一方向延伸,每個中央區域係延伸介於該對應之第一和第二側邊之間中間三分之一之一距離。
  37. 一種微電子組件,包括:一基板,係具:第一、第二和第三介電元件,每個元件係具頂部和底部相對的表面,每個表面係在第一和第二橫向方向延伸,該介電元件係在該第一或第二橫向方向中至少其中一方向上彼此分隔,該基板之一第一表面係包括該第一、第二和第三介電元件之該頂部表面,該基板之一第二表面係包括該第一、第二和第三介電元件之該底部表面;一第一開口,係由該第一和第二介電元件之相鄰相對側邊之間之一開放區域所定義,該相鄰相對側邊每個係具在該第一方向延伸之一第一 維度,該第一開口係具在該第二方向且短於該第一維度之一第二維度;一第二開口,係由該第二和第三介電元件之相鄰相對側邊之間之一開放區域所定義,該相鄰相對側邊每個係具在該第一方向延伸之一第一維度,該第一開口係具在該第二方向且短於該第一維度之一第二維度;一第一微電子元件,係具面向該第一表面及面向其上對準該第一和第二開口中其中之一之接合墊片之一正面、相對於該正面之一背面,以及在該正面與該背面之間延伸之一側邊;一第二微電子元件,係具面向該第一微電子元件之該背面且突出超過該第一微電子元件之該側邊之一正面,以及於該第二微電子元件之該正面上並對準該第一和第二開口中之另外一個開口之接合墊片;以及複數個端子,係顯露在該第二表面上,並電性連接該第一和第二微電子元件之該接合墊片,該端子係配置成用於連接該微電子組件與至少一個位於該組件外部之元件。
  38. 如申請專利範圍第37項所述之微電子組件,其中該第一微電子元件之該正面上之該接合墊片係對準該第一開口,該第二微電子元件之該正面上之該接合墊片係對準該第二開口。
  39. 如申請專利範圍第38項所述之微電子組件,其中該第一微電子元件係至少部分地覆蓋該第一和第二介電元件每一個之該頂部表面,該第二微電子元件係至少部分地覆蓋該第二和第三介電元件每一個之該頂部表面。
  40. 如申請專利範圍第37項所述之微電子組件,其中該第一微電子元件之該正面上之該接合墊片係對準該第二開口,該第二微電子元件之該正面上之該接合墊片係對準該第一開口。
  41. 如申請專利範圍第37項所述之微電子組件,其中該端子係包括第一、第二和第三端子,係顯露在該對應之第一、第二和第三介電元件之該底部表面上,且其中該微電子元件中最少一個元件之該接合墊片係至少有一些與該第一、第二和第三端子中之兩個或更多個端子電性連接。
  42. 如申請專利範圍第41項所述之微電子組件,其中該第一微電子元件之該接合墊片至少有一些係電性連接該第一和第二端子。
  43. 如申請專利範圍第42項所述之微電子組件,其中該第二微電子元件之該接合墊片至少有一些係電性連接該第二和第三端子。
  44. 如申請專利範圍第37項所述之微電子組件,其中該基板係具在該第一和第二表面之間且在該第二方向延伸之一周圍側邊,以及在該周圍側邊和該開口其中之一之間延伸之該第二表面之一周圍區域;且其中,該端子中至少有一個係部份地設置在該周圍區域中,促使在該第一方向延伸且通過該所述之至少一個端子之一直線通過或是越過該開口中至少其中一個開口。
  45. 如申請專利範圍第44項所述之微電子組件,其中該周圍區域係為一第一周圍區域,該所述之其中一開口係為該第一開口,以及該所述之至少一個端子係為一第一端子;其中,該基板係具在該周圍側邊和該第二開口之間延伸之該第二表面之一第二周圍區域;且其中,該端子中至少有一個係為一第二端子,係至少部份地設置在該第二周圍區域中,促使在該第一方向延伸且通過該第二端子之一直線通過或是越過該第二開口。
  46. 如申請專利範圍第45項所述之微電子組件,其中該第二介電元件係同時包括該第一和第二周圍區域之部份。
  47. 如申請專利範圍第45項所述之微電子組件,其中該第一介電元件係包括該第一周圍區域之一部份,該第三介電元件係包括該第二周圍區域之一部份。
  48. 一種系統係包括如申請專利範圍第1、16、19、22、26或37項任何一個所述之一微電子組件,以及與該微電子組件電性連接之一個或多個其它的電子元件。
  49. 如申請專利範圍第48項所述之系統,其中該系統更包括一殼體,該微電子組件以及該其它的電子元件係安裝至該殼體。
TW102126176A 2013-01-15 2013-07-22 System and microelectronic assembly of multiple die face-down stacking for two or more die TWI560844B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/741,890 US9013033B2 (en) 2011-04-21 2013-01-15 Multiple die face-down stacking for two or more die

Publications (2)

Publication Number Publication Date
TW201428933A true TW201428933A (zh) 2014-07-16
TWI560844B TWI560844B (en) 2016-12-01

Family

ID=51727166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126176A TWI560844B (en) 2013-01-15 2013-07-22 System and microelectronic assembly of multiple die face-down stacking for two or more die

Country Status (1)

Country Link
TW (1) TWI560844B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US8378478B2 (en) * 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts

Also Published As

Publication number Publication date
TWI560844B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI479638B (zh) 兩個或兩個以上晶粒之多晶粒面向下堆疊
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9437579B2 (en) Multiple die face-down stacking for two or more die
KR102005830B1 (ko) 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리
US9875955B2 (en) Low cost hybrid high density package
US20170263540A1 (en) Stacked chip-on-board module with edge connector
TWI480960B (zh) 具有中央觸點及改良之熱特性之增強之堆疊式微電子組件
US8269329B2 (en) Multi-chip package
TWI538118B (zh) 重組式晶圓級封裝動態隨機存取記憶體
TW201428933A (zh) 適用於二個或多個晶粒之多晶粒面朝下堆疊
KR20150040998A (ko) 두 개 이상의 다이에 대한 다중 다이 페이스-다운 적층

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees