JP6046270B2 - ブーストコンバータクロックのためのプログラマブル周波数範囲 - Google Patents
ブーストコンバータクロックのためのプログラマブル周波数範囲 Download PDFInfo
- Publication number
- JP6046270B2 JP6046270B2 JP2015552839A JP2015552839A JP6046270B2 JP 6046270 B2 JP6046270 B2 JP 6046270B2 JP 2015552839 A JP2015552839 A JP 2015552839A JP 2015552839 A JP2015552839 A JP 2015552839A JP 6046270 B2 JP6046270 B2 JP 6046270B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- switch
- block
- coupled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 63
- 230000004044 response Effects 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000000523 sample Substances 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 68
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 67
- 230000006870 function Effects 0.000 description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 10
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 10
- 230000007704 transition Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 6
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012966 insertion method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
- H03F1/0238—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply using supply converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Description
Fmax=1/Δt=Vbst/T
ここにおいて、ΔtはFmaxの逆数として定義され、Tは、ブースト設計の特定のパラメータに適応するように選定される比例定数(proportionality constant)である。例示的な実施形態では、Tは、たとえば、インダクタ値に比例するように選定され得る。特に、例示的な実施形態では、L2からのインダクタ放電電流ΔIの所定の値は、各サイクルにわたり得、設計者によって選定され得る。したがって、Tは、その場合、一般的な関係ΔI=Vbst・Δt/L2に従って、T=ΔI・L2として設定され得る。代替の例示的な実施形態では、他の項、たとえば、追加の乗法定数または加法定数などが式1中に含まれ得、そのような代替の例示的な実施形態は本開示の範囲内に入ることが企図されることに留意されたい。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1] ターゲット出力電圧を生成するように構成されたスイッチモード電源を備える装置であって、前記電源は、
インダクタに結合された第1のスイッチ、前記第1のスイッチは、選択的に閉じられるまたは開かれるように構成可能である、と、
選択的に閉じられるまたは開かれるように前記第1のスイッチを構成するためにバッククロック信号から制御信号を生成するように構成された制御ブロック、ここにおいて、前記制御ブロックが、前記制御信号のスイッチング周波数を最小周波数および最大周波数によって定義される範囲に制限するように構成される、と、を備える、装置。
[C2] 前記第1のスイッチがNMOSトランジスタを備え、ここにおいて、前記スイッチを選択的に閉じるまたは開くことが、前記NMOSトランジスタを介して前記インダクタを接地に結合するまたは分離することに対応する、C1に記載の装置。
[C3] 前記最大周波数は、前記ターゲット出力電圧が増加させられるにつれて増加するように構成された、C1に記載の装置。
[C4] 前記電源がバッテリー電圧に結合され、ここにおいて、ブースト電圧が前記ターゲット出力電圧と前記バッテリー電圧との間の差として定義され、ここにおいて、前記最大周波数が前記ブースト電圧に正比例する、C3に記載の装置。
[C5] 前記制御ブロックが、前記制御信号を生成するために前記バッククロック信号においてパルスを挿入するように構成されたパルス挿入ブロックを備える、C1に記載の装置。
[C6] 前記電源が、前記インダクタに結合された第2のスイッチをさらに備え、前記第2のスイッチが、前記ターゲット出力電圧をサポートするように構成された出力ノードに前記インダクタを選択的に結合するまたは分離するように構成されたPMOSトランジスタを備える、C2に記載の装置。
[C7] 前記制御信号が、前記NMOSトランジスタをオンまたはオフにするために前記NMOSトランジスタに結合され、前記制御ブロックが、前記PMOSトランジスタをオンまたはオフにするために前記PMOSトランジスタに結合された前記制御信号から導出された第2の制御信号を生成するようにさらに構成された、C6に記載の装置。
[C8] 前記制御ブロックは、前記NMOSトランジスタがオフであるときに前記PMOSトランジスタをオンにし、前記NMOSトランジスタがオンであるときに前記PMOSトランジスタをオフにするように構成された、C7に記載の装置。
[C9] 前記制御ブロックが、所定の時間期間中に前記NMOSトランジスタをオフにさせるように構成されたForce_Noff生成回路を備える、C2に記載の装置。
[C10] 前記Force_Noff生成回路は、
前記バッククロック信号を受け取るように構成された論理ブロックと、前記論理ブロックが、前記制御信号に対応する出力を生成する、
前記論理ブロックの出力に結合された反転バッファと、
前記反転バッファの出力に結合されたクロック入力を備えるD−Qフリップフロップと、前記フリップフロップのD入力が1入力に結合された、
前記フリップフロップのQ出力に結合された動的遅延ブロックと、
前記フリップフロップの前記Q出力に結合された第1の入力と、前記動的遅延ブロックの出力の逆に結合された第2の入力とを備えるANDゲート、前記ANDゲートの出力は前記論理ブロックに結合される、と、を備える、C9に記載の装置。
[C11] インダクタに結合された第1のスイッチを備えるスイッチモード電源を使用して、ターゲット出力電圧を生成することと、
前記第1のスイッチを選択的に閉じるまたは開くためにバッククロック信号から制御信号を生成することと、
前記制御信号のスイッチング周波数を最小周波数および最大周波数によって定義される範囲に制限することと、備える、方法。
[C12] 前記ターゲット出力電圧が増加させられることに応答して前記最大周波数を増加させること、をさらに備える、C11に記載の方法。
[C13] ブースト電圧が、前記ターゲット出力電圧と前記スイッチモード電源に結合されたバッテリー電圧との間の差として定義され、前記最大周波数が前記ブースト電圧に正比例する、C12に記載の方法。
[C14] 前記制御信号を生成するために前記バッククロック信号においてパルスを挿入することをさらに備える、C11に記載の前記方法。
[C15] 前記制御信号を生成するために前記バッククロック信号においてパルスを抑制することをさらに備える、C11に記載の方法。
[C16] インダクタに結合された第1のスイッチを備えるスイッチモード電源を使用して、ターゲット出力電圧を生成するための手段と、
前記第1のスイッチを選択的に閉じるまたは開くためにバッククロック信号から制御信号を生成するための手段と、
前記制御信号のスイッチング周波数を最小周波数および最大周波数によって定義される範囲に制限するための手段と備える、装置。
[C17] 前記ターゲット出力電圧が増加させられることに応答して前記最大周波数を増加させるための手段をさらに備える、C16に記載の装置。
[C18] ブースト電圧が、前記ターゲット出力電圧と前記スイッチモード電源に結合されたバッテリー電圧との間の差として定義され、前記最大周波数が前記ブースト電圧に正比例する、C17に記載の装置。
[C19] 前記制御信号を生成するために前記バッククロック信号においてパルスを挿入することをさらに備える、C16に記載の装置。
[C20] 前記制御信号を生成するために前記バッククロック信号においてパルスを抑制することをさらに備える、C16に記載の装置。
Claims (20)
- 第1の出力ノードにおいて第1の出力電圧を生成するように構成されたバックコンバータと、
第2の出力ノードにおいて第2の出力電圧を生成するように構成されたスイッチモード電源を備えるブーストコンバータと、
を備える装置であって、前記電源は、
インダクタに結合された第1のスイッチ、前記第1のスイッチは、選択的に閉じられるまたは開かれるように構成可能である、と、
選択的に閉じられるまたは開かれるように前記第1のスイッチを構成するために、前記バックコンバータにおいて使用されるバッククロック信号から制御信号を生成するように構成された制御ブロック、と、
を備え、
前記制御ブロックは、前記バッククロック信号の周波数を、前記周波数が最小周波数よりも小さいことに応答して、前記最小周波数に設定するように構成される第1の制限回路と、前記バッククロック信号の前記周波数を、前記周波数が最大周波数よりも大きいことに応答して、前記最大周波数に設定するように構成される第2の制限回路とを備え、前記制御信号の周波数は、前記最小周波数と最大周波数との間にある、
装置。 - 前記第1のスイッチがNMOSトランジスタを備え、前記第1のスイッチを選択的に閉じるまたは開くことが、前記NMOSトランジスタを介して前記インダクタを接地に結合するまたは分離することに対応する、請求項1に記載の装置。
- 前記電源が、前記インダクタに結合された第2のスイッチをさらに備え、前記第2のスイッチが、前記第2の出力ノードに前記インダクタを選択的に結合するまたは分離するように構成されたPMOSトランジスタを備える、請求項2に記載の装置。
- 前記制御信号が、前記NMOSトランジスタをオンまたはオフにするために前記NMOSトランジスタに結合され、前記制御ブロックが、前記PMOSトランジスタをオンまたはオフにするために前記PMOSトランジスタに結合された前記制御信号から導出された第2の制御信号を生成するようにさらに構成された、請求項3に記載の装置。
- 前記制御ブロックは、前記NMOSトランジスタがオフであるときに前記PMOSトランジスタをオンにし、前記NMOSトランジスタがオンであるときに前記PMOSトランジスタをオフにするように構成された、請求項4に記載の装置。
- 前記制御ブロックが、所定の時間期間中に前記NMOSトランジスタをオフにさせるように構成されたForce_Noff生成回路を備える、請求項2に記載の装置。
- 前記最大周波数は、前記第2の出力電圧が増加させられるにつれて増加するように構成された、請求項1に記載の装置。
- 前記電源がバッテリー電圧に結合され、ブースト電圧が前記ブーストコンバータの前記第2の出力電圧と前記バッテリー電圧との間の差として定義され、前記最大周波数が前記ブースト電圧に正比例する、請求項7に記載の装置。
- 前記制御ブロックが、前記制御信号を生成するために前記バッククロック信号においてパルスを挿入するように構成されたパルス挿入ブロックを備える、請求項1に記載の装置。
- 第1の出力ノードにおいて第1の出力電圧を生成するように構成されたバックコンバータと、
第2の出力ノードにおいて第2の出力電圧を生成するように構成されたスイッチモード電源を備えるブーストコンバータと、
を備える装置であって、前記電源は、
インダクタに結合されたスイッチであって、前記スイッチが、
NMOSトランジスタを備え、
選択的に閉じられるまたは開かれるように構成可能であり、
前記スイッチが選択的に閉じられるまたは開かれることが、前記NMOSトランジスタを介して前記インダクタを接地に結合するまたは分離することに対応する、
スイッチと、
制御ブロックであって、
選択的に閉じられるまたは開かれるように前記スイッチを構成するために、前記バックコンバータに与えられるバッククロック信号から制御信号を生成し、
前記制御信号のスイッチング周波数を最小周波数と最大周波数によって定義される範囲に制限する、
ように構成され、
所定の時間期間中に前記NMOSトランジスタをオフにさせるように構成されたForce_Noff生成回路を備え、前記Force_Noff生成回路は、
前記バッククロック信号を受け取るように構成された論理ブロックと、前記論理ブロックが、前記制御信号に対応する出力を生成する、
前記論理ブロックの前記出力に結合された反転バッファと、
前記反転バッファの出力に結合されたクロック入力を備えるD−Qフリップフロップ、前記フリップフロップのD入力が1入力に結合される、と、
前記フリップフロップのQ出力に結合された動的遅延ブロックと、
前記フリップフロップの前記Q出力に結合された第1の入力と、前記動的遅延ブロックの出力の逆に結合された第2の入力とを備えるANDゲート、前記ANDゲートの出力は前記論理ブロックに結合される、と、
を備える、制御ブロックと、
を備える装置。 - バックコンバータを使用して第1の出力電圧を生成することと、
インダクタに結合された第1のスイッチを備えるスイッチモード電源を有するブーストコンバータを使用して、第2の出力電圧を生成することと、
前記第1のスイッチを選択的に閉じるまたは開くために前記バックコンバータに生成されるバッククロック信号から制御信号を生成することと、
前記バッククロック信号のスイッチング周波数を、前記スイッチング周波数が最小周波数よりも小さい時、前記最小周波数に設定するために第1の制限回路を使用することと、
前記バッククロック信号の前記スイッチング周波数を、前記スイッチング周波数が最大周波数よりも大きい時、前記最大周波数に設定するために第2の制限回路を使用することと、
を備え、
前記制御信号の周波数は、前記最小周波数と最大周波数との間にある、
方法。 - 前記第2の出力電圧が増加させられることに応答して前記最大周波数を増加させること、をさらに備える、請求項11に記載の方法。
- ブースト電圧が、前記ブーストコンバータの前記第2の出力電圧と前記スイッチモード電源に結合されたバッテリー電圧との間の差として定義され、前記最大周波数が前記ブースト電圧に正比例する、請求項12に記載の方法。
- 前記制御信号を生成するために前記バッククロック信号においてパルスを挿入することをさらに備える、請求項11に記載の方法。
- 前記制御信号を生成するために前記バッククロック信号においてパルスを抑制することをさらに備える、請求項11に記載の方法。
- バックコンバータを使用して第1の出力電圧を生成するための手段と、
インダクタに結合された第1のスイッチを備えるスイッチモード電源を有するブーストコンバータを使用して、第2の出力電圧を生成するための手段と、
前記第1のスイッチを選択的に閉じるまたは開くために前記バックコンバータに与えられるバッククロック信号から制御信号を生成するための手段と、
前記バッククロック信号のスイッチング周波数を、前記スイッチング周波数が最小周波数よりも小さい時、前記最小周波数に設定するための手段と、
前記バッククロック信号の前記スイッチング周波数を、前記スイッチング周波数が最大周波数よりも大きい時、前記最大周波数に設定するための手段と、
を備え、
前記制御信号の周波数は、前記最小周波数と最大周波数との間にある、
装置。 - 前記第2の出力電圧が増加させられることに応答して前記最大周波数を増加させるための手段をさらに備える、請求項16に記載の装置。
- ブースト電圧が、前記ブーストコンバータの前記第2の出力電圧と前記スイッチモード電源に結合されたバッテリー電圧との間の差として定義され、前記最大周波数が前記ブースト電圧に正比例する、請求項17に記載の装置。
- 前記制御信号を生成するために前記バッククロック信号においてパルスを挿入することをさらに備える、請求項16に記載の装置。
- 前記制御信号を生成するために前記バッククロック信号においてパルスを抑制することをさらに備える、請求項16に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/740,062 | 2013-01-11 | ||
US13/740,062 US9372492B2 (en) | 2013-01-11 | 2013-01-11 | Programmable frequency range for boost converter clocks |
PCT/US2014/011164 WO2014110457A1 (en) | 2013-01-11 | 2014-01-10 | Programmable frequency range for boost converter clocks |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016506231A JP2016506231A (ja) | 2016-02-25 |
JP2016506231A5 JP2016506231A5 (ja) | 2016-09-01 |
JP6046270B2 true JP6046270B2 (ja) | 2016-12-14 |
Family
ID=50031591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015552839A Active JP6046270B2 (ja) | 2013-01-11 | 2014-01-10 | ブーストコンバータクロックのためのプログラマブル周波数範囲 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9372492B2 (ja) |
EP (2) | EP2944023B1 (ja) |
JP (1) | JP6046270B2 (ja) |
KR (1) | KR101651499B1 (ja) |
CN (1) | CN104904116B (ja) |
WO (1) | WO2014110457A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379668B1 (en) * | 2015-03-31 | 2016-06-28 | Qualcomm Incorporated | Envelope tracking circuits and methods with adaptive switching frequency |
US10170974B1 (en) * | 2017-07-28 | 2019-01-01 | Apple Inc. | Variable frequency and burst mode operation of primary resonant flyback converters |
US10707699B2 (en) | 2017-09-28 | 2020-07-07 | Apple Inc. | Interphase transformer based rectifier for wireless power transfer |
US11387732B2 (en) | 2019-09-12 | 2022-07-12 | Cirrus Logic, Inc. | Efficient use of energy in a switching power converter |
US11469661B2 (en) | 2019-10-25 | 2022-10-11 | Cirrus Logic, Inc. | Multiphase inductive boost converter with multiple operational phases |
US11463008B2 (en) | 2019-11-22 | 2022-10-04 | Cirrus Logic, Inc. | Decreasing output droop in a power converter via an energy storage capacitor |
CN115668721B (zh) | 2020-05-20 | 2023-08-15 | 思睿逻辑国际半导体有限公司 | 功率转换器中的电流的随机化 |
US11770064B2 (en) | 2020-05-20 | 2023-09-26 | Cirrus Logic Inc. | Prediction of load current and control current in a power converter using output voltage thresholds by pre-seeding target current values |
US11953531B2 (en) | 2020-05-20 | 2024-04-09 | Cirrus Logic Inc. | Sense resistor and method for forming same |
US11522460B2 (en) | 2020-07-24 | 2022-12-06 | Cirrus Logic, Inc. | Optimizing the control of a hysteretic power converter at low duty cycles |
US11522440B2 (en) | 2020-07-29 | 2022-12-06 | Cirrus Logic, Inc. | Use of shared feedback among two or more reactive schemes |
US11183849B1 (en) | 2020-07-29 | 2021-11-23 | Cirrus Logic, Inc. | Control of power converter based on dynamic constraint factors |
US11735942B2 (en) | 2020-07-29 | 2023-08-22 | Cirrus Logic Inc. | Maintaining operation within a stable region of a power curve of a power converter |
GB2612487A (en) | 2020-08-14 | 2023-05-03 | Cirrus Logic Int Semiconductor Ltd | Power supply architecture with bidirectional battery idealization |
CN113328634A (zh) * | 2021-05-19 | 2021-08-31 | 深圳市必易微电子股份有限公司 | 开关控制电路、开关控制方法和开关电源 |
US11843317B2 (en) | 2021-08-25 | 2023-12-12 | Cirrus Logic Inc. | Pseudo-bypass mode for power converters |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3215302B2 (ja) * | 1995-08-30 | 2001-10-02 | シャープ株式会社 | 空気調和機 |
US6348781B1 (en) | 2000-12-11 | 2002-02-19 | Motorola, Inc. | Buck or boost power converter |
JP2005176558A (ja) * | 2003-12-15 | 2005-06-30 | Taiyo Yuden Co Ltd | 多出力電源装置 |
KR20050007224A (ko) * | 2004-12-08 | 2005-01-17 | 오석주 | 물 속에 고주파전압을 응용하여 전해 환원수 및 활성수소(h)를 발생하는 전자회로 |
US7602155B2 (en) | 2005-07-27 | 2009-10-13 | Artesyn Technologies, Inc. | Power supply providing ultrafast modulation of output voltage |
US7944191B2 (en) * | 2005-10-14 | 2011-05-17 | Monolithic Power Systems, Inc. | Switching regulator with automatic multi mode conversion |
US7802113B2 (en) * | 2005-12-13 | 2010-09-21 | Silicon Laboratories Inc. | MCU with on-chip boost converter controller |
US7432689B2 (en) | 2006-05-05 | 2008-10-07 | Micrel, Inc. | Buck-boost control logic for PWM regulator |
US7679433B1 (en) * | 2007-02-02 | 2010-03-16 | National Semiconductor Corporation | Circuit and method for RF power amplifier power regulation and modulation envelope tracking |
JP4984997B2 (ja) | 2007-03-16 | 2012-07-25 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法 |
US20090086511A1 (en) | 2007-09-27 | 2009-04-02 | Phison Electronics Corp. | Converter circuit with pulse width frequency modulation and method thereof |
US20090243577A1 (en) * | 2008-03-28 | 2009-10-01 | Matsushita Electric Industrial Co., Ltd. | Reverse current reduction technique for dcdc systems |
US8305061B1 (en) * | 2008-06-04 | 2012-11-06 | National Semiconductor Corporation | Apparatus and method for digitally controlled buck-boost switching regulator |
TW201034363A (en) * | 2009-03-13 | 2010-09-16 | Richtek Technology Corp | Buck-boost power converter and its control method |
US8085005B2 (en) | 2009-06-18 | 2011-12-27 | Micrel, Inc. | Buck-boost converter with sample and hold circuit in current loop |
US8773084B2 (en) | 2009-08-24 | 2014-07-08 | Micrel, Inc. | Buck-boost converter using timers for mode transition control |
US8344806B1 (en) | 2009-09-29 | 2013-01-01 | Amalfi Semiconductor, Inc. | Power amplifier with power feedback |
JP5590934B2 (ja) | 2010-03-24 | 2014-09-17 | スパンション エルエルシー | スイッチング電源の制御回路及び電子機器 |
US8674620B2 (en) * | 2010-11-30 | 2014-03-18 | Infineon Technologies Ag | Multi channel LED driver |
US8698558B2 (en) * | 2011-06-23 | 2014-04-15 | Qualcomm Incorporated | Low-voltage power-efficient envelope tracker |
JP5839921B2 (ja) * | 2011-09-30 | 2016-01-06 | 株式会社ダイヘン | 高周波電源装置 |
KR101981361B1 (ko) * | 2012-03-26 | 2019-05-22 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 고주파 발생기 |
US9130457B2 (en) * | 2012-10-24 | 2015-09-08 | Qualcomm Incorporated | Control logic for switches coupled to an inductor |
-
2013
- 2013-01-11 US US13/740,062 patent/US9372492B2/en active Active
-
2014
- 2014-01-10 KR KR1020157021132A patent/KR101651499B1/ko active IP Right Grant
- 2014-01-10 EP EP14702372.5A patent/EP2944023B1/en active Active
- 2014-01-10 WO PCT/US2014/011164 patent/WO2014110457A1/en active Application Filing
- 2014-01-10 CN CN201480004422.4A patent/CN104904116B/zh active Active
- 2014-01-10 EP EP21206900.9A patent/EP3985854B1/en active Active
- 2014-01-10 JP JP2015552839A patent/JP6046270B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP3985854A1 (en) | 2022-04-20 |
EP2944023A1 (en) | 2015-11-18 |
WO2014110457A1 (en) | 2014-07-17 |
JP2016506231A (ja) | 2016-02-25 |
KR20150104598A (ko) | 2015-09-15 |
CN104904116A (zh) | 2015-09-09 |
KR101651499B1 (ko) | 2016-08-29 |
US9372492B2 (en) | 2016-06-21 |
US20140197814A1 (en) | 2014-07-17 |
EP2944023B1 (en) | 2021-12-15 |
EP3985854B1 (en) | 2023-08-23 |
CN104904116B (zh) | 2018-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6046270B2 (ja) | ブーストコンバータクロックのためのプログラマブル周波数範囲 | |
EP2949040B1 (en) | Reverse current prevention | |
JP6498605B2 (ja) | ブーストコンバータ制御 | |
JP6271731B2 (ja) | Ldo調節器のためのスロースタート | |
EP2912768B1 (en) | Boost converter control for envelope tracking | |
US8866547B2 (en) | Dynamic headroom for envelope tracking | |
KR20140147903A (ko) | 게이트 구동 회로, 게이트 구동 회로를 포함하는 스위치 제어 회로와 전력 공급 장치 | |
CN103346740B (zh) | 用于抑制噪声的d类音频功率放大器及其音频信号处理方法 | |
JP6109962B2 (ja) | リバースブーストモードのための負電流感知フィードバック | |
CN102811026B (zh) | 用于抑制噪声的d类音频功率放大器及其音频信号处理方法 | |
TW201517482A (zh) | 基於脈波寬度調變器控制器的數位串聯器 | |
CN117940854A (zh) | 自适应时钟占空比控制器 | |
TWI525414B (zh) | 用於升壓轉換器的軟關閉 | |
US20150002228A1 (en) | Amplifier with improved noise reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160712 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160712 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160923 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6046270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |