JP6036228B2

JP6036228B2 - 車両用映像処理装置および車両用映像処理システム

Info

Publication number: JP6036228B2
Application number: JP2012262547A
Authority: JP
Inventors: 崇橋爪
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2016-11-30
Anticipated expiration: 2032-11-30
Also published as: WO2014083808A1; CN104823233B; JP2014109608A; DE112013005719T5; CN104823233A; US9521447B2; US20150304700A1

Description

本発明は、複数の映像入力を受付けて処理する車両用映像処理装置、この処理装置を用いて映像を処理する車両用映像処理システムに関する。

近年、デジタル技術の発達に伴い映像処理技術も発展している。この種の映像処理装置の技術が例えば特許文献１に開示されている。この特許文献１には、ＤＶＤプレイヤ、ＴＶモニタシステムを備えたシステムが開示されている。ＴＶモニタシステム側では、ＤＶＤプレイヤからデータとしてＴＶＳｙｓｔｅｍを受信すると、現在のＴＶＳｙｓｔｅｍと比較判定し、異なる場合は、新しい切り換わった後の方式に基づく制御内容をコンポジットＲＧＢ変換ＩＣ及びタイミングコントローラを含む各ＩＣに出力している。

この方式によれば、ＤＶＤプレイヤ側で得られるＮＴＳＣ又はＰＡＬといった記録方式の情報をＬＡＮ回線でＴＶモニタシステム側に伝達できるため、ＴＶモニタシステム側ではこの記録方式にしたがって映像処理回路などを切換えることができる。したがって、最適なタイミングで自動切換でき、手動切換が不要となる。

ところで、車両用映像処理システムは、外部に例えばナビゲーション装置、ＡＶ（Audio Visual）ボード、外部撮像用カメラなどの外部機器を接続し、これらの装置から送信される映像信号を入力して処理する。このシステムが、このような多数の映像入力系統に対応するには工夫を要する。

特開２００１−３５９０５２号公報

他方、車両用機器を開発するときには、従来カスタム構築した装置を用いて製品開発を行ってきた。しかし、近年の携帯情報端末やスマートフォンなどのマルチメディア技術の発展に伴い、これらの各種システムに親和性が高いメインＣＰＵを用いることが要望されてきている。このようなメインＣＰＵは、市場流通性も汎用性も高く、各種の周辺回路やプログラム等の開発コストも安価となる。

逆に、このようなメインＣＰＵはカスタム性が低いため使用するには様々な制約を生じる。特に、メインＣＰＵの入力系統が例えば１チャンネルと少数であり、例えば１８ビットの映像系統の入力ビット幅（第１ビット幅）より少なく例えば８ビット（第２ビット幅）に設定されている場合には、様々な制約を生じるため、既存の技術を用いて映像処理が困難となる。

本発明の目的は、外部映像機器による映像信号を直接入力するのに適合しないような第２ビット幅（＜第１ビット幅）の映像フォーマットの映像信号を出力側の装置に入力させる場合であっても、当該映像フォーマットの映像信号を適切に画像処理できるようにした車両用映像処理装置、この処理装置を使用した車両用映像処理システムを提供することにある。

請求項１記載の発明は、複数の外部映像機器から少なくとも一つのビット幅が異なる複数の映像フォーマットの映像信号を映像信号受信部を通じて入力する車両用映像処理装置を対象としている。この請求項１記載の発明によれば、切換出力部は複数の映像フォーマットの映像信号のビット幅を第１ビット幅に揃えて切換えて出力し、切換出力部により切換えて出力される第１ビット幅の映像信号を予め定められる逓倍数に応じた第２ビット幅（＜第１ビット幅）の映像信号にフォーマット変換し、第２ビット幅の映像信号をクロック出力部のクロック信号と共に出力する。このため、外部映像機器による映像信号を直接入力するのに適合しないような第２ビット幅の映像フォーマットの映像信号を出力側の装置に入力させる場合であっても、予め定められる逓倍数に応じて第２ビット幅の映像信号にフォーマット変換しているため、当該映像フォーマットの映像信号を適切に画像処理し、出力側の装置に入力させることができる。

請求項３記載の発明によれば、切換出力部はゼロ挿入部及び入力スイッチ部を備える。ゼロ挿入部が、複数のフォーマットの映像信号のうちの最大ビット数の映像信号に合わせて下位ビットにゼロを挿入するため内部処理し易くなる。そして、入力スイッチ部は最大ビット数の映像信号に合わせられた複数の映像フォーマットの映像信号を切換えて出力しているため、最大ビット数に対応した所定ビットを選択するセレクタ機能により入力スイッチ部を構成でき、入力スイッチ部の構成を極力簡単な構成にできる。これにより、任意のビット幅の複数の映像フォーマットの映像信号を受け付けて選択出力することができ柔軟な対応が可能になる。

本発明の一実施形態に係る映像処理用ＡＳＩＣの電気的構成を概略的に示すブロック図車両用映像処理システムの電気的構成を概略的に示すブロック図変換前のナビゲーション装置の映像出力フォーマットゼロ挿入部によるゼロ挿入後の映像信号逓倍数とフォーマット変換部の出力フォーマットの対応関係（その１）逓倍数とフォーマット変換部の出力フォーマットの対応関係（その２）映像処理用ＡＳＩＣの他の使用方法を示す要部の電気的構成を示すブロック図

以下、本発明を車両に搭載される車両用装置に適用した一実施形態について図面を参照しながら説明する。
図２に示すように、車両用装置１は、車両（図示せず）に搭載可能に構成されており、ディジタル基板２と、電源基板３とが組み付けられることにより構成される。この車両用装置１は、車両に固定的に取付けられる装置であっても着脱可能な状態に取付けられる装置であっても良い。ディジタル基板２と電源基板３とは配線を通じて電気的に接続されており、各基板２，３上に搭載される電気的要素間の電力／データ転送を可能としている。

以下の説明では、主に映像処理系の信号処理回路の説明を行い、音声処理系の信号処理回路の説明は省略する。ディジタル基板２には、メインＣＰＵ４と、このメインＣＰＵ４と一対で用いられるＰＭＩＣ（Power Management Integrated Circuit）５、ＣＧＩＣ（Clock Generate Integrated Circuit）６、メモリ７、などが実装されている。また、このディジタル基板２には、各種の映像系統の映像信号を受信する複数のレシーバ８，９、映像処理用ＡＳＩＣ１１，Ｉ／Ｏ部１２、ＵＳＢハブ１４、などが実装されている。

メインＣＰＵ４は、例えば１ＧＨｚ〜２ＧＨｚの範囲の動作周波数で動作する１コア又は２コアタイプの汎用ＣＰＵであり、２次キャッシュが内蔵されている。このメインＣＰＵ４は一般に市販されており市場流通性も汎用性も高い。メモリ７は所謂主記憶装置として用いられる。メインＣＰＵ４は動作プログラムを実行することで映像処理に関する制御を行う。

レシーバ８は、外部に接続されるナビゲーション装置１０から１チャンネル（系統）の映像信号を入力する。このとき、ナビゲーション装置１０がＬＶＤＳ（Low Voltage Differential Signaling）によりレシーバ８に出力すると、レシーバ８は当該ＬＶＤＳ信号をＤＲＧＢフォーマット（ＲＧＢ６６６）の映像信号にパラレル変換し、当該変換信号を映像処理用ＡＳＩＣ１１に出力する。

なお、このレシーバ８は、外部からの切換信号（例えばメインＣＰＵ４による切換信号）に応じてＹＵＶフォーマットの映像信号に変換した変換信号を映像処理用ＡＳＩＣ１１に出力可能に構成されているが詳細は省略する。レシーバ８は、ＲＧＢ６６６フォーマットで映像処理用ＡＳＩＣ１１に出力し、映像処理用ＡＳＩＣ１１が１チャンネルを選択してＩ／Ｏ部１２に出力するときには、当該映像フォーマットをＲＧＢ５６５化し一部情報を欠落させる。

ナビゲーション装置１０の映像信号は、このデータ欠落を考慮してもＤＲＧＢフォーマットの方がＹＵＶフォーマットより映像劣化が少ないことが確認されている。このため、このレシーバ８は、ＤＲＧＢフォーマットの映像信号を映像処理用ＡＳＩＣ１１に出力するように設定されている。

他方、レシーバ９は、外部に接続されるＡＶ（Audio Visual）ボード１３から２チャンネルの映像信号をＬＶＤＳにより入力すると、当該ＬＶＤＳ信号をパラレル変換し映像処理用ＡＳＩＣ１１に出力する。ＡＶボード１３は、例えばBlu-ray Disc（登録商標）規格による映像信号を出力する装置であり、この映像信号をレシーバ９に出力すると、レシーバ９はＹＵＶ４２２フォーマットの映像信号にパラレル変換し、当該変換信号を映像処理用ＡＳＩＣ１１に出力する。

映像処理用ＡＳＩＣ１１は、複数のレシーバ８，９から映像信号を受け付けると、これらの複数チャンネル（系統）の映像信号を切換えてＩ／Ｏ部１２に出力するが、その詳細は後述する。また、ＵＳＢハブ１４は、外部に接続される外部接続機器１５から映像信号を入力し、Ｉ／Ｏ部１２に出力する。

Ｉ／Ｏ部１２は、映像処理用ＡＳＩＣ１１，ＵＳＢハブ１４などから信号を受け付け入出力制御し、メインＣＰＵ４から送信されるコマンド信号に応じてトランスミッタ１６にＬＶＤＳにより映像信号を出力する。トランスミッタ１６は、この映像信号を外部に接続される表示部１７にＬＶＤＳにより出力し、表示部１７が表示処理する。

Ｉ／Ｏ部１２とメインＣＰＵ４とはＰＣＩＥｘｐｒｅｓｓ×１６バスにより接続される。メインＣＰＵ４は映像処理用ＡＳＩＣ１１からＩ／Ｏ部１２を通じて映像信号を入力する。また、メインＣＰＵ４は、このバスを使用しＳＤＶＯ（Serial Digital Video Out）により複数チャンネルの映像信号をメインＣＰＵ４からＩ／Ｏ部１２に出力できる。

メインＣＰＵ４はＤＲＧＢフォーマットの描画データをデコーダ１８に出力する。デコーダ１８の処理内容は後述する。Ｉ／Ｏ部１２は、電源基板３に実装されるタッチパネルユニット１９に電気的に接続され、タッチ信号を他のハードウェア素子（メインＣＰＵ４）に入出力する。

他方、電源基板３には、車載バッテリ（図示せず）から供給される電源電圧を入力する電源供給部２０が実装される。この電源供給部２０はユーザによるＡＣＣスイッチ（図示せず）の操作に応じて電源をディジタル基板２、電源基板３内の各電気的要素に動作電源として供給する。電源基板３には、その他、前述のデコーダ１８及びタッチパネルユニット１９の他、サブマイコン２１、フラッシュメモリ２２、ＬＥＤドライバ２３、ＬＣＤユニット２４、が実装されている。

サブマイコン２１は、所謂ワンチップマイクロコンピュータでありＮＯＲ型のフラッシュメモリ２２を外付けして動作する。このサブマイコン２１は、主にＶ−ＣＡＮ，Ｍ−ＣＡＮによる車両内ネットワークの通信接続を行ったり、ＬＣＤユニット２４内のバックライトＬＥＤ２５を駆動するためのＬＥＤドライバ２３を制御したりする。ＬＥＤドライバ２３は、ＬＣＤユニット２４内のバックライトＬＥＤ２５を点灯駆動する。ＬＣＤユニット２４は、バックライトＬＥＤ２５、ＬＣＤ制御回路２６、液晶表示部２７を備える。ＬＣＤ制御回路２６は液晶表示部２７に表示制御する。

デコーダ１８は、外部のリアカメラ２８、サイドビューカメラ２９、アナログ映像出力機器３０による映像信号を入力する。また、デコーダ１８は、前記のアナログ映像信号をＤＲＧＢ変換し、前述のメインＣＰＵ４からのＤＲＧＢの描画データと、カメラ等２８〜３０のＤＲＧＢフォーマットの映像信号とをメインＣＰＵ４又はサブマイコン２１の制御信号に応じて選択的にＬＣＤユニット２４に出力する。また、デコーダ１８は、メインＣＰＵ４から送られるＤＲＧＢフォーマットの描画データをＲＧＢ−ＹＵＶ変換し、映像処理用ＡＳＩＣ１１にＹＵＶ４２２フォーマットで出力する。

図１は、映像処理用ＡＳＩＣの内部ブロック図を示す。このＡＳＩＣ１１は所謂セレクタ機能を備えるもので、入力スイッチ部３１、ゼロ挿入部３２、ＦＩＦＯバッファ３３、フォーマット変換部３４、逓倍部３５、クロックスイッチ３６、を備える。

ゼロ挿入部３２は、３チャンネル入力信号の１８ビットの各下位２ビットに０を挿入し、２４ビットとして入力スイッチ部３１に出力するブロックであり、ＲＧＢ６６６フォーマットをＲＧＢ８８８フォーマットに変換しクロック同期出力する。

入力スイッチ部３１は、１チャンネルの２４ビット入力、２チャンネルの２４ビット入力、ゼロ挿入部３２の２４ビット出力、の各チャンネルをメインＣＰＵ４からの選択信号ＶＳＥＬに応じて切換え、ＦＩＦＯバッファ３３に出力する。すなわち、入力スイッチ部３１の入力には、フォーマットが２４ビットに揃えられる。

ＦＩＦＯバッファ３３は、入力される複数の２４ビットの映像信号をバッファリングし映像信号のリードライトタイミング調整を行う装置である。このＦＩＦＯバッファ３３は入出力クロックのタイミングずれ（逓倍部３５、クロックスイッチ３６の処理遅延）やクロックジッタの影響を勘案してバッファ容量が設定されており例えば３２ワード分設けられる。逓倍部３５は選択信号ＸＳＥＬに応じて同期用のクロック信号を×１〜×４倍（×１、×１．５、×２、×３、×４）しクロックスイッチ３６に出力する。

また、映像処理用ＡＳＩＣ１１内にはインバータＧ１が設けられており、外付けの水晶振動子３７、コンデンサＣ１，Ｃ２などと共に発振回路３８が構成されている。これにより、ＡＳＩＣ１１は、他の素子のジッタの影響を受けない綺麗なクロック信号を入力可能になっている。この発振回路３８は、所定周波数で振動する水晶振動子３７を使用してクロック信号を出力する回路であり、１〜３チャンネルのうち選択チャンネルの映像信号に付随するクロック信号のジッタが酷い場合に使用される。発振回路３８は生成したクロック信号をクロックスイッチ３６に出力する。

クロックスイッチ３６は、メインＣＰＵ４からの選択信号ＸＳＥＬに応じて逓倍部３５の出力クロック信号を用いるか、発振回路３８の生成クロック信号を用いるか選択し、選択されたクロック信号をフォーマット変換部３４に出力する。

このフォーマット変換部３４は、ＦＩＦＯバッファ３３に蓄積された映像信号をフォーマット変換するブロックとなっている。入力スイッチ部３１が、あるチャンネルのＤＲＧＢフォーマットの映像信号を切換出力すると、フォーマット変換部３４は、選択信号ＸＳＥＬに応じて出力フォーマットの変換を行う。例えば、入力がＤＲＧＢフォーマットのときに、ＤＲＧＢフォーマットをそのまま出力したり一部欠落させて出力したり、ＲＧＢ−ＹＵＶ変換しＹＵＶフォーマットに変換出力する。ＡＳＩＣ１１はＲＡＷ画像でも出力可能になっている。ＡＳＩＣ１１は、３チャンネルの映像信号の何れにも対応し、ＲＧＢフォーマット、ＹＵＶフォーマットなどによって映像信号を出力できる。

上記構成の映像処理用ＡＳＩＣ１１の動作について説明する。
レシーバ８が、ナビゲーション装置１０からＲＧＢ信号を１８ビットのＬＶＤＳにより受信する。このＬＶＤＳ信号はパラレル変換され、ＡＳＩＣ１１の３チャンネルの入力に与えられる。ＡＳＩＣ１１のゼロ挿入部３２は、ＲＧＢ６６６（１８ビット）の各下位２ビットに０を挿入しＲＧＢ８８８（２４ビット）とし、入力スイッチ部３１にクロック同期出力する。ＡＳＩＣ１１の１，２チャンネルは２４ビット入力可能であり、レシーバ９、デコーダ１８から前述したフォーマットで映像信号が入力される。１〜３チャンネルの映像信号は全て２４ビットのフォーマットでＡＳＩＣ１１に入力される。入力スイッチ部３１は、メインＣＰＵ４からの選択信号ＶＳＥＬに応じてチャンネル選択し何れか１チャンネルの映像信号をＦＩＦＯバッファ３３に出力する。

ＦＩＦＯバッファ３３はデータを蓄積する。他方、ＦＩＦＯバッファ３３には、入力スイッチ部３１の選択チャンネルからクロック信号も同時に入力される。逓倍部３５は、その逓倍数を１倍〜４倍のうちのステップ０．５倍で調整可能になっているが、メインＣＰＵ４からの選択信号ＸＳＥＬに応じて逓倍数を切換える。逓倍部３５は、ＦＩＦＯバッファ３３に出力されるクロック信号をこの設定される逓倍数で逓倍する。この逓倍数は、フォーマット変換部３４が出力するフォーマットに応じて予め定められる。

クロックスイッチ３６は、内部の逓倍クロックをクロック信号として用いるか、外部の水晶振動子３７を用いたクロック信号を逓倍後の周波数のクロック信号として用いるか、をメインＣＰＵ４からの選択信号ＸＳＥＬに応じて選択し、フォーマット変換部３４に出力する。

クロック信号を選択可能にしている理由は、前段のレシーバ８，９、デコーダ１８から送信されるクロック信号に載るジッタの影響を考慮しているためであり、このクロックジッタの影響が少なければ内部の逓倍クロックをそのまま用いても良いが、ジッタの影響が大きい場合には外部の水晶振動子３７を用いて逓倍後の周波数のクロック信号を生成して用いると良い。これにより、システムを構成するチップの性能を勘案して柔軟に対応できる。

フォーマット変換部３４は、入力スイッチ部３１の２４ビット出力をクロック信号に同期して入力するが、（１）２４ビット入力をスルー出力、（２）２４ビット入力のうち定められた８ビット×２をクロック信号×２の周波数のクロック信号に同期して出力、（３）２４ビットのうち予め定められた８ビット×３をクロック信号×３の周波数のクロック信号に同期して出力、（４）２４ビットのうち予め定められた１６ビット×１．５をクロック信号×１．５の周波数のクロック信号に同期して出力、の４パターンによりフォーマット変換する。

図３は変換前のナビゲーション装置の映像出力フォーマット、図４はゼロ挿入部によるゼロ挿入後の映像信号、図５〜図６は逓倍数とフォーマット変換部の出力フォーマットの対応関係を示す。例えば、図３に示すように、ナビゲーション装置１０からＲＧＢ６６６の入力を１８ビットで入力した場合を例に挙げて説明する。図４に示すように、ゼロ挿入部３２は、ＲＧＢ６６６の入力の下位（Ｒ１，Ｒ０，Ｇ１，Ｇ０，Ｂ１，Ｂ０）にゼロを付加して２４ビットにする。すると、入力スイッチ部３１以降のブロックでは、全て２４ビットで内部処理でき内部処理し易くなる。

その後、（１）のパターンの場合にはフォーマット変換部３４は２４ビットをそのまま出力する。（２）のパターンの場合には、図５に示すように、フォーマット変換部３４は逓倍部３５にて２逓倍されたクロック信号の最初のクロックに応じてＧ４〜Ｇ２、Ｂ７〜Ｂ３の信号を出力し、その次のクロックに応じてＲ７〜Ｒ３、Ｇ７〜Ｇ５の信号を出力する。

これによりフォーマット変換部３４は、Ｒ７〜Ｒ３（変換前Ｒ５〜Ｒ１）、Ｇ７〜Ｇ２（変換前Ｇ５〜Ｇ０）、Ｂ７〜Ｂ３（変換前Ｂ５〜Ｂ１）によるＲＧＢ５６５のフォーマットによって変換出力できる。このとき、フォーマット変換部３４は、ＲＧＢ５６５フォーマットに変換しているため、最初の１８ビット映像入力と比較すると、レッド（Ｒ）の下位１ビット、ブルー（Ｂ）の下位１ビットの情報が欠落するが、ナビゲーション装置１０の映像特性上、見た目が損なわれないことが確認されている。

例えば、この車両用装置１はナビゲーション装置１０の映像信号を受信すると、液晶表示部２７に静止画を繰り返し表示させることで自位置の周辺地図や目的地までの経路を表示させる。ナビゲーション装置１０の出力映像フォーマットとしてＹＵＶを用いると静止画の粗が見えやすくなることが確認されている。そこで、この車両用装置１はＤＲＧＢ５６５のフォーマットを用いてナビゲーション装置１０の出力映像を液晶表示部２７に表示させている。するとナビゲーション装置１０の出力映像の見た目が極力損なわれなくなる。

また、（３）のパターンの場合には、図６に示すように、逓倍部３５がクロック信号を３逓倍し、当該逓倍クロック信号の最初のクロックに応じてレッド（Ｒ）を８ビット出力し、次のクロックに応じてグリーン（Ｇ）を８ビット出力し、さらに次のクロックに応じてブルー（Ｂ）を８ビット出力する。

なお、ＡＳＩＣ１１は、ＡＶボード１３、デコーダ１８からＹＵＶ４２２の映像フォーマットで映像信号を入力したとき、この映像フォーマットの映像信号をそのまま又は波形整形してＩ／Ｏ部１２に出力する。

これにより、ＡＳＩＣ１１は、メインＣＰＵ４の入力ビット幅に合わせて適宜変更して出力できる。例えばメインＣＰＵ４が８ビット幅入力しか受け付けないのであればＡＳＩＣ１１は８ビット出力し、メインＣＰＵ４が１６ビット幅入力を受付けるのであればＡＳＩＣ１１は１６ビット出力できる。すなわちメインＣＰＵ４の種類に応じて柔軟に対応できる。

＜他のシステムにおける映像処理用ＡＳＩＣ１１の使用方法＞
図７は他の使用方法の説明を示す。この図７に示すように、メインＣＰＵ３９が映像処理用ＡＳＩＣ１１の前段に接続して構成されている。メインＣＰＵ３９はメインＣＰＵ４と同様の機能を備えるものの、２４ビットの映像信号を出力できる。

すなわち、このシステムでは、メインＣＰＵ３９がメモリ４０を接続して構成され、ＲＧＢ８８８の映像信号を２４ビット出力し、ＡＳＩＣ１１がこの２４ビット映像出力を受付け、外付けの発振回路３８を使用してクロック信号を波形整形し、映像信号を当該クロック信号と共にトランスミッタ４１に出力する。そして、トランスミッタ４１がＬＶＤＳによりディスプレイ４２に映像出力し、ディスプレイ４２が表示処理する。

このシステムでは、ＡＳＩＣ１１の２チャンネル入力及び３チャンネル入力は無効化されている。映像処理用ＡＳＩＣ１１は、クロックジッタを解消して映像信号をトランスミッタ４１に出力するよう構成されておりクロックの波形整形機能を備えている。このような場合でも、映像処理用ＡＳＩＣ１１を用いてシステムを柔軟に構築できる。

＜本実施形態のまとめ＞
ＡＳＩＣ１１はナビゲーション装置１０からレシーバ８を通じてＲＧＢ６６６の１８ビット（第１ビット幅相当）の映像信号を入力し、この１８ビットの映像信号をＲＧＢ５６５の８ビット（第２ビット幅相当：８の倍数）×２の映像フォーマットに変換し、２逓倍されたクロック信号と共に出力可能になっている。また、ＡＳＩＣ１１はＲＧＢ８８８の８ビット×３の映像フォーマットに変換し３逓倍されたクロック信号と共に出力可能になっている。このため、メインＣＰＵ４がＲＧＢ６６６の映像フォーマットの映像信号をそのまま受け付けないような場合であっても、当該ＲＧＢ６６６の映像信号を適切に画像処理し、メインＣＰＵ４に出力することができる。映像処理用ＡＳＩＣ１１は、ＲＧＢ６６６をＲＧＢ５６５の映像フォーマットの映像信号にするときに下位ビットを欠落させているため、映像劣化を極力抑制できる。

ＡＳＩＣ１１内では、ゼロ挿入部３２が複数のフォーマットの映像信号のうちの最大ビット数の映像信号に合わせて下位ビットにゼロを挿入しているため内部処理し易くなる。そして、入力スイッチ部３１は最大ビット数（２４ビット）の映像信号に合わせられた複数の映像フォーマットの映像信号を切換えて出力しているため、２４ビットを選択するセレクタ機能により構成できる。これにより入力スイッチ部３１を簡単に構成できる。任意のビット幅の複数の映像フォーマットの映像信号を受付けて選択出力することができ柔軟な対応が可能になる。

クロックスイッチ３６は水晶振動子３７を用いた発振回路３８のクロック信号を出力可能になっているため、例えばレシーバ８，９から入力されるクロック信号のジッタが酷いものであったとしても当該ジッタの影響を排除できる。

また、例えば汎用のメインＣＰＵ４の入力映像フォーマットの規格がたとえ制限されていたとしてもＡＳＩＣ１１は映像フォーマットを切換えて出力できるため柔軟に対応できる。

前述実施形態においては、ＡＳＩＣ１１は、ＡＶボード１３、デコーダ１８からＹＵＶ４２２の映像フォーマットで映像信号を入力し、この映像信号をスルーしてＩ／Ｏ部１２に出力する例を示しているが、映像処理用ＡＳＩＣ１１は、２４ビットの映像信号を入力可能になっているため、ＹＵＶ４４４の映像フォーマット、ＲＧＢ４４４、ＲＧＢ８８８、など各種の映像フォーマット（色空間）の映像信号を受付け、メインＣＰＵ４の入力ビット幅に合わせて出力することもできる。

前述したような汎用のメインＣＰＵ４や、従来から車両制御用途に用いられているカスタムのメインＣＰＵを用いたとしても、ＡＳＩＣ１１を用いることで各種様々な映像フォーマットに適合したシステムを柔軟に構築でき、種々様々なシステムに対応できる。

図面中、４はメインＣＰＵ、８，９はレシーバ（映像信号受信部）、１０はナビゲーション装置（外部映像機器）、１１は映像処理用ＡＳＩＣ（車両用映像処理装置）、１３はＡＶボード（外部映像機器）、３１は入力スイッチ部、３２はゼロ挿入部、３４はフォーマット変換部（出力部）、３６はクロックスイッチ（クロック出力部）、３７は水晶振動子（クロック安定回路）、を示す。

Claims

外部映像機器（１０，１３）から出力される所定の映像フォーマットの映像信号をクロック信号と共に映像信号受信部（８，９）を通じて入力する装置（１１）であって、
前記映像信号受信部（８，９）は複数チャンネル分設けられ、当該複数の映像信号受信部（８，９）はそれぞれ複数の外部映像機器（１０，１３）から少なくとも一つのビット幅が異なる複数の映像フォーマットの映像信号を入力するものであり、
前記クロック信号を予め定められる逓倍数により逓倍した周波数のクロック信号を出力するクロック出力部（３６）と、
前記複数の映像フォーマットの映像信号のビット幅を第１ビット幅に揃えて切換えて出力する切換出力部（３２，３１）と、
前記切換出力部により切換えて出力される映像フォーマットの映像信号を前記逓倍数に応じて前記第１ビット幅よりも少ない第２ビット幅の映像信号にフォーマット変換し、当該第２ビット幅の映像信号を前記クロック出力部のクロック信号と共に出力する出力部（３４）と、を備えることを特徴とする車両用映像処理装置。
前記出力部（３４）は、前記第１ビット幅の映像信号を前記第２ビット幅の映像信号にフォーマット変換するときに下位ビットを欠落させて変換することを特徴とする請求項１記載の車両用映像処理装置。
前記切換出力部（３２，３１）は、
前記複数の映像フォーマットの映像信号のうち最大ビット数の映像信号に合わせてゼロを下位ビットに挿入するゼロ挿入部（３２）と、
前記最大ビット数の映像信号に合わせられた複数の映像フォーマットの映像信号を切換えて出力する入力スイッチ部（３１）と、を備え、
前記出力部（３４）は、前記入力スイッチ部の出力信号をフォーマット変換して出力することを特徴とする請求項１または２記載の車両用映像処理装置。
前記複数の外部映像機器（１０，１３）は、ナビゲーション装置（１０）及びＡＶボード（１３）によるディジタル映像信号の出力機器を含むことを特徴とする請求項３記載の車両用映像処理装置。
前記外部映像機器（１０，１３）はナビゲーション装置（１０）を含み、
前記出力部（３４）は、前記ナビゲーション装置（１０）から前記映像信号受信部（８）を通じて入力されるＲＧＢ６６６の映像フォーマットの映像信号をＲＧＢ５６５の映像フォーマットの映像信号に変換して出力することを特徴とする請求項１〜４の何れかに記載の車両用映像処理装置。
前記クロック出力部（３６）は、前記外部映像機器（１０，１３）から映像信号受信部（８，９）を通じて入力されるクロック信号に代えて、当該入力クロック信号と同一又はその逓倍周波数のクロック信号についてクロック安定回路（３７）を用いて生成して出力することを特徴とする請求項１〜５の何れかに記載の車両用映像処理装置。
外部映像機器（１０，１３）から映像信号を受信し、所定の映像フォーマットの第１ビット幅の映像信号を出力する映像信号受信部（８，９）と、
請求項１〜６の何れかに記載の車両用映像処理装置（１１）と、
前記車両用映像処理装置から出力される第２ビット幅の映像信号を入力するメインＣＰＵ（４）と、を備えることを特徴とする車両用映像処理システム。