JP6033278B2 - グラフェンに関する構造体および方法 - Google Patents

グラフェンに関する構造体および方法 Download PDF

Info

Publication number
JP6033278B2
JP6033278B2 JP2014500472A JP2014500472A JP6033278B2 JP 6033278 B2 JP6033278 B2 JP 6033278B2 JP 2014500472 A JP2014500472 A JP 2014500472A JP 2014500472 A JP2014500472 A JP 2014500472A JP 6033278 B2 JP6033278 B2 JP 6033278B2
Authority
JP
Japan
Prior art keywords
layer
graphene
heterostructure
encapsulation
encapsulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014500472A
Other languages
English (en)
Other versions
JP2014522321A (ja
Inventor
ケー ゲイム エー
ケー ゲイム エー
エス ノボセロフ ケイ
エス ノボセロフ ケイ
ブイ ゴルバチョフ アール
ブイ ゴルバチョフ アール
エー ポノマレンコ エル
エー ポノマレンコ エル
Original Assignee
ユニバーシティ・オブ・マンチェスター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ・オブ・マンチェスター filed Critical ユニバーシティ・オブ・マンチェスター
Publication of JP2014522321A publication Critical patent/JP2014522321A/ja
Application granted granted Critical
Publication of JP6033278B2 publication Critical patent/JP6033278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、概してグラフェンに関する構造体および方法に関する。いくつかの側面において、本発明は概してグラフェンヘテロ構造体、すなわち、グラフェンおよび少なくとも１種の他の材料を含む構造体に関する。
グラフェンは、ハニカム格子状に配置された炭素原子の１原子厚の平面シートであると理解できる。
期待され、予想され、あるいは発見されるグラフェンの新たな現象および用途の探求において、一般的にチャージキャリア移動度μにより特徴づけられるグラフェンの電子特性を改善し続けることが重要である。酸化Ｓｉウェハの上部を機械的に劈開することにより得られるグラフェンは、通常およそ１０，０００ｃｍ２Ｖ−１ｓ−１のμを示す。一般的なキャリア濃度ｎ≒１０１２ｃｍ−２では、このような特性は、ほぼ１００ｎｍ程度の平均自由行程ｌ＝（ｈ／２ｅ）μ（ｎ／π）０．５（ｈはプランク定数、ｅは電子電荷）となる。一方、グラフェン内の外因性散乱を解消すると、電子光子相互作用が弱いため通常の温度（Ｔ）（常温）における移動度はおよそ２００，０００ｃｍ２Ｖ−１ｓ−１に達しうることが明らかになっている。実際、高電流によりアニールされた懸濁グラフェンの場合、およそ１０１１ｃｍ−２のｎでは、常温Ｔにおいてμが１００，０００ｃｍ２Ｖ−１ｓ−１を超え、液体ヘリウム温度Ｔにおいてμが１，０００，０００ｃｍ２Ｖ−１ｓ−１を超えることが実証された。しかし、懸濁粒子デバイスは、非常に壊れやすく、周囲の雰囲気の影響を受けやすく、また４プローブ構造においてアニールすることが難しい（最後者は現在まで達成されていない）。さらに、懸濁グラフェンのたわみモードを抑制し、室温Ｔまでの高いμを保持するために大量の歪みを必要とする。ごく最近、劈開したグラフェン用の、原子レベルで平滑で不活性な基質として六方晶窒化ホウ素（ｈＢＮ）を用いることにより、飛躍的進歩がもたらされた。このような構造は、およそ１０１１ｃｍ−２のｎでおよそ１００，０００ｃｍ２Ｖ−１ｓ−１のμを示すことが分かっている。グラフェン内で達成されるμにより、ｌが１μｍに近くなるが、このレベルでの弾道効果は現在のところ報告されていない。
数年の活発な輸送に関する研究を経てなお、グラフェン電子電子（「ｅ‐ｅ」）相互作用について分かっていることは僅かである。シート抵抗にあまり寄与しないため、従来のトランジスタ構造における電子電子相互作用の直接測定は複雑な分析を要する（Ｋｏｚｉｋｏｖ）。近接して離間された２つのグラフェン片の輸送特性を観察することにより、例えば励起子凝縮を含む多様な新たな相互作用現象を解明することができる（ＭａｃＤｏｎａｌｄ）。こうした効果の一つである電子ドラッグ（ｄｒａｇ）は、ＧａＡｓ／ＡｌＧａＡｓヘテロ構造体において非常に有用な手段であることが判明した（Ｇｒａｍｉｌａ、Ｓｉｖａｎ）。ドラッグは、２つの２次元電子ガス（「２ＤＥＧ」）の電子密度の変動の間に起こる散乱により引き起こされるため、層内密度励起および層間電子電子相互作用の探針となる。
本発明は上記考察を踏まえてなされた。
特許文献１は、グラフェン層を六方晶ＢＮ層上に、またＢＮ層をグラフェン層上にエピタキシャル成膜することにより形成されるトランジスタデバイスを対象としている。
特許文献２は、グラフェンを六方晶ＢＮ上にエピタキシャル成膜することにより形成される積層構造を記載している。
しかしながら、上記特許においてこうした構造は明らかに検討されているにもかかわらず、この概念は、本発明以前、単なる理論的概念にとどまっていた。実際、ＢＮ上にグラフェンをエピタキシャル成長させることは、特許文献２および特許文献１の公開時には何処においても達成されていなかった方法である。そのため、これらは、いずれも実際には実行されたことのない理論的応用である。事実、これらの文献から、上記の応用により目指すデバイスは、そこに記載される方法を用いて達成することができないということが明らかである。この点は、六方晶ＢＮ上にグラフェンを、またグラフェン上に六方晶ＢＮを成膜することを初めて明記した、より最近の論文であるDirect Growth of Graphene/Hexagonal Boron Nitride Stacked Layers; Liu, Z.; Song, L.; Zhao, J.; Ma, L.; Zhang, J.; Lou, J.; Ajayan; P. M.; Nano. Lett.; 2011; 11; 2032-2037により裏付けられる。しかし、この論文もまた不完全であり、ここで生成される材料は科学界全体としてはＢＮグラフェン複合材料ではないことが認められている。この論文およびそれ以前の特許に対する主な批評の１つは、著者が実際にはその材料を所有しておらず、単に可能性のある、材料の構造および特性を推測したというものである。しかしながら、グラフェンのＢＮ上、特に六方晶ＢＮ上の成長は、予測不可能であり、またこれを達成することが困難であることは、この材料を得ようとして失敗に終わった多くの試みによって実証されている。本発明は、初めて、生産可能で特徴的なＢＮグラフェン構造体を提供することに成功した。
実際には、例えば、構造体の形成を試みる際に発見された大きな問題の１つは、グラフェンをｈＢＮ上に成膜すると、捕獲された吸着質（恐らく炭化水素）を含む多数の「泡」が生じるという事実に関する。これにより、グラフェンの電気特性およびヘテロ構造体全体に重大な影響が及ぶ可能性がある。この問題は先行技術においては予期もされていなかった。しかしながら、このような泡がデバイスの活性部分に存在する場合、顕著な電荷不均一性を生じ、実質的にデバイスを使用不能にする可能性がある。本発明では、これをはじめとした問題を克服した。
米国特許出願公開第２００７／０１８７６９４号明細書 米国特許出願公開第２００９／００２９７５９号明細書
本発明により解決される１つの課題は、本発明の第１の態様によるヘテロ構造体を提供すること、さらにこのようなヘテロ構造体をもつデバイスを提供することにある。この課題は、特許文献２または特許文献１のいずれによっても解決されていない。これらの新規な構造を得るために用いられる方法は、本特許により対処される技術的問題の一部を表してもいる。
本発明の第１の態様は、
第１の封入層と、
第２の封入層と、
第１の封入層と第２の封入層の間に配置されたグラフェン層と、をもつグラフェンヘテロ構造体を提供しうる。
上で用いられるグラフェンという用語は、「純粋な」、すなわち化学的に修飾されていないグラフェンおよび機能性グラフェンの両方を含む。そのため、上部および／または下部電極をなす個々のグラフェン層はグラフェンまたは機能性グラフェンであってもよい。また、グラフェンは熱処理などの物理的手段により修飾してもよい。以下、簡潔にするために、グラフェンおよび修飾したグラフェンの両方をまとめて単にグラフェンと呼ぶ。
グラフェン層をこのように封入することにより、グラフェン層が周囲環境の影響を受けにくくなるとともに、チャージキャリア移動度μが改善したグラフェンを得ることができる（詳しくは実験例１参照）。したがって、本発明の第１の態様はチャージキャリア移動度μが、好ましくは常温（例えば２０℃）で１００，０００ｃｍ２Ｖ−１ｓ−１以上のグラフェンヘテロ構造体を提供しうる。
好ましくは、第１の封入層は窒化ホウ素を含む（より好ましくは窒化ホウ素からなる）。さらに好ましくは、第１の封入層は六方晶窒化ホウ素を含む（より好ましくは六方晶窒化ホウ素からなる）。第１の封入層は、例えば六方晶窒化ホウ素結晶であってもよい。
好ましくは、第２の封入層は窒化ホウ素を含む（より好ましくは窒化ホウ素からなる）。さらに好ましくは、第２の封入層は六方晶窒化ホウ素を含む（より好ましくは六方晶窒化ホウ素からなる）。第２の封入層は、例えば六方晶窒化ホウ素結晶であってもよい。
六方晶窒化ホウ素は第１および第２の封入層の材料として好適であるが、これは、グラフェン用の原子レベルで平滑で不活性な基質として作用することができるからである。六方晶窒化ホウ素を第１および第２の封入層として用いることにより、とりわけ、常温であっても、１μｍの常温弾道輸送距離および高いチャージキャリア移動度μを示すグラフェンヘテロ構造体を得ることができることが分かってきた（詳しくは実験例１参照）。六方晶窒化ホウ素以外の材料（例えば酸化アルミニウム）は、原理上は第１および／または第２の封入層として用いることができると考えられる。しかしながら、これらの他の材料は、平坦でなく、また／あるいは窒化ホウ素がもつ他の有用な特性をもたないため好適ではない。
グラフェン層は第１の封入層に直接隣接する、すなわち間に層を挟まないことが好ましい。第２の封入層はグラフェン層に直接隣接する、すなわち間に層を挟まないことが好ましい。
一実施形態において、グラフェンヘテロ構造体は第２のグラフェン層を含んでもよい。これにより、集積回路用の数層のトランジスタを含むより複雑なデバイスを形成することができる。本実施形態において、グラフェン層は第１のグラフェン層となる。第１の封入層は第１のグラフェン層と第２のグラフェン層の間にあってもよい。あるいは、第２の封入層が第１のグラフェン層と第２のグラフェン層の間にあってもよい。さらなる実施形態において、グラフェンヘテロ構造体は第３の封入層を含む。こうして、グラフェンと封入層が交互に積層したサンドイッチが構成される。いずれの場合も、封入層は異なる材料でもよく、同じ材料であってもよい。
第２のグラフェン層は適宜第１または第２の封入層に直接隣接する、すなわち間に層を挟まないことが好ましい。第３の封入層は第２のグラフェン層に直接隣接する、すなわち間に層を挟まないことが好ましい。
第１および／または第２の封入層は１０ｎｍに等しい厚さであってもよい。第１および／または第２の封入層は、ＢＮの１〜１０００層の原子層の厚さであってもよい。
各グラフェン層は単層のグラフェンであることが好ましく、すなわち単一原子厚であることが好ましい。しかしながら、グラフェン層は複数層のグラフェンを含むことも可能である。例えば、グラフェン層は２層のグラフェン（いわゆる「二分子層グラフェン」）または３層のグラフェン（いわゆる「三分子層グラフェン」）さえも含みうる。３層を超えるグラフェンでは、グラフェン層の電気的性質が有用でなくなることが考えられる。したがって、グラフェン層は４層以上のグラフェンを含まないことが好ましい。ただし、グラフェン層は、グラフェンが三原子層よりも厚い場合、構造的特徴および局所的欠陥をもちうる。多数のグラフェン層が存在する実施形態において、各グラフェン層の厚さは、他のグラフェン層の厚さに依存しない。
グラフェン層は、層を（例えばエッチングにより、例えば電子ビームリソグラフィおよび／または酸素プラズマエッチングによって）例えば部分的に除去することにより成形して構造体を形成することが好ましい。構造体は、構造体を外部装置に接続するための１つ以上の接触領域を含んでもよい。構造体は、例えばホールバー構造でもよいが、他の構造も同様に適用可能である。例えば、単純に、単一導電路の構造でもよい。ホールバー構造はよく知られており、下記実験例においていくつかの例が示される。ホールバー構造によって、グラフェンヘテロ構造体の特性を検査することが可能になりうる（例えば実験例１参照）。多数グラフェン層の実施形態では、１つ以上のグラフェン層を成形してもよい。
グラフェンヘテロ構造体は例えば金属からなる１つ以上の接触部を含み、例えば、グラフェン層を外部の電子機器に接続しうる。１つ以上の接触部のそれぞれが、グラフェン層（上記参照）内に形成される構造に含まれる１つ以上の接続領域のそれぞれの上に配置されてもよい。
第２の封入層は、グラフェン層の一部分のみを覆うようにグラフェン層と一直線になるよう設けることが好ましく、グラフェン層（上記参照）内に形成される構造体に含まれる１つ以上の接続領域は第２の封入層に覆われないことが好ましい。これにより、例えばリソグラフィ（例えば電子ビームリソグラフィによる）によって第２の封入層をグラフェン層上に成膜した後、１つ以上の接触部を、グラフェン層内に形成される構造体に含まれる１つ以上の接触領域上に成膜することができる。
グラフェンヘテロ構造体は、第１の封入層が配置される基板を含んでもよい。一実施形態において、第１の封入層は基板に直接隣接する、すなわち間に層を挟まないことが好ましい。基板はシリコンウェハ、好ましくは酸化シリコンウェハを含むことが好ましく、その場合、例えば基板は１００ｎｍにほぼ等しい厚さをもつＳｉＯ２を有する。
グラフェンヘテロ構造体は、例えば１μｍにほぼ等しい幅をもつ。
さらに、本発明の第１の態様は、
第１の封入層と、
第２の封入層と、
第１の封入層と第２の封入層の間に配置されたグラフェン層と、をもつグラフェンヘテロ構造体を提供しうる。
この方法は、１つ以上の付加的層を含めるよう、１つ以上の付加的工程を含んでもよい。例えば、上記方法により得られた封入グラフェン構造に付加的なグラフェン層を加えてもよい。
この方法は、本発明の第１の態様に関して記載されるデバイスの特徴のいずれかを実施するかまたはそのいずれかに対応する工程を含んでもよい。
例えば、この方法は、
第１の封入層上にグラフェン層を成膜する工程と、
グラフェン層上に第２の封入層を成膜する工程とを含み、第１の封入層と第２の封入層の間にグラフェン層が配置される。
別の例として、第１の封入層は窒化ホウ素を含む（より好ましくは窒化ホウ素からなる）ことが好ましい。さらに好ましくは、第１の封入層は六方晶窒化ホウ素を含む（より好ましくは六方晶窒化ホウ素からなる）。第１の封入層は、例えば六方晶窒化ホウ素結晶であってもよい。同様に、第２の封入層は窒化ホウ素を含む（より好ましくは窒化ホウ素からなる）ことが好ましい。さらに好ましくは、第２の封入層は六方晶窒化ホウ素を含む（より好ましくは六方晶窒化ホウ素からなる）。第２の封入層は、例えば六方晶窒化ホウ素結晶であってもよい。
別の例として、グラフェン層は、第１の封入層に直接隣接するよう成膜することが好ましい。同様に、第２の封入層は、グラフェン層に直接隣接するよう成膜することが好ましい。
別の例として、第１および／または第２の封入層は六方晶窒化ホウ素の１〜１０００原子層の厚さをもつように成膜してもよい。
別の例として、グラフェン層は単層のグラフェンとなるように成膜することが好ましく、すなわち単一原子厚であることが好ましい。これは、グラフェンが一原子層の厚さよりも厚い場合の、構造的特徴および局所的欠陥を含まない。
別の例として、この方法において、グラフェン層を（例えばエッチングにより、例えば電子ビームリソグラフィおよび／または酸素プラズマエッチングによって）例えば部分的に除去することにより成形して構造体を形成することが好ましい。この成形はグラフェン層の成膜後、第２の封入層の成膜前に行うことが好ましい。また、グラフェン層は成膜中に成形することもでき、すなわち特定の形状に成長させるか、あるいは成膜前に成形しておくこともできる。構造体は、構造体を外部装置に接続するための１つ以上の接触領域を含んでもよい。グラフェン層内に形成される構造体は例えばホールバー構造でもよいが、他の構造も同様に適用可能である。例えば、単純に、単一導電路の構造でもよい。ホールバー構造はよく知られており、下記実験例においていくつかの例が示される。ホールバー構造によって、グラフェンヘテロ構造体の特性を検査することが可能になりうる（例えば実験例１参照）。
別の例として、この方法において、例えば金属からなる１つ以上の接触部を成膜することにより、例えば、グラフェン層を外部の電子機器に接続してもよい。１つ以上の接触部を、グラフェン層（上記参照）内に形成される構造体に含まれる１つ以上の接触領域上に成膜（すなわちその上に配置されるように成膜）することもできる。１つ以上の接触部は、例えば電子ビームリソグラフィによって成膜してもよい。
別の例として、この方法において、第２の封入層を、グラフェン層の一部分のみを覆うようにグラフェン層と一直線になるよう設け、グラフェン層（上記参照）内に形成される構造に含まれる１つ以上の接続領域は第２の封入層に覆われなくてもよい。第２の封入層は、グラフェン層上に成膜する前に、例えば光マスクアライナを用いて位置合わせすることが好ましい。
別の例として、この方法において、第１の封入層を基板上に成膜してもよい。この工程は、グラフェン層の成膜および第２の封入層の成膜の前に行うことが好ましい。第１の封入層は、基板に直接隣接するよう成膜することが好ましい。基板は例えば、誘導体の層および導電体の層を含むことができる。このような基板は例えば、シリコンウェハ、好ましくは酸化シリコンウェハでもよく、その場合、例えば、基板はＳｉＯ２絶縁層を有する。
第１の封入層は、例えば、当該技術分野でよく知られた技術である剥離（機械的劈開）によって機械的に基板上に成膜してもよい。
以下に記載する実験例においてグラフェンおよび窒化ホウ素は、バルク結晶から機械的に劈開したが、この技術は大規模実施には適さない。グラフェンおよび窒化ホウ素作製工程の選択に応じ、上述の順序で層を積み重ね、あるいは個別に作製された層を組み立ててもよい。例えば、本発明の第２の態様によってグラフェン層を第１の封入層上に成膜してもよい。
同様に、本発明の第２の態様による方法によって、例えば、キャリア層上に配置された第２の封入層を備えた前駆体構造を用いて第２の封入層をグラフェン層上に成膜してもよく、前記方法は、
第２の封入層がグラフェン層に面した（したがってキャリア層はグラフェン層に面しない）状態でグラフェン層上に前駆体構造を成膜する工程と、
次に（すなわち、前駆体構造を表面上に成膜した後）、第２の封入層からキャリア層を除去する工程とを含む。この方法は、本発明の第２の態様に記載されるかまたはこれに関する追加的な工程を含んでもよい。
この方法では、各層のうちいずれか１つ以上を成膜した後に（特に、グラフェン層および第２の封入層のうち１つ以上を成膜した後に）、グラフェンヘテロ構造体を、例えば３００℃にほぼ等しい温度でかつ／あるいはアルゴン‐水素雰囲気で、例えばアニールにより浄化することが好ましく、これにより例えば残留物および／または他の汚染を取り除く。
本発明の第２の態様は、
前駆体構造を用いて表面に材料の層を成膜する方法であって、前駆体構造がキャリア層上に配置された材料の層を含み、前記方法は、
最表面に面した（したがってキャリア層は最表面に面しない）材料層の表面上に前駆体構造を成膜する工程と、
次に（すなわち、前駆体構造を表面上に成膜した後）、材料層からキャリア層を除去する工程とを含む。
このように前駆体構造を用いることにより、非常に薄い材料層（例えば、材料の層は１０ｎｍ以下の厚さであってもよい）を表面上に正確に成膜することができる。
この方法は、グラフェンヘテロ構造体を形成するために用いると、特に効果的である。したがって、この方法は、前駆体構造を用いて材料層を表面に成膜してグラフェンヘテロ構造体を形成する方法であってもよい。表面は、既存のグラフェンヘテロ構造体の表面であってもよい。本発明の第１および第２の態様に記載されるヘテロ構造体に関して、この方法をどのように用いるかについてはすでに説明されている。
この方法は、材料層を成膜してグラフェンヘテロ構造体を形成するための従来の技術よりも好適であるが、それは材料の層を成膜してグラフェンヘテロ構造体を形成するための従来の技術は、例えば剥離により層の位置合わせを行うことが難しくなり、かつ／あるいは例えば汚染が発生しうるためである。
材料層はグラフェンヘテロ構造体を形成するのに適した材料・厚さとすることができる。例えば、材料層はグラフェンからなってもよく、または六方晶窒化ホウ素からなってもよい。材料層は例えば１０ｎｍ以下の厚さであってもよい。
前駆体構造は薄く、緻密で、かつ／あるいは可撓性であってもよい。したがって、表面上への前駆体構造の成膜において、支持体、例えば金属フレームを用いて前駆体構造を持ち上げてもよい。
正確な位置合わせを達成するために、前駆体構造は、表面に成膜する前に、２μｍにほぼ等しい精度でもって表面に対し一直線になるようにしてもよい。
キャリア層は適切な技術、好ましくはエッチングによって除去してもよい。そのため、キャリア層は、エッチング可能、例えば可溶性のものを選ぶことが好ましい。キャリア層は、例えばアセトンを用いたエッチングにより除去しうるポリマー、例えばポリ（メタクリル酸メチル）（「ＰＭＭＡ」）であってもよい。
キャリア層の除去後、残留物および／または他の汚染が残る場合がある。したがって、この方法では、キャリア層を除去した後に、成膜された材料の層を含む構造体を、例えば３００℃にほぼ等しい温度でかつ／あるいはアルゴン‐水素雰囲気で、例えば構造体をアニールすることにより浄化することが好ましく、これにより例えば残留物および／または他の汚染を取り除く。
すでに説明したとおり、この方法は本発明の第１の態様による方法において１つ以上の層を形成するため、かつ／あるいは第２の発明による方法において１つ以上の層を形成するために用いることができる。
この方法において、前駆体構造を表面に成膜する前に前駆体構造を形成してもよい。
前駆体構造の形成は、例えば、
犠牲キャリア層上にキャリア層を成膜する工程と；
キャリア層上に材料層を成膜する工程と；
犠牲キャリア層を除去してキャリア層および材料の層を含む前駆体構造を犠牲キャリア層から分離することにより、前駆体構造を形成する工程とを包含していてもよい。
前駆体構造の形成は、最初に、前記犠牲キャリア層を基板上で成膜する工程を包含していてもよく、例えば前記犠牲キャリア層が基板上に配置された状態で前記キャリア層および／または材料層が成膜されてもよい。したがって、犠牲キャリア層を除去することによりキャリア層および材料の層を含むキャリア層前駆体構造が犠牲キャリア層および基板から分離させることができる。
ここで、基板を使用すると、キャリア層および材料の層を成膜することができる初期表面が与えられるため有効である。
犠牲キャリア層は、キャリア層が耐性をもつ技術を用いて除去することが好ましい。より好ましくは、犠牲キャリア層は、キャリア層が耐性をもつ薬剤を用いたエッチングにより除去する。犠牲キャリア層および／またはキャリア層は例えば異なるエッチング剤の影響を受けやすい異なるポリマーからなってもよい。例として、キャリア層がポリ（メタクリル酸メチル）（「ＰＭＭＡ」）からなるとともに犠牲キャリア層がポリメチルグルタルイミド（「ＰＭＧＩ」）からなってもよい。したがって、犠牲キャリア層は、例えばＰＭＭＡが耐性をもつ弱アルカリ溶液を用いたエッチングにより除去することができる。次に、例えばアセトンを用いてＰＭＭＡを材料の層から除去することができる。
本発明の第２の態様は上述の前駆体構造、すなわちキャリア層上に配置される材料の層を含む前駆体構造を提供しうる。前駆体構造は上記特徴のいずれをもっていてもよい。
本発明の第２の態様は、上述の前駆体構造を形成する方法を提供する。前駆体構造の形成方法は、例えば、
犠牲キャリア層上にキャリア層を成膜する工程と；
キャリア層上に材料層を成膜する工程と；
犠牲キャリア層を除去してキャリア層および材料層を含む前駆体構造を犠牲キャリア層から分離する工程と、と包含してもよい。
本発明の第２の態様は、この方法において形成される中間体構造、例えば、犠牲キャリア層上に配置されたキャリア層およびキャリア層上に配置された材料層中間体構造を提供しうる。中間体構造は上述の特徴のいずれをもってもよく、例えば犠牲キャリア層は基板上に成膜してもよい。
別の態様において、本発明は、上述のグラフェンヘテロ構造体を含む電子回路に用いられる電子部品を提供してもよい。電子部品は、例えばホールプローブ、例えば、例えば図４１に図示されるような電界効果トランジスタ、例えば図４２に図示されるようなトランジスタ、または例えば図５１に図示されるような光検出器などの光起電素子、もしくは可変コンデンサであってもよい。
別の態様において、本発明は、上述のグラフェンヘテロ構造体を含む電子装置を提供してもよい。電子装置は例えば、例えば図４５に図示されるような液晶ディスプレイ、または例えば図５１に図示されるようなタッチパネル、太陽電池、歪みゲージ、もしくはガスセンサであってもよい。
本明細書において、「にほぼ等しい」とは、差（すなわち「誤差」）が５０％、４０％、３０％、２０％、１０％、５％、２％または１％より大きくない程度に等しいことを意味することが好ましい。
また、本発明は記載された態様と好適な特徴のいかなる組み合わせをも含むが、明らかに許容されないかまたは無効であることが明確である組み合わせは除くものとする。
添付図面を参照して、提案する実施形態について以下に説明する。
（ａ）は、実験例１に関する、グラフェン窒化ホウ素（ＧＢＮ）デバイスの光学顕微鏡写真である。（ｂ）は、実験例１に関し、標準的な４プローブ構造で測定したＧＢＮデバイスのバックゲート電圧Ｖ ｇ の関数としてσを示す図である。 （ａ）は、実験例１に関し、図１（ｂ）と同じデバイスの様々なＴにおける耐屈曲性を示す図である。（ｂ）は、挿入図は実験例１に関する、ホールクロスの原子間力顕微鏡写真である。主図は実験例１に関し、トップゲートをもつデバイスのＲ Ｂ（ｎ）を示す。 （ａ）は、実験例１に関し、固定ｎ≒６×１０１１ｃｍ−２に対するＲ Ｂ（Ｂ）を示す図である。（ｂ）は、実験例１に関し、５０Ｋおよび２５０Ｋで測定したホール抵抗Ｒ Ｈを示す。挿入図は、実験例１に関し、円角部に対し理論的に求められるＲ Ｈ（Ｂ）を示す図である。 （ａ）は、実験例２に関する、多層の試料のデバイス概略図である。（ｂ）は、実験例２に関する、多層の試料の光学像である。（ｃ）は、実験例２に関し、量子キャパシタンス（丸）および異なるスペーサ厚のシミュレーションの実験結果（実線）を示す図である。 （ａ）は、実験例２に関し、対称な場合の層間電圧（実線）の関数としてドラッグを示す図である。（ｂ）は、実験例２に関し、非対称の場合のドラッグ抵抗を示す図である。（ｃ）は、実験例２に関し、バックゲート電圧の関数としてＲ ｄｒａｇを示図である。 実験例２に関し、異なるＶ ｉｎｔに対するドラッグ抵抗の温度依存性を示す図である。挿入図は実験例２に関し、３つの異なる温度におけるＲ ｄｒａｇ（Ｖ ｉｎｔ）を示す。 実験例２に関し、対数目盛でＲ ｄｒａｇ（ｎ）を示す図である。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。 本明細書に記載の発明に関する情報提供用のスライドである。
実験例１
（封入グラフェンにおける常温でのマイクロメーターレベルの弾道輸送）
六方晶窒化ホウ素に封入されたグラフェンからなるデバイスは明白な負の耐屈曲性および変則のホール効果を示し、これらは広範囲のキャリア濃度に対するマイクロメーターレベルでの常温弾道輸送の直接的な影響である。
グラフェンの新たな現象および用途の研究において、一般的に電荷キャリア移動度μにより特徴づけられるグラフェンの電子品質を改善し続けることが重要であると考えられる。酸化Ｓｉウェハ上部の機械的劈開により得られるグラフェンは、通常およそ１０，０００ｃｍ２Ｖ−１ｓ−１のμを示す。典型的なキャリア濃度ｎ≒１０１２ｃｍ−２では、このような特性は、ほぼ１００ｎｍ程度の平均自由行程ｌ＝（ｈ／２ｅ）μ（ｎ／π）０．５（ｈはプランク定数、ｅは電子電荷）となる。一方、グラフェン内の外因性散乱を解消すると、電子光子相互作用が弱いため通常の温度（Ｔ）（常温）における移動度はおよそ２００，０００ｃｍ２Ｖ−１ｓ−１に達する。グラフェンにおいて達成されるμが１μｍに近づきうるという報告があるが、実際のところこのレベルの弾道効果は現在まで報告されていない。
本実験例において、２つのｈＢＮ結晶間に挟まれるグラフェンからなるデバイスを説明する。このデバイスは、屈曲構造で計測された負の輸送抵抗から直接的に証明されるとおり、室温Ｔにおいて１μｍを超える弾道輸送距離を示す。１０１１ｃｍ−２の低いｎにおいて、デバイスは、ゲート電圧への反応により決定されるとおり、室温Ｔにおいても移動度μ＞１００，０００ｃｍ２Ｖ−１ｓ−１を示す。さらに、ｌはｎの上昇とともに増加し続け、ｎ≒１０１２ｃｍ−２に達すると、本デバイスの縦伝導率σがバルクにおける散乱よりもむしろその幅ｗ≒１μｍにより制限されるようになることが分かった。耐屈曲性Ｒ Ｂの測定から、封入グラフェンは、低いＴで、最高の懸濁デバイスの特性に匹敵する、およそ５００，０００ｃｍ２Ｖ−１ｓ−１のμおよびｌ≒３μｍ（ｎ≒１０１２ｃｍ−２で）を示すと推定される。さらに、封入によりグラフェンが周囲環境の影響を受けにくくなり、ｈＢＮを極薄トップゲート誘導体として用いることが可能となる。
以下の多段階技術を用いて、さらにグラフェン‐窒化ホウ素（ＧＢＮ）ヘテロ構造体と呼ばれる研究用サンプルを作製した。まず、相対的に厚い（およそ１０ｎｍ）ｈＢＮ結晶を酸化Ｓｉウェハ（１００ｎｍのＳｉＯ２）の上に機械的に成膜した。次に、別の基板を劈開することによりサブミリグラフェン結晶を生成し、これを、Dean, C. R.; Young, A. F.; Meric, I.; Lee, C.; Wang, L.; Sorgenfrei, S.; Watanabe, K.; Taniguchi, T.; Kim, P.; Shepard, K. L.; Hone, J. Boron nitride substrates for high-quality graphene electronics Nature Nano. 2010、5、722-726に記載された位置合わせ方法と同様の方法を用いて、選択したｈＢＮ結晶の上に（剥離）転写した。
電子線リソグラフィおよび酸素プラズマエッチングを用いてグラフェンホールバーを画定した（図１および２の画像参照）。ｈＢＮ上にグラフェンを成膜した結果、捕獲された吸着質（恐らく炭化水素）を含む多数の「泡」が生じ、このような泡がデバイスの活性部分に存在する場合、顕著な電荷不均一性を生じた。このため、中央配線を泡のない領域内に合わせようとしたため、達成されるｗがおよそ１μｍまで制限された。
金属（Ａｕ／Ｔｉ）接触部を成膜するための接触領域を空けておくため、第２のｈＢＮ結晶（およそ１０ｎｍ厚）を注意深く位置合わせして、グラフェンホールバーを封入した。いくつかのデバイスにおいて、上部ｈＢＮ結晶を局所ゲート化のための誘導体として用いた。各転写工程の後、デバイスを３００°Ｃのアルゴン‐水素雰囲気でアニールし、ポリマー残留物および他の汚損を除去した。
図１（ａ）は、本発明のＧＢＮデバイスの一の光学顕微鏡写真である。プラズマエッチングにより、微分干渉コントラスト法を用いることにより可視化しうる数ｎｍの高さのｈＢＮメサが生じた。メサの視認性を高めるため、メサの輪郭は細い灰色の線で示している。斜めの破線は上部ｈＢＮ結晶の端部を示している。図１（ｂ）は２つのＴ（実線曲線）で測定されたσ（Ｖｇ）を示す。破線曲線は、Ｌａｎｄａｕｅｒ‐Ｂｕｔｔｉｋｅｒの公式およびｗ＝１μｍで量子細線を通過する確率の数値モデリングを用いて計算したσである。この計算において、散漫境界散乱および、２３０Ｋ、４Ｋにおけるグラフェンバルク内の固有の平均自由行程をそれぞれｌ ｉ＝１．５μｍ、３μｍと想定したが、これらは以下に説明するＲ Ｂの測定から推察される値である。
図１（ｂ）は、標準的な４プローブ構造で測定したＧＢＮデバイスのバックゲート電圧Ｖ ｇの関数としてσを示す。σはＶ ｇ≒−０．１Ｖで最小となり、ごくわずかな外因性ドーピング（およそ１０１０ｃｍ−２）を示した。およそ１０１１ｃｍ−２の低い正孔濃度ｎにおいて、σ（Ｖ ｇ）の傾きで、４Ｋ、常温Ｔでそれぞれμ≒１４０，０００、１００，０００ｃｍ２Ｖ−１ｓ−１となる（低ｎのμは、電子ではおよそ３０％低い）。これらの値は、測定されたホール移動度と一致している。概して、低いｎでは、本発明のＧＢＮデバイスは２０，０００〜１５０，０００ｃｍ２Ｖ−１ｓ−１のμを示し、多くの場合、μ≒１００，０００ｃｍ２Ｖ−１ｓ−１となる傾向がある。図１（ｂ）の別の注目すべき特徴は、相対的に弱いσ（Ｖ ｇ）のＴ依存性であり、これは、このような特性のグラフェン内で電子‐光子散乱が重要な役割を今後果たすことが予想されることから、驚くべきことである。また、４プローブ構造で測定されるグラフェンにおいてσ（Ｖ ｇ）の強い準線形挙動は異例である。以下に示すとおり、これらの特徴は境界散乱に制限される電子輸送に関係してσ＝２ｅ ２／ｈ（ｋ Ｆ ｌ）∝ｎ １／２∝Ｖ ｇ １／２（ｌはおよそｗ）となるため、Ｔに弱く依存する。本発明のデバイス（長さおよそ３μｍ）の通過確率Ｔｒを推測する場合にも境界散乱の重要性が認められる。このため、量子コンダクタンスＧのＬａｎｄａｕｅｒ‐Ｂｕｔｔｉｋｅｒ公式の基準式＝（４ｅ ２／πｈ）（ｋ Ｆ ｗ）Ｔｒにより、高いｎにおいてＴｒ≒０．３〜０．５となり、これは準弾道輸送を示す。
ＧＢＮバルクの電子品質についての情報をさらに得るため、耐屈曲性Ｒ Ｂについて研究した。この目的のため、接触部２と接触部１の間に電流Ｉ ２１を流し、プローブ３と４の間の電圧Ｖ ３４を測定した（図２参照）ところ、Ｒ Ｂ＝Ｒ ３４，２１＝Ｖ ３４／Ｉ ２１となった。異なる屈曲構成（例えば、Ｒ １４，２３およびＲ ３２，１４）において、同様のＲ Ｂ（Ｖ ｇ ）が得られた。拡散性導体では、Ｒ Ｂはｌｎ２／πσに等しくなければならない。ｖａｎ ｄｅｒ Ｐａｕｗの公式は拡散近似を用い、標準的な品質のグラフェンにおけるＲ Ｂ（Ｖ ｇ）を正確に表す。しかし、この公式はμが高い本発明のデバイスにおいては全く役に立たない。実際のところ、Ｒ Ｂが負になることは、例えば接続部２から注入される電荷キャリアの多くが散乱せずに接続部４に到達したことを示す。ＧａＡｌＡｓヘテロ構造体に基づくμの高い二次元ガスにおいて直感と相いれない負性抵抗が観察され、ｌ ｉ＞＞ｗ（ｌ ｉはバルク内の平均自由行程）となることを必要とする。これは、おそらく以前は品質が不十分であったために以前には不可能であった電荷キャリアの弾道伝播を示している。
図２（ａ）は、図１（ｂ）と同じデバイスの様々なＴにおける耐屈曲性を示す。下から上に並ぶ曲線は、それぞれ２Ｋ、５０Ｋ、８０Ｋ、１１０Ｋ、１４０Ｋ、２００Ｋ、２５０Ｋに対応する。破線曲線はσ（Ｖ ｇ）およびｖａｎ ｄｅｒ Ｐａｕｗの公式を用いて計算されるＲ Ｂである。図２（ｂ）（挿入図）は、本発明のホールクロスの原子間力顕微鏡写真を示す。目盛りはデバイスの幅ｗ≒１μｍにより与えられる。この図は、屈曲測定構造および後の微細加工段階でリード線の１つの端から端まで成膜される狭トップゲート（赤で示す）を模式的に示すものである。図２（ｂ）（主図）は、このようなトップゲートをもつデバイスのＲ Ｂ（ｎ）を示す。負のＲ Ｂ、追加障壁を生じ、電子を跳ね返すトップゲート電圧Ｖ ｔｇを印加することにより抑制することができる。
図１（ｂ）の標準的な構造における測定とは反対に、図２（ａ）のＲ Ｂは、μの高いグラフェンへの期待に見合った非常に強いＴ依存性を示す。この格子散乱を追加したにもかかわらず、すべてのＴ≦２５０Ｋに対する高いｎにおいてＲ Ｂは負のままであり、この拡散レジームに期待されるゲート依存性に近づかない（図２（ａ）の破線曲線）。この観察では、常温Ｔでｌ ｉ＞ｗ≒１μｍとなり、これは負のＲ Ｂの観察に必須の条件である。このＲ Ｂの強いＴ依存性はまた、Ｔが低下するにしたがって、ｌ ｉがほぼ反比例して上昇することを示している。ホールクロスを介した弾道輸送の補足的証拠は電位リードの１つの端から端まで設置される追加障壁を有するデバイス（図２（ｂ））によりもたらされる。狭トップゲートに電圧を印加すると、電位障壁はキャリアをクロスに跳ね返し、これにより負のＲ Ｂを抑制した。また、線形依存性σ∝Ｖ ｇからμをおよそ１４０，０００ｃｍ２Ｖ−１ｓ−１と算出することできる低ｎレジーム（｜Ｖ ｇ｜＜０．５Ｖ）においては、対応するｌ＝（ｈ／２ｅ）μ（ｎ／π）０．５≦０．５μｍが負のＲ Ｂを生ずるには不十分であるために、Ｒ Ｂが期待されるとおり正のままとなることに注目されたい。
本発明のＧＢＮヘテロ構造体におけるミクロンレベルの弾道輸送を解明するために、図３（ａ）はＲ Ｂを、固定Ｖ ｇでグラフェンに直角に印加される磁場Ｂの関数として示す（この場合、+３Ｖ）。期待されるとおり、Ｒ Ｂの符号はＢが増加するにしたがって変化するが、これは注入された電子がＢにより屈折し、反対の接続部に弾道的に到達することができないためである。図３（ａ）の特徴的な領域Ｂ ０はおよそ０．１Ｔであり、理論どおり（この倍ｎ≒６×１０１１ｃｍ−２）、ｗと等しい半径サイクロトロン軌道
に対応する。さらに、弾道輸送は、もはやＢの一次関数ではないようなホール抵抗率Ｒ Ｈの変速的な挙動を引き起こすことが予想される。図３（ｂ）は、実際、本発明のデバイスが同じ特徴的な領域Ｂ ０で、顕著なよじれをもつ非線形のＲ Ｈ（Ｂ）を示すことを示している。この変速性は、通常ラストプラトーと呼ばれ拡散系には存在しない。よじれは室温Ｔ（図３（ｂ））においてほぼ消滅し、拡散レジームに近づいていることを示す。Ｒ Ｈ（Ｂ）の関数形式はホールクロスの厳密な形状に強く依存し、この変速性は、本発明のデバイスの場合と同様、クロスが鋭角をもつ場合には軽微になる（図２（ｂ）の画像参照）。
負のＲ Ｂ、その磁場挙動、Ｒ Ｈにおける変速性およびトップゲートの影響は、本発明のホールクロスにおいて、電荷キャリアが散乱することなく反対のリードに弾道的に到達しうるということを明白に示している。これにより、大きな負のＲ Ｂが観察される（｜ｎ｜≧２×１０１１ｃｍ−２）すべての｜Ｖ ｇ｜＞１Ｖに対しｌが１μｍよりも長くなる。大きな値のｌを正当に評価するため、懸濁デバイスおよびＢＮ上のグラフェンにおいて、超高μは、サブミクロンのｌとなるおよそ１０１１ｃｍ−２の低ｎでのみ報告されており、低Ｔにおける百万μの懸濁デバイスのみにおいてｌ≒１μｍが達成された。
図３は磁場における弾道輸送に関係する。図３（ａ）は固定ｎ≒６×１０１１ｃｍ−２に対するＲ Ｂ（Ｂ）を示す。Ｔは５０Ｋ、８０Ｋ、１１０Ｋ、１４０Ｋ、２００Ｋ、２５０Ｋである（それぞれ下から上に並ぶ曲線）。挿入図は、ビリヤード・ボールモデルを用いて算出し、本発明のグラフェンデバイスおよび上記ｎの場合についてスケール化したホールクロスに対するＲ Ｂ（Ｂ）を示す。図３（ｂ）は、５０Ｋおよび２５０Ｋで測定したホール抵抗Ｒ Ｈを示す。図３（ｂ）（挿入図）は、円角部に対し理論的に求められ、スケール化されたＲ Ｈ（Ｂ）を示す。挿入図内の赤い線は拡散限界を示す。
ｌ ｉ＞ｗでは、境界散乱によりσがグラフェンバルクの品質に弱い依存性をもつのみとなり、上記のようなｌ ｉ≧１μｍと比較し、より良好にｌ ｉを推定することができるよう、数値シミュレーションを用いた。ビリヤード・ボールモデル（Beenakker, C. W. J.; van Houten, H. Billiard model of a ballistic multiprobe conductor. Phys. Rev. Lett. 1989, 63, 1857-1860）を用い、散漫境界散乱を想定してＲ Ｂを算出した。散乱が反射するものと推定される場合、Ｒ Ｂは経験的に観察される大きな負の値に達しえない。これは、エッチングされたグラフェンの端部が概してでこぼこしており散漫に散乱しているという一般的な推測と合致する。散漫境界散乱により弾道ワイヤのσが低下（通過確率が低下）するが、コリメーション効果によりＲ Ｂは負により大きくなる。これは、正孔に対し高いσ（より弾道的）を示すが、電子に対しより負に大きいＲ Ｂを示し、また逆もそうであることを示す本発明の実験と一致する（図１および２参照）。この非対称は電子に対する境界散乱の拡散率が高いことに起因し、境界の電子―正孔対称性を破壊する過剰な電荷の存在を暗示している。散漫散乱を想定して、測定したＲ Ｂにより常温Ｔでｌ ｉ≒１．５μｍとなり、｜ｎ｜＞２×１０１１ｃｍ−２（｜Ｖ ｇ｜＞１Ｖ）に対し、５０Ｋ未満でｌ ｉ≒３μｍとなる。厳密な値は数値モデリングおよび拡散境界の推定により推測されるが、このように大きなｌ ｉは、定性的に負に大きなＲ Ｂおよびその強いＴ依存性の両方（例えば、ｌ ｉ≦１μｍはこれらの観察と一致しない）を説明するために不可欠である。推測されたｌ ｉにより、σの挙動およびその弱いＴ依存性を理解することができ、図１（ｂ）の破線曲線は、同じモデルおよびパラメータで計算されたσ（Ｖ ｇ）を示す。
最後に、Ｒ Ｂが負に最も大きくなるｎ≒４×１０１１ｃｍ−２では、ｌ ｉ≒３μｍが固有のμおよそ５００，０００ｃｍ２Ｖ−１ｓ−１を示唆することに注意されたい。これは、電荷の不均一性が顕著に残る、非常に低いｎ≒１×１０１１ｃｍ−２における電界効果から求められるおよそ１５０，０００ｃｍ２Ｖ−１ｓ−１のμと一致する。後者のレジームはｌ ｉ≦０．５μｍに対応し、本実験例に合致して負のＲ Ｂを生じない。標準的な電界効果を用いて高いｎにおける上記μを確認するためには、測定には、電荷不均一性を生じる前述の泡のために現在まで達成しえていないｗ＞５μｍのＧＢＮデバイスが必要である。
結論として、ｈＢＮに封入されたグラフェンは、低いＴで負に大きい輸送抵抗、およそ３μｍを超える平均自由行程で堅調な弾道輸送を示す。中性点から離れるにつれ、（１０１１ｃｍ−２を超えるキャリア濃度では）本発明の１μｍ幅デバイスの縦伝導率は試料の境界における散漫散乱によって制限される。説明したグラフェン‐窒化ホウ素ヘテロ構造体は従来報告されているデバイスに対するさらなる改良であり、基板上のグラフェンに対する百万の移動度を達成する方法を示している。
実験例２
（非弱相互作用二重層ＢＮ‐グラフェンヘテロ構造体におけるクーロンドラッグ）
本実験例では、多層窒化ホウ素／グラフェンヘテロ構造体作製を検討する。開発された技術により、キャリア移動度を１０ｍ２／Ｖｓと高く保ちつつグラフェンを２つの六方晶ＢＮ結晶の間に封入することができる。近接して離間された２つの、独立して接続されたグラフェン層に関する輸送研究の結果を示す。小規模の層間剥離により、クーロンドラッグは、従来研究されている弱相互作用レジームの範囲を超えた特異な挙動を示す。
数年の活発な輸送に関する研究を経てなお、グラフェン電子電子相互作用について分かっていることは僅かである。シート抵抗にあまり寄与しないため、従来のトランジスタ構造における電子電子相互作用の直接測定は複雑な分析を要する。近接して離間された２つのグラフェン片の輸送特性を観察することにより、例えば励起子凝縮を含む多様な新たな相互作用現象を解明することができる。電子ドラッグは、２つの２次元の電子ガス（「２ＤＥＧ」）の電子密度の変動の間に起こる散乱により引き起こされるため、層内密度励起および層間電子電子相互作用の探針となる。
本実験例では、高品質ＢＮ／グラフェンヘテロ構造体について報告し、その輸送特性について研究する。ＧａＡｓ／ＡｌＧａＡｓ二重量子井戸ヘテロ構造体から類推して、本発明の試料におけるドラッグ効果を調査する。しかしながら、ＧａＡｓ試料では、２つの量子井戸間のスペーサが、リーク電流によりおよそ７．５ｎｍ程度に制限されており、量子井戸の寸法自体が典型的におよそ１５ｎｍであるため、２ＤＥＧ中心間の距離が最低２０ｎｍとなる。提示した技術により、リーク電流がほとんど無い状態で、２つのグラフェン層をわずか数ナノメータ厚のＢＮ結晶により離間して１桁分近く配置することが可能になる。２つの層の間に電圧を印加することにより２・１０１２と高いキャリア濃度を達成することができた。そのため、下層に大きな影響を与える従来のＳｉバックゲートと組み合わせて、上層（ｎｔ）および下層（ｎｂ）の濃度を独立して制御することができる。報告されている技術の別の利点は、本発明の試料における常温までの高い移動度であるが、これはグラフェン層が化学的に不活性かつ原子レベルで平坦な六方晶窒化ホウ素層のみと接触していることによる。化学的に不活性かつ原子レベルで平坦な六方晶窒化ホウ素層を用いることは、本実験例の成功の重要な因子であるだけでなく、本発明全体の重要な特徴である。
試料作製は、標準的な機械的剥離技術を用いてＢＮ結晶をＳｉ／ＳｉＯ２ウェハ上に成膜することから始まる（ＰＮＡＳ）。次に、清浄で均一なＢＮ片を選択し、その上に大型のグラフェン結晶を転写する。酸素プラズマエッチングを用いてこのグラフェン片をホールバー状に成形した後、その上に、数層分の厚さのＢＮスペーサをさらに転写する。スペーサはホールバー構造のみを覆い、グラフェン『リード』を覆わないように位置合わせする（図４（ａ）参照）。最後に、上部グラフェン層を転写して、その後標準的な接触部の成膜を行う。下部片の部分が開いたままであるため、接触部は電子ビームリソグラフィを一度行うことにより両層に形成することができる。下部のメサ構造に続き、上層は慎重なエッチングにより成形することができる。転写の各段階の前に、表面を清浄するため、Ａｒ／Ｈ２内で３００°Ｃのアニールを数時間行っておく。
図４（ａ）は多層の試料のデバイス概略図を示す。図４（ａ）に図示した層の順序は、厚いＢＮ下地層（青）、下部グラフェン（灰色）、薄いＢＮスペーサ（赤）、上部グラフェン層（濃い灰色）である。
図４（ｂ）は多層の試料の光学像である。赤線はＢＮスペーサの端部を示す。これらの条件において、ＢＮ上のグラフェンにはほとんどコントラストがないが、ＢＮ下地層を部分的にエッチングしたことにより下部ホールバーが見える。スケールバーは５μｍである。
図４（ｃ）は、量子キャパシタンス（丸）および異なるスペーサ厚のシミュレーションの実験結果（実線）を示す。
転写法ではＳｉ／ＰＭＧＩ／ＰＭＭＡ積層上に標準的な切片成膜を行い、その後弱アルカリ溶液でＰＭＧＩ剥離層をエッチングにより除去することによりＰＭＭＡ膜をリフトオフする。この一連の工程中、切片のある上部ＰＭＭＡ表面は乾いたままである。次に、この膜を支持部（金属リング）上に持ち上げ、下を向けてターゲット基板上に一直線になるように配置する。この位置合わせは光マスクアライナを用いて、およそ２μｍの精度で行う。転写の後、ＰＭＭＡキャリア膜をアセトンで溶解する。転写した切片のアニールは有機種および気体種の微細な泡の形成を伴うことが多いため、リソグラフィはこのような泡の間のホールバーに合わせて行う。
２ｎｍ、２．８ｎｍ、３．６ｎｍの異なるスペーサ厚（ｄ）３つの試料を調べた。試料は非常に類似する挙動を示したが、ここで得られた結果の多くは、著しいリーク問題なくしてより高いキャリア濃度を得るために、より厚いデバイスに対して計測されたものである。ＢＮ中間層を介したリークは、低バイアスでは検出することができず（＞１ＧΩ）、最も厚いデバイスでは０．６Ｖでおよそ１ｎＡまで急激に上昇する。デバイス表面のＡＦＭの研究により、層が、１Å未満のＲＭＳ粗さで、平坦で均一に離間されることが確認される。各構造体には下層に対する接触部が１０個あり、上部に対する接触部が少なくとも６個ある。下部層のキャリア移動度（最高１５ｍ２Ｖ−１ｓ−１）は上部のそれよりも優れている（２．５ｍ２Ｖ−１ｓ−１〜５ｍ２Ｖ−１ｓ−１）。
層間スペーサの品質が良好であることにより、電荷密度を制御するためにグラフェン層間に電圧Ｖ ｉｎｔを用いることができる。主に下層に影響を及ぼすバックゲートとともに、異なる組み合わせの上部（ｎ ｔ）層および下部（ｎ ｂ）層の濃度を達成することができる。ただし、キャリア密度は電圧Ｖ ｉｎｔの一次関数ではなくなる。
このことを調査するために本発明のデバイスのキャパシタンスを調べた（図４（ｃ））。これは、
（Ｂが磁場、Ｒ Ｈがホール抵抗）から電荷キャリア濃度ｎ（Ｖ ｉｎｔｅｒ）を測定することにより行った。次にキャパシタンス（単位面積当たり）は微分
により得られた。この方法は（例えばＮＰに近すぎない）グラフェン層に一種類のキャリアが存在すれば有効である。図４（ｃ）に示す結果から、Ｃは、金属板をもつコンデンサに期待されるように一定ではないことが分かる。この偏差は、グラフェン内の電荷キャリアが低濃度であることにより生じるとともに直列容量として機能する量子キャパシタンスＣｑの寄与による。Ｔ＝０で、異常を無視すると、
（ｖＦ＝１．１・１０６ｍ／ｃはフェルミ速度）となる。総容量は、
（ε＝４．８はＢＮの誘電率で、係数２は両方のプレートをグラフェンで形成したことによる）となる。厚さを唯一の適合変数として用い、ＡＦＭ測定と一致するおよそ４ｎｍのｄが得られた
ここで、ε＝４．８は、ｖＦを１．１×１０^６としたときの交流電流値である。
２ＤＥＧが非常に近接しているため、各層の電子密度の変動間の散乱事象時に運動量移行が起こる。これらの層の一つに駆動電流Ｉａを流すと（活性層）、他の層（非活性層）でドラッグ電流が発生する。両層が同じキャリア型（ｎ‐ｎ、ｐ‐ｐ）かつｎ‐ｐに反対（ｐ‐ｎ）の構成ある場合には、これら２つの電流は同じ方向になる。そのため、開回路構成のドラッグ抵抗Ｒ ｄｒａｇ＝Ｖ ｐ／Ｉ ａは、ｎ‐ｎ（ｐ‐ｐ）の場合負となり、いずれかの層の平均濃度がゼロである場合にはゼロとなる。
本発明のデバイスで観察されるごく僅かな真性ドーピング（推定）のために、ゼロのゲート電圧により両層でＥ Ｆ＝０となる。次に、上層Ｖ ｉｎｔに定電圧を印加すると（下層は接地する）、逆の符号の等しい電荷密度ｎ＝ｎ ｔ＝−ｎ ｂが生じる。ドラッグ測定では、下層を活性層として用い、上層を非活性層として用いているが、活性・非活性層を交換してもドラッグ抵抗は大きくは変化しない（５％以内）。予想どおり、測定されたドラッグ抵抗は、駆動電流（２０Ｋを超える温度、最高０．５μＡ）と無関係であり、ＡＣ／ＤＣの両構造で等しい。
図５（ａ）は、対称な場合（ｎ＝ｎ ｔ＝−ｎ ｂ）の層間電圧（実線）の関数としてドラッグを示す図である。破線は、Ｂ＝０．５Ｔの上層でのＲ ｘｙを示す（同じＶ ｉｎｔ軸、縦軸は図示しない）。水平な点線はＲ ｘｙ＝０であることを示す。図は各上下層におけるフェルミエネルギーを示す。Ｔ＝１２４Ｋである。
図５（ｂ）は、非対称の場合のドラッグ抵抗を示す図であり、両層の同じ型のキャリアに対して負となり（黒の曲線：正孔、赤の曲線：電子）、ｐ‐ｎ（ｎ‐ｐ）構成に対し正となる。これらの図は青い曲線に関連している。Ｔ＝１２４Ｋである。
図５（ｃ）は、異なるＶ ｉｎｔに対するバックゲート電圧の関数としてＲ ｄｒａｇを示す。Ｔ＝１１０Ｋである。これらの図は黒い曲線に関連している。
図５（ａ）は、層間電圧Ｖ ｉｎｔの関数として測定した、Ｖ ｂａｃｋ＝０、すなわちｎ＝ｎ ｔ＝−ｎ ｂのときのＲ ｄｒａｇを示す。電気的中性（ＥＮ）点Ｖ ｉｎｔ＝０において、空間的不均一性によりグラフェンが、不規則に熱で崩された電子‐正孔溜まり系にまで壊され（Ｙａｃｏｂｙ）、平均Ｒ ｄｒａｇがゼロに近づく。より濃度が均一になると、Ｒ ｄｒａｇが急峻に上昇し、最大に達すると、遮蔽により層間相互作用が減弱化することにより低下する。
Ｖ ｉｎｔにおける不均一領域の大きさを推測するために、移動度が低い場合の上層のＲ ｘｙを測定する（図５（ａ）の破線）。Ｒ ｘｙの最大値および最低値は、有限温度および電位の乱れにより２つの型のキャリアが存在するとき、Ｒ ｘｙが１／ｎとして低下する場合の均一な濃度のレジームから不均一なレジームへの交差点に対応する。Ｖ ｉｎｔ＝±０．０５Ｖにおいて縦の破線により示されるこれらの位置は、ドラッグ抵抗Ｒ ｄｒａｇ（グラフ内で縦の点線で示される）のピークにほとんど完全に一致する。したがって、中央のＲ ｄｒａｇ（Ｖ ｉｎｔ）が落ち込んだ部分は、低エネルギーにおけるガスの不均一性に直接的に関係すると考えられる。
有限のバックゲート電圧Ｖ ｂａｃｋを印加すると、両層は同じ型のキャリアを有し、すなわち図５（ｂ）に示すようにドラッグ抵抗は負となる。Ｖ ｉｎｔを導入することにより、１片における濃度は上昇し、もう一片における濃度は飽和することになる。最終的に、これらの層の１つのＥＮ点はフェルミ準位と一致し、このＥＮ点において、Ｒ ｄｒａｇが０を越えて符号が変わることになる。このような変化の大きさもまた電位の乱れに関係する。各層における移動度は異なるため、２つの変化は対称ではない。
ドラッグ抵抗はまたＶ ｂａｃｋの関数として測定することもできる。図５（ｃ）は異なる組み合わせのキャリア型（Ｖ ｉｎｔ＝０、５０、−１００ｍＶ）に対する、このような測定を示す。部分的な遮蔽により、バックゲート電圧は２層の濃度に異なる影響を及ぼす。対称的に定義された濃度ｎ ｔ、ｎ ｂおよび直感的な明解さのために、図５（ａ）で示す測定に類似する測定をさらに調査することを提案する。
図６は、異なるＶ ｉｎｔに対するドラッグ抵抗の温度依存性を示す。実線は二乗に対応する傾きを示す。図６（挿入図）は、３つの異なる温度におけるＲ ｄｒａｇ（Ｖ ｉｎｔ）を示す。
クーロンドラッグは層間散乱過程により生じるため、散乱事象で使用可能な位相空間により制御される。グラフェンに適用されるクーロンドラッグの一般理論は、波数ベクトル
および周波数ωに依存する、遮蔽された層間相互作用
における二次摂動論に基づく。弾道レジームでは、（完全に本発明の実験の状態である）平均自由行程ｌ≫ｄのとき、ドラッグ抵抗率が以下のように推定される。
（１）
図６の挿入図は実験に基づく、ドラッグ効果のＴ依存性を示し、すなわちＲ ｄｒａｇは温度の低下とともに低下し、Ｔがおよそ３０Ｋになるとメゾスコピックレジームが始まる。異なる値の層間電圧に対し推定されるＲ ｄｒａｇ（Ｔ）は、対数目盛で図６に示される。曲線は、高濃度で傾きγが２に近い実験精度の範囲で線形的になる。
二次元従属からの偏差は、例えば、補助的なドラッグメカニズムに由来すると考えられる。さらに、仮想的なフォノンおよびプラスモンのドラッグ増大という、２つの追加的なドラッグメカニズムの可能性がある。別のありうる理由として、Ｃ（Ｔ）またはｋ Ｂ Ｔによるキャリア濃度の変化が挙げられる。
次に、Ｔ ２における係数の濃度依存性について論じる。同一のグラフェン層の場合、以下の一般式により遮蔽された層間相互作用を求めることができる。
（２）
（グラフェンの分極関数Π（ｑ，ω）は文献から導き出すことができ、裸のクーロン相互作用のフーリエ成分νｃ（ｑ）は、本発明の構造における静電気問題の解決策から求められる。以下の誘電率分布をもつ３領域媒体では、
フーリエ関数は以下の式をとる。）
（３）
グラフェンにおけるドラッグに対する従前の理論的研究は、層間距離が遮蔽された電子密度変動の大きさκｄ≫１（
がトーマス・フェルミ遮蔽半径の逆数、εが媒体の平均誘電率）よりもはるかに大きい場合の弱い相互作用のレジームを説明した。グラフェンにおけるクーロンドラッグの理論によると、ドラッグ抵抗Ｒ ｄｒａｇはＴ ２ ｄ −４ ｎ ｔ −３／２ ｎ ｂ −３／２ に比例する。
明らかに、本発明は理論的研究の限界を超えている。本発明のデバイスにおけるキャリア濃度が２・１０１２ｃｍ−２の場合、変数κｄは１に近くなり、その他の場合には常にこれより低くなる。本発明の実験結果との比較によりｎ−３従属からの顕著な逸脱が明らかになった。図７はｎの関数として対数目盛でグラフ化された図５（ａ）のドラッグ抵抗を示す。傾きが増大し、高濃度においてほとんどｎ −２に達することが分かる。この傾きの挙動は正および負のｎの両方（実線および破線の曲線）を再現し、温度には依存しない（異なる色は異なる温度を指す）。変数κｄとともに傾きが増大することは、κｄ≫１が成り立つ場合、最終的に３に達することを示唆する。
式（１）〜（３）に基づく計算結果は図７において実線の緑線で示され、実際、実験結果に近くなっている。なお、反対の限界κｄ≪１では、ドラッグ抵抗率の濃度依存性は
となる。
図７はＲ ｄｒａｇ（ｎ）を対数目盛で示す。異なる色は異なる温度に対応し、実線および破線は、それぞれ正および負のｎである。紫の実線は、ｎ −１の基準である。本実験例の計算結果は緑の実線で示され、ｎ −２に近くなっている。
本明細書および請求項において用いられる場合、「を含む」および「を含んでいる」という用語ならびにこれらの変形は、特定の要素、工程、または整数が含まれていることを意味する。これらの用語は他の要素、工程、または整数の存在を排除するものとして理解するべきではない。
上述の明細書、または以下の請求項、または添付図面において開示され、開示される機能を果たすよう特定の形式で表現された要素、または開示される結果を得るための方法もしくは工程は、本発明を様々な形で実現するべく、別の方法またはこのような要素の組み合わせで適宜使用される。
本発明を上記の実施例に関連付けて説明してきたが、多くの等価な変更および変形は、開示された広範な概念から逸脱することなく、本発明に接した当業者にとって明白なものである。したがって、本明細書に与えられる特許の範囲は、明細書および図面を参照して本明細書に記載の実施形態に限定せずに解釈される添付の請求項によってのみ限定されるべきである。

Claims (14)

  1. 第１の封入層と、
    第２の封入層と、
    前記第１の封入層と前記第２の封入層の間に配置されたグラフェン層と、を有し、
    前記第１の封入層および前記第２の封入層が六方晶窒化ホウ素からなり、
    層間の界面は、ポリマー残留物および／または他の汚染から実質的にフリーであり、
    ヘテロ構造のグラフェンコンポーネントが、１００，０００ｃｍ ２ Ｖ −１ ｓ −１ 以上のチャージキャリア移動度を有する、グラフェンヘテロ構造体。
  2. 前記グラフェン層が前記第１の封入層に直接隣接し、前記第２の封入層が前記グラフェン層に直接隣接する、請求項１に記載のグラフェンヘテロ構造体。
  3. 前記グラフェン層が、単層のグラフェンである、請求項１または２に記載のグラフェンヘテロ構造体。
  4. 前記グラフェン層が、一の構造体を形成するよう成形される、請求項１〜３のいずれか一に記載のグラフェンヘテロ構造体。
  5. 前記グラフェンヘテロ構造体が、１つ以上の接触部を含み、前記１つ以上の接触部のそれぞれが、前記グラフェン層内に形成される構造体に含まれる１つ以上の接続領域のそれぞれの上に配置される、請求項１〜４のいずれか一に記載のグラフェンヘテロ構造体。
  6. 前記第２の封入層が、前記グラフェン層の一部分のみを覆うように前記グラフェン層と一直線になるよう設けられ、前記グラフェン層内に形成される構造体に含まれる１つ以上の接続領域は前記第２の封入層に覆われない、請求項１〜５のいずれか一に記載のグラフェンヘテロ構造体。
  7. 前記グラフェンヘテロ構造体が、前記第１の封入層が配置される基板を含む、請求項１〜６のいずれか一に記載のグラフェンヘテロ構造体。
  8. 前記ヘテロ構造体がさらに第２のグラフェン層を含む、請求項１〜７のいずれか一に記載のグラフェンヘテロ構造体。
  9. 第１の封入層上にグラフェン層を成膜する工程と、
    前記グラフェン層上に第２の封入層を成膜する工程とを含み、
    前記第１の封入層と前記第２の封入層の間に前記グラフェン層が配置され、前記第１の封入層および前記第２の封入層が六方晶窒化ホウ素からなり、
    １層以上の前記層が成膜された後に、グラフェンへテロ構造体をアニールにより浄化する工程を含む、グラフェンヘテロ構造体の製造方法。
  10. 前記第１の封入層が剥離により前記基板の上に成膜される、請求項９に記載の方法であって、
    前記グラフェン層が、前駆体構造を用いて前記第１の封入層上に成膜され、前記前駆体構造はキャリア層上に配置された前記グラフェン層を含み、
    前記グラフェン層が前記第１の封入層に面した状態で前記前駆体構造を前記第１の封入層上に成膜する工程と、
    次に前記グラフェン層から前記キャリア層を除去する工程とを含む、方法。
  11. 前記第２の封入層は前駆体構造を用いて前記グラフェン層上に成膜され、前記前駆体構造はキャリア層上に配置された前記第２の封入層を含む、請求項９または１０に記載の方法であって：
    前記第２の封入層が前記グラフェン層に面した状態で前記グラフェン層上に前記前駆体構造を成膜する工程と、
    次に前記第２の封入層から前記キャリア層を除去する工程とを含む、方法。
  12. 前記各層のうちいずれか１つ以上を成膜した後に、グラフェンヘテロ構造体をアニールにより浄化する、請求項１０〜１１のいずれか一に記載の方法。
  13. 請求項１〜８のいずれか一に記載のグラフェンヘテロ構造体を含む電子回路に用いられる電子部品。
  14. 請求項１〜８のいずれか一に記載のグラフェンヘテロ構造体を含む電子装置。
JP2014500472A 2011-03-22 2012-03-22 グラフェンに関する構造体および方法 Expired - Fee Related JP6033278B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1104824.6 2011-03-22
GBGB1104824.6A GB201104824D0 (en) 2011-03-22 2011-03-22 Structures and methods relating to graphene
PCT/GB2012/050642 WO2012127245A2 (en) 2011-03-22 2012-03-22 Structures and methods relating to graphene

Publications (2)

Publication Number Publication Date
JP2014522321A JP2014522321A (ja) 2014-09-04
JP6033278B2 true JP6033278B2 (ja) 2016-11-30

Family

ID=44012976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014500472A Expired - Fee Related JP6033278B2 (ja) 2011-03-22 2012-03-22 グラフェンに関する構造体および方法

Country Status (7)

Country Link
US (1) US9548364B2 (ja)
EP (1) EP2689459B1 (ja)
JP (1) JP6033278B2 (ja)
KR (1) KR101970809B1 (ja)
CN (1) CN103493204B (ja)
GB (1) GB201104824D0 (ja)
WO (1) WO2012127245A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012088334A1 (en) 2010-12-21 2012-06-28 Kenneth Shepard Electrical devices with graphene on boron nitride
US8858778B2 (en) * 2012-01-19 2014-10-14 Michael James Darling Method for DNA defined etching of a graphene nanostructure
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
JP6228293B2 (ja) * 2013-05-09 2017-11-08 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 基板上の窒化ホウ素およびグラフェンの直接および連続形成
WO2015021479A1 (en) * 2013-08-09 2015-02-12 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
JP6388768B2 (ja) * 2014-01-14 2018-09-12 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局及び無線通信方法
US10306695B2 (en) * 2014-01-31 2019-05-28 Qualcomm Incorporated Procedures for managing secondary eNB (SeNB) radio link failure (S-RLF) in dual connectivity scenarios
GB201401715D0 (en) 2014-01-31 2014-03-19 Univ Manchester Exfoliation
CN104281351B (zh) * 2014-10-10 2017-02-15 合肥鑫晟光电科技有限公司 触控基板及显示装置
US9484469B2 (en) 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
JP6413824B2 (ja) * 2015-02-17 2018-10-31 富士通株式会社 ガスセンサ及びその製造方法
CN104944417A (zh) * 2015-06-01 2015-09-30 中国科学院上海微系统与信息技术研究所 一种石墨烯-氮化硼异质结的制备方法
WO2016203184A1 (en) 2015-06-18 2016-12-22 The University Of Manchester Heterostructures and electronic devices derived therefrom
US10542541B2 (en) * 2015-08-19 2020-01-21 Qualcomm, Incorporated Re-contention-based co-existence on a shared communication medium
US10001529B2 (en) * 2015-09-03 2018-06-19 Texas Instruments Incorporated Low-offset Graphene Hall sensor
US9406872B1 (en) * 2015-11-16 2016-08-02 International Business Machines Corporation Fabricating two-dimensional array of four-terminal thin film devices with surface-sensitive conductor layer
KR102425131B1 (ko) * 2016-02-05 2022-07-26 광주과학기술원 그래핀 트랜지스터 및 이를 이용한 3진 논리 소자
CN109791876B (zh) * 2016-05-12 2023-08-15 环球晶圆股份有限公司 在硅基电介质上直接形成六方氮化硼
TWI660611B (zh) * 2016-05-13 2019-05-21 聯發科技股份有限公司 一種配置用於ｏｆｄｍ系統的統一和擴展的訊框結構的方法及使用者設備
KR102115599B1 (ko) 2016-12-27 2020-05-26 주식회사 엘지화학 분리막 및 이를 포함하는 리튬-황 전지
US10181521B2 (en) 2017-02-21 2019-01-15 Texas Instruments Incorporated Graphene heterolayers for electronic applications
US9793214B1 (en) 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications
US20180254318A1 (en) * 2017-03-02 2018-09-06 William B Pohlman, III Graphene based in-plane micro-supercapacitors
WO2018230638A1 (ja) * 2017-06-16 2018-12-20 株式会社Kri カーボン修飾窒化ホウ素、その製造方法および高熱伝導性樹脂組成物
JP6803874B2 (ja) * 2017-06-16 2020-12-23 株式会社Kri カーボン修飾窒化ホウ素、その製造方法および高熱伝導性樹脂組成物
CN107748025B (zh) * 2017-09-30 2019-10-29 中国人民解放军国防科技大学 一种石墨烯/六方氮化硼异质结构压力传感器及制备方法
KR20200106955A (ko) 2018-01-19 2020-09-15 헬무트 바이트리시 전하캐리어 안내장치 및 그 용도
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
KR102231273B1 (ko) 2018-04-06 2021-03-23 엘지전자 주식회사 무선 통신 시스템에서 단말의 슬롯 포맷 결정 방법 및 상기 방법을 이용하는 단말
CN109065735A (zh) * 2018-06-19 2018-12-21 广东工业大学 一种二维材料范德瓦尔异质结的精确构建方法
AU2019295438B2 (en) 2018-06-25 2023-09-28 2599218 Ontario Inc. Graphene membranes and methods for making graphene membranes
CN108793145B (zh) * 2018-06-30 2021-08-31 中国人民解放军国防科技大学 一种原子级厚度石墨烯/氮化硼复合异质薄膜及制备
CN110963460B (zh) * 2018-09-28 2020-12-25 复旦大学 二维材料解理方法
JP7196547B2 (ja) 2018-11-08 2022-12-27 富士通株式会社 光検出素子、光センサ、及び光検出素子の製造方法
KR102149831B1 (ko) * 2018-11-12 2020-09-01 한국과학기술연구원 그래핀 패턴의 합성 방법 및 이를 이용한 전광 모듈레이터의 제조 방법
US11415643B2 (en) 2018-12-06 2022-08-16 Texas Instruments Incorporated Amplification using ambipolar hall effect in graphene
US10505063B1 (en) * 2019-05-24 2019-12-10 Mathew M. Zuckerman Graphene and hexagonal boron nitride van der waals heterostructured solar energy processing unit (SPU)
CN110426429A (zh) * 2019-08-01 2019-11-08 电子科技大学 一种基于二维玻璃石墨烯的化学传感器阵列
US11332374B2 (en) 2020-03-06 2022-05-17 2599218 Ontario Inc. Graphene membrane and method for making graphene membrane
GB2603905B (en) * 2021-02-17 2023-12-13 Paragraf Ltd A method for the manufacture of an improved graphene substrate and applications therefor
WO2023038015A1 (ja) * 2021-09-08 2023-03-16 音羽電機工業株式会社 電界強度を測定可能なセンサ装置及び外部電界を測定する方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134866B4 (de) 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
WO2002070274A1 (en) * 2001-03-05 2002-09-12 Pramic Limited Process
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US8485884B2 (en) 2007-07-27 2013-07-16 Ebet Ltd. Reverse gaming systems and methods
JP5553353B2 (ja) * 2008-03-26 2014-07-16 学校法人早稲田大学 単原子膜の製造方法
US8384122B1 (en) 2008-04-17 2013-02-26 The Regents Of The University Of California Tunneling transistor suitable for low voltage operation
KR101490111B1 (ko) 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
DE102008031819A1 (de) 2008-07-05 2010-01-14 Forschungszentrum Jülich GmbH Drei- oder Mehrtorbauelement auf Basis des Tunneleffekts
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
US8445893B2 (en) 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US8236118B2 (en) 2009-08-07 2012-08-07 Guardian Industries Corp. Debonding and transfer techniques for hetero-epitaxially grown graphene, and products including the same
US8158200B2 (en) * 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8426309B2 (en) 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
US8227842B2 (en) * 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8501024B2 (en) * 2009-09-30 2013-08-06 The Regents Of The University Of California Method of manufacture of atomically thin boron nitride
KR101603771B1 (ko) * 2009-10-21 2016-03-16 삼성전자주식회사 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
US20110163298A1 (en) * 2010-01-04 2011-07-07 Chien-Min Sung Graphene and Hexagonal Boron Nitride Devices
US20110233513A1 (en) * 2010-03-29 2011-09-29 International Business Machines Corporation Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
KR101882035B1 (ko) * 2010-06-25 2018-07-25 내셔널 유니버시티 오브 싱가포르 흑연 박리에 의한 그래핀 형성 방법
CN101950593B (zh) 2010-09-21 2012-10-10 中国科学院苏州纳米技术与纳米仿生研究所 一种复合材料及其作为超级电容器电极材料的用途
US20130230722A1 (en) * 2010-11-24 2013-09-05 Fuji Electric Co., Ltd. Conductive thin film and transparent conductive film comprising graphene
US9059265B2 (en) 2012-12-18 2015-06-16 The United States Of America, As Represented By The Secretary Of The Navy Graphene resonant tunneling transistor

Also Published As

Publication number Publication date
US9548364B2 (en) 2017-01-17
EP2689459B1 (en) 2019-02-20
EP2689459A2 (en) 2014-01-29
WO2012127245A2 (en) 2012-09-27
KR20140027962A (ko) 2014-03-07
WO2012127245A3 (en) 2013-01-10
KR101970809B1 (ko) 2019-04-19
GB201104824D0 (en) 2011-05-04
CN103493204A (zh) 2014-01-01
US20140008611A1 (en) 2014-01-09
JP2014522321A (ja) 2014-09-04
CN103493204B (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
JP6033278B2 (ja) グラフェンに関する構造体および方法
Li et al. Functionalized graphene for high-performance two-dimensional spintronics devices
Liu et al. Unique domain structure of two-dimensional α-Mo2C superconducting crystals
Avsar et al. Toward wafer scale fabrication of graphene based spin valve devices
Chen et al. Layer-by-layer assembly of vertically conducting graphene devices
Hu et al. Room‐temperature colossal magnetoresistance in terraced single‐layer graphene
KR101962870B1 (ko) 트랜지스터 소자 및 제조를 위한 물질들
Panda et al. Ultimate spin currents in commercial chemical vapor deposited graphene
Yang et al. Low carrier density epitaxial graphene devices on SiC
Li et al. Role of cooperative interactions in the intercalation of heteroatoms between graphene and a metal substrate
US20110102068A1 (en) Graphene device and method of using graphene device
Dubois et al. Crack-defined electronic nanogaps
Khoo et al. Origin of contact resistance at ferromagnetic metal–graphene interfaces
Lanza et al. Nanogap based graphene coated AFM tips with high spatial resolution, conductivity and durability
Luber et al. Nanometre spaced electrodes on a cleaved AlGaAs surface
Schopfer et al. Graphene-based quantum Hall effect metrology
Hu et al. Tip-based nanofabrication of arbitrary shapes of graphene nanoribbons for device applications
Wojtaszek Graphene: a two type charge carrier system
Chen et al. A Polymeric Planarization Strategy for Versatile Multi-terminal Electrical Transport Studies on Small, Bulk Quantum Materials
Li Sub-lithographic patterning of ultra-dense graphene nanoribbon arrays
Tan Gate Tunable Transport in Hexagonal Boron Nitride Encapsulated Bilayer Graphene
Mazzucca Electronic Transport Properties of Novel Correlated and Disorder-Induced Insulators
Tuchfeld Strange Metal Behavior of the Hall Angle in Twisted Bilayer Graphene & Black Phosphorus Quantum Point Contact Devices
Zhong Temperature Dependent Transport Properties of Chemical Vapor Deposition Graphene with Metal and Metal Hydride Surface Functionalization
Wang High quality graphene devices in graphene-boron nitride systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161025

R150 Certificate of patent or registration of utility model

Ref document number: 6033278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees