JP6011138B2 - 位置ずれ検出方法 - Google Patents

Description

本発明は、電子線描画により基板上に形成した所定のパターンの描画中の位置ずれを計測する位置ずれ検出方法及び位置ずれ検出用パターンを有する基板に関する。

半導体素子に代表されるパターンの高集積化・微細化は、デザインルール４５ｎｍノードから３２ｎｍノードへと進展し、さらに２２ｎｍノードの半導体素子の開発が進められている。半導体素子のデザインルールの微細化、高精度化に伴い、半導体のパターンの原版となるフォトマスクやＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ：極端紫外光）マスクなどの半導体用マスク（以後、単にマスクとも言う。）への要求は非常に厳しくなっており、マスクパターンの寸法精度や重ね合わせ精度などの各精度の向上、マスク納期の短縮、製造コスト高騰化傾向の抑制などが重要な課題となっている。

微細なパターンの形成には、主に電子線描画による方法が用いられている。電子線描画法においては、マスク基板やシリコン基板などの基板上のレジスト膜に、設計パターンデータに基づいて電子線を照射してパターンを描画し、現像してレジストパターンを形成した後、レジストパターンに基づいて基板のエッチング加工などが行われる。

電子線描画においては、マスク基板やシリコン基板は描画ステージに固定されており、描画ステージに対して相対的に動くことはないが、基板のステージへの固定が不十分な場合やステージ移動の際に強い加速度がかかると、描画中に基板がステージに対して滑って微小移動する（以後、本発明においては、「位置ずれ」または「スリップ」と言う。）現象が発生する場合がある。基板がフォトマスクなどのマスク基板の場合には、この位置ずれはマスクスリップとも言われ、マスクスリップが生じるということは、描画中にマスク基板が動き（スリップ）、パターンの配置精度に問題が出ることを意味する。

フォトマスクを例にとると、これまでは１０ｎｍ前後の程度の位置ずれ（マスクスリップ）が発生しても大きな問題とはならなかったが、近年のマスクパターンの高精度化に伴い、１０ｎｍ前後やそれ未満の僅かなマスクスリップでも致命的な精度劣化となり、製品仕様を満たすことができなくなってきている。

一般的に、位置ずれ（スリップ）の対策としては、電子線描画開始前にステージ上に基板を載せた状態でランダムに動かして（ジョギング）基板とステージをなじませ、予め位置ずれ量を低減させたり、基板を支える箇所の圧力や機構を最適化することなどが知られている。また、描画対象となる試料の裏面の種別を種別情報として用いる描画方法（特許文献１参照）、あるいは、通常のメカニカル方式による基板保持方法に替えて、静電吸着方式で基板を保持する方法が開示されている（特許文献２参照）。

特開２０１２−５４３６０号公報 特開２００１−１８３８０７号公報

しかしながら、上記のジョギングによる方法も十分な対策とは言えず、特許文献１及び特許文献２に記載されている電子線描画基板の位置ずれ（スリップ）防止対策も完全ではなく、偶発的に基板がすべって、描画した基板に１０ｎｍ前後の位置ずれが生じて製品仕様を満たすことができず、パターン形成した基板が不良品となってしまうという問題があった。

さらに、基板に形成したパターンの位置ずれの検出が、基板を加工してパターンを作製した製造工程の後に行う検査工程で発見されるため、どの描画基板に許容値を超える位置ずれ（スリップ）が生じているかを判定するのに時間がかかり過ぎるという問題があった。

図７は、従来の電子線描画による基板の製造工程及び位置ずれ計測ステップを示す一例としてのフロー図である。加工する基板を準備し（Ｓ１１）、基板上にレジストを塗布し（Ｓ１２）、電子線で所定のパターンを描画し（Ｓ１３）、レジストを現像してレジストパターンを形成し（Ｓ１４）、レジストパターンをマスクにして基板をエッチングし（Ｓ１５）、次いでレジストパターンを剥膜し（Ｓ１６）、所定のパターンを形成した基板を得る（Ｓ１７）。位置ずれの計測は、上記の製造工程の後に行われる検査工程であり（Ｓ１８）、この段階で描画基板の位置ずれ量の計測が行われ、良否が判定される。

フォトマスクを例にとると、マスクの種類によっては電子線描画から検査工程での発見までに数日を要することもあり、マスクスリップを検出し不良と判定してから再製造するとなると、納期問題も発生するという問題があった。

そこで、本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、電子線描画により基板上に形成したパターンの描画中の位置ずれを早期に検出し計測する位置ずれ検出方法及び位置ずれ検出用パターンを有する基板を提供することである。

上記の課題を解決するために、本発明の請求項１に記載の発明に係る位置ずれ検出方法は、電子線描画により基板上に形成したパターンの描画中の位置ずれを計測する位置ずれ検出方法であって、基板上に塗布したレジスト膜に、設計パターンデータに基づいて所定のパターンを電子線描画し、現像してレジストパターンを形成するに際して、前記所定のパターンとともに、位置ずれ検出用パターンを描画し、前記位置ずれ検出用パターンが、描画領域のＸ方向及び前記Ｘ方向と直交するＹ方向に描画されるラインアンドスペースパターンであり、前記ラインアンドスペースパターンが、前記Ｘ方向及び前記Ｙ方向にそれぞれ半分に分割したパターンで、電子線描画の開始時と終了時に２分して分割描画するラインアンドスペースパターンと、比較対象のパターンとして、電子線描画の開始時または終了時だけの一括描画によるラインアンドスペースパターンとで構成されており、現像した後のレジストパターンの状態において、前記位置ずれ検出用パターンを用いて描画中の位置ずれを計測することを特徴とするものである。

本発明の請求項２に記載の発明に係る位置ずれ検出方法は、請求項1に記載の位置ずれ検出方法において、前記分割描画するラインアンドスペースパターンが、最終的に描画面積率が５０％となるラインアンドスペースパターンであり、前記一括描画によるラインアンドスペースパターンが、描画開始時または終了時だけの描画で描画面積率が５０％となるラインアンドスペースパターンであることを特徴とするものである。

本発明の請求項３に記載の発明に係る位置ずれ検出方法は、請求項1または請求項２に記載の位置ずれ検出方法において、前記位置ずれ検出用のパターンが、前記基板の面内数箇所に配置されていることを特徴とするものである。

本発明の請求項４に記載の発明に係る位置ずれ検出方法は、請求項１から請求項３までのうちのいずれか1項に記載の位置ずれ検出方法において、前記位置ずれ検出用のパターンを用いた位置ずれの計測を、ＯＣＤ測定装置を用いて行うことを特徴とするものである。

本発明の請求項５に記載の発明に係る位置ずれ検出方法は、請求項１から請求項４までのうちのいずれか1項に記載の位置ずれ検出方法において、前記基板が、半導体用マスク、ナノインプリント用テンプレート、半導体素子、光学関連素子及びバイオチップのなかのいずれか１つの基板であることを特徴とするものである。

本発明の位置ずれ検出方法によれば、基板の位置ずれ（スリップ）を描画から短時間で検出することができ、従来の検査工程での検出と比較し、時間的損失を少なくすることができる。また、検出用のパターン配置を工夫することで、スリップした際の変動量を推察でき、原因の特定に繋げやすい。基板の位置ずれが、Ｘ方向またはＹ方向へのシフトなのか、回転しているのかなどを判別でき、回転している場合は、どの部分が基点となっているかを判別できるという利点がある。さらに、分割描画パターンの描画タイミングを調節することで、位置ずれ発生タイミングの絞り込みや長時間の描画ずれ（ＬＴＤＤ：Ｌｏｎｇ Ｔｅｒｍ Ｄｉｅ ｔｏ Ｄｉｅ）の評価にも使用できる。

本発明の位置ずれ検出用パターンを有する基板によれば、位置ずれ検出用パターンの占める場所は基板周辺部の小さい領域でよく、必要とする所定のパターンには影響を与えない。位置ずれ検出用パターンが基板上に最後まで残っているので、必要に応じて描画精度の確認を行うことができ、描画品質が保証される。

本発明の位置ずれ検出用パターンの一例を示す平面模式図であり、位置ずれ（スリップ）検出用の分割パターン（ａ）と相対差検出用の一括パターン（ｂ）とで構成され、位置ずれ（スリップ）がない場合における模式図である。 図１に示す本発明の位置ずれ検出用パターンにおいて、位置ずれ（スリップ）がある場合における平面模式図である。 本発明の位置ずれ検出用のパターンが、基板の面内数箇所に配置されている状態を示す平面模式図である。 本発明の電子線描画による基板の製造工程及び位置ずれ計測ステップを示す一例のフロー図である。 本発明の第２の実施例における擬似的な位置ずれを発生させたパターンの模式図である。 本発明の第２の実施例における擬似的な設計位置ずれ量と計測により検出した位置ずれ量との関係を示すグラフである。 従来の電子線描画による基板の製造工程及び位置ずれ計測ステップを示す一例のフロー図である。

以下、図面に基づいて、本発明の位置ずれ検出方法及び位置ずれ検出用パターンを有する基板の実施形態について詳細に説明する。

（位置ずれ検出方法）
本発明においては、電子線描画時の位置ずれ（スリップ）の有無を基板加工製造後の検査工程よりも前の工程であって、電子線によるパターン描画工程により近い工程で検出することを目標とする。

例えば、マスク製造工程では、パターン描画後のレジスト寸法計測工程がある。レジスト寸法計測工程は、レジスト現像工程と基板エッチング工程の間に存在し、比較的描画工程から近いところに位置し、本工程にて位置ずれ（スリップ）の有無を検出する機能を設ければ比較的早期の発見が可能となる。ここで座標測定機（ＫＬＡ−Ｔｅｎｃｏｒ社製のＩＰＲＯ）を用いれば、本来のＬＴＤＤ計測パターンであるボックスインボックス（ＢＯＸ−ＩＮ−ＢＯＸ）等にて位置ずれ（スリップ）を計測することが可能であるが、マスク製造工程においては検査工程に入る前に座標測定機を使用することは一般的ではなく、本工程の前後に新たな工程を追加することが必要で、外観品質面等さまざまなリスクが懸念されるため、既存の工程である本レジスト寸法計測工程において位置ずれ（スリップ）計測を行うのが好ましい。

よって、本発明においては、レジスト寸法計測で実際に用いられるラインアンドスペース（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ）パターンでマスクスリップを検出する手法を用い、電子線描画時の位置ずれ（スリップ）をパターンの寸法差として捉え、パターン描画後のレジスト寸法計測工程での位置ずれ（スリップ）の計測を可能とするものである。

図４は、本発明の位置ずれ検出方法を適用した一例として、電子線描画による基板の製造工程及び位置ずれ計測ステップを示すフロー図である。

図４に示すように、先ず、電子線描画によりパターンを形成する基板を準備し（Ｓ０１）、基板上に電子線レジストを塗布する（Ｓ０２）。次に、電子線描画装置により、設計パターンデータに基づいた所定のパターンとともに、位置ずれ検出用パターンを電子線描画し（Ｓ０３）、レジストを現像してレジストパターンを形成する（Ｓ０４）。本発明において、所定のパターンとは、設計パターンデータに基づいて基板上に形成すべき、前もって決めてあるパターン（主パターンやアライメントパターンなどの補助パターンなど）を意味する。

次に、現像後のレジストパターンの状態において、上記の位置ずれ検出用パターンの位置ずれを計測し、描画された基板の位置ずれの有無と良否を判定する（Ｓ０５）。位置ずれ量が許容値を超えていれば不良品（ＯＵＴ）として処理され、許容値内であれば良品（ＯＫ）として次工程に進める。良品の場合は、レジストパターンをマスクにして基板をエッチングし（Ｓ０６）、次いでレジストパターンを剥膜して（Ｓ０７）、所定のパターンを形成した基板を得る（Ｓ０８）。次に、パターンを形成した基板を製造した後の検査を行う（Ｓ０９）。この検査は、位置ずれの計測を除いた検査であり、例えば、パターン寸法検査、外観欠陥検査などである。

次に、本発明の位置ずれ検出方法で用いる位置ずれ検出用パターンについて説明する。図１は、本発明の位置ずれ検出用パターン１０の一例を示す平面模式図であり、位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））と相対差検出用の一括描画パターン（図１（ｂ））とで構成され、位置ずれ（スリップ）がない場合における模式図である。

図１に示すように、本発明の位置ずれ検出用パターンは、位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））と、比較対象のパターンとして、相対差検出用の一括描画パターン（図１（ｂ））とで構成され、それぞれのパターンは、電子線描画する領域のＸ方向及びＸ方向と直交する描画領域のＹ方向に描画されるラインアンドスペースパターンである。

図１（ａ）の位置ずれ（スリップ）検出用分割描画パターンは、Ｘ方向及びＹ方向にそれぞれ半分に分割されたパターンであり、電子線描画の開始時と終了時に、ラインアンドスペースの幅方向に２分して分割描画し、最終的に描画面積率が５０％となるラインアンドスペースパターンである。
図１（ｂ）の相対差検出用一括描画パターンは、描画開始時または終了時だけの描画で描画面積率が５０％となるラインアンドスペースパターンである。このパターンは図１（ａ）のパターンとは別のパターンであるが、図１（ａ）のパターンを分割描画せずに描画開始時または終了時に同時に描画してもよい。

図１に示す例では、描画面積率が５０％である１対１のラインアンドスペースパターンを示しているが、本発明においては、ラインアンドスペースは１対１に限定されるわけではなく、他の比率のラインアンドスペースパターンを用いることも可能である。

図１（ａ）において、Ｘ方向と、Ｘ方向に直交するＹ方向とに示される半分に分割されたパターン１１は、電子線描画の開始時に描画されるパターンである。Ｘ方向と、Ｘ方向に直交するＹ方向に半分に分割されたパターン１２は、電子線描画の終了時に描画されるパターンである。図１（ｂ）に示すパターン１３は、描画開始時または終了時だけ描画する相対差検出用の一括パターンである。

本発明の位置ずれ検出方法においては、レジスト現像後に形成されたレジストパターンの寸法を計測し、描画中に基板の位置ずれ（スリップ）が無い場合は、図１に示すラインアンドスペースパターンの寸法Ｘｓ、Ｘｒ、Ｙｓ、Ｙｒにおいて、Ｘｓ＝Ｘｒ、Ｙｓ＝Ｙｒとなる。ここで、Ｘｓは位置ずれ（スリップ）検出用の分割パターンのＸ方向のパターン寸法、Ｙｓは分割パターンのＹ方向のパターン寸法であり、Ｘｒは相対差検出用の一括パターンのＸ方向のパターン寸法、Ｙｒは一括パターンのＹ方向のパターン寸法である。

一方、描画中に基板の位置ずれ（スリップ）が発生した場合、そのスリップした分が、最終的なラインアンドスペースパターンの相対寸法差として現れる。図２は、図１に示す本発明の位置ずれ検出用パターンにおいて、位置ずれ（スリップ）がある場合における平面模式図である。図２は、図１と同じ符号を用いている。位置ずれ（スリップ）がある場合には、図２に示す半分に分割されたパターン１１、１２の寸法Ｘｓ、Ｘｒ、Ｙｓ、Ｙｒにおいて、Ｘｓ≠Ｘｒ、Ｙｓ≠Ｙｒとなる。例えば、描画中に基板が右上方向にスリップした場合、電子線描画する領域のＸ方向及びＹ方向双方の分割描画パターン寸法が小さくなる。

図３は、上記の本発明の位置ずれ検出用のパターン１０が、基板３０の面内数箇所に配置されている状態の一例を示す平面模式図である。図３のように配置することで、スリップした際の変動量を推察でき、原因の特定につながりやすい。基板がＸ方向またはＹ方向へのシフトなのか、回転しているのかを判定でき、回転している場合は、どの部分が基点となっているかを判別できる。また、分割描画パターンの描画タイミングを調節することで、位置ずれ発生タイミングの絞り込みや長時間の描画ずれ（ＬＴＤＤ）の評価にも使用できる。上記の位置ずれ検出用のパターン１０はラインアンドスペースパターンで構成されているので、電子線描画をするにあたり、描画時間が増えることはなく描画に負荷はかからない。

現像後のレジストパターンの寸法測定には、測長ＳＥＭ（ＣＤ−ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、ＡＦＭ（原子間力顕微鏡、Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、ＯＣＤ（光学式寸法測定器、Ｏｐｔｉｃａｌ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）測定装置などを用いて測定することができるが、本発明においては、ラインアンドスペースパターンなのでＯＣＤ測定装置を用いることができる。ＯＣＤ測定装置は、大気中で、非破壊で、測定対象物に汚染を生じないで短時間に測定できる利点を有するのでより好ましい。

ＯＣＤ測定装置は、周期的に配置されたレジストパターンに垂直な方向から入射される光の反射後のスペクトルを解析することにより、レジストパターンの幅寸法、膜厚、テーパ角度及び断面形状などを計測でき、大気中での測定のため、レジスト現像装置に組み込むことも可能であり、描画装置へのフィードバックに利用可能である。

本発明においては、測定対象がラインアンドスペースパターンなのでＯＣＤ測定装置を用いることができ、上記のように、ラインアンドスペースパターンよりなる本発明の位置ずれ検出用パターンを用い、現像後のレジストパターンの位置ずれ（スリップ）検出と計測を可能とするものである。

本発明の位置ずれ検出方法は電子線描画により微細なパターンを形成する各種の基板に適用できる。例えば、適用できる基板として、半導体用マスク（フォトマスク、ＥＵＶマスク）、ナノインプリント用テンプレート、半導体素子、光学関連素子およびバイオチップが挙げられる。

本発明の位置ずれ検出方法は、基板の位置ずれ（スリップ）の有無と良否の判定を電子線描画から短時間の基板製造工程の初期の段階のインプロセスで検出することができ、従来の検査工程での検出と比較し、時間的損失を大幅に少なくすることができる。

（位置ずれ検出用パターンを有する基板）
次に、本発明の位置ずれ検出用パターンを有する基板について図面を用いて説明する。 本発明の位置ずれ検出用パターンを有する基板は、電子線描画により基板上に形成した所定のパターンの描画中の位置ずれ（スリップ）を計測する位置ずれ検出用パターンを有する基板である。

位置ずれ検出用パターンは、図１に一例を示すように、電子線描画する領域のＸ方向及びＸ方向と直交する描画領域のＹ方向に描画されるラインアンドスペースパターンであり、Ｘ方向及びＹ方向にそれぞれ半分に分割したパターンを、電子線描画の開始時と終了時に２分して分割描画して、最終的に描画面積率が５０％となるラインアンドスペースパターンである位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））と、比較対象のパターンとして、描画開始時または終了時だけの描画で描画面積率が５０％となるラインアンドスペースパターンである相対差検出用の一括描画パターン（図１（ｂ））とで構成されている。

上記のように、図１に示す例では、描画面積率が５０％である１対１のラインアンドスペースパターンを示しているが、本発明の位置ずれ検出用パターンにおいては、ラインアンドスペースは１対１に限定されるわけではなく、他の比率のラインアンドスペースパターンを用いることも可能である。

図１に示されるように、電子線描画による描画中の位置ずれ（スリップ）がない場合には、図１（ａ）のスリップ検出用分割描画パターンは図１（ｂ）の相対差検出用一括描画パターンと同じパターンで、同じパターン寸法となる。しかし、電子線描画による描画中の位置ずれ（スリップ）がある場合には、図１（ａ）のスリップ検出用分割描画パターンは図１（ｂ）の相対差検出用一括描画パターンと異なるパターン寸法となる。描画中の位置ずれ（スリップ）がある場合、またはない場合のいずれの場合にも、ＯＣＤ測定装置で検出し計測することができる。

本発明における位置ずれ（スリップ）検出用パターン１０の占める面積は小さくてよく、パターンも小さくできるので、所定の主パターンなどに影響を及ぼすことはない。
位置ずれ（スリップ）検出用パターン１０のパターン領域、パターン寸法は特に限定はされないが、例えば、一辺が５０μｍ〜２００μｍ程度のパターン領域に、ライン寸法が１００ｎｍ〜１μｍのラインアンドスペースパターンを用いることができる。

さらに、上記の構成の位置ずれ検出用のパターン１０は、図３に示すように、基板３０の面内数箇所に配置するのが好ましい。

本発明において、位置ずれ検出用パターン１０はレジストパターンの状態だけではなく、製品として出荷される最後の形態にまで基板上に残り、製品の電子線描画における位置ずれ（スリップ）の精度を保証するものとなる。
次に、実施例により本発明をさらに詳しく説明する。

第１の実施例．
光学研磨された大きさ６インチ角（厚さ０．２５インチ）の合成石英基板の一方の主面上に、ＤＣマグネトロンスパッタ法により、クロム（Ｃｒ）のターゲットを用いてアルゴンガス雰囲気下で、Ｃｒ膜を成膜して膜厚５０ｎｍの遮光膜を形成したマスクブランクス基板を準備した。

次に、上記のＣｒ膜上に電子線レジストを塗布し、電子線描画装置で所定の半導体用パターンと位置ずれ検出用のパターンとを描画し、レジストを現像して、レジストパターンを形成した。

位置ずれ検出用のパターンは、図１に示すように、電子線描画する領域のＸ方向及びＸ方向と直交する描画領域のＹ方向に描画されるラインアンドスペースパターンであり、Ｘ方向及びＹ方向にそれぞれ半分に分割したパターンを、電子線描画の開始時と終了時に２分して分割描画し、最終的に描画面積率が５０％となるラインアンドスペースパターンである位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））と、比較対象のパターンとして、描画開始時だけの描画で描画面積率が５０％となるラインアンドスペースパターンである相対差検出用の一括描画パターン（図１（ｂ））とで構成されている。

位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））の設計寸法は、Ｘ方向及びＹ方向の１対１のラインアンドスペースで、各々約５０μｍ×５０μｍの領域において、Ｘ方向及びＹ方向にそれぞれ２分割したラインの幅は２００ｎｍ（したがって、Ｘｓ＝２００ｎｍ×２、Ｙｓ＝２００ｎｍ×２）、ラインの長さは５０μｍとした。
相対差検出用の一括描画パターン（図１（ｂ））の設計寸法は、Ｘ方向及びＹ方向の１対１のラインアンドスペースで、各々約５０μｍ×５０μｍの領域において、Ｘ方向及びＹ方向にラインの幅は４００ｎｍ（Ｘｒ＝４００ｎｍ、Ｙｒ＝４００ｎｍ）、ラインの長さは５０μｍとした。
上記の位置ずれ（スリップ）検出用の分割描画パターン（図１（ａ））と、相対差検出用の一括描画パターン（図１（ｂ））とを一組として、図３に示すように、マスクブランクス基板のパターン転写に支障を生じない周辺部８か所に配置した。

次に、現像後のレジストパターンの状態において、ＯＣＤ測定装置（ナノメトリックス社製）を用いて、上記の位置ずれ検出用パターンの寸法および相対差検出用パターンの寸法をそれぞれ計測し、その相対寸法差から描画基板の位置ずれの有無と良否を判定した。測定の結果、Ｘ方向、Ｙ方向の位置ずれ量は、いずれも５ｎｍ以下の許容値内に入っており、良品（ＯＫ）として次工程に進めた。

次に、レジストパターンをマスクにして、Ｃｒ遮光膜を塩素と酸素の混合ガスを用いてドライエッチングし、Ｃｒの遮光膜パターンを形成し、次いで、レジストパターンを酸素プラズマで剥膜除去し、合成石英基板上にＣｒ遮光膜パターンを形成したフォトマスクを得た。
このフォトマスクは、基板上に所定の半導体パターンとともに、マスク周辺部に位置ずれ検出用のパターンを有するものである。

第１の実施例の位置ずれ検出方法を用いることにより、電子線描画後の早い段階で、描画パターンの位置ずれの有無と良否が判別でき、描画製品が不良の場合の時間的損失を少なくすることができた。

第２の実施例．
第２の実施例は、疑似的に位置ずれが発生した状況を作り出してＯＣＤ測定装置による計測を実施し、本発明の位置ずれ検出方法の有効性を実証するものである。

図５は、擬似的に位置ずれを発生させたパターンの模式図である。位置ずれ検出用パターンとして図１（ａ）を本来用いるところを、図５の擬似的な位置ずれを発生させた位置ずれ検出用パターン２０を用いて、第１の実施例と同様の工程にてパターンを形成し、ＯＣＤ測定装置（ナノメトリックス社製）による計測を行った。

図５において、擬似的な位置ずれを発生させた位置ずれ検出用パターン２０は、図１と同様に、電子線描画する領域のＸ方向及びＸ方向と直交する描画領域のＹ方向に描画されるラインアンドスペースパターンであり、電子線描画の開始時と終了時に２分して分割描画し、描画開始時に描画するパターン１１と描画終了時に描画するパターン１２とから構成されている（図５は、一部に図１と同じ符号を用いている）。

図５において、位置ずれ検出用パターン２０は、上段に示す擬似的な設計位置ずれ量２１がプラス値の場合（パターン１１とパターン１２が離れている状態）、中段に示す擬似的な設計位置ずれ量２１がゼロの場合、下段に示す擬似的な設計位置ずれ量２１がマイナス値の場合（パターン１１とパターン１２が重なっている状態）のパターンを有するものである。
Ｘ方向及びＹ方向にそれぞれ２分割したラインの幅は２００ｎｍ、ラインの長さは５０μｍとした。擬似的な設計位置ずれ量２１の範囲は、−３０ｎｍから＋３０ｎｍまでとした。

図６のグラフは、擬似的な設計位置ずれ量と計測により検出した位置ずれ量との関係を示すグラフである。Ｘ方向およびＹ方向の双方に関して、擬似的な設計位置ずれ量２１に比例した検出位置ずれ量が得られた。

第２の実施例により、１０ｎｍおよびそれ以下の極めて小さな位置ずれ量であっても本発明の位置ずれ検出方法によって検出できることが示された。

（ａ） 位置ずれ（スリップ）検出用分割描画パターン
（ｂ） 相対差検出用一括描画パターン
１０ 位置ずれ検出用パターン
１１ 描画開始時に描画するパターン
１２ 描画終了時に描画するパターン
１３ 開始時または終了時に描画するパターン
２０ 擬似的な位置ずれを発生させた位置ずれ検出用パターン
２１ 擬似的な設計位置ずれ量
３０ 基板

Claims (5)

1. 電子線描画により基板上に形成したパターンの描画中の位置ずれを計測する位置ずれ検出方法であって、
   基板上に塗布したレジスト膜に、設計パターンデータに基づいて所定のパターンを電子線描画し、現像してレジストパターンを形成するに際して、
   前記所定のパターンとともに、位置ずれ検出用パターンを描画し、
   前記位置ずれ検出用パターンが、描画領域のＸ方向及び前記Ｘ方向と直交するＹ方向に描画されるラインアンドスペースパターンであり、
   前記ラインアンドスペースパターンが、前記Ｘ方向及び前記Ｙ方向にそれぞれ半分に分割したパターンで、電子線描画の開始時と終了時に２分して分割描画するラインアンドスペースパターンと、
   比較対象のパターンとして、電子線描画の開始時または終了時だけの一括描画によるラインアンドスペースパターンとで構成されており、
   現像した後のレジストパターンの状態において、前記位置ずれ検出用パターンを用いて描画中の位置ずれを計測することを特徴とする位置ずれ検出方法。
2. 前記分割描画するラインアンドスペースパターンが、最終的に描画面積率が５０％となるラインアンドスペースパターンであり、前記一括描画によるラインアンドスペースパターンが、描画開始時または終了時だけの描画で描画面積率が５０％となるラインアンドスペースパターンであることを特徴とする請求項1に記載の位置ずれ検出方法。
3. 前記位置ずれ検出用のパターンが、前記基板の面内数箇所に配置されていることを特徴とする請求項１または請求項２に記載の位置ずれ検出方法。
4. 前記位置ずれ検出用のパターンを用いた位置ずれの計測を、ＯＣＤ測定装置を用いて行うことを特徴とする請求項１から請求項３までのうちのいずれか１項に記載の位置ずれ検出方法。
5. 前記基板が、半導体用マスク、ナノインプリント用テンプレート、半導体素子、光学関連素子及びバイオチップのなかのいずれか１つの基板であることを特徴とする請求項１から請求項４までのうちのいずれか１項に記載の位置ずれ検出方法。

Images