JP6006059B2 - クロスコネクト情報データベース構築方法及びクロスコネクト装置 - Google Patents

Description

本発明は、クロスコネクト装置における、クロスコネクト情報のデータベース構築方法に関し、特に２つのメモリを用いた、クロスコネクト情報のデータベース構築方法とクロスコネクト装置に関する。

クロスコネクト装置は、インターフェース変換、信号多重、中継経路選択などさまざまな使用目的があり、実現のためのクロスコネクト構成もさまざまである。クロスコネクト装置において、クロスコネクト情報は、経路情報が記載されたテーブル構成をしている。

クロスコネクト装置の電源を再投入する場合は、クロスコネクト情報を再現する必要があり、これらの情報は、不揮発性メモリに保存されていた。

特許文献１には、クロスコネクト装置において、不揮発性メモリに記憶されている回線接続情報に基づき、回線の接続の制御を開始することを特徴とするクロスコネクト装置が開示されている。このクロスコネクト装置は、装置が瞬断した時には、回線接続情報が不揮発性メモリに記憶されているので、回線接続情報を新たに送信しなくとも、停止前の回線接続状況を再現可能である。

図９、図１０及び図１１には、この不揮発性メモリにクロスコネクト情報を格納する例を示す。

図９に、インターフェース変換を実現するＴ−Ｓ−Ｔ構成のクロスコネクト装置５の関連技術を示す。Ｔ−Ｓ−Ｔ構成とは、回線経路に沿ってタイムスイッチ（Ｔ）とスペーススイッチ（Ｓ）とタイムスイッチ（Ｔ）を設ける構成である。

図９は、伝送路ＩＦｘ１〜５（ｘ＝Ｌ、Ｒ）（１１−１〜１１−５、１５−１〜１５−５）の各信号をＴＳ（タイムスロット）単位にクロスコネクトする装置の概要を示す図である。異なるＩＦ（インターフェース）の伝送路間でクロスコネクトすることでＩＦ変換を実現する。

クロスコネクト装置５は、クロスコネクト部１０と、クロスコネクト情報が格納された不揮発性メモリ６によって構成されている。クロスコネクト部１０は、各伝送路ＩＦからの入力信号を時間スイッチするＴＳＷ＿Ｓ１〜Ｓ５（１２−１〜１２−５）と、出力ＩＦを決定する空間スイッチＳＳＷ１３で構成されている。また、各伝送路ＩＦへの出力信号を時間スイッチするＴＳＷ＿Ｄ１〜Ｄ５（１４−１〜１４−５）も備えている。伝送路ＩＦＬｎ（ｎ＝１〜５）〜ＴＳＷ＿Ｓｎ（ｎ＝１〜５)間のＴＳＷ＿Ｓ入力バスや、ＴＳＷ＿Ｓｎ（ｎ＝１〜５）〜ＳＳＷ間のＴＳＷ＿Ｓ出力バスのそれぞれ速度分、ＴＳを占有し接続することでクロスコネクトが実現できる。また、ＳＳＷ〜ＴＳＷ＿Ｄｎ（ｎ＝１〜５）間のＴＳＷ＿Ｄ入力バス、ＴＳＷ＿Ｄｎ（ｎ＝１〜５）〜伝送路ＩＦＲｎ（ｎ＝１〜５）間のＴＳＷ＿Ｄ出力バスも、それぞれ速度分、ＴＳを占有し接続することでクロスコネクトが実現できる。図９のクロスコネクト部１０の数字は、ＴＳの数を示している。資源管理として各バス資源の各ＴＳの使用状態を記録しておく必要がある。

例として伝送路ＩＦＬ１→伝送路ＩＦＲ２へのクロスコネクトを示す。

これは、ＴＳＷ＿Ｓ１入力バスＴＳ＝０１、ＴＳＷ＿Ｓ１出力バス、ＴＳＷ＿Ｄ２入力バスＴＳ＝２０、及びＴＳＷ＿Ｄ２出力バスＴＳ＝３０、のそれぞれを先頭ＴＳとする速度３のクロスコネクトを設定するものである。

図１０は、関連技術のインターフェース変換構成におけるクロスコネクト情報の一例である。このデータベース構築方法では、図１０に示す様に、ＴＳＷ＿Ｓ入力バスＴＳ＝Ｓ１＿０１〜Ｓ１＿０３の３レコード毎に、速度および伝送路ＩＦのＴＳ番号を格納し、不揮発性メモリに記録する。また、ＴＳＷ＿Ｓ１出力バスＴＳ＝Ｓ１＿２０〜Ｓ１＿２２、ＴＳＷ＿Ｄ２入力バスＴＳ＝Ｄ２＿２０〜Ｄ２＿２２、ＴＳＷ＿Ｄ２出力バスＴＳ＝Ｄ２＿３０〜Ｄ２＿３２も、同様に速度および伝送路ＩＦのＴＳ番号を格納し、不揮発性メモリに記録する。

図１１に、関連技術として、信号多重を実現するクロスコネクト装置の構成を示す。図１１は、低速ＩＦであるＬＩＦＬ０１〜２０の各信号を高速ＩＦと同一速度に多重化し、ＴＳ単位にクロスコネクトする装置である。速度の異なるＩＦのクロスコネクトを行うことで多重分離を実現する。

クロスコネクト部２１は、ＬＩＦｘ０１〜２０（ｘ＝Ｌ、Ｒ）（４１−１〜４１−２０、６１−１〜６１−２０）の信号を多重し、高速ＩＦであるＨＩＦｘ０１〜０２（ｘ＝Ｌ、Ｒ）（３１−１〜３１−２、５１−１〜５１−２）と同一速度にするＭＵＸ２６を備えている。さらに、クロスコネクト部２１は、入力信号Ｓ１〜Ｓ３を出力信号Ｄ１〜Ｄ３に時間スイッチする、ＴＳＷ２５を備えている。また、高速信号Ｄ３を各ＬＩＦＲ０１〜２０（６１−１〜６１−２０）へ分離するＤＭＵＸ２７を備えている。ＬＩＦＬｎ（ｎ＝０１〜２０）〜ＭＵＸ間のＭＵＸ入力バス、ＴＳＷのＴＳＷ＿Ｓ入力バス、ＴＳＷのＴＳＷ＿Ｄ出力バス、ＤＭＵＸ〜ＬＩＦＲｎ（ｎ＝０１〜２０）間のＤＭＵＸ出力バスのそれぞれ速度分、ＴＳを占有し接続することでクロスコネクトが実現できる。

例として、ＬＩＦＬ０１→ＨＩＦＲ０１へのクロスコネクトを設定する。ＭＵＸ入力バスＴＳ＝ＬＩＦＬ０１＿０１、ＴＳＷ入力バスＴＳ＝Ｓ３＿００１０、ＴＳＷ出力バスＴＳ＝Ｄ１＿００２０のそれぞれを先頭ＴＳとする速度３のクロスコネクトを設定する。

関連技術では、図１２に示す様にＭＵＸ入力バスＴＳ＝ＬＩＦ０１＿０１〜０３、ＴＳＷ入力バスＴＳ＝Ｓ３＿００１０〜００１２、ＴＳＷ出力バスＴＳ＝Ｄ１＿００２０〜００２２の３テーブルに、３レコード毎に速度および伝送路ＩＦのＴＳ番号を格納する。そして、これらの情報を不揮発性メモリ２８に記録する。

このように、関連技術のクロスコネクト装置２９では、クロスコネクト情報を再現するため、クロスコネクト部２１の経路情報を図１２のようなテーブルに記載し、不揮発性メモリ２８に割り付けている。

特開平１１−１４６４２８号公報

特許文献１に記載の技術では、ハードウェアがインターフェース部、クロスコネクト部の実装フリーを実現可能な場合でも、不揮発性メモリに格納するクロスコネクト情報に互換性が無かった。同一装置で、さまざまな使用目的を実現するためには、クロスコネクト部の構成に依存しない不揮発性メモリへの格納方法を統一する必要があった。

また、複数のクロスコネクト構成をサポートするには、それぞれのクロスコネクト情報をテーブルに記載する必要があるため、不揮発性メモリの容量を圧迫してしまう、という課題があった。

本発明の目的は、上述した課題を解決するクロスコネクト情報のデータベース構築方法を提供することにある。

本発明は、上記課題を解決するために、クロスコネクト装置のクロスコネクト情報データベースを構築する方法であって、第１のメモリに、インターフェース間の各経路に割り付けられたタイムスロットの番号と、タイムスロットに関連付けられたポインタ値とを格納し、第２のメモリに、ポインタ値と、ポインタ値に関連付けられたインターフェース間の所定のクロスコネクト経路に関する情報とを格納することを特徴としている。

また、本発明は、クロスコネクト装置において、第１のメモリと第２のメモリを備え、
第１のメモリには、インターフェース間の各経路に割り付けられたタイムスロットの番号と、タイムスロットに関連付けられたポインタ値とが格納され、第２のメモリには、ポインタ値と、ポインタ値に関連付けられたインターフェース間の所定のクロスコネクト経路に関する情報とが格納されていることを特徴としている。

本発明によれば、不揮発性メモリ上のメモリ使用量を抑える事が可能となるので、メモリを有効に利用できるという効果が得られる。

本発明の第１の実施形態における基本構成を示すブロック図である。 本発明の第１の実施形態における論理データベースのテーブルフォーマットである。 本発明の第１の実施形態におけるクロスコネクト情報の一例である。 本発明の第１の実施形態におけるクロスコネクト設定時のクロスコネクト情報格納動作を示すフローチャートである。 本発明の第１の実施形態における装置立上げ時のクロスコネクト情報展開動作を示すフローチャートである。 本発明の第２の実施形態における基本構成を示すブロック図である。 本発明の第２の実施形態におけるクロスコネクト情報の一例である。 本発明の変形例１におけるクロスコネクト情報の一例である。 関連技術のインターフェース変換構成を示すブロック図である。 関連技術のインターフェース変換構成におけるクロスコネクト情報の一例である。 関連技術の多重分離構成を示すブロック図である。 関連技術の多重分離構成におけるクロスコネクト情報の一例である。

以下、本発明の実施形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は、本発明の実施形態であるクロスコネクト情報の管理方法のうち、インターフェース変換構成の例を示す図である。

クロスコネクト装置１は、クロスコネクト部１０と、クロスコネクト情報が格納された、揮発性メモリ２及び不揮発性メモリ３と、それらを制御する装置制御部４を備える。クロスコネクト部１０は、各伝送路ＩＦＬ１〜ＩＦＬ５（１１−１〜１１−５）からの入力信号を時間スイッチするＴＳＷ＿Ｓ１〜Ｓ５（１２−１〜１２−５）を備えている。また、出力ＩＦを決定する空間スイッチＳＳＷ１３、各伝送路ＩＦへの出力信号を時間スイッチするＴＳＷ＿Ｄ１〜Ｄ５（１４−１〜１４−５）を備えている。そして、伝送路ＩＦＲ１〜ＩＦＲ５（１５−１〜１５−５）に、出力信号を供給する。図１のクロスコネクト部１０の各要素間の数字は、ＴＳの数を示している。

伝送路ＩＦＬｎ（ｎ＝１〜５）〜ＴＳＷ＿Ｓｎ（ｎ＝１〜５)間のＴＳＷ＿Ｓ入力バス、ＴＳＷ＿Ｓｎ（ｎ＝１〜５）〜ＳＳＷ間のＴＳＷ＿Ｓ出力バスのそれぞれが、速度分ＴＳを占有し接続することで、クロスコネクト構成が実現できる。

また、ＳＳＷ〜ＴＳＷ＿Ｄｎ（ｎ＝１〜５）間のＴＳＷ＿Ｄ入力バス、ＴＳＷ＿Ｄｎ（ｎ＝１〜５）〜伝送路ＩＦＲｎ（ｎ＝１〜５）間のＴＳＷ＿Ｄ出力バスについても、同様にクロスコネクト構成が実現できる。

不揮発性メモリ３は、クロスコネクト構成を実現再現する為に必要なクロスコネクト部１０の経路情報を、論理データベースのテーブル（論理テーブル）として図２に示すフォーマットで保持する。この論理テーブルの項目は、レコードの使用／未使用を示す登録欄、クロスコネクト部１０の構成区分を示す構成欄、速度を示す速度欄、クロスコネクト部１０の中継バス内ＴＳ番号のリストを示す接続元ａ〜ｃ、及び接続先ａ〜ｃ欄とする。

揮発性メモリ２には、クロスコネクト部１０のバスの情報が物理データベースのテーブル（物理テーブル）として記憶される。物理テーブルの情報は、上記各バスにおける各ＴＳと論理テーブルへの情報ポインタのみとする。

装置制御部４は、揮発性メモリ２や不揮発性メモリ３から、クロスコネクトの情報を読み出し、クロスコネクト部１０の経路を構成する。

図３に、インターフェース変換を実現するＴ−Ｓ−Ｔ構成のクロスコネクト情報の一例を示す。図３は、物理データベースのテーブル（物理テーブル）と論理データベースのテーブル（論理テーブル）の２つのデータベースを表している。

図３において、揮発性メモリ２に格納されている情報は、物理テーブルである。この物理テーブルは、ＴＳＷ_Ｓ入力バス、ＴＳＷ_Ｓ出力バス、ＴＳＷ_Ｄ入力バス、ＴＳＷ_Ｄ出力バスの４つのテーブルから構成されている。例えば、ＴＳＷ_Ｓ入力バスは、図１の
ＴＳＷ＿Ｓ１〜Ｓ５（１２−１〜１２−５）に入力されるＴＳの状態を表している。同様に、ＴＳＷ_Ｓ出力バス、ＴＳＷ_Ｄ入力バス、ＴＳＷ_Ｄ出力バスも各ＴＳの状態を表している。これらの各物理テーブルには、項目としてＴＳの番号と情報ポインタの欄があり、それぞれＴＳの番号とこの番号に関連付けられてポインタ値が入力されている。このポインタ値は不揮発性メモリに格納されているクロスコネクト経路に関する情報と関連付けられている。

不揮発性メモリ３に格納されている情報は、図２の説明で述べた論理テーブルである。この論理テーブルには、例えば、情報ポインタの番号１として、Ｔ−Ｓ−Ｔ構成を示すために必要な、クロスコネクト経路の割付情報が格納されている。すなわち、番号１の列には、レコードの使用を示す登録欄に『有り』、クロスコネクトの構成区分を示す構成欄に『ＴＳＴ』、速度欄に『３』、の各情報が格納されている。また、接続元ａ欄に接続される伝送路を示す『ＩＦＬ１』、接続元ｂ欄にＴＳＷ_Ｓ入力バスのＴＳ番号である『１』、接続元ｃ欄にＴＳＷ_Ｓ出力バスのＴＳ番号である『２０』が格納されている。さらに、接続先ａ欄には、接続先の伝送路を示す『ＩＦＲ２』、接続先ｂ欄には、ＴＳＷ_Ｄ出力バスのＴＳ番号である『３０』、接続先ｃ欄にＴＳＷ_Ｄ入力バスのＴＳ番号である『２０』、と格納される。これは、伝送路ＩＦＬ１から入力された信号はＩＦＬ１とＴＳＷ＿Ｓ１との間の経路に割り付けられたＴＳ（具体的には０１番から０３番のＴＳ）によって送信されることを表している。また次に、ＴＳＷ＿Ｓ１とＳＳＷとの間の経路に割り付けられたＴＳ（具体的には２０番から２２番のＴＳ）によって送信されることを表している。さらに、ＳＳＷから出力されるときは、ＳＳＷとＴＳＷ＿Ｄ２間の経路に割り付けられた２０番から２２番のＴＳ、さらにＴＳＷ＿Ｄ２とＩＦＲ２間の経路に割り付けられた３０番から３２番のＴＳによって送信されることを表している。この例では速度欄の３が伝送に使用されるＴＳの数３に対応している。速度欄の数値に応じて所定のＴＳ数を対応させることができる。

そして、これらの論理テーブルの情報から関連付けられる箇所の物理テーブル中のＴＳに関連付けられて、ポインタとして番号１が格納されている。

図４は、本発明の第１の実施形態におけるクロスコネクト設定時のクロスコネクト情報を格納する動作を示すフローチャートである。

図４を用いて、装置制御部４が、すでに、揮発性メモリ２及び不揮発性メモリ３上に情報が格納されていて、新たにクロスコネクト経路構成を設定する場合に、クロスコネクト経路に関連する情報を格納する動作を説明する。

まず装置制御部４が、要求されたクロスコネクト経路を確認する（ステップ１０１）。次に装置制御部４は、揮発性メモリ２にアクセスし要求されたクロスコネクト経路に対応する各テーブル中の速度分のＴＳが未使用状態であるかをチェックする（ステップ１０２）。必要なＴＳが各テーブルにおいて全て未使用状態であれば（ステップ１０２のＹＥＳ）、不揮発性メモリ３上の論理テーブルにクロスコネクト経路に関する情報を格納する（ステップ１０３）。例えば、図３の不揮発性メモリ３の論理テーブルにおいて、空いている番号２（ポインタ値が２）の行に、登録の有無、構成、速度、接続元及び接続先の各情報を格納する。そして、揮発性メモリ２の各テーブルに、未使用を確認したＴＳに対応して、クロスコネクト経路に関連する情報を表す情報ポインタを、使用される速度分だけ格納する（ステップ１０４）。

図５は、本発明の第１の実施形態における装置立上げ時のクロスコネクト情報展開動作を示すフローチャートである。

図５を用いて、装置制御部４が、装置電源を再投入して、装置を立上げる場合に、クロスコネクト情報を展開する動作を説明する。装置電源を再投入する場合は、揮発性メモリ２には、情報が無く、不揮発性メモリ３には、論理テーブルの情報が格納されている状態である。

まず、装置制御部４が、図３の不揮発性メモリ３上のクロスコネクト経路に関する情報を備える論理テーブルを参照する（ステップ２０１）。そして、クロスコネクト部１０の構成を特定して、その構成を揮発性メモリ２上に記憶する領域を確保する（ステップ２０２）。すなわち、図３の論理テーブルの場合は、クロスコネクトの構成区分を示す構成欄に『ＴＳＴ』とあるので、ＴＳＴ構成の物理テーブルを記憶する領域を確保する。

不揮発性メモリ３上の論理テーブル内の情報を１つずつ（複数の情報ある場合）参照し、クロスコネクト部１０の経路情報の算出を行う（ステップ２０３）。すなわち、図３の、論理テーブル上の、登録の有無、構成、速度、接続元及び接続先の各情報を基に経路情報を算出する。

そして、この経路情報に対応する揮発性メモリ２中の各バスのテーブルのＴＳに、論理テーブルのクロスコネクト経路に関する情報に関連付けられているポインタ値を、使用される速度分だけ関連付けて格納する（ステップ２０４）。

また、揮発性メモリ２及び不揮発性メモリ３に、何も情報が記憶されていない場合には、各メモリを初期化した後、装置制御部４が各メモリに図３で示されている情報を記憶させれることができる。しかしこの場合でも、上述の図４について記載した方法が適用できる。

以上述べてきたように、本発明は、不揮発性メモリのみを使用していた関連技術に比べて、メモリ使用量が少なくなる。それは、不揮発性メモリには、１つのクロスコネクト構成を１つのレコードに格納するためである。

このように、不揮発性メモリ上のメモリ使用量を抑える事が可能となるので、メモリを有効に利用することができる。
（第２の実施形態）
図６に、本発明の第２の実施形態として、信号多重を実現するクロスコネクト構成を示す。図６は、低速ＩＦであるＬＩＦＬ０１〜２０の各信号を高速ＩＦと同一速度に多重化し、ＴＳ単位にクロスコネクトする装置である。速度の異なるＩＦのクロスコネクトを行うことで多重分離を実現する。

第２の実施形態では、クロスコネクト装置２０は、第１の実施形態と同様に、揮発性メモリ２２、不揮発性メモリ２３、装置制御部２４及び、クロスコネクト部２１を備えている。

クロスコネクト部２１の構成は、各ＬＩＦｘ０１〜２０（ｘ＝Ｌ、Ｒ）（４１−１〜４１−２０）の信号を多重し高速ＩＦであるＨＩＦｘ０１〜０２（ｘ＝Ｌ、Ｒ）（３１−１〜３１−２）と同一速度にするＭＵＸ部２６を備えている。また、入力信号Ｓ１〜Ｓ３を出力信号Ｄ１〜Ｄ３に時間スイッチするＴＳＷ部２５、高速信号Ｄ３を各ＬＩＦＲ０１〜２０の信号（６１−１〜６１−２０）へ分離するＤＷＵＸ部２７を備えている。

図７に、信号多重を実現するクロスコネクト情報の一例を示す。

例として、ＬＩＦＬ０１からＨＩＦＲ０１へのクロスコネクトをＭＵＸ入力バスＴＳ＝ＬＩＦＬ０１＿０１、ＴＳＷ入力バスＴＳ＝Ｓ３＿００１０、ＴＳＷ出力バスＴＳ＝Ｄ１＿００２０のそれぞれを先頭ＴＳとする速度３のクロスコネクトを設定する。

図７において、揮発性メモリ２２に格納されている情報は、物理テーブルである。この物理テーブルは、ＭＵＸ入力バス、ＴＳＷ_Ｓ入力バス、ＴＳＷ_Ｄ出力バス、ＤＭＵＸ出力バスの４つのテーブルから構成されている。この例では、ＤＭＵＸ出力バスは、使用されていないので、３つのテーブルが使用されている。

例えば、ＭＵＸ入力バスは、図６の、ＬＩＦ０１〜２０（４１−１〜４１−２０）、に入力されるＴＳの状態を表している。同様に、ＴＳＷ入力バス、ＴＳＷ出力バスも、各ＴＳの状態を表している。これらの各物理テーブルには、各ＴＳの番号に対応する情報ポインタの欄に、論理テーブルに格納されているクロスコネクト情報を格納する際に付された番号のみ記されている。

図７において、不揮発性メモリ２３に格納されている情報は、論理テーブルである。
この論理テーブルには、例えば、情報ポインタの番号２として、低速ＩＦ→高速ＩＦと多重構成を示すクロスコネクト情報が格納されている。この構成区分は、ＬＨと定義することとする。

図７には、ＬＨ構成を示すために必要な、クロスコネクト経路の割付情報が格納されている。すなわち、番号２の列には、レコードの使用を示す登録欄に『有り』、クロスコネクトの構成区分を示す構成欄に『ＬＨ』、速度欄に『３』、の各情報が格納されている。
また、接続元ａ欄に接続される伝送路を示す『ＬＩＦＬ０１』、接続元ｂ欄にＭＵＸ入力バスのＴＳ番号である『１』、接続元ｃ欄にＴＳＷ＿Ｓ入力バスのＴＳ番号である『１０』が格納されている。さらに、接続先ａ欄には、接続先の伝送路を示す『ＨＩＦＲ０１』、接続先ｃ欄には、ＴＳＷ_Ｄ出力バスのＴＳ番号である『２０』、が格納されている。接続先ｂ欄は、ＤＭＵＸ出力バスが、使用されていないので、空欄となる。

そして、これらの論理テーブルの情報から関連付けられる箇所の物理テーブルに、ポインタとして番号２が格納されている。

これにより、例えば、ＭＵＸ入力バスの伝送路ＬＩＦＬ０１から入力された信号はＬＩＦＬ０１とＴＳＷ＿Ｓ３との間の経路に割り付けられたＴＳ（具体的には０１番から０３番のＴＳ）によって送信されることを表している。同様に、ＴＳＷ入力バスに入力された信号は、ＴＳＷ＿Ｄ１との間の経路に割り付けられたＴＳ（具体的には１０番から１２番のＴＳ）によって送信されることを表している。さらに、ＴＳＷ出力バスに入力された信号は、ＴＳＷ＿Ｄ１に割り付けられたＴＳ（具体的には２０番から２２番のＴＳ）によって伝送路ＨＩＦＲ０１へ送信されることを表している。

以上述べてきたように、不揮発性メモリ上の論理テーブルのフォーマットが、クロスコネクト構成に依存せず、構成区分のバリエーションを増やすことで、将来的に様々なクロスコネクト情報の格納が可能になる。

尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。
（変形例１）
図８に変形例１として、図６の構成の信号多重装置で実現可能なクロスコネクト情報の論理テーブルへの格納例を示す。図７のクロスコネクト情報の変形例である。

ＨＩＦ−ＨＩＦの高速−高速接続例として、番号３のレコードにＨＩＦＬ０１→ＨＩＦＲ０２へのクロスコネクトを構成するため、ＴＳＷ入力バスＴＳ＝１０、ＴＳＷ出力バスＴＳ＝２０のそれぞれを先頭ＴＳとする速度４のクロスコネクト情報の格納例を示す。ＭＵＸ/ＤＭＵＸ部は経由しないため接続元ｂ欄、接続先ｃ欄は空欄とする。構成区分としてＨＨを格納する。

ＨＩＦ−ＬＩＦの高速−低速接続例として、番号４のレコードにＨＩＦＬ０２→ＬＩＦＲ０２へのクロスコネクトを構成する。この例では、ＴＳＷ入力バスＴＳ＝１０、ＴＳＷ出力バスＴＳ＝２０、ＤＭＵＸ部出力バスＴＳ＝１０のそれぞれを先頭ＴＳとする速度２のクロスコネクト情報の格納例を示す。ＭＵＸ部は経由しないため接続元ｂ欄は空欄とする。構成区分としてＨＬを格納する。

ＬＩＦ−ＬＩＦの低速−低速接続例として、番号５のレコードにＨＩＦＬ０１→ＬＩＦＲ２０へのクロスコネクトを構成する。この例では、ＭＵＸ部入力バスＴＳ＝１０、ＴＳＷ入力バスＴＳ＝１、ＴＳＷ出力バスＴＳ＝３０、ＤＭＵＸ部出力バスＴＳ＝１のそれぞれを先頭ＴＳとする速度１のクロスコネクト情報の格納例を示す。構成区分としてＬＬを格納する。

クロスコネクトを構成する経路がより多段となる場合は、接続元及び接続先をそれぞれ増やす事で対応可能である。

上述した揮発性メモリ２の代わりに不揮発性メモリを使用することもできる。この場合、当該不揮発性メモリ内の情報は公知の方法で消去できる。

複数の回線の接続関係を制御する手段を備えたクロスコネクト装置に利用可能である。

１ クロスコネクト装置
２ 揮発性メモリ
３ 不揮発性メモリ
４ 装置制御部
５ クロスコネクト装置
６ 不揮発性メモリ
１０ クロスコネクト部
１１−１〜１１−５ 伝送路ＩＦＬ１〜ＩＦＬ５
１２−１〜１２−５ ＴＳＷ＿Ｓ１〜ＴＳＷ＿Ｓ５
１３ ＳＳＷ
１４−１〜１４−５ ＴＳＷ＿Ｄ１〜ＴＳＷ＿Ｄ５
１５−１〜１５−５ 伝送路ＩＦＲ１〜ＩＦＲ５
２０ クロスコネクト装置
２１ クロスコネクト部
２２ 揮発性メモリ
２３ 不揮発性メモリ
２４ 装置制御部
２５ ＴＳＷ
２６ ＭＵＸ
２７ ＤＭＵＸ
２８ 不揮発性メモリ
２９ クロスコネクト装置
３１−１〜３１−２ ＨＩＦＬ０１〜ＨＩＦＬ０２
４１−１〜４１−２０ ＬＩＦＬ０１〜ＬＩＦＬ２０
５１−１〜５１−２ ＨＩＦＲ０１〜ＨＩＦＲ０２
６１−１〜６１−２０ ＬＩＦＲ０１〜ＬＩＦＲ２０

Claims (10)

1. クロスコネクト装置のクロスコネクト情報データベースを構築する方法であって、
   第１のメモリに、インターフェース間の各経路に割り付けられたタイムスロットの番号と、前記タイムスロットに関連付けられたポインタ値とを格納し、
   第２のメモリに、前記ポインタ値と、前記ポインタ値に関連付けられた前記インターフェース間の所定のクロスコネクト経路に関する情報とを格納すること、
   を特徴とするクロスコネクト情報データベース構築方法。
2. 前記第１のメモリには、前記所定のクロスコネクト経路の伝送速度に対応した数のタイムスロットに対して同一のポインタ値が関連付けられる
   請求項１に記載のクロスコネクト情報のデータベース構築方法。
3. 前記第１のメモリは、揮発性メモリであり、
   前記第２のメモリは、不揮発性メモリである、
   請求項１又は請求項２に記載のクロスコネクト情報のデータベース構築方法。
4. 前記所定のクロスコネクト経路に関する情報は、前記クロスコネクト経路の使用不使用を表す情報と、前記クロスコネクト装置のクロスコネクト経路での伝送速度を表す情報のいずれかまたは両方を含む請求項１から請求項３のいずれか１項に記載のクロスコネクト情報のデータベース構築方法。
5. 前記第１のメモリと前記第２のメモリにすでに情報が格納されている場合、
   要求されたクロスコネクト経路に対応する前記インターフェース間の各経路に割り付けられたタイムスロットが、要求された伝送速度に対応した数だけ未使用か否かを前記第１のメモリにおいて確認し、
   未使用の場合、前記タイムスロットに新たなポインタ値を関連付け、前記ポインタ値を前記第１のメモリに格納し、前記ポインタ値と前記要求されたクロスコネクト経路に関する情報とを互いに関連付けて前記第２のメモリに格納する、
   請求項１から請求項４のいずれか１項に記載のクロスコネクト情報のデータベース構築方法。
6. 前記第１のメモリに情報が失われ、かつ前記第２のメモリに情報が格納されている場合、
   前記第１のメモリにインターフェース間の各経路に割り付けられたタイムスロットの番号を格納し、
   前記第２のメモリに格納されている前記クロスコネクト経路に関する情報を読み出し、
   前記クロスコネクト経路に関する情報に含まれる前記クロスコネクト経路の伝送速度に対応した数だけ、前記各経路に割り付けられたタイムスロットに、前記クロスコネクト経路に関する情報に関連付けられているポインタ値を関連付けて格納する、
   請求項１から請求項４のいずれか１項に記載のクロスコネクト情報のデータベース構築方法。
7. クロスコネクト装置において、
   第１のメモリと第２のメモリを備え、
   前記第１のメモリには、インターフェース間の各経路に割り付けられたタイムスロットの番号と、前記タイムスロットに関連付けられたポインタ値とが格納され、
   前記第２のメモリには、前記ポインタ値と、前記ポインタ値に関連付けられた前記インターフェース間の所定のクロスコネクト経路に関する情報とが格納されていること
   を特徴とするクロスコネクト装置。
8. 前記第１のメモリには、前記所定のクロスコネクト経路の伝送速度に対応した数のタイムスロットに対して同一のポインタ値が関連付けられる
   請求項７記載のクロスコネクト装置。
9. 前記第１のメモリは揮発性メモリであり、
   前記第２のメモリは不揮発性メモリである
   請求項７または請求項８に記載のクロスコネクト装置。
10. 前記所定のクロスコネクト経路に関する情報は、前記クロスコネクト経路の使用不使用を表す情報と、前記クロスコネクト装置のクロスコネクト経路での伝送速度を表す情報のいずれかまたは両方を含む請求項７から請求項９のいずれか１項に記載のクロスコネクト装置。

Images