JP5998644B2 - Multilayer substrate and method for manufacturing multilayer wiring board - Google Patents
Multilayer substrate and method for manufacturing multilayer wiring board Download PDFInfo
- Publication number
- JP5998644B2 JP5998644B2 JP2012123153A JP2012123153A JP5998644B2 JP 5998644 B2 JP5998644 B2 JP 5998644B2 JP 2012123153 A JP2012123153 A JP 2012123153A JP 2012123153 A JP2012123153 A JP 2012123153A JP 5998644 B2 JP5998644 B2 JP 5998644B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- laminated
- layer
- sheet
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体素子搭載用パッケージに用いる板厚が極めて薄い多層配線板とその製造方法に関するものである。 The present invention relates to a multilayer wiring board having a very thin plate thickness used for a semiconductor element mounting package and a method for manufacturing the same.
近年、電子機器の小型化、軽量化、多機能化が一段と進み、これに伴ない、配線の高集積化と小型化が急速に進み、配線の微細化が進んでいる。また、半導体チップとほぼ同等のサイズの、いわゆるチップサイズパッケージ(CSP;Chip Size/Scale Package)などの小型化したパッケージへの要求が強くなっている。一方、エッチングにより配線を形成するサブトラクティブ法で歩留り良く形成できる配線は、導体幅(L)/導体間隙(S)=50μm/50μm程度である。 In recent years, electronic devices have been further reduced in size, weight, and functionality, and along with this, higher integration and miniaturization of wiring are rapidly progressing, and miniaturization of wiring is progressing. In addition, there is an increasing demand for a downsized package such as a so-called chip size package (CSP; Chip Size / Scale Package) that is almost the same size as a semiconductor chip. On the other hand, the wiring that can be formed with good yield by the subtractive method of forming the wiring by etching is about conductor width (L) / conductor gap (S) = 50 μm / 50 μm.
更に微細な導体幅/導体間隙=35μm/35μm程度の配線を実現するために、特許文献1では、剥離可能なピーラブル銅箔を2枚向かい合わせた間にプリプレグを挟んで積層して硬化させた支持基板を作製する。そして、そのピーラブル銅箔上にめっきレジストを形成して、電解金属めっきで導体を必要な厚さに形成した配線層を形成し、レジストを剥離した後に、その配線層の上に層間絶縁樹脂層と配線パターンを順次ビルドアップして多層構造体を形成する。 In order to realize a finer conductor width / conductor gap = about 35 μm / 35 μm, in Patent Document 1, two peelable peelable copper foils are stacked and cured with a prepreg sandwiched between them. A support substrate is produced. Then, a plating resist is formed on the peelable copper foil, a wiring layer in which a conductor is formed to a necessary thickness by electrolytic metal plating is formed, and after removing the resist, an interlayer insulating resin layer is formed on the wiring layer. The wiring pattern is sequentially built up to form a multilayer structure.
そして、支持基板の両面に形成した多層構造体を、ピーラブル銅箔を剥離して分離し、多層構造体の表面に残ったピーラブル銅箔の薄い金属層をソフトエッチングで除去するというセミアディティブ法を利用した技術により、板厚が極めて薄い多層配線板を製造する技術が開示されている。 Then, the multilayer structure formed on both sides of the support substrate is separated by peeling the peelable copper foil, and the thin metal layer of the peelable copper foil remaining on the surface of the multilayer structure is removed by soft etching. A technique for manufacturing a multilayer wiring board having a very thin board thickness is disclosed.
特許文献1の技術では、支持基板の外側にプリプレグを介してピーラブル銅箔を積層することで硬化したプリプレグの絶縁樹脂材料の外側にピーラブル銅箔を貼り合せ、そのピーラブル銅箔上に銅めっきすることにより配線パターンを形成し、その上に層間絶縁樹脂層と配線パターンを複数層積層した後、ピーラブル銅箔を剥離していた。そして、ピーラブル銅箔の層をエッチングして除去することでその上に形成していた配線パターンと層間絶縁樹脂層の面とを露出させていた。 In the technique of Patent Document 1, the peelable copper foil is bonded to the outside of the insulating resin material of the prepreg cured by laminating the peelable copper foil via the prepreg on the outside of the support substrate, and copper plating is performed on the peelable copper foil. Thus, a wiring pattern was formed, a plurality of interlayer insulating resin layers and wiring patterns were laminated thereon, and then the peelable copper foil was peeled off. Then, the peelable copper foil layer is removed by etching to expose the wiring pattern formed thereon and the surface of the interlayer insulating resin layer.
特許文献1の技術では、そのようにして多層配線板を製造していたので、ピーラブル銅箔側に面する絶縁樹脂層の面に接続端子の配線パターンを埋め込んで、その接続端子の配線パターンに位置を合わせたビアホールを絶縁樹脂層内に形成していた。 In the technique of Patent Document 1, since the multilayer wiring board was manufactured in this way, the wiring pattern of the connection terminal was embedded in the surface of the insulating resin layer facing the peelable copper foil side, and the wiring pattern of the connection terminal was Via holes aligned with each other were formed in the insulating resin layer.
この従来技術では、接続端子とビアホールとのパターンの位置合せ精度の関係から、130μm以下のピッチで接続端子とビアホールとを安定して製造することができなかった。すなわち、接続端子をビアホールの径程度に小さく形成した場合に、その接続端子からビアホールの位置がずれて加工された場合、最終的に多層配線板の絶縁樹脂層の表面に露出する接続端子の形状が片側に飛び出る形になり、接続端子部分が絶縁樹脂層から露出する形状が異常になった。その異常な接続端子部分は半導体チップのバンプ(接続端子)との接続の信頼性が低い問題があった。また、その接続端子部分が隣接するバンプとの距離が近くなり、半導体チップのバンプを半田付けする際に、隣接するバンプと半田によるショートが発生するか、又は、絶縁信頼性が悪くなる問題があった。 In this conventional technique, the connection terminals and the via holes cannot be stably manufactured at a pitch of 130 μm or less because of the positional alignment accuracy of the connection terminals and the via holes. That is, when the connection terminal is formed as small as the diameter of the via hole, the shape of the connection terminal that is finally exposed on the surface of the insulating resin layer of the multilayer wiring board when the position of the via hole is shifted from the connection terminal is processed. Jumped out to one side, and the shape in which the connecting terminal part was exposed from the insulating resin layer became abnormal. The abnormal connection terminal portion has a problem that the reliability of connection with the bump (connection terminal) of the semiconductor chip is low. In addition, the distance between the connection terminal portion and the adjacent bump becomes short, and when soldering the bump of the semiconductor chip, a short circuit occurs between the adjacent bump and the solder, or the insulation reliability deteriorates. there were.
本発明の課題は、上記の問題を解決して、ICチップのピッチが130μm程度の高密度のバンプと高い信頼性で電気接続でき、かつ、板厚が極めて薄い多層配線板を得ることにある。 An object of the present invention is to solve the above-described problem and obtain a multilayer wiring board that can be electrically connected to a high-density bump having an IC chip pitch of about 130 μm with high reliability and has a very thin plate thickness. .
本発明は、上記課題を解決するために、多層配線板の製造方法に用いる積層基板が、支持基板の外側に半硬化絶縁樹脂シートと、剥離可能な複数の金属層を有する多層構造の金属箔と、を有し、前記半硬化絶縁樹脂の絶縁樹脂材料で、前記多層構造の金属箔の外周部分を一体に覆う構造を備えることを特徴とする積層基板である。 The present invention, in order to solve the above problems, a laminated substrate used in the production method of the multi-layer wiring board, a metal multilayer structure comprising a semi-cured insulating resin sheet on the outside of the supporting substrate, a plurality of metal layers that can be peeled off has a foil, the said an insulating resin material in a semi-cured insulating resin, the outer peripheral portion of the metal foil of the multilayer structure is a laminated board, wherein Rukoto having a structure that covers together.
また、本発明は、支持基板の外側に半硬化の絶縁樹脂シートを重ね、該半硬化の絶縁樹脂シートの外側に、該半硬化の絶縁樹脂シートよりも寸法が小さく、両面に複数の金属層が剥離可能に積層されて成る積層金属シートを、その極薄銅箔層を外側にして重ねて積層する工程と、前記積層金属シートの外側に第1の層間絶縁樹脂層を積層する時に前記層間絶縁樹脂層の絶縁樹脂が前記多層構造の金属箔の外縁部の表面の上に流れ出すことにより、前記絶縁樹脂により前記多層構造の金属箔の外周部分を覆った積層基板を形成する工程と、
前記層間絶縁樹脂層の外側から穴あけ加工用レーザー光線によって前記積層金属シートの前記積層金属シートに達するビアホール下穴を形成する工程と、銅めっきにより前記ビアホール下穴を充填した第1のビアホール及び前記第1の層間絶縁樹脂層の外側に前記第1のビアホールのランドと第1の配線パターンを形成する工程と、前記第1の層間絶縁樹脂層と第1の配線パターンの外側に次の層間絶縁樹脂層と配線パターンの層を交互に積層して多層配線構造を形成する工程と、前記積層金属シートを剥離することで、前記支持基板から前記多層配線構造を分離する工程と、前記多層配線構造の極薄銅箔層をクイックエッチングすることで、前記層間絶縁樹脂層に埋め込まれた、上底の径が下底の径より小さい円錐台状のビアホールの上底を外側に露出させた多層配線板を形成する工程とを有することを特徴とする多層配線板の製造方法である。
The present invention also provides a semi-cured insulating resin sheet stacked on the outer side of a support substrate, the outer surface of the semi-cured insulating resin sheet is smaller in size than the semi-cured insulating resin sheet, and has a plurality of metal layers on both sides. sometimes the interlayer but laminating a laminated metal sheet formed by releasably laminated, laminating overlapping with the ultrathin copper foil layer on the outside, a first interlayer insulating resin layer on the outer side of the laminated metal sheet Forming a laminated substrate that covers the outer peripheral portion of the metal foil of the multilayer structure with the insulating resin by allowing the insulating resin of the insulating resin layer to flow on the surface of the outer edge of the metal foil of the multilayer structure ;
Forming a via hole pilot hole reaching the laminated metal sheet of the laminated metal sheet by a drilling laser beam from outside the interlayer insulating resin layer, a first via hole filling the via hole pilot hole by copper plating, and the first Forming a land of the first via hole and a first wiring pattern outside the first interlayer insulating resin layer; and a next interlayer insulating resin outside the first interlayer insulating resin layer and the first wiring pattern. Forming a multilayer wiring structure by alternately laminating layers and wiring pattern layers, separating the multilayer wiring structure from the support substrate by peeling the laminated metal sheet, and The top bottom of the frustoconical via hole embedded in the interlayer insulating resin layer by the quick etching of the ultrathin copper foil layer is smaller in diameter than the bottom bottom A method for manufacturing a multilayer wiring board, characterized in that a step of forming a multilayer wiring board was exposed outside.
本発明により、層間絶縁樹脂層31に埋め込まれた、上底の径が下底の径より小さい円錐台状のビアホール32の、径が50μm程度の上底を外側に露出させた多層配線構造30から成る多層配線板を得ることができる。
According to the present invention, the
この露出させたビアホール32の上底の径が50μm程度で小さいので、その上底にICチップのバンプ(接続端子)を接続することで、ICチップのピッチが130μm程度の高密度の部品端子と高い信頼性で電気接続することができる効果がある。
Since the diameter of the upper base of the exposed via
以下、図面を参照して本発明の実施形態を説明する。図1から図6の側断面図に、本発明の多層配線板の製造方法の一実施形態を工程順に示す。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 6 show an embodiment of a method for producing a multilayer wiring board according to the present invention in the order of steps.
構造に用いる材料、構成については、製造方法の実施形態を例に以下に説明する。
(支持基板)
先ず、図1(a)のように、支持基板10として、厚み0.04mmから0.4mmの基板で、両面に厚み18μmの銅箔11を有する、有機樹脂をガラスやポリイミド、液晶などから成る補強繊維に含浸させた材料から成る銅張積層板(例えば、サイズが610×510mm)を用いる。
Materials and structures used for the structure will be described below by taking an embodiment of the manufacturing method as an example.
(Support substrate)
First, as shown in FIG. 1A, the supporting
この支持基板10を構成する有機樹脂材料は、エポキシ系、アクリル系、ウレタン系、エポキシアクリレート系、フェノールエポキシ系、ポリイミド系、ポリアミド系、シアネート系、液晶系を主体とする有機樹脂を用いることができる。また、その有機樹脂にシリカやブチル系有機材料、炭酸カルシウムなどによるフィラーを含ませた基板を用いることもできる。
As the organic resin material constituting the
(支持基板の銅箔粗化処理工程)
先ず、支持基板10の銅箔11の表面を、過水硫酸等のエッチング液によるソフトエッチング処理により粗化処理する。次に、支持基板10の表面に、ピーラブル銅箔などの多層構造の積層金属シート13を重ねる位置合せマークとして、銅箔11をエッチングしたパターンで位置合せマークを形成する。
(Copper foil roughening process for support substrate)
First, the surface of the
(変形例1)
変形例1として、この支持基板10として、ガラス(青板、無アルカリガラス、石英)、又は、金属(ステンレス、鉄、銅、チタン、タングステン、マグネシウム、アルミニウム、クロム、モリブデンなどを主体とする)を用いることもできる。
(Modification 1)
As a first modification, the
(積層金属シートを支持基板へ積層する工程)
次に、図1(b)のように、サイズが例えば610×510mmの支持基板10を中心にし、その支持基板10の外側に、平面視で支持基板10と同じサイズの寸法が610×510mmのプリプレグもしくは樹脂フィルムから成る半硬化絶縁樹脂シート12aを重ね、その外側に、半硬化絶縁樹脂シート12aより小さいサイズの寸法が600×500mmの多層構造の積層金属シート13を重ねる。そして、その積層金属シート13の外側に離型フィルム20を重ねて、真空積層プレスにより、支持基板10の外側に半硬化絶縁樹脂シート12aを介して積層金属シート13を積層する。
(Process of laminating a laminated metal sheet on a support substrate)
Next, as shown in FIG. 1B, the
真空積層プレス装置によって加熱・加圧する積層処理によって、支持基板10の外側の半硬化絶縁樹脂シート12aを硬化させて絶縁樹脂材料12にし、その支持基板10と絶縁樹脂材料12とからなる支持基板の外側の面に積層金属シート13が一体となった積層基板100を製造する。
The semi-cured insulating
(半硬化絶縁樹脂シート)
ここで用いる半硬化絶縁樹脂シート12aとしては、厚さが0.04mmから0.4m
mの(例えば厚さが0.07mmの)、有機樹脂が補強繊維に含浸されて成るプリプレグを半硬化絶縁樹脂シート12aとして用いる。プリプレグは、樹脂リッチに調整している方が好ましい。必要なハンドリング性を確保できる場合は、補強繊維を含まない樹脂フィルムの半硬化絶縁樹脂シート12aを用いても構わない。
(Semi-cured insulating resin sheet)
The semi-cured
m (for example, 0.07 mm thickness) prepreg formed by impregnating a reinforcing fiber with an organic resin is used as the semi-cured insulating
半硬化絶縁樹脂シート12aの有機樹脂の材料としては、エポキシ樹脂、ビスマレイミド−トリアジン樹脂(以下、BT樹脂と称す)、ポリイミド樹脂、PPE樹脂、フェノール樹脂、PTFE樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、PPS樹脂、PPO樹脂、シアネート樹脂、シアネートエステル樹脂などの有機樹脂を使用することができる。
As the organic resin material of the semi-cured
また、補強繊維は、ガラス繊維、アラミド不織布やアラミド繊維、ポリエステル繊維、ポリアミド繊維、液晶繊維などを用いることができる。また、半硬化絶縁樹脂シート12aの有機樹脂には、シリカやブチル系有機材料、炭酸カルシウムなどによるフィラーを含ませることもできる。
As the reinforcing fiber, glass fiber, aramid nonwoven fabric, aramid fiber, polyester fiber, polyamide fiber, liquid crystal fiber, or the like can be used. In addition, the organic resin of the semi-cured
(積層金属シート)
複数の金属層が剥離可能に積層されて成る多層構造の積層金属シート13として、例えば、厚さ10μm〜35μm(例えば18μm)のキャリア銅箔層13aの金属層に、厚さ1μm〜8μm(例えば5μm)の極薄銅箔層13bの金属層を剥離可能に積層したピーラブル金属箔を用いる。キャリア銅箔層13aと極薄銅箔層13bの金属層を剥離可能に積層する手段は、剥離可能に接着剤で接着する方法や、その他の剥離可能な積層方法を用いる。
(Laminated metal sheet)
As the
この積層金属シート13を、極薄銅箔層13bを外側にしキャリア銅箔層13aを内側にして半硬化絶縁樹脂シート12aの外側に重ねる。
The
図1(b)のように、積層金属シート13の外側に、離型フィルム20を重ねて真空積層プレスにより、支持基板10の外側に半硬化絶縁樹脂シート12aを介して積層金属シート13を積層する。真空積層プレスの条件は、適用する半硬化絶縁樹脂シート12aの材料に合わせて昇温速度や圧力、加圧タイミングを調整して実施する。流動性が高い材料を用いる場合は、昇温速度や加圧タイミングを遅くする調整を施しても構わない。
As shown in FIG. 1B, the
そして、半硬化絶縁樹脂シート12aを固化させて絶縁樹脂材料12にした後に離型フィルム20を剥離して、図2(c)のように、サイズ600×500mmの積層金属シート13の外周部を絶縁樹脂材料12による幅5mmの額縁部14が囲み、積層金属シート13の外縁部の表面の上に、額縁部14の絶縁樹脂材料12と連結している薄い樹脂薄膜15を形成させた支持基板である積層基板100を製造する。この状態に置いて、積層金属シート13の内側の面、側壁、外側の端部が一体の絶縁樹脂材料にて覆われる。
Then, after the semi-cured
(変形例2)
変形例2として、支持基板10を用いずに、2枚の積層金属シート13の間に、その積層金属シート13より大きいサイズの、積層による硬化後に剛性が十分に確保できる厚さ及び剛性を有する絶縁樹脂材料12になる半硬化絶縁樹脂シート12aを挟んで真空積層プレスにより積層処理して積層基板100を製造することもできる。その積層基板100は、図6のように、2枚の積層金属シート13の間に絶縁樹脂材料12が形成された構造であり、その2枚の積層金属シート13のサイズは積層基板100のサイズより小さい。そして、積層金属シート13の外側の面の端部を絶縁樹脂材料12の一部である樹脂薄膜15が覆う構造が形成される。結局、変形例2によっても、積層金属シート13の内側の面と積層金属シート13の外側の面の端部とが、一体構造に形成された絶縁樹脂材料12
で覆われている積層基板100を製造することができる。
(Modification 2)
As a second modified example, a thickness and rigidity that can sufficiently ensure rigidity after curing by lamination between the two
The
(離型フィルム)
図1(b)の工程で、真空積層プレスの際に真空積層プレス装置のステンレス製のプレス板との間に挟む離型フィルム20としては、ポリフェニレンスルフィド、ポリイミド等の樹脂材料とステンレス、真鍮等の金属材料とを組み合わせた複合材料からなるフィルムを用いる。
(Release film)
In the step of FIG. 1 (b), the
離型フィルム20の熱収縮率は、加熱加圧処理を施す温度において、0.01〜0.9%の熱収縮率を持つ離型フィルム20を用いる。また、離型フィルム20の加熱加圧処理後における伸びの低下率が加熱加圧処理前の30%以下である離型フィルム20を用いる。
As the heat shrinkage rate of the
離型フィルム20の形態は、厚みが、10〜200μmの樹脂材料からなり、特に、離型フィルム20の表面に、JIS B0601に規定される平均粗さRaを300nm以上1500nm以下に粗面化処理(マット処理)を施した離型フィルム20を用いる。
The form of the
図1(b)の工程で、支持基板10の外側に、樹脂リッチに調整した半硬化絶縁樹脂シート12aを重ね、その外側に積層金属シート13を重ね、その外側に、平均粗さRaを300nm以上1500nm以下に粗面化処理(マット処理)した離型フィルム20を重ねて、プレス板の間に挟んで、そのプレス板で加熱・加圧する真空積層プレス装置を用いて積層して積層基板100を製造する。
In the process of FIG. 1B, the resin-rich semi-cured
その際に、離型フィルム20の面のマット処理の効果により、図2(c)のように、積層金属シート13の外縁部の表面の上に、額縁部14の絶縁樹脂材料12と連結している薄い樹脂薄膜15が形成される。
At that time, due to the effect of the mat treatment on the surface of the
この樹脂薄膜15が適切に形成されるように、離型フィルム20の面のマット処理と半硬化絶縁樹脂シート12aの樹脂リッチな度合いと真空積層プレスの加熱・加圧条件を調整する。それにより、加熱・加圧された半硬化絶縁樹脂シート12aの樹脂材料が積層金属シート13の外縁部の表面の上に適切に流れ出して、積層金属シート13の外縁部の上に絶縁樹脂材料12の樹脂薄膜15が厚さが3μm以下で、幅が0.1mm以上10mm以下の範囲の幅で形成される。
The matting treatment of the surface of the
これにより、積層基板100を、積層金属シート13のサイズが、積層基板100全体のサイズより小さく形成する。そして、図2(c)の部分断面図に示すとおり、積層金属シート13の外側である額縁部14の絶縁樹脂材料12が、積層金属シート13の内側の面と外側の端部と、積層金属シート13の露出面の外周部分とを、一体に覆うようにする。それにより積層基板を用いた基板製造工程での積層金属シート13の層の剥離を効果的に防止することができる。
As a result, the
積層基板100の樹脂薄膜15は、額縁部14の絶縁樹脂材料12と連結して、積層金属シート13のキャリア銅箔層13aと極薄銅箔層13bとの剥離の界面の境界線を絶縁樹脂材料12内に埋め込んで保護する効果がある。それにより、以降の製造工程のストレスで、積層金属シート13の、キャリア銅箔層13aと極薄銅箔層13bとの剥離の境界面が剥離することを防止でき、その界面の剥離による製造不良を防止できる効果がある。
The resin
特に、樹脂薄膜15の幅を0.1mm以上にすることで、積層金属シート13の剥離の界面の境界線が十分に保護される効果があり、それにより、基板の以降の製造工程において積層金属シート13が予期せず剥離する不具合を防止できる効果がある。一方、樹脂薄
膜15の幅を10mmより大きくすると、積層金属シート13が樹脂薄膜15で覆われない有効領域の面積が狭くなり製品コストを増加させてしまう。なお、好ましくは、この樹脂薄膜15が積層金属シート13を覆う幅を0.5μm以上5mm以下の幅となるように製造条件を調整することが望ましい。
In particular, by setting the width of the resin
この樹脂薄膜15と額縁部14の絶縁樹脂材料12の表面には、マット処理された離型フィルム20の、平均粗さRaが300nm以上1500nm以下の粗度の粗さが転写されている。それにより、後に形成する金属めっき層と、この樹脂薄膜15の表面及び額縁部14の絶縁樹脂材料12の表面との密着力を強くできる効果がある。Raが300nmより小さくなると発現される密着力が弱く、工程中に絶縁樹脂材料12表面に設けられる金属めっき層が剥離する。また、Raが1500nmより大きくなる場合、凸部となる絶縁樹脂材料12が脱離しやすく、この脱離物により工程中の歩留低下を発生させる。
On the surfaces of the resin
ここで、両面に銅箔11を有する支持基板10とその両面の外側に半硬化絶縁樹脂シート12aを重ねて積層する場合は、それらを積層金属シート13の間に挟んで積層して積層基板100を製造すると、その積層基板100が銅箔11で補強される効果がある。また、銅箔11により、積層基板100の表面の熱膨張係数が銅の熱膨張係数に整合され、後に積層基板100の外側にビルドアップして形成する銅の配線パターン33と積層基板100の表面の熱膨張係数の差が小さくなり、製造工程での熱処理により積層基板100と配線パターン33の界面に生じる熱ストレスを軽減できる効果がある。
Here, in the case where the
(層間絶縁樹脂層の形成工程)
次に、層間絶縁樹脂層31の形成のための前処理として、積層金属シート13の表面を、粒界腐食のエッチング処理により粗化処理するか、酸化還元処理による黒化処理、又は、過水硫酸系のソフトエッチング処理により粗化処理する。
(Interlayer insulating resin layer formation process)
Next, as a pretreatment for forming the interlayer insulating
次に、図2(d)のように、積層金属シート13上に層間絶縁樹脂層31を、ロールラミネートまたは積層プレスで熱圧着させる。例えば厚さ45μmのエポキシ樹脂をロールラミネートする。ガラスエポキシ樹脂を使う場合は任意の厚さの銅箔を重ね合わせ積層プレスで熱圧着させる。
Next, as shown in FIG. 2D, the interlayer insulating
層間絶縁樹脂層31の樹脂材料として、エポキシ樹脂、ビスマレイミド−トリアジン樹脂(以下、BT樹脂と称す)、ポリイミド樹脂、PPE樹脂、フェノール樹脂、PTFE樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、PPS樹脂、PPO樹脂、シアネート樹脂、シアネートエステル樹脂などの有機樹脂を使用することができる。また、これらの樹脂単独でも、複数樹脂を混合しあるいは化合物を作成するなどの樹脂の組み合わせも使用できる。更に、これらの材料に、ガラス繊維の補強材を混入させた層間絶縁樹脂層31を用いることができる。補強材には、アラミド不織布やアラミド繊維、ポリエステル繊維を用いることができる。
As a resin material of the interlayer insulating
(ビアホール及び配線パターンの形成工程)
次に、図3(e)のように、層間接続用のビアホール下穴32aを、穴あけ加工用レーザー光線によって形成する。なお、層間絶縁樹脂層31の熱圧着に銅箔を使用した場合は、ビアホール下穴32aを形成する前処理として、その銅箔を全面エッチングするか、銅箔にビアホール下穴32a用の開口を形成するエッチング処理を行うか、あるいは、銅箔の表面処理を行うことでビアホール下穴32a部分の銅箔のレーザー吸収性を改善してレーザー光線によってビアホール下穴32aを形成する。このビアホール下穴32aは外側の穴径を80μm程度にし穴底の穴径を50μm程度に加工し、外側の穴径が穴底の径より大きい、円錐台を逆さにした形状に形成する。
(Via hole and wiring pattern formation process)
Next, as shown in FIG. 3E, a via hole
次に、図3(f)のように、ビアホール下穴32aの壁面および層間絶縁樹脂層31の表面に無電解めっきを施し、その外側に電解銅めっきの層を形成し、銅めっきで充填したビアホール32を形成する。ビアホール32は、支持基板側を上側にし基板の外側を下側にすると、円錐台状に形成される。
Next, as shown in FIG. 3 (f), the wall surface of the via hole
次に、電解銅めっきの層の面に感光性めっきレジストフィルムを形成して露光・現像することで、エッチングレジストのパターンを形成し、そのエッチングレジストで保護して電解銅めっきのパターンをエッチングし、次に、エッチングレジストのパターンを剥離することで、図3(g)のように、層間絶縁樹脂層31上にビアホールのランド32bと配線パターン33を形成する。
Next, a photosensitive plating resist film is formed on the surface of the electrolytic copper plating layer, exposed and developed to form an etching resist pattern, and the electrolytic copper plating pattern is etched while protecting with the etching resist. Next, the pattern of the etching resist is peeled to form via hole lands 32 b and
そして、その配線パターン33と層間絶縁樹脂層31上に、同様のビルドアップ工法による層間絶縁樹脂層34の形成工程と、ビアホール35及び配線パターンの形成工程を繰り返して、図4(h)のように、積層基板100上に、層間絶縁樹脂層31及び34とビアホール32及び35と配線パターンを複数層ビルドアップした多層配線構造30を形成する。
Then, the formation process of the interlayer
次に、多層配線構造30の表面をマイクロエッチング剤で粗化処理した上にアゾール化合物の厚い被膜を形成させてソルダーレジストの接着性を向上させる処理を行う。粗化処理後に多層配線構造30とソルダーレジスト36との密着が確保できる場合は、アゾール化合物による処理は実施しなくても構わない。次に、感光性のソルダーレジストをロールコーター又は印刷により多層配線構造30の外面に塗布し、70℃で乾燥させてソルダーレジスト36の膜を形成する。
Next, the surface of the
次に、ソルダーレジススト36の膜に露光・現像しパッド部分を開口させ、180℃で加熱硬化させた後に100mJ/cm2の紫外線照射処理によりソルダーレジスト36の膜の絶縁化処理を行う。 Next, the film of the solder resist 36 is exposed and developed, the pad portion is opened, and heat-cured at 180 ° C., and then the solder resist 36 is insulated by ultraviolet irradiation at 100 mJ / cm 2 .
次に、多層配線構造30の表面に、所望のサイズのエッチングレジストを張り付け、図4(i)の切断線16で多層配線構造30と積層基板100を切断することで額縁部14を切り離し、その切断面に積層金属シート13の剥離の境界線を露出させる。そして、図5(j)のように、露出させた剥離の境界線から積層金属シート13のキャリア銅箔層13aから極薄銅箔層13bを剥離することで、厚さ0.4mmの積層基板100から多層配線構造30を分離する。
Next, an etching resist of a desired size is pasted on the surface of the
次に、そうして分離した多層配線構造30に対し、多層配線構造30の極薄銅箔層13bをクイックエッチングで除去し、図5(k)のように、層間絶縁樹脂層31に埋め込まれた逆円錐台状のビアホール32の、下底の径80μmよりも径が小さい径が50μmの上底を外側に露出させた多層配線構造30を得る。
Next, the ultrathin
この露出させたビアホール32の上面(上底)の径は50μm程度で小さいので、そのビアホール32の上底にICチップのバンプ(接続端子)を接続することで、ピッチが130μm程度のICチップの高密度の部品端子と高い信頼性で電気接続することができる効果がある。
Since the diameter of the upper surface (upper bottom) of the exposed via
(ランド部分のめっき)
次に、ソルダーレジスト36の開口部の部分及びビアホール32の上底面に、無電解Niめっきを3μm以上形成し、その上に無電解Pdめっきを介して無電解Auめっきを0.03μm以上形成する。無電解Auめっきは1μm以上形成しても良い。更にその上にはんだをプリコートすることも可能である。あるいは、ソルダーレジスト開口部に、電解Niめっきを3μm以上形成し、その上に電解Auめっきを0.5μm以上形成しても良い。更に、ソルダーレジスト開口部に、金属めっき以外に、有機防錆皮膜を形成しても良い。
(外形加工)
次に、多層配線構造30の外形をダイサーなどで加工して個片の多層配線板に分離する。
(Land plating)
Next, at least 3 μm of electroless Ni plating is formed on the opening portion of the solder resist 36 and the upper bottom surface of the via
(Outline processing)
Next, the outer shape of the
10・・・支持基板
11・・・銅箔
12・・・絶縁樹脂材料
12a・・・半硬化絶縁樹脂シート
13・・・積層金属シート
13a・・・キャリア銅箔層
13b・・・極薄銅箔層
14・・・額縁部
15・・・樹脂薄膜
16・・・切断線
20・・・離型フィルム
30・・・多層配線構造
31、34・・・層間絶縁樹脂層
32、35・・・ビアホール
32a・・・ビアホール下穴
32b・・・ビアホールのランド
33・・・配線パターン
36・・・ソルダーレジスト
100・・・積層基板
DESCRIPTION OF
Claims (2)
支持基板の外側に半硬化絶縁樹脂シートと、
剥離可能な複数の金属層を有する多層構造の金属箔と、
を有し、
前記半硬化絶縁樹脂の絶縁樹脂材料で、前記多層構造の金属箔の外周部分を一体に覆う構造を備えることを特徴とする積層基板。 Laminated substrate used for manufacturing the multi-layer wiring board,
A semi-cured insulating resin sheet on the outside of the support substrate;
A multi-layer metal foil having a plurality of peelable metal layers;
Have
The semi-cured with an insulating resin material of the insulating resin, the laminated board, wherein Rukoto having a structure that covers the integral outer peripheral portion of the metal foil of the multilayer structure.
前記積層金属シートの外側に第1の層間絶縁樹脂層を積層する時に前記層間絶縁樹脂層の絶縁樹脂が前記多層構造の金属箔の外縁部の表面の上に流れ出すことにより、前記絶縁樹脂により前記多層構造の金属箔の外周部分を覆った積層基板を形成する工程と、
前記層間絶縁樹脂層の外側から穴あけ加工用レーザー光線によって前記積層金属シートの前記積層金属シートに達するビアホール下穴を形成する工程と、
銅めっきにより前記ビアホール下穴を充填した第1のビアホール及び前記第1の層間絶縁樹脂層の外側に前記第1のビアホールのランドと第1の配線パターンを形成する工程と、
前記第1の層間絶縁樹脂層と第1の配線パターンの外側に次の層間絶縁樹脂層と配線パターンの層を交互に積層して多層配線構造を形成する工程と、
前記積層金属シートを剥離することで、前記支持基板から前記多層配線構造を分離する工程と、
前記多層配線構造の極薄銅箔層をクイックエッチングすることで、前記層間絶縁樹脂層に埋め込まれた、上底の径が下底の径より小さい円錐台状のビアホールの上底を外側に露出させた多層配線板を形成する工程とを有することを特徴とする多層配線板の製造方法。 A semi-cured insulating resin sheet is stacked on the outside of the support substrate, and the outer surface of the semi-cured insulating resin sheet is smaller in size than the semi-cured insulating resin sheet, and a plurality of metal layers are laminated on both sides in a peelable manner. Laminating the laminated metal sheet with the ultra-thin copper foil layer on the outside,
When laminating the first interlayer insulating resin layer on the outside of the laminated metal sheet, the insulating resin of the interlayer insulating resin layer flows out onto the surface of the outer edge portion of the metal foil of the multilayer structure, whereby the insulating resin causes the Forming a laminated substrate covering the outer peripheral portion of the metal foil having a multilayer structure ;
Forming a via hole pilot hole reaching the laminated metal sheet of the laminated metal sheet by a laser beam for drilling from the outside of the interlayer insulating resin layer;
Forming a first via hole filled with the via hole prepared hole by copper plating and a land of the first via hole and a first wiring pattern outside the first interlayer insulating resin layer;
Forming a multilayer wiring structure by alternately laminating a next interlayer insulating resin layer and a wiring pattern layer outside the first interlayer insulating resin layer and the first wiring pattern;
Separating the multilayer wiring structure from the support substrate by peeling the laminated metal sheet; and
Quick etching of the ultra-thin copper foil layer of the multilayer wiring structure exposes the upper base of the frustoconical via hole embedded in the interlayer insulating resin layer to have a lower base diameter smaller than the lower base diameter And a step of forming the multilayer wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123153A JP5998644B2 (en) | 2012-05-30 | 2012-05-30 | Multilayer substrate and method for manufacturing multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123153A JP5998644B2 (en) | 2012-05-30 | 2012-05-30 | Multilayer substrate and method for manufacturing multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251314A JP2013251314A (en) | 2013-12-12 |
JP5998644B2 true JP5998644B2 (en) | 2016-09-28 |
Family
ID=49849738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012123153A Active JP5998644B2 (en) | 2012-05-30 | 2012-05-30 | Multilayer substrate and method for manufacturing multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5998644B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016025306A (en) * | 2014-07-24 | 2016-02-08 | 日立化成株式会社 | Manufacturing method of wiring board |
JP2016072320A (en) * | 2014-09-29 | 2016-05-09 | 株式会社 大昌電子 | Printed wiring board and method of manufacturing the same |
CN110536538B (en) * | 2018-05-25 | 2020-11-20 | 何崇文 | Substrate structure and manufacturing method thereof |
CN113826194A (en) * | 2019-05-20 | 2021-12-21 | 三井金属矿业株式会社 | Metal foil with carrier, and method for using and method for manufacturing same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4549692B2 (en) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP2008147532A (en) * | 2006-12-13 | 2008-06-26 | Kyocer Slc Technologies Corp | Manufacturing method of wiring board |
JP5526746B2 (en) * | 2009-12-04 | 2014-06-18 | 凸版印刷株式会社 | Multilayer substrate manufacturing method and supporting substrate |
JP5962094B2 (en) * | 2012-03-16 | 2016-08-03 | 凸版印刷株式会社 | Manufacturing method of laminated substrate |
-
2012
- 2012-05-30 JP JP2012123153A patent/JP5998644B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013251314A (en) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5962094B2 (en) | Manufacturing method of laminated substrate | |
KR101475109B1 (en) | Multilayer Wiring Substrate and Method of Manufacturing the Same | |
US8238114B2 (en) | Printed wiring board and method for manufacturing same | |
JP5526746B2 (en) | Multilayer substrate manufacturing method and supporting substrate | |
KR102308402B1 (en) | Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package | |
TWI492688B (en) | Method of manufacturing multilayer wiring substrate | |
JP2009032918A (en) | Wiring substrate, manufacturing method thereof, electronic component device, and manufacturing method thereof | |
JP2011199077A (en) | Method of manufacturing multilayer wiring board | |
JP2012169591A (en) | Multilayer wiring board | |
WO2014104328A1 (en) | Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate | |
CN106550554B (en) | Protective structure for manufacturing a component carrier with a dummy core and two sheets of different materials thereon | |
JP2014154631A (en) | Multilayer wiring board and manufacturing method of the same | |
JP5998644B2 (en) | Multilayer substrate and method for manufacturing multilayer wiring board | |
JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
JP4460013B2 (en) | Wiring board manufacturing method | |
JP2013135080A (en) | Manufacturing method of multilayer wiring board | |
JP2014146761A (en) | Laminate substrate and manufacturing method therefor | |
JP6682963B2 (en) | Method for manufacturing multilayer wiring board and laminated board for peeling | |
CN106550542B (en) | Component carrier with a pure dielectric layer inserted into and adjacent to a protective structure | |
JP5998643B2 (en) | Multilayer substrate and method for manufacturing multilayer wiring board | |
JP6107021B2 (en) | Wiring board manufacturing method | |
JP5530955B2 (en) | Multilayer wiring board | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
JP5302927B2 (en) | Manufacturing method of multilayer wiring board | |
JP5557320B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5998644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |