JP5987619B2 - Output circuit - Google Patents
Output circuit Download PDFInfo
- Publication number
- JP5987619B2 JP5987619B2 JP2012222046A JP2012222046A JP5987619B2 JP 5987619 B2 JP5987619 B2 JP 5987619B2 JP 2012222046 A JP2012222046 A JP 2012222046A JP 2012222046 A JP2012222046 A JP 2012222046A JP 5987619 B2 JP5987619 B2 JP 5987619B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
本発明は、出力回路に関する。 The present invention relates to an output circuit.
近年、半導体装置の電源の低電圧化が進められており、例えば１．８Ｖなどの電源が使用されるようになっている。このような半導体装置を、既存のシステムで使用する場合、システムの他の部分は、より高電圧の電源を使用している場合がある。このような場合、内部は低電圧の内部電源で動作するが、外部との入出力信号は高電圧であるということになり、例えば、３．３Ｖの信号を入出力できる半導体装置が求められる。 In recent years, the power supply of semiconductor devices has been lowered, and for example, a power supply of 1.8 V or the like has been used. When such a semiconductor device is used in an existing system, other parts of the system may use a higher voltage power source. In such a case, the inside operates with a low-voltage internal power supply, but the input / output signal with the outside is a high voltage. For example, a semiconductor device capable of inputting / outputting a 3.3V signal is required.
図１は、上記の内部は低電圧電源で動作し、高電圧で動作する外部回路に接続する場合の入出力回路の概略構成を示す図である。 FIG. 1 is a diagram showing a schematic configuration of an input / output circuit when the inside operates with a low voltage power supply and is connected to an external circuit operating with a high voltage.
図１の（Ａ）は、外部への出力信号が、ＶＤＤと０Ｖ（ＧＮＤ）の間で変化する低電圧信号であり、外部からの入力信号が、ＶＤＤ＋αと０Ｖ（ＧＮＤ）の間で変化する高電圧信号である場合を示す。この場合、入出力回路１０Ａには、低電圧ＶＤＤの電源が供給され、出力回路１１Ａおよび入力回路１２Ａは、低電圧ＶＤＤで動作する。入力回路１２Ａは、受信した高電圧信号を低電圧信号に変換して内部に取り込む。出力回路１１Ａは、低電圧信号を出力するが、出力端子に高電圧信号が印加されるので、それに耐えられるように形成する。
FIG. 1A shows a low voltage signal in which an output signal to the outside changes between VDD and 0 V (GND), and an input signal from the outside changes between VDD + α and 0 V (GND). The case of a high voltage signal is shown. In this case, the power supply of the low voltage VDD is supplied to the input /
図１の（Ｂ）は、外部への出力信号および外部からの入力信号がＶＤＤ＋αと０Ｖ（ＧＮＤ）の間で変化する高電圧信号である場合を示す。この場合、入出力回路１０Ｂには、電圧ＶＤＤ＋αの電源が供給され、出力回路１１Ｂおよび入力回路１２Ｂは、低電圧ＶＤＤ＋αで動作する。出力回路１１Ｂは、低電圧の出力信号を高電圧の出力信号に変換して出力し、入力回路１２Ｂは、受信した高電圧信号を低電圧信号に変換して内部に取り込む。以下の説明では、ＶＤＤ＝１．８Ｖ、ＶＤＤ＋α＝３．３Ｖの場合を例として説明するが、これに限定されるものではない。
FIG. 1B shows a case where the output signal to the outside and the input signal from the outside are high voltage signals that change between VDD + α and 0 V (GND). In this case, the power supply of voltage VDD + α is supplied to the input / output circuit 10B, and the output circuit 11B and the
図２は、１．８Ｖ耐圧のトランジスタで形成した一般的な出力回路で、０Ｖから３．３Ｖの間で変化する出力信号を出力する場合を説明する図である。
図２に示すように、３．３Ｖの電源と０Ｖ電源（ＧＮＤ）の間に直列に第１極性トランジスタ（ＰｃｈＴｒ）２３と第２極性トランジスタ（ＮｃｈＴｒ）２４を直列に接続し、ＰｃｈＴｒ２３とＮｃｈＴｒ２４の接続ノードを出力端子２５に接続する。内部回路からレベルシフトされた２つの信号ＳＩＧ１およびＳＩＧ２が出力される。駆動回路２１は、ＳＩＧ１から駆動信号ＳＩＧＡを生成してＰｃｈＴｒ２３のゲートに印加し、駆動回路２２は、ＳＩＧ２から駆動信号ＳＩＧＢを生成してＮｃｈＴｒ２４のゲートに印加する。ＳＩＧＡおよびＳＩＧＢは、３．３Ｖと０Ｖの間で変化する信号である。
FIG. 2 is a diagram for explaining a case where an output signal that changes between 0 V and 3.3 V is output in a general output circuit formed of a 1.8 V withstand voltage transistor.
As shown in FIG. 2, a first polarity transistor (PchTr) 23 and a second polarity transistor (NchTr) 24 are connected in series between a 3.3V power supply and a 0V power supply (GND), and the PchTr23 and NchTr24 are connected. The connection node is connected to the
図２は、ＳＩＧ１およびＳＩＧ２＝「高（Ｈ）」で、ＳＩＧＡ＝３．３Ｖ、ＳＩＧＢ＝３．３Ｖであり、出力端子２５に「低（Ｌ）」を出力する場合を示している。ＰｃｈＴｒ２３は、ゲートに３．３Ｖが印加されるのでオフ状態になり、ＮｃｈＴｒ２４は、ゲートに３．３Ｖが印加されるのでオン状態になる。これにより、ＰｃｈＴｒ２３は遮断状態になり、ＮｃｈＴｒ２４は導通状態になり、出力端子２５は０Ｖになる。この時、ＰｃｈＴｒ２３では、ソースおよびゲートに３．３Ｖが印加され、ドレインに０Ｖが印加されており、ソース−ドレイン間に３．３Ｖが、ゲート−ドレイン間に３．３Ｖが印加されている。ＰｃｈＴｒ２３は、１．８Ｖ耐圧のトランジスタであり、耐圧を超える電圧が印加されており、破壊される可能性がある。ＮｃｈＴｒ２４についても同様であり、出力端子に３．３Ｖが出力される場合には、耐圧を超える電圧が印加され、破壊される可能性がある。
FIG. 2 shows a case where
そこで、内部回路を含めてすべてのトランジスタを３．３Ｖの耐圧を有するトランジスタで形成する場合とことが考えられるが、この場合回路の動作特性に多大な影響が発生し、回路規模も増加する。
また、内部の回路は１．８Ｖの耐圧のトランジスタで形成し、図１の（Ｂ）の入出力回路１０Ｂを３．３Ｖの耐圧を有するトランジスタで形成することが考えられる。しかし、内部回路と出力回路１１Ｂを別のプロセスで形成するのはプロセスが大幅に増加するので現実的でない。
Therefore, it can be considered that all the transistors including the internal circuit are formed by transistors having a withstand voltage of 3.3 V. In this case, however, the operation characteristics of the circuit are greatly affected, and the circuit scale also increases.
Further, it is conceivable that the internal circuit is formed by a transistor having a withstand voltage of 1.8V, and the input / output circuit 10B in FIG. 1B is formed by a transistor having a withstand voltage of 3.3V. However, it is not practical to form the internal circuit and the output circuit 11B by separate processes because the process greatly increases.
そのため、１．８Ｖ耐圧のトランジスタのみで、３．３Ｖの信号の入出力が可能な入出力回路が求められていた。 Therefore, an input / output circuit capable of inputting / outputting a 3.3V signal using only a 1.8V withstand voltage transistor has been demanded.
このような回路を実現する手法として、出力トランジスタをカスコード接続した出力回路が知られている。この出力回路では、複数の出力トランジスタをカスコード接続することにより、１個のトランジスタに印加される電圧を分割し、各出力トランジスタに印加される電圧をトランジスタの耐圧より小さくなるようにする。 As a technique for realizing such a circuit, an output circuit in which output transistors are cascode-connected is known. In this output circuit, a plurality of output transistors are cascode-connected to divide the voltage applied to one transistor so that the voltage applied to each output transistor is smaller than the withstand voltage of the transistor.
さらに、出力トランジスタをカスコード接続した出力回路で、出力トランジスタがオフしている間も、出力トランジスタを確実に保護するために、カスコード接続されたトランジスタの間の電位をクランプするパストランジスタを設けることが提案されている。このパストランジスタは、出力トランジスタを介して外部に出力される信号の電圧レベルに応答してオンオフする。 Further, in the output circuit in which the output transistors are cascode-connected, a pass transistor that clamps the potential between the cascode-connected transistors may be provided in order to reliably protect the output transistor even when the output transistor is off. Proposed. The pass transistor is turned on / off in response to a voltage level of a signal output to the outside via the output transistor.
しかし、出力回路の出力端子がバスに接続されるような場合、バスの電位が変動する場合が起こり得る。そのような場合には、カスコード接続されたトランジスタがオフしている場合でも、バスから、カスコード接続内の接続ノード及びパストランジスタを介して内部信号線に電流が流れることが起こる。この場合、内部信号線のレベルが安定しないという問題が発生する。 However, when the output terminal of the output circuit is connected to the bus, the bus potential may fluctuate. In such a case, even when the cascode-connected transistor is off, a current flows from the bus to the internal signal line through the connection node and the pass transistor in the cascode connection. In this case, there arises a problem that the level of the internal signal line is not stable.
実施形態によれば、内部信号線の電圧レベルを安定化し、出力回路の各トランジスタにかかる電圧をトランジスタが破壊されない耐圧以下になる出力回路が実現される。 According to the embodiment, an output circuit is realized in which the voltage level of the internal signal line is stabilized and the voltage applied to each transistor of the output circuit is equal to or lower than a breakdown voltage that does not destroy the transistor.
実施形態の観点によれば、第１高電位側電源電圧と低電位側電源電圧の間で変化する入力信号を、第１高電位側電源電圧より高い第２高電位側電源電圧と前記低電位側電源電圧の間で変化する出力信号として、出力端子から出力する出力回路が提供される。出力回路は、第１および第２の第１極性トランジスタと、第１および第２の第２極性トランジスタと、レベルシフト回路と、第１駆動回路と、第２駆動回路と、第１パス回路と、第２パス回路と、出力端子と、を有する。第１および第２の第１極性トランジスタは、第２高電位側電源電圧を供給する第２高電位側電源と出力端子の間に直列に接続される。第１の第１極性トランジスタは、第２高電位側電源に接続され、第２の第１極性トランジスタは、出力端子に接続される。第１および第２の第２極性トランジスタは、低電位側電源電圧を供給する低電位側電源と出力端子の間に直列に接続される。第１の第２極性トランジスタは、低電位側電源に接続され、第２の第２極性トランジスタは、出力端子に接続される。レベルシフト回路は、入力信号を第１高電位側電源電圧と第２高電位側電源電圧の間で変化する第１信号と、第１高電位側電源電圧と低電位側電源電圧の間で変化する第２信号に変換する。第１パス回路は、第１の第１極性トランジスタと第２の第１極性トランジスタの第１接続ノードと、第１高電位側電源との間に接続され、出力信号により制御される。第２パス回路は、第１の第２極性トランジスタと第２の第２極性トランジスタの第２接続ノードと、第１高電位側電源との間に接続され、出力信号により制御される。第１の第１極性トランジスタのゲートには、第１信号を印加され、第１の第２極性トランジスタのゲートには、第２信号を印加される。第２の第１極性トランジスタおよび第２の第２極性トランジスタのゲートには、第１高電位側電源電圧が印加される。 According to the aspect of the embodiment, the input signal that changes between the first high-potential-side power supply voltage and the low-potential-side power supply voltage is converted into the second high-potential-side power supply voltage that is higher than the first high-potential-side power supply voltage and the low potential. An output circuit is provided that outputs from an output terminal as an output signal that varies between the side power supply voltages. The output circuit includes first and second first polarity transistors, first and second second polarity transistors, a level shift circuit, a first drive circuit, a second drive circuit, and a first pass circuit. , A second path circuit, and an output terminal. The first and second first polarity transistors are connected in series between a second high potential side power source that supplies the second high potential side power source voltage and the output terminal. The first first polarity transistor is connected to the second high potential side power supply, and the second first polarity transistor is connected to the output terminal. The first and second second polarity transistors are connected in series between a low-potential-side power supply that supplies a low-potential-side power supply voltage and an output terminal. The first second polarity transistor is connected to the low-potential side power supply, and the second second polarity transistor is connected to the output terminal. The level shift circuit changes an input signal between a first signal that changes between a first high-potential power supply voltage and a second high-potential power supply voltage, and between a first high-potential power supply voltage and a low-potential power supply voltage. To the second signal. The first path circuit is connected between the first connection node of the first first polarity transistor and the second first polarity transistor and the first high potential side power supply, and is controlled by the output signal. The second path circuit is connected between the first second polarity transistor, the second connection node of the second second polarity transistor, and the first high potential side power supply, and is controlled by the output signal. A first signal is applied to the gate of the first first polarity transistor, and a second signal is applied to the gate of the first second polarity transistor. The first high potential side power supply voltage is applied to the gates of the second first polarity transistor and the second second polarity transistor.
実施形態の観点によれば、低耐圧のトランジスタをカスコード接続して高電圧の出力を可能にした出力回路で、トランジスタがオフしている場合でも、内部信号線の電圧レベルを安定化して、トランジスタにかかる電圧を耐圧以下にする出力回路が実現される。 According to the aspect of the embodiment, an output circuit that enables high voltage output by cascode-connecting a low-breakdown-voltage transistor, stabilizes the voltage level of the internal signal line even when the transistor is off, and An output circuit that makes the voltage applied to the voltage lower than the withstand voltage is realized.
図３は、実施形態の出力回路の回路図である。
実施形態の出力回路が含まれる半導体装置は、内部回路と、出力回路と、を有する。実際には、入力回路も有するが、本実施形態には直接関係しないので、説明は省略する。
FIG. 3 is a circuit diagram of the output circuit of the embodiment.
A semiconductor device including the output circuit of the embodiment includes an internal circuit and an output circuit. Actually, it also has an input circuit, but since it is not directly related to the present embodiment, description thereof is omitted.
内部回路は、低電圧（１．８Ｖ）で動作し、内部回路の信号は１．８Ｖと０Ｖの間で変化する。内部回路は、電圧ＶＤＤ２（１．８Ｖ）の第１高電位側電源の電源端子と電圧０Ｖ（ＧＮＤ）の低電位側電源の電源端子に接続される。 The internal circuit operates at a low voltage (1.8V), and the signal of the internal circuit varies between 1.8V and 0V. The internal circuit is connected to the power supply terminal of the first high-potential-side power supply with the voltage VDD2 (1.8V) and the power supply terminal of the low-potential-side power supply with the voltage 0V (GND).
出力回路には、高電圧ＶＤＤ１（３．３Ｖ）の第２高電位側電源の電源端子および第１高電位側電源の電源端子と電圧０Ｖ（ＧＮＤ）の低電位側電源の電源端子に接続される。言い換えれば、低電位側電源の電源端子は、高電圧（３．３Ｖ）の場合も低電圧（１．８Ｖ）の場合も共通である。以下の説明では、ＶＤＤ１、ＶＤＤ２およびＧＮＤを、第２高電位側電源の電源端子、第１高電位側電源の電源端子および低電位側電源の電源端子を表すために使用する場合がある。第１高電位側電源および第２高電位側電源は、外部から供給されても、一部を内部で生成してもよく、電源の生成方法はどのような方法を用いてもよい。なお、以下に説明する出力回路では、電圧ＶＤＤ２（１．８Ｖ）の第１高電位側電源に向かって流れる電流は小さく、高駆動能力で高感度の電源は必要としない。 The output circuit is connected to the power source terminal of the second high potential side power source of the high voltage VDD1 (3.3V), the power source terminal of the first high potential side power source, and the power source terminal of the low potential side power source of the voltage 0V (GND). The In other words, the power supply terminal of the low-potential side power supply is common for both high voltage (3.3V) and low voltage (1.8V). In the following description, VDD1, VDD2, and GND may be used to represent the power terminal of the second high potential power source, the power terminal of the first high potential power source, and the power terminal of the low potential power source. The first high potential side power source and the second high potential side power source may be supplied from the outside or may be partially generated inside, and any method may be used for generating the power source. In the output circuit described below, the current flowing toward the first high-potential-side power source at the voltage VDD2 (1.8 V) is small, and a high-driving capability and high-sensitivity power source is not required.
出力回路は、内部回路からの１．８Ｖと０Ｖの間で変化する入力信号ＩＮを受けて、３．３Ｖと０Ｖの間で変化する出力信号を出力端子４０に出力する。
The output circuit receives an input signal IN that changes between 1.8 V and 0 V from the internal circuit, and outputs an output signal that changes between 3.3 V and 0 V to the
実施形態の出力回路は、レベルシフト回路３１と、第１および第２駆動回路３２および３３と、第１から第３Ｐｃｈトランジスタ（Ｔｒ）３４から３６と、第１から第３Ｎｃｈトランジスタ（Ｔｒ）３７から３９と、出力端子４０と、を有する。第１ＰｃｈＴｒ３４、第２ＰｃｈＴｒ３５、第２ＮｃｈＴｒ３８および第１ＮｃｈＴｒ３７は、ＶＤＤ１とＧＮＤの間にカスコード接続されている。第２ＰｃｈＴｒ３５と第２ＮｃｈＴｒ３８の接続ノードが出力端子４０に接続される。なお、各部の信号（電圧）を、図３で示したＮｏｄｅ１からＮｏｄｅ５で表す。Ｎｏｄｅ５は、出力端子４０の電圧、すなわち出力信号の電圧である。ＶＤＤ２およびＶＤＤ１−ＶＤＤ２は、第１から第３ＰｃｈＴｒ３４から３６および第１から第３ＮｃｈＴｒ３７から３９の耐圧を超えることのないように設定される。例えば、ＶＤＤ２＝ＶＤＤ１−ＶＤＤ２の時に、出力信号の電圧範囲が耐圧に対してもっとも広くなる。なお、ここでは、ＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖ、トランジスタの耐圧＝１．８Ｖである。
The output circuit of the embodiment includes a
レベルシフト回路３１は、Ｈｉ−Ｚ端子を有しており、Ｈｉ−Ｚ信号がオフの時には通常動作を行い、Ｈｉ−Ｚ信号がオンの時には出力回路の出力をハイインピーダンス状態にする。通常動作時には、レベルシフト回路３１は、内部回路から出力され、ＶＤＤ２とＧＮＤの間で変化する入力信号ＩＮを受けて、ＶＤＤ１とＶＤＤ２の間で変化する第１信号ＯＵＴＰと、ＶＤＤ２とＧＮＤの間で変化する第２信号ＯＵＴＮを生成する。Ｈｉ−Ｚ信号がオンの時には、レベルシフト回路３１は、ＩＮにかかわらず、ＯＵＴＰ＝ＶＤＤ２、ＯＵＴＮ＝ＶＤＤ２を出力する。レベルシフト回路３１は、広く知られている一般的なレベルシフト回路で実現でき、例えば、特許文献７に記載された回路で実現できる。
The
第１駆動回路３２は、インバータ機能を有する増幅回路で、高電位側電源としてＶＤＤ１が供給され、低電位側電源としてＶＤＤ２が供給され、第１信号ＯＵＴＰを受けて、ＶＤＤ１とＶＤＤ２を基準として反転した第１駆動信号Ｎｏｄｅ１を生成する。言い換えれば、第１信号ＯＵＴＰと第１駆動信号Ｎｏｄｅ１は、ＶＤＤ１とＶＤＤ２の中間レベルに対して対称な信号である。
The
第２駆動回路３３は、インバータ機能を有する増幅回路で、高電位側電源としてＶＤＤ２が供給され、低電位側電源としてＧＮＤが供給され、第２信号ＯＵＴＮ受けて、ＶＤＤ２とＧＮＤを基準として反転した第２駆動信号Ｎｏｄｅ２を生成する。言い換えれば、第２信号ＯＵＴＮと第２駆動信号Ｎｏｄｅ２は、ＶＤＤ２とＧＮＤの中間レベルに対して対称な信号である。
The
第１ＰｃｈＴｒ３４のゲートには、第１駆動信号Ｎｏｄｅ１が印加され、第１ＮｃｈＴｒ３７のゲートには、第２駆動信号Ｎｏｄｅ２が印加される。これにより、第１ＰｃｈＴｒ３４および第１ＮｃｈＴｒ３７は、入力信号ＩＮに応じた動作を行う。
The first drive signal Node1 is applied to the gate of the first PchTr34, and the second drive signal Node2 is applied to the gate of the first NchTr37. As a result, the first PchTr 34 and the
第１ＰｃｈＴｒ３４は、入力信号ＩＮがＬ（ＧＮＤ）の場合には、ＯＵＴＰはＶＤＤ２であり、Ｎｏｄｅ１はＶＤＤ１であり、オフ状態（遮断状態）になる。第１ＰｃｈＴｒ３４は、ＩＮがＨ（ＶＤＤ２）の場合には、ＯＵＴＰはＶＤＤ１であり、Ｎｏｄｅ１はＶＤＤ２であり、オン状態（導通状態）になる。第１ＮｃｈＴｒ３７は、ＩＮがＬ（ＧＮＤ）の場合には、ＯＵＴＮはＧＮＤであり、Ｎｏｄｅ２はＶＤＤ２であり、オン状態（導通状態）になる。第１ＮｃｈＴｒ３７は、ＩＮがＨ（ＶＤＤ２）の場合には、ＯＵＴＮはＶＤＤ２であり、Ｎｏｄｅ２はＧＮＤであり、オフ状態（遮断状態）になる。
When the input signal IN is L (GND), OUTP is VDD2 and Node1 is VDD1, and the
第２ＰｃｈＴｒ３５および第２ＮｃｈＴｒ３８のゲートには、ＶＤＤ２が印加される。第２ＰｃｈＴｒ３５は、第１ＰｃｈＴｒ３４との接続ノードの状態（Ｎｏｄｅ３）と出力端子４０の状態（Ｎｏｄｅ５）により、動作状態（オン・オフ）が切り替わる。同様に、第２ＮｃｈＴｒ３８は、第１ＮｃｈＴｒ３７との接続ノードの状態（Ｎｏｄｅ４）と出力端子４０の状態（Ｎｏｄｅ５）により、動作状態（オン・オフ）が切り替わる。
VDD2 is applied to the gates of the second PchTr35 and the second NchTr38. The operation state (ON / OFF) of the
第３ＰｃｈＴｒ３６は、第１パス回路を形成する。第３ＰｃｈＴｒ３６は、第１ＰｃｈＴｒ３４と第２ＰｃｈＴｒ３５の接続ノードとＶＤＤ２の間に接続され、ゲートが出力端子４０（Ｎｏｄｅ５）に接続される。第３ＮｃｈＴｒ３９は、第２パス回路を形成する。第３ＮｃｈＴｒ３９は、第１ＮｃｈＴｒ３７と第２ＮｃｈＴｒ３８の接続ノードとＶＤＤ２の間に接続され、ゲートが出力端子４０（Ｎｏｄｅ５）に接続される。
The
第１ＰｃｈＴｒ３４のバックゲートはソース（ＶＤＤ１）に接続され、第２ＰｃｈＴｒ３５のバックゲートはソース（Ｎｏｄｅ３）に接続され、第３ＰｃｈＴｒ３６のバックゲートはソース（Ｎｏｄｅ３）に接続される。第１ＮｃｈＴｒ３７のバックゲートはソース（ＧＮＤ）に接続され、第２ＮｃｈＴｒ３８のバックゲートはソース（Ｎｏｄｅ４）に接続され、第３ＮｃｈＴｒ３９のバックゲートはソース（Ｎｏｄｅ４）に接続される。
The back gate of the
図４は、入力信号ＩＮがＬからＨに変化する場合の出力回路の各部における信号の変化を示すタイムチャートである。 FIG. 4 is a time chart showing changes in signals in each part of the output circuit when the input signal IN changes from L to H.
ＩＮ＝Ｌの時には、ＯＵＴＰ＝ＶＤＤ２、ＯＵＴＮ＝ＧＮＤ、Ｎｏｄｅ１＝ＶＤＤ１、Ｎｏｄｅ２＝Ｖｄｄ２である。したがって、第１ＰｃｈＴｒ３４がオフし、第１ＮｃｈＴｒ３７がオンし、Ｎｏｄｅ４＝ＧＮＤになる。これに応じて、第２ＮｃｈＴｒ３８がオンし、出力端子４０（Ｎｏｄｅ５）がＧＮＤになり、第３ＰｃｈＴｒ３６はオンし、Ｎｏｄｅ３がＶＤＤ２になる。この時、第３ＮｃｈＴｒ３９はオフである。
When IN = L, OUTP = VDD2, OUTN = GND, Node1 = VDD1, and Node2 = Vdd2. Accordingly, the
上記の状態から、ＩＮがＨ（ＶＤＤ２）に変化を開始すると、ＯＵＴＰがＶＤＤ２からＶＤＤ１に、ＯＵＴＮがＧＮＤからＶＤＤ２に変化を開始する。これに応じて、Ｎｏｄｅ１はＶＤＤ１からＶＤＤ２に、Ｎｏｄｅ２はＶＤＤ２からＧＮＤに変化を開始する。そして、Ｎｏｄｅ１が第１ＰｃｈＴｒ３４の閾値を超えると第１ＰｃｈＴｒ３４がオフからオンに変化する。これに応じて、Ｎｏｄｅ３がＶＤＤ２からＶＤＤ１に変化し、Ｎｏｄｅ３とＶＤＤ２の電圧差が第２ＰｃｈＴｒ３５の閾値を超えると、第２ＰｃｈＴｒ３５がオフからオンに変化し、出力端子４０（Ｎｏｄｅ５）はＧＮＤからＶＤＤ１に変化を開始する。Ｎｏｄｅ５が上昇すると、第３ＰｃｈＴｒ３６がオンからオフに変化し、Ｎｏｄｅ３はＶＤＤ２から切り離され、ＶＤＤ１で安定する。
From the above state, when IN starts to change to H (VDD2), OUTP starts to change from VDD2 to VDD1, and OUTN starts to change from GND to VDD2. In response, Node1 starts changing from VDD1 to VDD2, and Node2 starts changing from VDD2 to GND. When Node1 exceeds the threshold value of the
一方、Ｎｏｄｅ２が降下し、第１ＮｃｈＴｒ３７の閾値を超えると第１ＮｃｈＴｒ３７がオンからオフに変化する。上記のＮｏｄｅ５の上昇に応じて、第２ＮｃｈＴｒ３８がオンからオフに変化し、第３ＮｃｈＴｒ３９がオフからオンに変化し、Ｎｏｄｅ４は、ＶＤＤ２に変化する。以上の状態で安定する。
On the other hand, when Node2 descends and exceeds the threshold value of the
図５は、ＩＮ＝Ｈの場合の各部の電圧を示す図である。
第１ＰｃｈＴｒ３４は、ソース、ドレインおよびバックゲート（ＢＧ）にＶＤＤ１が、ゲートにＶＤＤ２が印加される。したがって、ゲート−ソース間電圧Ｖｇｓ、ゲート−ドレイン間電圧Ｖｇｄおよびゲート−バックゲート間電圧Ｖｇｂは、ＶＤＤ１−ＶＤＤ２（１．５Ｖ）である。また、ドレイン−ソース間電圧Ｖｄｓ、ソース−バックゲート間電圧Ｖｓｂおよびドレイン−バックゲート間電圧Ｖｄｂは、０Ｖであり、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。第２ＰｃｈＴｒ３５の各部にも、第１ＰｃｈＴｒ３４と同様の電圧が印加されるので、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。
FIG. 5 is a diagram illustrating voltages at various parts when IN = H.
In the
第３ＰｃｈＴｒ３６は、ソースおよびバックゲートにＶＤＤ１が、ドレインおよびゲートにＶＤＤ２が印加される。したがって、Ｖｇｓ、ＶｄｓおよびＶｇｂは、ＶＤＤ１−ＶＤＤ２であり、Ｖｇｄ、ＶｓｂおよびＶｄｂは、０Ｖであり、耐圧ＶＤＤ２（１．８Ｖ）を超えることはない。
In the
第１ＮｃｈＴｒ３７は、ソース、ゲートおよびバックゲートにＧＮＤが、ドレインにＶＤＤ２が印加される。したがって、Ｖｇｓ、ＶｇｂおよびＶｓｂは、０Ｖであり、Ｖｄｓ、ＶｇｄおよびＶｄｂはＶＤＤ２であり、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。
In the
第２ＮｃｈＴｒ３８は、ソース、ゲートおよびバックゲートにＶＤＤ２が、ドレインにＶＤＤ１が印加される。したがって、Ｖｇｓ、ＶｇｂおよびＶｓｂは、０Ｖであり、Ｖｄｓ、ＶｇｄおよびＶｄｂはＶＤＤ−ＶＤＤ２であり、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。
In the
第３ＮｃｈＴｒ３９は、ソース、ドレインおよびバックゲートにＶＤＤ２が、ゲートにＶＤＤ１が印加される。したがって、Ｖｇｓ、ＶｇｄおよびＶｇｂは、ＶＤＤ１−ＶＤＤ２であり、Ｖｄｓ、ＶｓｄおよびＶｄｂは０Ｖであり、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。
In the
同様に、ＩＮがＨ（ＶＤＤ２）からＬ（ＧＮＤ）に変化を開始すると、ＯＵＴＰがＶＤＤ１からＶＤＤ２に、ＯＵＴＮがＶＤＤ２からＧＮＤに変化を開始する。これに応じて、Ｎｏｄｅ１はＶＤＤ２からＶＤＤ１に、Ｎｏｄｅ２はＧＮＤからＶＤＤ２に変化を開始する。そして、Ｎｏｄｅ２が第１ＮｃｈＴｒ３７の閾値を超えると第１ＮｃｈＴｒ３７がオフからオンに変化する。これに応じて、Ｎｏｄｅ４がＶＤＤ２からＧＮＤに変化し、Ｎｏｄｅ４とＶＤＤ２の電圧差が第２ＰｃｈＴｒ３５の閾値を超えると、第２ＰｃｈＴｒ３５がオフからオンに変化し、出力端子４０（Ｎｏｄｅ５）はＶＤＤ１からＧＮＤに変化を開始する。Ｎｏｄｅ５が降下すると、第３ＮｃｈＴｒ３９がオンからオフに変化し、Ｎｏｄｅ４はＶＤＤ２から切り離され、ＧＮＤで安定する。
Similarly, when IN starts to change from H (VDD2) to L (GND), OUTP starts to change from VDD1 to VDD2, and OUTN starts to change from VDD2 to GND. In response to this, Node1 starts changing from VDD2 to VDD1, and Node2 starts changing from GND to VDD2. When Node2 exceeds the threshold value of the
一方、Ｎｏｄｅ１が第１ＰｃｈＴｒ３４の閾値を超えると第１ＰｃｈＴｒ３４がオンからオフに変化する。上記のＮｏｄｅ５の降下に応じて、第２ＰｃｈＴｒ３５がオンからオフに変化し、第３ＰｃｈＴｒ３６がオフからオンに変化し、Ｎｏｄｅ３は、ＶＤＤ２に変化し、安定する。
On the other hand, when Node1 exceeds the threshold value of the
ＩＮ＝Ｌの場合の各部の電圧と、各トランジスタにおける電圧についての説明は省略するが、耐圧ＶＤＤ２（１．８Ｖ）を超える電圧が印加されることはない。 A description of the voltage of each part in the case of IN = L and the voltage in each transistor is omitted, but a voltage exceeding the withstand voltage VDD2 (1.8 V) is not applied.
図６および図７は、前述のように、レベルシフト回路３１に入力するＨｉ−Ｚ信号がオンの時、出力回路の各部の状態を示す図である。出力回路の出力をハイインピーダンス（Ｈｉ−Ｚ）にするのは、例えば、実施形態の出力回路を、入出力回路の出力部として使用した場合で、入出力回路が入力信号を受ける状態では、出力部をＨｉ−Ｚにする。入出力回路の出力部の出力端子と入力部の入力端子は共通であり、出力部の出力がＨｉ−Ｚの状態で、端子には入力信号が入力される。図６は、実施形態の出力回路の出力がＨｉ−Ｚの時に、出力端子４０にＶＤＤ２未満の電圧が入力された場合を、図７は、出力端子４０にＶＤＤ２を超える電圧が入力された場合を、それぞれ示す。
6 and 7 are diagrams showing the states of the respective parts of the output circuit when the Hi-Z signal input to the
Ｈｉ−Ｚ信号をオンの時、レベルシフト回路３１は、ＯＵＴＰ＝ＶＤＤ２およびＯＵＴＮ＝ＶＤＤ２を出力し、Ｎｏｄｅ１＝ＶＤＤ１およびＮｏｄｅ２＝ＧＮＤとなる。これに応じて、第１ＰｃｈＴｒ３４および第１ＮｃｈＴｒ３７はオフする。
When the Hi-Z signal is turned on, the
出力端子４０（Ｎｏｄｅ５）がＶＤＤ２未満の場合、第２ＰｃｈＴｒ３５は、ゲートにＶＤＤ２が印加されているのでオフし、第２ＮｃｈＴｒ３８は、ゲートにＶＤＤ２が印加されているのでＮｏｄｅ４とＮｏｄｅ５の電位差が閾値以上であればオンする。また、第３ＰｃｈＴｒ３６は、一方の被制御端子にＶＤＤ２が印加され、ゲートにＶＤＤ２未満の電圧が印加されるので、Ｎｏｄｅ３とＮｏｄｅ５の電位差が閾値以上であればオンする。第３ＮｃｈＴｒ３９は、一方の被制御端子にＶＤＤ２が印加され、ゲートにＶＤＤ２未満の電圧が印加されるのでオフする。図６はこの状態を示す。ここで、Ｎｏｄｅ４は、第２ＮｃｈＴｒ３８がオンしているので、出力端子４０の電圧に近づくが、Ｎｏｄｅ４とＮｏｄｅ５の電位差が閾値未満になると、第２ＮｃｈＴｒ３８がオフして、それ以上電流は流れない。
When the output terminal 40 (Node5) is less than VDD2, the second PchTr35 is turned off because VDD2 is applied to the gate, and since the VDD2 is applied to the second NchTr38, the potential difference between Node4 and Node5 is greater than or equal to the threshold value. Turn on if present. The
Ｎｏｄｅ５の電圧がＶＤＤ２を超えている場合、第２ＮｃｈＴｒ３８は、ゲートにＶＤＤ２が印加されているのでオフし、第２ＰｃｈＴｒ３５は、ゲートにＶＤＤ２が印加されているので、Ｎｏｄｅ３とＮｏｄｅ５の電位差が閾値以上であればオンする。また、第３ＰｃｈＴｒ３６は、一方の被制御端子にＶＤＤ２が印加され、ゲートにＶＤＤ２を超える電圧が印加されるのでオフする。第３ＮｃｈＴｒ３９は、一方の被制御端子にＶＤＤ２が印加され、ゲートにＶＤＤ２を超える電圧が印加されるので、Ｎｏｄｅ４とＮｏｄｅ５の電位差が閾値以上であればオンする。図７はこの状態を示す。ここで、Ｎｏｄｅ３は、第２ＰｃｈＴｒ３５がオンしているので、出力端子４０の電圧に近づくが、Ｎｏｄｅ３とＮｏｄｅ５の電位差が閾値未満になると、第２ＰｃｈＴｒ３５がオフして、それ以上電流は流れない。
When the voltage of Node5 exceeds VDD2, the
以上説明したように、実施形態の出力回路は、出力をＨｉ−Ｚにしても、出力端子から内部の信号線に電流が定常的に流れこむことはない。 As described above, in the output circuit of the embodiment, even when the output is Hi-Z, current does not flow constantly from the output terminal to the internal signal line.
実施形態の出力回路は、出力部のトランジスタＰｃｈＴｒ３４−３５およびＮｃｈＴｒ３７−３８をカスコード接続して各トランジスタにかかる電圧を分割することにより、トランジスタの耐圧を超える電圧（２倍まで）の出力信号の出力を可能にしている。さらに、第３ＰｃｈＴｒ３６および第３ＮｃｈＴｒ３９により、ＰｃｈＴｒ３４と３５およびＮｃｈＴｒ３７と３８の接続ノードの電圧をＶＤＤ１とＧＮＤの間電圧（ＶＤＤ２）にして、出力部のトランジスタにかかる電圧を確実に耐圧以下として保護している。この保護動作は、出力信号に対してオフする側である時のみ働き、出力信号を出力している時には働かず、出力信号を阻害しないようにしている。具体的には、出力信号がＨの場合には、第１ＮｃｈＴｒ３７および第２ＮｃｈＴｒ３８はオフであり、保護動作を行う第３ＮｃｈＴｒ３９が動作する。一方、第１ＰｃｈＴｒ３４および第２ＰｃｈＴｒ３５はオンであり、第３ＰｃｈＴｒ３６はオフで動作しない。出力信号がＬの場合は逆である。
In the output circuit of the embodiment, the transistors PchTr34-35 and NchTr37-38 in the output unit are cascode-connected to divide the voltage applied to each transistor, thereby outputting an output signal of a voltage exceeding the breakdown voltage of the transistor (up to twice). Is possible. Further, the
さらに、実施形態の出力回路は、出力をＨｉ−Ｚにでき、その場合に出力端子の電圧が変化しても、信号安定後は定常電流を流さないように動作するので、入出力回路の出力部として使用できる。 Furthermore, the output circuit of the embodiment can output Hi-Z, and even if the voltage at the output terminal changes, the output circuit operates so as not to flow a steady current after the signal stabilizes. Can be used as a part.
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。 The embodiment has been described above, but all examples and conditions described herein are described for the purpose of helping understanding of the concept of the invention applied to the invention and technology. In particular, the examples and conditions described are not intended to limit the scope of the invention, and the construction of such examples in the specification does not indicate the advantages and disadvantages of the invention. Although embodiments of the invention have been described in detail, it should be understood that various changes, substitutions and modifications can be made without departing from the spirit and scope of the invention.
３１ レベルシフト回路
３２ 第１駆動回路
３３ 第２駆動回路
３４ 第１Ｐｃｈトランジスタ（Ｔｒ）
３５ 第２Ｐｃｈトランジスタ（Ｔｒ）
３６ 第３Ｐｃｈトランジスタ（Ｔｒ）
３７ 第１Ｎｃｈトランジスタ（Ｔｒ）
３８ 第２Ｎｃｈトランジスタ（Ｔｒ）
３９ 第３Ｎｃｈトランジスタ（Ｔｒ）
４０ 出力端子
31
35 Second Pch Transistor (Tr)
36 3rd Pch transistor (Tr)
37 1st Nch transistor (Tr)
38 2nd Nch transistor (Tr)
39 3rd Nch transistor (Tr)
40 output terminals
Claims (3)
前記第２高電位側電源電圧を供給する第２高電位側電源と前記出力端子の間に直列に接続され、前記第２高電位側電源に接続された第１の第１極性トランジスタおよび前記出力端子に接続された第２の第１極性トランジスタと、
前記低電位側電源電圧を供給する低電位側電源と出力端子の間に直列に接続され、前記低電位側電源に接続された第１の第２極性トランジスタおよび前記出力端子に接続された第２の第２極性トランジスタと、
前記入力信号を、前記第１高電位側電源電圧と前記第２高電位側電源電圧の間で変化する第１信号と、前記第１高電位側電源電圧と前記低電位側電源電圧の間で変化する第２信号に変換するレベルシフト回路と、
前記第１の第１極性トランジスタと前記第２の第１極性トランジスタの第１接続ノードと、前記第１高電位側電源との間に接続され、前記出力信号により制御される第１パス回路と、
前記第１の第２極性トランジスタと前記第２の第２極性トランジスタの第２接続ノードと、前記第１高電位側電源との間に接続され、前記出力信号により制御される第２パス回路と、を備え、
前記第１の第１極性トランジスタのゲートには、前記第１信号を印加され、
前記第１の第２極性トランジスタのゲートには、前記第２信号を印加され、
前記第２の第１極性トランジスタおよび前記第２の第２極性トランジスタのゲートには、前記第１高電位側電源電圧が印加されることを特徴とする出力回路。 An input signal changing between the first high potential side power supply voltage and the low potential side power supply voltage is changed between the second high potential side power supply voltage higher than the first high potential side power supply voltage and the low potential side power supply voltage. An output circuit that outputs from an output terminal as an output signal,
A first first polarity transistor connected in series between the second high potential side power source for supplying the second high potential side power source voltage and the output terminal, and connected to the second high potential side power source and the output A second first polarity transistor connected to the terminal;
A first second polarity transistor connected in series between the low potential side power supply for supplying the low potential side power supply voltage and the output terminal, and connected to the low potential side power supply and a second connected to the output terminal. A second polarity transistor of
The input signal includes a first signal that changes between the first high-potential power supply voltage and the second high-potential power supply voltage, and between the first high-potential power supply voltage and the low-potential power supply voltage. A level shift circuit for converting to a changing second signal;
A first path circuit connected between the first connection node of the first first polarity transistor and the second first polarity transistor and the first high potential side power supply and controlled by the output signal; ,
A second path circuit connected between the first second polarity transistor, a second connection node of the second second polarity transistor, and the first high-potential side power supply and controlled by the output signal; With
The first signal is applied to the gate of the first first polarity transistor;
The second signal is applied to the gate of the first second polarity transistor;
The output circuit, wherein the first high-potential side power supply voltage is applied to gates of the second first polarity transistor and the second second polarity transistor.
前記第２パス回路は、前記第２接続ノードと前記第１高電位側電源との間に接続され、ゲートに前記出力信号が印加される第３の第２極性トランジスタを含むことを特徴とする請求項１記載の出力回路。 The first path circuit includes a third first polarity transistor connected between the first connection node and the first high-potential-side power source, and having the gate applied with the output signal.
The second path circuit includes a third second polarity transistor connected between the second connection node and the first high-potential-side power source, and having the gate applied with the output signal. The output circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012222046A JP5987619B2 (en) | 2012-10-04 | 2012-10-04 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012222046A JP5987619B2 (en) | 2012-10-04 | 2012-10-04 | Output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014075692A JP2014075692A (en) | 2014-04-24 |
| JP5987619B2 true JP5987619B2 (en) | 2016-09-07 |
Family
ID=50749565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012222046A Active JP5987619B2 (en) | 2012-10-04 | 2012-10-04 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5987619B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6318908B2 (en) * | 2014-06-24 | 2018-05-09 | 株式会社ソシオネクスト | Interface circuit |
| CN104883177B (en) * | 2015-05-27 | 2017-08-29 | 灿芯半导体(上海)有限公司 | A kind of interface circuit and output circuit therein |
| US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| WO2018193724A1 (en) * | 2017-04-18 | 2018-10-25 | 株式会社ソシオネクスト | Output circuit |
| JP7112309B2 (en) | 2018-10-17 | 2022-08-03 | 日立Astemo株式会社 | Electronic circuits and sensor systems |
| CN114825907B (en) * | 2022-04-12 | 2024-06-04 | 湖南国科微电子股份有限公司 | Withstand voltage protection bias circuit and chip power supply circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774616A (en) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | Signal voltage level converting circuit and output buffer circuit |
| JP3240042B2 (en) * | 1995-12-19 | 2001-12-17 | 日本電信電話株式会社 | Semiconductor output circuit |
| JP3954198B2 (en) * | 1998-06-01 | 2007-08-08 | 富士通株式会社 | Output circuit, level converter circuit, logic circuit, and operational amplifier circuit |
| JP4115358B2 (en) * | 2003-07-15 | 2008-07-09 | シャープ株式会社 | Output circuit and level shift circuit |
| JP4471226B2 (en) * | 2007-07-23 | 2010-06-02 | 統寶光電股▲ふん▼有限公司 | Semiconductor integrated circuit |
-
2012
- 2012-10-04 JP JP2012222046A patent/JP5987619B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014075692A (en) | 2014-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5987619B2 (en) | Output circuit | |
| JP4768300B2 (en) | Voltage level conversion circuit and semiconductor integrated circuit device | |
| US9584125B2 (en) | Interface circuit | |
| US10355685B2 (en) | Output circuit | |
| US9024674B1 (en) | Negative level shifter | |
| US10218351B2 (en) | Parallel driving circuit of voltage-driven type semiconductor element | |
| US10756728B2 (en) | Insulated gate device drive apparatus | |
| US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
| KR20140138138A (en) | Switch circuit | |
| US10355675B2 (en) | Input circuit | |
| US9825634B2 (en) | Level shifting circuit and method for the same | |
| US9191006B1 (en) | Current-limited level shift circuit | |
| JP2009027600A (en) | Level shift circuit | |
| US9400516B2 (en) | Voltage converting device | |
| US20210067156A1 (en) | Gate driver circuitry | |
| JP2012105135A (en) | Differential output circuit | |
| CN114389595A (en) | Level conversion circuit | |
| US20140184307A1 (en) | Gate driver having function of preventing shoot-through current | |
| US12047206B2 (en) | Differential transmission circuit | |
| JP2013219669A (en) | Semiconductor integrated circuit device and level shift circuit | |
| US20150357974A1 (en) | Buffer circuit | |
| JP6318908B2 (en) | Interface circuit | |
| TWI395403B (en) | Level shifter | |
| JP6202975B2 (en) | Switch device and test device | |
| JP2014026390A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5987619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |