JP5974454B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP5974454B2 JP5974454B2 JP2011248550A JP2011248550A JP5974454B2 JP 5974454 B2 JP5974454 B2 JP 5974454B2 JP 2011248550 A JP2011248550 A JP 2011248550A JP 2011248550 A JP2011248550 A JP 2011248550A JP 5974454 B2 JP5974454 B2 JP 5974454B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- sealing material
- electronic component
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 78
- 239000004020 conductor Substances 0.000 claims description 56
- 239000003566 sealing material Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 34
- 230000017525 heat dissipation Effects 0.000 claims description 20
- 238000007789 sealing Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 55
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000011521 glass Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、絶縁層と導体パターンとを積層してなる第1基板と、第1基板上に実装されて絶縁層と導体パターンとを積層してなるコアレスの第2基板と、第2基板上に実装される半導体素子とを有する電子部品に関するものである。 The present invention includes a first substrate formed by stacking an insulating layer and a conductor pattern, a coreless second substrate mounted on the first substrate and formed by stacking an insulating layer and a conductor pattern, and a second substrate. an electronic unit product having a semiconductor element mounted on.
半導体素子を実装する基板として、高集積化のためコア基板に層間樹脂絶縁層と導体パターンとを交互に積層して成るビルドアップ多層配線板が用いられている。ここで、更に、集積率を高め、配線距離を短くするため、厚みのあるコア基板を除いたコアレスのビルドアップ多層配線板が提案されている。特許文献1には、複数のチップ(半導体チップ、電子チップ)を1つのパッケージ内に収めたマルチチップパッケージが開示されている。複数のチップのうち任意のチップから発生した熱を他のチップに伝え難くするため、各チップが個別に封止されている。そして、任意のチップを封止する封止材の上にはヒートシンクが設けられている。 As a substrate for mounting a semiconductor element, a build-up multilayer wiring board in which an interlayer resin insulating layer and a conductor pattern are alternately stacked on a core substrate is used for high integration. Here, in order to further increase the integration rate and shorten the wiring distance, a coreless build-up multilayer wiring board excluding a thick core substrate has been proposed. Patent Document 1 discloses a multichip package in which a plurality of chips (semiconductor chips, electronic chips) are housed in one package. In order to make it difficult to transfer heat generated from an arbitrary chip among the plurality of chips to other chips, each chip is individually sealed. A heat sink is provided on a sealing material that seals an arbitrary chip.
近年、半導体素子(特にロジックチップ)は、プロセッサコア領域が小さくなる傾向にある。それに伴い、半導体素子に供給される電流の密度が高くなることから、半導体素子は発熱しやすくなる。
このため、マルチチップパッケージにおいては、ロジックチップで発生した熱を他のチップに伝え難くする構造への要求が高まっており、その点で依然として改善の余地があると考えられる。
In recent years, a semiconductor element (particularly a logic chip) tends to have a smaller processor core area. As a result, the density of the current supplied to the semiconductor element increases, and the semiconductor element easily generates heat.
For this reason, in the multi-chip package, there is an increasing demand for a structure that makes it difficult to transfer heat generated in the logic chip to other chips, and there is still room for improvement in that respect.
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、複数の半導体素子を有する場合でも、第1半導体素子(ロジックチップ)から発生した熱を第2半導体素子に伝達させにくくする電子部品を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to generate heat generated from the first semiconductor element (logic chip) even when the semiconductor device has a plurality of semiconductor elements. An object of the present invention is to provide an electronic component that is difficult to be transmitted to an element.
本願発明の電子部品では、第1貫通孔を有するコア基板と、該コア基板の両面に形成されている第1導体回路と、該第1貫通孔に形成され該コア基板の両面の第1導体回路を接続するスルーホール導体と、前記コア基板及び前記第1導体回路上に形成されて第1樹脂絶縁層と第2導体回路とが交互に積層されてなるビルドアップ層と、を備える第1基板と、
第2貫通孔を備える複数の第2樹脂絶縁層と、該第2樹脂絶縁層上に形成されている第3導体回路と、該第2貫通孔内に設けられ該第2樹脂絶縁層の両面の第3導体回路を接続するビア導体と、を有する第2基板と、
端子の設けられた下面と、該下面との反対側の上面とを備え、前記第2基板上に該下面側が実装されるロジックチップ及びメモリチップと、
前記ロジックチップ及びメモリチップ上に取り付けられる放熱部材であって、前記ロジックチップの前記上面に当接されると共に、前記メモリチップの前記上面との当接部位に開口の設けられた放熱部材と、を備え、前記放熱部材は、前記第2半導体素子の直上に開口を有し、前記第1半導体素子はロジックチップであり、前記第2半導体素子はメモリチップであり、前記第1封止材と前記第2封止材とは分離している。
In the electronic component of the present invention, the core substrate having the first through hole, the first conductor circuit formed on both surfaces of the core substrate, and the first conductor formed on the first through hole on both surfaces of the core substrate. A through-hole conductor for connecting a circuit; and a build-up layer formed on the core substrate and the first conductor circuit, wherein a first resin insulating layer and a second conductor circuit are alternately stacked. A substrate,
A plurality of second resin insulation layers having a second through hole, a third conductor circuit formed on the second resin insulation layer, and both surfaces of the second resin insulation layer provided in the second through hole A second conductor having a via conductor connecting the third conductor circuit;
A logic chip and a memory chip each including a lower surface provided with a terminal and an upper surface opposite to the lower surface, the lower surface being mounted on the second substrate;
A heat dissipating member attached on the logic chip and the memory chip, the heat dissipating member being in contact with the upper surface of the logic chip and provided with an opening at a contact portion with the upper surface of the memory chip; The heat dissipation member has an opening directly above the second semiconductor element, the first semiconductor element is a logic chip, the second semiconductor element is a memory chip, and the first sealing material It is separated from the second sealing material.
本願発明では、第2半導体素子の直上に開口を有する放熱部材を採用する。このため、第1半導体素子(ロジックチップ)から発生した熱が第2半導体素子(メモリチップ)へ伝わり難くなるため、第1半導体素子からの熱的影響でメモリチップが誤動作し難くなると考えられる。 In the present invention, a heat dissipating member having an opening immediately above the second semiconductor element is employed. For this reason, the heat generated from the first semiconductor element (logic chip) is not easily transmitted to the second semiconductor element (memory chip), so that it is considered that the memory chip is less likely to malfunction due to the thermal influence from the first semiconductor element.
[第1実施形態]
図10は、第1実施形態の電子部品10の断面図である。
電子部品10は、コア基板230を備える第1基板200と、コア基板を備えない第2基板20と、第2基板20上に実装された第1半導体素子(ロジックチップ90A)及び第2半導体素子(メモリチップ90B)とを有している。ロジックチップ90Aは第1封止材96Aにより封止されており、メモリチップ90Bは第2封止材96Bにより封止されている。
第2基板20上には、ロジックチップ90A及びメモリチップ90Bを覆う放熱部材300が設けられている。さらに、放熱部材300上には、ヒートシンク320が設けられている。
[First embodiment]
FIG. 10 is a cross-sectional view of the
The
On the
第1基板200は、コア基板230と、コア基板230の両面に設けられているビルドアップ層210とを有している。図8に第1基板の断面が示される。コア基板230の内部には、表裏の導体パターンを電気的に接続するスルーホール導体236が設けられている。コア基板の両面に積層された第1絶縁層(層間樹脂絶縁層)250を貫通する貫通孔233が設けられ、該貫通孔233内にスルーホール導体236が形成されている。スルーホール導体の端部にはスルーホールランド237が形成されている。スルーホール導体236によりコア基板両面の第1導体パターン234が接続されている。第1絶縁層250上には、第1ビア導体266及び第1導体パターン268を備える第1絶縁層(層間樹脂絶縁層)260と、第1ビア導体276及び第1導体パターン278を備える第1絶縁層(層間樹脂絶縁層)270とから成るビルドアップ層210が形成されている。第1絶縁層270上には、開口281を備えるソルダーレジスト層280が形成され、上面側の開口281には第2基板20を実装するためのパッド278Pが設けられ、下面側の開口281には、図示しない外部基板接続用のパッド279Pが設けられている。
The
第2基板20の断面が図6に示される。
第2基板20は、第1面Fとその第1面とは反対側の第2面Sとを有する第2絶縁層50と、第2絶縁層50の第1面F上に形成されている第2導体パターン58と、第2絶縁層50の第1面上及び第2導体パターン58上に形成されている第2絶縁層150と、第2絶縁層150上に形成されている第2導体パターン158とを有している。
そして、第2絶縁層150の内部には貫通孔151が設けられていて、この貫通孔151の内部には、第2導体パターン58と第2導体パターン158とを接続する第2ビア導体160が設けられている。
A cross section of the
The
A through
第2絶縁層50は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
第2絶縁層50の内部には貫通孔51が設けられている。貫通孔51の内部には、めっきからなる第2ビア導体60が形成されている。第2ビア導体60の先端部には、半田バンプ77が配置される。
The second
A through
第2絶縁層150上にはソルダーレジスト層70が設けられている。ソルダーレジスト層70には、第2導体パターン158の少なくとも一部を露出する開口71が設けられている。この開口71の内部には半田バンプ76が設けられている。そして、これら半田バンプ76を介して第2基板20上にロジックチップ90A、メモリチップ90Bが実装されている。なお、ロジックチップ90Aを実装するバンプ76のピッチは90μm以下である。
A
ロジックチップ90Aの側面は第1封止材96Aで封止されている。この第1封止材96Aの表面とロジックチップ90Aの表面とは同一平面上に位置する。すなわち、ロジックチップ90Aの上面は第1封止材96Aから露出されている。メモリチップ90Bの側面は第2封止材96Bで封止され、メモリチップ90Bの上面は第2封止材96Bから露出されている。図7は、該第2基板20の平面図である。第2基板の第1封止材96Aと第2封止材96Bとの間には溝96Cが設けられている。すなわち、第1封止材96Aと第2封止材96Bとは分離している
The side surface of the
図10に示すように第1基板300上には、ロジックチップ90A及びメモリチップ90Bを覆うように放熱部材300が取り付けられている。放熱部材300を形成する材料としては、例えばアルミニウムや銅等が挙げられる。放熱部材300は、凹状のキャビティ部304と、キャビティ部304の周囲に設けられた平板部状のフランジ部302とから成り、キャビティ部304には平板部306が設けられている。キャビティ部304内に、ロジックチップ90Aとメモリチップ90Bとが収容されている。そして、該放熱部材300は、フランジ部302を介して第1基板200に固定されている。
As shown in FIG. 10, the
図11に、放熱部材300が取り付けられた状態の第2基板の平面図が示される。
放熱部材300の平板部306はメモリチップ90B上に開口308を備え、放熱部材300とメモリチップ90Bとが直接接しないようにされている。図10に示すように平板部306は、ロジックチップ90Aの上面、第1封止材96Aの上面、第2封止材96Bの周縁側の上面と接している。放熱部材300の平板部上には、放熱フィン322を備えるヒートシンク320が設けられている。
FIG. 11 shows a plan view of the second substrate with the
The
第1実施形態の電子部品では、ロジックチップ90A及びメモリチップ90B上に放熱部材300が取り付けられる。この放熱部材300には、メモリチップ90Bの上面との当接部位に開口308が設けられている。このため、ロジックチップ90Aからの熱が放熱部材300を介してメモリチップ90Bへ伝わり難くなるため、該ロジックチップからの熱的影響でメモリチップが誤動作し難くなる。
In the electronic component of the first embodiment, the
第1実施形態の電子部品では、ロジックチップ90Aを封止する第1封止材96Aと、メモリチップ90Bを封止する第2封止材96Bとの間に溝96Cが設けられている。このため、ロジックチップ90Aからの熱が封止材を介してメモリチップ90Bへ伝わり難くなるため、該ロジックチップからの熱的影響でメモリチップが誤動作し難くなる。
In the electronic component of the first embodiment, a
第1実施形態の電子部品では、メモリチップ90Bの周囲の第2封止材96Bは、放熱部材300と当接している。このため、第2封止材96Bが放熱部材300で押さえられることになり、第2封止材96Bの剥離を防止することができる。
In the electronic component of the first embodiment, the
第1実施形態の電子部品では、放熱部材300上にヒートシンク320が取り付けられているので、ロジックチップ90Aからの熱を効率的に逃がすことができる。
In the electronic component of the first embodiment, since the
第1実施形態の電子部品では、放熱部材300は、凹状のキャビティ部304と該キャビティ部304の周縁のフランジ部302とを備え、キャビティ部304に、第2基板20を、該第2基板に接触することなく収容するので、コアレスで強度的に弱い第2基板に熱的ストレスを与え難い。そして、コア基板を備え強度的に強い第1基板200にフランジ部302を介して放熱部材300が固定されているので、信頼性を高めることができる。
In the electronic component of the first embodiment, the
第1実施形態の電子部品では、第1封止材96Aの表面とロジックチップ90Aの表面とは同一平面上に位置する。このため、電子部品全体の厚みを低減できる。さらに、ロジックチップ90Aで発生した熱を放熱部材300に伝えやすい。また、ロジックチップ90Aの表面は放熱部材300に接している。このため、ロジックチップ90Aで発生した熱を放熱部材300に伝えやすい。
In the electronic component of the first embodiment, the surface of the
第1実施形態の電子部品では、第1封止材96Aと第2封止材96Bとは分離している。このため、ロジックチップ90Aで発生した熱をメモリチップ90Bに伝え難い。また、放熱部材300の開口308の径はメモリチップ90Bの幅よりも大きい。すなわち、放熱部材300とメモリチップ90Bとが直接接することが避けられる。このため、ロジックチップ90Aで発生した熱をメモリチップ90Bに伝え難い。更に、開口308によりメモリチップ90Bの表面全体が露出される。このため、ロジックチップ90Aで発生した熱をメモリチップ90Bに伝え難い。
In the electronic component of the first embodiment, the
[第2基板の製造方法]
第2基板の製造方法について、図1〜図7を参照して説明される。
(1)まず、厚さ約1.1mmのガラス板30が用意される(図1(A))。
ガラス板は、実装するシリコン製ICチップとの熱膨張係数差が小さくなるように、CTEが約3.3(ppm)以下で、且つ、後述する剥離工程において使用する308nmのレーザ光に対して透過率が9割以上であることが望ましい。
[Method for manufacturing second substrate]
A method for manufacturing the second substrate will be described with reference to FIGS.
(1) First, a
The glass plate has a CTE of about 3.3 (ppm) or less so that the difference in coefficient of thermal expansion from the mounted silicon IC chip is small. It is desirable that the transmittance is 90% or more.
(2)ガラス板30の上に、主として熱可塑性ポリイミド樹脂からなる剥離層32が設けられる(図1(B))。
(2) A
(3)剥離層32の上に導体パターン34が形成される(図1(C))。
(3) A
(4)剥離層32の上に第2絶縁層50が形成される(図1(D))。
(4) The second insulating
(5)CO2ガスレーザにて、第2絶縁層50を貫通し、剥離層32に至る電極体用開口51が設けられる(図1(E)参照)。
(5) An electrode body opening 51 that penetrates the second insulating
(6)スパッタリングにより、第2絶縁層50上にTiN、Ti及びCuからなる導体層52が形成される(図2(A))。
(6) A
(7)導体層52上に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約15μmのめっきレジスト54が設けられる(図2(B))。
(7) A commercially available photosensitive dry film is affixed on the
(8)導体層52を給電層として用い、電解めっきが施され電解めっき膜56が形成される(図2(C))。
(8) Using the
(9)めっきレジスト54が剥離除去される。そして、剥離しためっきレジスト下の導体層52が除去され、導体層52及び電解めっき膜56からなる第2導体パターン58及び第2ビア導体60が形成される(図2(D))。
(9) The plating resist 54 is peeled and removed. Then, the
(10)上記(4)〜(10)と同様にして、第2絶縁層50及び第2導体パターン58上に第2絶縁層150及び第2導体パターン158、第2ビア導体160が形成される(図3(A)、図3(B)、図3(C))。
(10) The second
(11)第2絶縁層150上にソルダーレジスト層70が形成される。その後、ソルダーレジスト層70の内部に開口71が設けられて、第2導体パターン158の一部が露出される(図3(D))。第2導体パターン158のうち、開口71により露出された部位によりパッド158Pが構成される。
(11) A solder resist
(12)次に、パッド158P上にNiめっきが施された後、半田めっき(Sn−Ag)が施され、パッド158Pに半田バンプ76が形成されることで、中間体100が製造される。(図3(E))。この中間体100は、ガラス板30と、ガラス板30上に形成されている第2基板20とから形成されている。
(12) Next, after Ni plating is performed on the
(13)次いで、中間体100上に半田バンプ76を介してロジックチップ90A、メモリチップ90Bが実装される(図4(A))。このとき、ガラス板30がICチップ90A、90Bと熱膨張率が近いので、第2基板20に加わる応力が低減される。
(13) Next, the
(14)第2基板20とロジックチップ90A、メモリチップ90Bとの間にアンダーフィル94が充填される(図4(B))。
(14) An
(15)モールド型内で、ロジックチップ90A、メモリチップ90Bが封止材96で封止される(図4(C))。
(15) The
(16)ダイシング又はレーザにより封止材に溝96Cが設けられ、封止材が第1封止材96Aと第2封止材96Bとに分断される(図4(D))。
(16) A
(17)第1封止材96A、第2封止材96Bが研磨され、ロジックチップ90A、メモリチップ90Bの上面が露出される(図5(A))。これにより、ロジックチップ90Aに放熱部材300を直接取り付けることが可能になる。さらに、電子部品全体の高さも抑制される。
(17) The
(18)次いで、308nmのレーザ光がガラス板30を透過させて剥離層32に照射され、剥離層32が軟化される。そして、第2基板20に対してガラス板30がスライドされ、ガラス板30が剥離される(図5(B))。
(18) Next, a laser beam of 308 nm is transmitted through the
(19)アッシングにより剥離層32が除去され、第2絶縁層50及び第2ビア導体60が露出される(図5(C))。
(19) The
(20)そして、第2ビア導体60のパッド34上に半田バンプ77が形成され、第2基板20が完成される(図5(D))。
(20) Then, solder bumps 77 are formed on the
(21)第2基板20は、図8を参照して上述した第1基板200上に、半田バンプ77を介して実装される。そして、第1基板200と第2基板20との間には、アンダーフィル98が充填される(図9)。
(21) The
該第1基板200上に、ヒートシンク320の固定された放熱部材300が取り付けられ、その放熱部材300とロジックチップ90Aの上面とが接触する(図10)。
The
[第2実施形態]
図13は、第2実施形態の第2基板20の断面図であり、図14は第2基板の平面図であり、図14中のX−X断面が図13に対応する。
図6を参照して上述した第1実施形態では、ロジックチップ90Aを封止する第1封止材96Aと、メモリチップ90Bを封止する第2封止材96Bとが分離されていた。これに対して、第2実施形態では、ロジックチップ90Aとメモリチップ90Bとが一体の封止材96に封止され、ロジックチップ90Aとメモリチップ90Bとの周囲を封止材96の環状部96Dが囲み、封止材96の中央部に溝96Eが設けられる。
[Second Embodiment]
13 is a cross-sectional view of the
In the first embodiment described above with reference to FIG. 6, the
第2実施形態の電子部品の製造方法を図12を参照し説明される。
図1〜図4(B)を参照して上述した第1実施形態と同様に、第2基板が製造され、ロジックチップ90Aとメモリチップ90Bとが実装される(図12(A))。そして、溝96Eを設ける部位を備えるモールド型内で、ロジックチップ90Aとメモリチップ90Bとが封止材96により封止される(図12(B))。
The manufacturing method of the electronic component of 2nd Embodiment is demonstrated with reference to FIG.
Similar to the first embodiment described above with reference to FIGS. 1 to 4B, the second substrate is manufactured, and the
第2実施形態の電子部品では、封止材96は、ロジックチップ90A及びメモリチップ90Bの側面を環状に保持する環状部96Eを備え、該環状部の中央に溝96Eが設けられている。このため、ロジックチップ及びメモリチップを封止して接続信頼性を高めながら、溝96Eによりロジックチップからの熱が封止材96を介してメモリチップへ伝わり難くすることができる。
In the electronic component of the second embodiment, the sealing
10 電子部品
20 第2基板
50 第2絶縁層
58 第2導体パターン
60 第2ビア導体
90A ロジックチップ
90B メモリチップ
96 封止材
96A 第1封止材
96B 第2封止材
150 第2絶縁層
160 ビア導体
158 第2導体パターン
200 第2基板
300 放熱部材
308 開口
10
Claims (8)
該第1基板上に実装され、複数の第2絶縁層と該第2絶縁層上の第2導体パターンと上下の第2導体パターン同士を電気的に接続する第2ビア導体とを有する第2基板と、
該第2基板上に実装される第1半導体素子及び第2半導体素子と、
前記第1半導体素子を封止する第1封止材と、
前記第2半導体素子を封止する第2封止材と、
前記第1半導体素子及び前記第2半導体素子を覆うように前記第1基板上に設けられる放熱部材と、
を備える電子部品であって、
前記放熱部材は、前記第2半導体素子の直上に開口を有し、
前記第1半導体素子はロジックチップであり、前記第2半導体素子はメモリチップであり、
前記第1封止材と前記第2封止材とは分離している。 A first substrate having a plurality of first insulating layers, a first conductor pattern on the first insulating layer, and a first via conductor that electrically connects the upper and lower first conductor patterns;
A second mounted on the first substrate and having a plurality of second insulating layers, a second conductor pattern on the second insulating layer, and a second via conductor that electrically connects the upper and lower second conductor patterns. A substrate,
A first semiconductor element and a second semiconductor element mounted on the second substrate;
A first sealing material for sealing the first semiconductor element;
A second sealing material for sealing the second semiconductor element;
A heat dissipation member provided on the first substrate so as to cover the first semiconductor element and the second semiconductor element;
An electronic component comprising:
The heat radiating member may have a opening immediately above the second semiconductor element,
The first semiconductor element is a logic chip, and the second semiconductor element is a memory chip;
The first sealing material and the second sealing material are separated.
前記第1封止材の表面と前記第1半導体素子の表面とは同一平面上に位置する。 The electronic component of claim 1 , wherein:
The surface of the first sealing material and the surface of the first semiconductor element are located on the same plane.
前記第1半導体素子の表面は前記放熱部材に接している。 The electronic component of claim 1 , wherein:
The surface of the first semiconductor element is in contact with the heat dissipation member.
前記開口の径は、前記第2半導体素子の幅よりも大きい。 The electronic component of claim 1 , wherein:
The diameter of the opening is larger than the width of the second semiconductor element.
前記開口により、前記第2半導体素子の表面全体が露出される。 The electronic component of claim 1 , wherein:
Through the opening, the entire surface of the second semiconductor element is exposed.
前記放熱部材上にヒートシンクが取り付けられている。 The electronic component of claim 1, wherein:
A heat sink is attached on the heat radiating member.
前記第2基板は、前記第1半導体素子を実装するバンプを有しており、該バンプのピッチは90μm以下である。 The electronic component of claim 1 , wherein:
The second substrate has bumps for mounting the first semiconductor element, and the pitch of the bumps is 90 μm or less.
前記放熱部材は、前記第1半導体素子及び前記第2半導体素子を収容するキャビティ部と、前記第1基板に当接し得るフランジ部とを備えている。 The electronic component of claim 1, wherein:
The heat dissipating member includes a cavity portion that houses the first semiconductor element and the second semiconductor element, and a flange portion that can come into contact with the first substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248550A JP5974454B2 (en) | 2011-11-14 | 2011-11-14 | Electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248550A JP5974454B2 (en) | 2011-11-14 | 2011-11-14 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105878A JP2013105878A (en) | 2013-05-30 |
JP5974454B2 true JP5974454B2 (en) | 2016-08-23 |
Family
ID=48625220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011248550A Active JP5974454B2 (en) | 2011-11-14 | 2011-11-14 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5974454B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502059B2 (en) | 2019-04-17 | 2022-11-15 | Samsung Electronics Co., Ltd. | Semiconductor package including a thermal pillar and heat transfer film |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226487A (en) * | 1992-02-14 | 1993-09-03 | Nec Corp | Semiconductor device |
JPH07263618A (en) * | 1994-03-24 | 1995-10-13 | Nippondenso Co Ltd | Hybrid integrated circuit device |
JPH0888299A (en) * | 1994-09-19 | 1996-04-02 | Fujitsu Ltd | Semiconductor device |
JPH08162575A (en) * | 1994-12-07 | 1996-06-21 | Hitachi Ltd | Semiconductor device and its manufacture |
JP2001210737A (en) * | 2000-01-27 | 2001-08-03 | Tdk Corp | Semiconductor chip package and method of manufacturing the same |
TW579555B (en) * | 2000-03-13 | 2004-03-11 | Ibm | Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus |
US6653730B2 (en) * | 2000-12-14 | 2003-11-25 | Intel Corporation | Electronic assembly with high capacity thermal interface |
JP2003100924A (en) * | 2001-09-21 | 2003-04-04 | Kyocera Corp | Semiconductor device |
JP2008288250A (en) * | 2007-05-15 | 2008-11-27 | Nec Electronics Corp | Multi-chip package |
JP5779042B2 (en) * | 2011-08-18 | 2015-09-16 | 新光電気工業株式会社 | Semiconductor device |
-
2011
- 2011-11-14 JP JP2011248550A patent/JP5974454B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502059B2 (en) | 2019-04-17 | 2022-11-15 | Samsung Electronics Co., Ltd. | Semiconductor package including a thermal pillar and heat transfer film |
Also Published As
Publication number | Publication date |
---|---|
JP2013105878A (en) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI453877B (en) | Structure and process of embedded chip package | |
JP6473595B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP5339928B2 (en) | Wiring board and manufacturing method thereof | |
JP5948795B2 (en) | Manufacturing method of semiconductor device | |
JP5267604B2 (en) | Wiring board and manufacturing method thereof | |
US20170062394A1 (en) | Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same | |
JP6669586B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4730426B2 (en) | Mounting substrate and semiconductor module | |
TW201709474A (en) | Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same | |
JP2008251702A (en) | Manufacturing method for wiring board, manufacturing method for semiconductor device, and wiring board | |
KR20080007893A (en) | Stack type semiconductor package and method of fabricating the same | |
JP5406572B2 (en) | Electronic component built-in wiring board and manufacturing method thereof | |
JP2010287742A (en) | Method of manufacturing wiring substrate | |
US9711476B2 (en) | Wiring board and electronic component device | |
JP2011071315A (en) | Wiring board and method of manufacturing the same | |
JP2015225895A (en) | Printed wiring board, semiconductor package and printed wiring board manufacturing method | |
JP4901809B2 (en) | Multi-layer circuit board with built-in components | |
JP6378616B2 (en) | Printed wiring board with built-in electronic components | |
JP2019067973A (en) | Substrate with built-in electronic component and method of manufacturing the same | |
JP5974454B2 (en) | Electronic components | |
JP2014011289A (en) | Electronic component and manufacturing method of electronic component | |
JP7251951B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TW201820557A (en) | Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same | |
TWI626719B (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
JP2013131775A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5974454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |