JPH0888299A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0888299A
JPH0888299A JP6223810A JP22381094A JPH0888299A JP H0888299 A JPH0888299 A JP H0888299A JP 6223810 A JP6223810 A JP 6223810A JP 22381094 A JP22381094 A JP 22381094A JP H0888299 A JPH0888299 A JP H0888299A
Authority
JP
Japan
Prior art keywords
cap
semiconductor device
wiring board
base member
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6223810A
Other languages
Japanese (ja)
Inventor
Kenichi Oki
健一 大木
Kiyoshi Muratake
清 村竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6223810A priority Critical patent/JPH0888299A/en
Publication of JPH0888299A publication Critical patent/JPH0888299A/en
Priority to US08/808,811 priority patent/US5886408A/en
Priority to US09/227,965 priority patent/US6143590A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: To improve the heat dissipation efficiency and the maintainability in a semiconductor device adapted to be used for a so-called multi-chip module in which a semiconductor chip is placed on the upper part of a circuit board. CONSTITUTION: The semiconductor device comprises a circuit board 4 placed with a semiconductor chip 3 on the upper surface and formed with external connection pins 23 on the lower surface, a cap 5 formed integrally with a heat radiating fin part 12 and made of high heat conductive material for sealing the chip 3 by arranging on the upper surface of the board 4, a base member 6 engaged with the lower surface of the board 4, and a clamping mechanism 8 for fixing the cap 5 to the member 6. The cap 5 is brought into direct contact with the chip 3, and the cap 5 and the member 6 sandwich the board 4 thereby to seal the chip 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップが配線基板の上部に搭載されるいわゆるマ
ルチチップモジュールに用いて好適な半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device suitable for use in a so-called multichip module in which a semiconductor chip is mounted on a wiring board.

【0002】近年、コンピュータ等の情報・通信の分野
においては、信号処理の高速化が要求されている。これ
に対応すべく、半導体チップをひとつづつ配線基板(プ
リント基板)に実装していた従来の構造に代わり、シス
テムを構成する上で互いに関連する複数の半導体チップ
を一つの薄膜多層配線基板上に予め実装したモジュール
(マルチチップモジュール)を作成し、これをマザーボ
ードとしてのプリント基板上に実装する方法が採用され
ている。
In recent years, in the field of information and communication such as computers, there has been a demand for high speed signal processing. In order to deal with this, instead of the conventional structure in which semiconductor chips are mounted on a wiring board (printed circuit board) one by one, a plurality of semiconductor chips related to each other in constructing a system are arranged on one thin film multilayer wiring board. A method in which a module (multi-chip module) mounted in advance is created and mounted on a printed circuit board as a mother board is adopted.

【0003】一方、個々の半導体チップは高集積化が図
られており、よって各半導体チップの消費電力は高くな
り、これに伴い各半導体チップが発生する発熱量は増大
する傾向にある。
On the other hand, since individual semiconductor chips are highly integrated, the power consumption of each semiconductor chip increases, and the amount of heat generated by each semiconductor chip tends to increase accordingly.

【0004】このため、放熱を効率よく行いうる構造の
半導体装置が要求されている。
Therefore, a semiconductor device having a structure capable of efficiently radiating heat is required.

【0005】[0005]

【従来の技術】一般に、マルチチップモジュール構造と
呼ばれる半導体装置は、複数の半導体チップを共通の基
板に取り付けて高性能化を達成するものである。従来、
このような半導体装置では配線基板及び半導体チップは
密閉したパッケージに収納されてはおらず、半導体チッ
プから発生した熱は輻射により周囲に放熱し、或いは半
導体チップを覆うように接着固定されたキャップと基板
との間隙から放熱される構成とされていた。
2. Description of the Related Art Generally, a semiconductor device called a multi-chip module structure has a plurality of semiconductor chips mounted on a common substrate to achieve high performance. Conventionally,
In such a semiconductor device, the wiring board and the semiconductor chip are not housed in a hermetically sealed package, and the heat generated from the semiconductor chip is dissipated to the surroundings by radiation, or the cap and the substrate that are adhesively fixed so as to cover the semiconductor chip. It was configured to dissipate heat from the gap between and.

【0006】また、近年では、放熱効率を向上される面
より、キャップの上面に放熱フィンを接着し、上記間隙
を介してキャップに伝達された熱をこの放熱フィンを用
いて放熱する構成の半導体装置も提供されている。従
来、この放熱フィンはキャップの上面に接着剤等を用い
て固定する方法が取られていた。
Further, in recent years, in order to improve the heat dissipation efficiency, a heat dissipation fin is adhered to the upper surface of the cap, and the heat transferred to the cap through the gap is radiated by the heat dissipation fin. Equipment is also provided. Heretofore, a method of fixing this radiating fin to the upper surface of the cap using an adhesive or the like has been adopted.

【0007】[0007]

【発明が解決しようとする課題】しかるに、半導体チッ
プから発生した熱を輻射により周囲に放熱する放熱構造
では、十分な放熱効率を得ることができないという問題
点があった。
However, the heat radiation structure that radiates the heat generated from the semiconductor chip to the surroundings by radiation radiates the problem that sufficient heat radiation efficiency cannot be obtained.

【0008】また、キャップの上面に放熱フィンを接着
する構成の半導体装置では、放熱フィンの接着時に接着
剤を硬化させるために加熱処理を行うことがおおく、こ
の加熱処理により配線基板と半導体チップとの接合位置
に熱応力が発生し、この熱応力が残留し配線基板或いは
半導体チップにクラック等が発生するおそれがあるとい
う問題点があった。
In addition, in a semiconductor device having a structure in which a radiation fin is adhered to the upper surface of a cap, heat treatment is often performed to cure the adhesive when the radiation fin is adhered. By this heat treatment, the wiring board and the semiconductor chip are separated. There is a problem that thermal stress is generated at the joining position of, and this thermal stress may remain and a crack or the like may occur in the wiring board or the semiconductor chip.

【0009】また、放熱フィンを用いた構成でも、キャ
ップと基板との間に形成されている間隙が熱の伝達経路
となるため十分な放熱効率を得ることができないという
問題点があった。
Further, even in the structure using the heat radiation fins, there is a problem that a sufficient heat radiation efficiency cannot be obtained because the gap formed between the cap and the substrate serves as a heat transfer path.

【0010】更に、従来の半導体装置では、キャップが
配線基板に接着剤を用いて固定された構成とされいたた
め(配線基板の下部に配設されたベース部材と接着させ
る構成のものもある)、一旦接着処理を行った後はキャ
ップを取り外すことができず、よって半導体チップの故
障時における交換等の保守性が悪いという問題点があっ
た。
Further, in the conventional semiconductor device, the cap is fixed to the wiring board by using an adhesive (there is also a structure in which the cap is adhered to the base member disposed under the wiring board). However, there is a problem in that the cap cannot be removed after the bonding process is once performed, and thus the maintainability such as replacement when the semiconductor chip fails is poor.

【0011】本発明は上記の点に鑑みてなされたもので
あり、放熱効率及び保守性の向上を図りうる半導体装置
を提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device capable of improving heat dissipation efficiency and maintainability.

【0012】[0012]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。
[Means for Solving the Problems] The above-mentioned problems can be solved by taking the following means.

【0013】請求項1の発明では、上面に半導体チップ
が搭載されると共に下面に外部接続端子が形成されてな
る配線基板と、放熱フィンと一体的に形成されており上
記配線基板の上面に配設されることにより半導体チップ
を封止する高熱伝導性材料よりなるキャップと、上記配
線基板の下面と係合するベース部材と、上記キャップと
ベース部材を固定する固定機構とを設けてなる構成の半
導体装置において、上記キャップが半導体チップに直
接、または高熱伝導性材料を介して間接的に当接する構
成とし、上記キャップとベース部材とが上記配線基板を
挟持することにより半導体チップを封止するパッケージ
を形成する構成とし、かつ、上記固定機構として螺着機
構を用いたことを特徴とするものである。
According to the first aspect of the present invention, the wiring board having the semiconductor chip mounted on the upper surface and the external connection terminals formed on the lower surface and the radiation fin are integrally formed, and are arranged on the upper surface of the wiring board. A cap made of a high thermal conductive material that seals the semiconductor chip when installed, a base member that engages with the lower surface of the wiring board, and a fixing mechanism that fixes the cap and the base member. In the semiconductor device, the cap is configured to directly contact the semiconductor chip or indirectly via a high thermal conductive material, and the cap and the base member sandwich the wiring substrate to seal the semiconductor chip. And a screwing mechanism is used as the fixing mechanism.

【0014】また、請求項2の発明では、上記ベース部
材に開口部を形成し、上記外部接続端子をこの開口部を
介して外部接続される構成としたことを特徴とするもの
である。
The invention according to claim 2 is characterized in that an opening is formed in the base member, and the external connection terminal is externally connected through the opening.

【0015】また、請求項3の発明では、上記外部接続
端子を導電性金属よりなる突起またはピンで構成したこ
とを特徴とするものである。
Further, the invention of claim 3 is characterized in that the external connection terminal is constituted by a protrusion or a pin made of a conductive metal.

【0016】また、請求項4の発明では、上記螺着機構
をネジとナットにより構成したことを特徴とするもので
ある。
Further, the invention of claim 4 is characterized in that the screwing mechanism comprises a screw and a nut.

【0017】また、請求項5の発明では、上記配線基板
のコーナ部に切欠部を形成すると共に、上記キャップと
ベース部材のコーナ部に上記螺着機構を配設したことを
特徴とするものである。
The invention of claim 5 is characterized in that a notch is formed in a corner portion of the wiring board, and the screwing mechanism is arranged in a corner portion of the cap and the base member. is there.

【0018】また、請求項6の発明では、上記キャップ
と配線基板との対向位置に、半導体チップを囲繞するよ
うに、かつキャップと配線基板との間で挟持されるよう
にパッキング材を配設し、かつこのパッキング材が上記
キャップと半導体チップとの間における緩衝材として機
能する構成としたことを特徴とするものである。
Further, in the invention of claim 6, a packing material is provided at a position where the cap and the wiring board face each other so as to surround the semiconductor chip and to be sandwiched between the cap and the wiring board. In addition, the packing material functions as a cushioning material between the cap and the semiconductor chip.

【0019】更に、請求項7の発明では、上記キャップ
またはベースの少なくともどちらか一方に、上記配線基
板に対向する面の周縁部にこの面から突出するガイドを
形成し、上記配線基板をガイドの内側に配置したことを
特徴とするものである。
Further, in the invention of claim 7, a guide protruding from this surface is formed on at least one of the cap and the base at the peripheral edge of the surface facing the wiring board, and the wiring board is formed as a guide. It is characterized by being placed inside.

【0020】[0020]

【作用】上記の各手段は下記のように作用する。The above-mentioned means operate as follows.

【0021】請求項1の発明によれば、放熱フィンと一
体的に形成されたキャップが半導体チップに直接当接す
る構成とされているため、半導体チップで発生した熱は
直接にキャップに熱伝導し放熱フィンにおいて放熱され
る。よって、半導体チップの冷却を効率よく行うことが
できる。
According to the first aspect of the present invention, since the cap integrally formed with the heat radiation fin is in direct contact with the semiconductor chip, the heat generated in the semiconductor chip is directly conducted to the cap. The heat is dissipated in the heat dissipating fins. Therefore, the semiconductor chip can be cooled efficiently.

【0022】また、キャップとベース部材とが配線基板
を挟持することにより半導体チップを封止するパッケー
ジを形成する構成とし、かつ固定機構として螺着機構を
用いたことにより、螺着機構は固定及び固定解除を行う
ことが可能であり、また配線基板は単にキャップとベー
ス部材とに挟持された構成であるため、螺着機構の固定
解除を行うことによりキャップとベース部材とにより構
成れさるパッケージを配線基板から容易に取り外すこと
ができ、メンテナンスを容易に行うことができる。ま
た、キャップが半導体チップに高熱伝導性材料を介して
間接的に当接する構成とすることにより、半導体チップ
の放熱を効率よく行うことができる。
Further, the cap and the base member sandwich the wiring board to form a package for sealing the semiconductor chip, and the screwing mechanism is used as the fixing mechanism. It is possible to release the fixation, and since the wiring board is simply sandwiched between the cap and the base member, the package constituted by the cap and the base member can be released by releasing the fixation of the screwing mechanism. It can be easily removed from the wiring board, and maintenance can be easily performed. In addition, the cap indirectly contacts the semiconductor chip via the high thermal conductive material, so that the heat dissipation of the semiconductor chip can be efficiently performed.

【0023】また、請求項2の発明によれば、ベース部
材に形成された開口部を介して外部接続端子を外部接続
することができるため、半導体装置の実装(表面実装)
を容易に行うことができる。
According to the invention of claim 2, the external connection terminal can be externally connected through the opening formed in the base member, so that the semiconductor device is mounted (surface mounting).
Can be done easily.

【0024】また、請求項3の発明によれば、外部接続
端子を導電性金属よりなるピンで構成したことにより、
配線基板の下部にベース部材が存在する構成であって
も、半導体装置の実装を確実に行うことができる。ま
た、外部接続端子を導電性金属よりなる突起により構成
することにより、多ピン化に対応することができる。
According to the invention of claim 3, since the external connection terminal is composed of a pin made of a conductive metal,
Even if the base member exists below the wiring board, the semiconductor device can be reliably mounted. Further, by forming the external connection terminal by the protrusion made of a conductive metal, it is possible to cope with the increase in the number of pins.

【0025】また、請求項4の発明によれば、螺着機構
を一般に用いられているネジとナットにより構成したこ
とにより、安価に螺着機構を構成することができ、かつ
螺着機構によるキャップとベース部材の固定及び固定解
除を容易に行うことができる。
Further, according to the invention of claim 4, since the screwing mechanism is constituted by the screw and the nut which are generally used, the screwing mechanism can be constructed at a low cost, and the cap by the screwing mechanism is formed. It is possible to easily fix and release the base member.

【0026】また、請求項5の発明によれば、配線基板
のコーナ部に切欠部を形成すると共にキャップとベース
部材のコーナ部に螺着機構を配設したことにより、デッ
トスペースとなる配線基板,キャップ及びベース部材の
各コーナ部を有効に利用することができ、半導体装置の
小型化に寄与することができる。
According to the invention of claim 5, the wiring board becomes a dead space by forming the notch at the corner of the wiring board and disposing the screwing mechanism at the corners of the cap and the base member. The corner portions of the cap and the base member can be effectively used, which can contribute to the miniaturization of the semiconductor device.

【0027】また、請求項6の発明によれば、パッキン
グ材がキャップと半導体チップとの間における緩衝材と
して機能するため、キャップを半導体チップに直接当接
させても、キャップと半導体チップとの間に各種応力が
残留することを防止することができる。
Further, according to the invention of claim 6, since the packing material functions as a cushioning material between the cap and the semiconductor chip, even if the cap is directly brought into contact with the semiconductor chip, the cap and the semiconductor chip are separated from each other. It is possible to prevent various stresses from remaining in the meantime.

【0028】更に、請求項7の発明によれば、キャップ
またはベースの少なくともどちらか一方に、上記配線基
板に対向する面の周縁部にこの面から突出するガイドを
形成して配線基板をガイドの内側に配置したことによ
り、配線基板はキャップ,ベース及びガイドにより囲繞
される空間部内に位置することとなり、配線基板の保持
を確実に行うことができると共に、キャップをベースに
取り付ける作業及び配線基板の組み込み作業を容易に行
うことができる。
Further, according to the invention of claim 7, a guide projecting from this surface is formed on at least one of the cap and the base at the peripheral portion of the surface facing the wiring board. By arranging the wiring board inside, the wiring board is positioned in the space surrounded by the cap, the base and the guide, so that the wiring board can be held securely and the work of attaching the cap to the base and the wiring board Can be easily incorporated.

【0029】[0029]

【実施例】次に本発明の実施例について図面と共に説明
する。
Embodiments of the present invention will now be described with reference to the drawings.

【0030】図1及び第2図は本発明の第1実施例であ
る半導体装置1を示している。図1は半導体装置1の断
面図であり、図2は半導体装置1を実装基板2に実装す
る状態を示す分解斜視図である。
1 and 2 show a semiconductor device 1 which is a first embodiment of the present invention. 1 is a cross-sectional view of the semiconductor device 1, and FIG. 2 is an exploded perspective view showing a state in which the semiconductor device 1 is mounted on a mounting board 2.

【0031】半導体装置1はマルチチップモジュール構
造の半導体装置であり、大略すると半導体チップ3,配
線基板4,キャップ5,ベース部材6,パッキン材7,
及び螺着機構8等により構成されている。
The semiconductor device 1 is a semiconductor device having a multi-chip module structure, and roughly speaking, the semiconductor chip 3, the wiring board 4, the cap 5, the base member 6, the packing material 7,
And a screwing mechanism 8 and the like.

【0032】半導体チップ3は高集積化されることによ
り消費電力が高いチップであり、従って発熱量も大きい
ものである。この半導体チップ3は、配線基板4の上面
にフェースダウンボンディングにより搭載されている。
配線基板4は基板部9とその上部に形成された薄膜回路
部10とにより構成されている。
The semiconductor chip 3 is a chip that consumes a large amount of power due to high integration, and therefore generates a large amount of heat. The semiconductor chip 3 is mounted on the upper surface of the wiring board 4 by face down bonding.
The wiring board 4 is composed of a board portion 9 and a thin film circuit portion 10 formed on the board portion 9.

【0033】本実施例においては、半導体チップ3の下
面に半田バンプを形成し、この半田バンプを薄膜回路部
10に直接接続させるフリップチップ接合が採用されて
いる。尚、半導体チップ3を配線基板4に接続する方法
として、TAB(Tape Automated Bonding)方式を採用す
ることも可能である。
In this embodiment, flip chip bonding is employed in which solder bumps are formed on the lower surface of the semiconductor chip 3 and the solder bumps are directly connected to the thin film circuit section 10. As a method of connecting the semiconductor chip 3 to the wiring board 4, it is also possible to adopt a TAB (Tape Automated Bonding) method.

【0034】上記薄膜回路部10は、配線層と絶縁層と
を複数層積層した構成とされており、最上層には前記の
ように半導体チップ3が接続される。また、各配線層間
はビアホール等により接続され、最下層には基板部9に
形成されたビア9aが接続されている。また、基板部9
に形成されたビア9aの下端部には外部接続端子となる
導電性金属により形成された外部接続ピン23が配設さ
れている。この外部接続ピン23は、半田付けされるこ
とにより基板部9に固定されると共にビア9aと電気的
に接続された構成とされている。
The thin film circuit section 10 has a structure in which a plurality of wiring layers and insulating layers are laminated, and the semiconductor chip 3 is connected to the uppermost layer as described above. The wiring layers are connected by via holes or the like, and the via 9a formed in the substrate portion 9 is connected to the bottom layer. In addition, the substrate unit 9
An external connection pin 23 made of a conductive metal, which serves as an external connection terminal, is disposed at the lower end portion of the via 9a formed in. The external connection pin 23 is fixed to the board portion 9 by being soldered and is electrically connected to the via 9a.

【0035】キャップ5は、例えばアルミニウム等の熱
伝導性の良好な金属により形成されており、キャップ部
11と放熱フィン部12とを一体的形成した構成とされ
ている。キャップ部11の半導体チップ3と対向する部
分には凹部が形成されることによりキャビィティ部13
が形成されている。半導体チップ3は、このキャビィテ
ィ部13の内部に位置するよう構成されている。
The cap 5 is made of a metal having good thermal conductivity such as aluminum, and has a structure in which the cap portion 11 and the radiation fin portion 12 are integrally formed. By forming a recess in the portion of the cap portion 11 facing the semiconductor chip 3, the cavity portion 13 is formed.
Are formed. The semiconductor chip 3 is configured to be located inside the cavity portion 13.

【0036】また、放熱フィン部12はキャップ部11
より上方に向けて延出するよう複数本形成されており、
空気との接触面積を大きくすることにより放熱効果を向
上させる構成となっている。また、キャップ5のキャビ
ィティ部13の形成位置より外側の位置には、パッキン
材7を収納するための収納溝14が環状に形成されてい
る。更に、キャップ5の最外周位置には鍔部15が形成
されると共に、鍔部15の内側には配線基板4の外周部
と係合することにより配線基板4をガイドするガイド部
5aが形成されている。
Further, the radiation fin portion 12 is the cap portion 11
Multiple pieces are formed so as to extend further upward,
It is configured to improve the heat dissipation effect by increasing the contact area with the air. Further, a storage groove 14 for storing the packing material 7 is formed in an annular shape at a position outside the formation position of the cavity portion 13 of the cap 5. Further, a flange portion 15 is formed at the outermost peripheral position of the cap 5, and a guide portion 5a for guiding the wiring board 4 by engaging with the outer peripheral portion of the wiring board 4 is formed inside the flange portion 15. ing.

【0037】ベース部材6は、キャップ5と同様にアル
ミニウム等の熱伝導性の良好な金属により形成されてお
り、その中央部分に配線基板4の形状よりも若干小さな
形状の開口部16を形成する(図2に詳しい)と共に、
開口部16の縁部には配線基板4の外周部と係合しこれ
をガイドするガイド部6aが形成されている。更に、ベ
ース部材6の最外周位置には、キャップ5に形成された
鍔部15と略同一形状の鍔部18が形成されている。螺
着機構8はこの鍔部15,18に配設されている。
Similar to the cap 5, the base member 6 is made of a metal having good thermal conductivity such as aluminum, and an opening 16 having a shape slightly smaller than the shape of the wiring board 4 is formed in the central portion thereof. With (detailed in Figure 2),
A guide portion 6a that engages with and guides the outer peripheral portion of the wiring board 4 is formed at the edge of the opening 16. Further, at the outermost peripheral position of the base member 6, a flange portion 18 having substantially the same shape as the flange portion 15 formed on the cap 5 is formed. The screwing mechanism 8 is arranged on the collar portions 15 and 18.

【0038】パッキン材7は、例えば耐熱性ゴム等を環
状形状に成形したものであり、前記したようにキャップ
5に形成された収納溝14に収納される。このパッキン
材7は、後述するように半導体装置1を組み立てた状態
においてキャビィティ13を気密に封止する封止機能
と、半導体チップ3とキャップ5との間における緩衝機
能とを奏するものである。
The packing material 7 is, for example, a heat-resistant rubber formed in an annular shape, and is housed in the housing groove 14 formed in the cap 5 as described above. The packing material 7 has a sealing function of hermetically sealing the cavity 13 in a state where the semiconductor device 1 is assembled as described later, and a cushioning function between the semiconductor chip 3 and the cap 5.

【0039】螺着機構8は、本実施例においてはネジ1
9とナット20とにより構成されている。この螺着機構
8は、キャップ5とベース部材6を固定する固定機構と
して機能する。前記したキャップ5及びベース部材6に
形成された鍔部15,18には、連通する貫通孔21,
22(図2に示す)が形成されており、この貫通孔2
1,22にネジ19を挿通させナット20をネジ19に
螺着することによりキャップ5とベース部材6は固定さ
れる。
The screwing mechanism 8 is the screw 1 in this embodiment.
9 and a nut 20. The screwing mechanism 8 functions as a fixing mechanism that fixes the cap 5 and the base member 6. The flanges 15 and 18 formed on the cap 5 and the base member 6 described above have through-holes 21 that communicate with each other.
22 (shown in FIG. 2) are formed in the through hole 2
The cap 5 and the base member 6 are fixed by inserting the screw 19 into the screws 1 and 22 and screwing the nut 20 onto the screw 19.

【0040】このように、固定機構としてネジ19とナ
ット20とにより構成さる螺着機構8を用いることによ
り、固定後にナット20をネジ19から外しキャップ5
とベース部材6の固定を解除することができる。即ち、
螺着機構8を用いることにより、キャップ5とベース部
材6の固定及び固定解除を行うことが可能となる。
As described above, by using the screwing mechanism 8 composed of the screw 19 and the nut 20 as the fixing mechanism, the nut 20 is removed from the screw 19 after the fixing and the cap 5
Then, the fixing of the base member 6 can be released. That is,
By using the screwing mechanism 8, the cap 5 and the base member 6 can be fixed and released.

【0041】続いて、主に図2を用いて上記した各構成
要素により構成される半導体装置1の製造方法について
説明する。
Next, a method of manufacturing the semiconductor device 1 mainly composed of the above-mentioned components will be described with reference to FIG.

【0042】半導体装置1を製造するには、先ず薄膜回
路部10及び外部接続ピン23(図2には現れず)が設
けられた配線基板4の上面に半導体チップ3を搭載す
る。また、予めキャップ部11,放熱フィン部12,キ
ャビィティ部13,及び収納溝部14が形成されたキャ
ップ5の収納溝部14にパッキン材7を収納する。パッ
キン材7は、収納溝部14に収納された状態で収納溝部
14より下方に突出するよう構成されている(この構成
については後に詳述する)。
To manufacture the semiconductor device 1, first, the semiconductor chip 3 is mounted on the upper surface of the wiring board 4 provided with the thin film circuit portion 10 and the external connection pins 23 (not shown in FIG. 2). Further, the packing material 7 is stored in the storage groove portion 14 of the cap 5 in which the cap portion 11, the radiation fin portion 12, the cavity portion 13, and the storage groove portion 14 are formed in advance. The packing material 7 is configured to protrude downward from the storage groove portion 14 in a state of being stored in the storage groove portion 14 (this configuration will be described later in detail).

【0043】続いて、半導体チップ3が搭載された配線
基板4の上部にキャップ5に装着すると共に配線基板4
の下部にベース部材6を装着する。これにより、キャッ
プ5の鍔部15とベース部材6の鍔部18とは対向した
状態となり、各鍔部15,18に形成されている貫通孔
21,22は連通した状態となる。また、上記のように
キャップ5及びベース部材6には配線基板4をガイドす
るガイド部5a,6aが夫々形成されているため、配線
基板4の装着を容易に行い得ると共に、キャップ5とベ
ース部材6の位置決めも容易に行うことができる。
Subsequently, the cap 5 is mounted on the wiring board 4 on which the semiconductor chip 3 is mounted, and the wiring board 4 is mounted.
The base member 6 is attached to the lower part of the. As a result, the collar portion 15 of the cap 5 and the collar portion 18 of the base member 6 face each other, and the through holes 21 and 22 formed in the collar portions 15 and 18 communicate with each other. Further, as described above, since the guide portions 5a and 6a for guiding the wiring board 4 are formed on the cap 5 and the base member 6, respectively, the wiring board 4 can be easily mounted, and at the same time, the cap 5 and the base member can be mounted. 6 can be easily positioned.

【0044】更に、前記したようにベース部材6には開
口部16が形成されているため、配線基板4の下面より
下方に向け延出する外部接続ピン23はこの開口部16
を介してベース部材6の下方に延出する。
Furthermore, since the opening 16 is formed in the base member 6 as described above, the external connection pin 23 extending downward from the lower surface of the wiring board 4 has this opening 16.
And extends below the base member 6.

【0045】続いて、貫通孔21,22に螺着機構8を
構成するネジ19を挿通させナット20をネジ19に螺
着する。これにより、キャップ5とベース部材6は固定
された状態となり、これに伴い配線基板4はキャップ5
とベース部材6との間に挟持されて固定された構成とな
る。この固定状態において、キャップ5とベース部材6
とは協働して半導体チップ3を封止するパッケージを構
成する。
Subsequently, the screw 19 constituting the screwing mechanism 8 is inserted into the through holes 21 and 22, and the nut 20 is screwed to the screw 19. As a result, the cap 5 and the base member 6 are fixed to each other, and the wiring substrate 4 is accordingly capped with the cap 5
And the base member 6 are sandwiched and fixed. In this fixed state, the cap 5 and the base member 6
Cooperate with each other to form a package for sealing the semiconductor chip 3.

【0046】また、この固定状態において、半導体チッ
プ3の上面はキャップ5に形成されているキャビィティ
部13の上面13aに直接当接するよう構成されてい
る。具体的には、キャビィティ部13の形成深さを適宜
選定することにより、上記固定状態において半導体チッ
プ3が直接キャップ5と当接する構成とされている。
Further, in this fixed state, the upper surface of the semiconductor chip 3 is configured to directly contact the upper surface 13a of the cavity portion 13 formed on the cap 5. Specifically, the semiconductor chip 3 directly contacts the cap 5 in the fixed state by appropriately selecting the formation depth of the cavity portion 13.

【0047】また、上記のようにパッキン材7は収納溝
部14に収納された状態で収納溝部14より下方に突出
するよう構成されているため、配線基板4の上部にキャ
ップ5に装着した際、キャップ5の下面が直接配線基板
4の上面に当接することはなく、パッキン材7が配線基
板4の上面に当接する。
Further, as described above, the packing material 7 is configured to project downward from the storage groove portion 14 in a state of being stored in the storage groove portion 14, so that when the cap material 5 is mounted on the wiring board 4, The lower surface of the cap 5 does not directly contact the upper surface of the wiring board 4, but the packing material 7 contacts the upper surface of the wiring board 4.

【0048】また、上記のように螺着機構8によりキャ
ップ5とベース部材6とは固定されるが、図1(B)に
拡大して示すように、この固定状態においてキャップ5
とベース部材6との間には微小な間隙24が形成される
よう、また配線基板4の上面とキャップ5との間にも微
小な間隙25が形成されるよう構成されている(図中、
矢印hで示すのは間隙24,25の大きさである)。即
ち、固定状態において配線基板4は、キャップ5に配設
されたパッキング材7とベース部材6に形成された段部
17との間に挟持された構成となる。更に、配線基板4
の外周部はキャップ5及びベース部材6に形成されたガ
イド部5a,6aにガイドされた構成となる。
Although the cap 5 and the base member 6 are fixed by the screwing mechanism 8 as described above, as shown in an enlarged view in FIG. 1B, the cap 5 is fixed in this fixed state.
A minute gap 24 is formed between the base member 6 and the base member 6, and a minute gap 25 is also formed between the upper surface of the wiring board 4 and the cap 5 (in the figure,
The size of the gaps 24 and 25 is shown by the arrow h). That is, in the fixed state, the wiring board 4 is sandwiched between the packing material 7 arranged on the cap 5 and the step portion 17 formed on the base member 6. Furthermore, the wiring board 4
The outer peripheral portion of is configured to be guided by the guide portions 5a and 6a formed on the cap 5 and the base member 6.

【0049】上記のように製造された半導体装置1は、
半導体チップ3が直接キャップ5と当接した構成とされ
ているため、半導体チップ3で発生した熱は直接キャッ
プ5に熱伝導し放熱フィン部12で放熱されるため、放
熱効率は良好で半導体チップ3を確実に冷却することが
できる。
The semiconductor device 1 manufactured as described above is
Since the semiconductor chip 3 is configured to be in direct contact with the cap 5, the heat generated in the semiconductor chip 3 is directly conducted to the cap 5 and is dissipated in the heat dissipating fin portion 12, so that the heat dissipating efficiency is good and the semiconductor chip 3 can be reliably cooled.

【0050】また上記のように、キャップ5とベース部
材6との間、及び配線基板4の上面とキャップ5との間
には微小寸法hの間隔を有した間隙24,25が形成さ
れており、上記固定状態において配線基板4はパッキン
グ材7とベース部材6に形成された段部17との間に挟
持された構成となっている。また、上記のように、配線
基板4の外周部はキャップ5及びベース部材6に形成さ
れたガイド部5a,6aにガイドされた構成となってい
る。このため、パッキング材7はキャビィティ13内を
外気に対して画成する本来的なパッキング機能を奏する
と共に、半導体チップ3とキャップ5との間に応力が発
生した場合にこの応力を吸収する緩衝材としても機能す
る。
Further, as described above, the gaps 24 and 25 having a minute dimension h are formed between the cap 5 and the base member 6 and between the upper surface of the wiring board 4 and the cap 5. In the fixed state, the wiring board 4 is sandwiched between the packing material 7 and the step portion 17 formed on the base member 6. Further, as described above, the outer peripheral portion of the wiring board 4 is guided by the guide portions 5a, 6a formed on the cap 5 and the base member 6. Therefore, the packing material 7 has an original packing function of defining the inside of the cavity 13 with respect to the outside air, and absorbs the stress between the semiconductor chip 3 and the cap 5 when the stress occurs. Also works as.

【0051】即ち、キャップ5とベース部材6とを螺着
機構8により固定する際には半導体チップ3とキャップ
5の当接位置に機械的応力が発生することが考えられ、
また半導体装置1に半田付け処理を行う際には半導体チ
ップ3とキャップ5の当接位置に熱応力が発生すること
が考えられる。
That is, when fixing the cap 5 and the base member 6 by the screwing mechanism 8, it is considered that mechanical stress is generated at the contact position between the semiconductor chip 3 and the cap 5.
Further, when the semiconductor device 1 is subjected to the soldering process, thermal stress may occur at the contact position between the semiconductor chip 3 and the cap 5.

【0052】しかるに、配線基板4は、各ガイド部5
a,6aにガイドされた状態でキャビティ部13内で若
干の変位可能な構成とされており、また弾性材により形
成されたパッキング材7の弾性力によりベース部材6
(段部17)に押圧される構成とされているため、上記
各種応力が発生してもパッキング材7が弾性変形するこ
とによりこの応力を吸収することができる。
However, the wiring board 4 has the guide portions 5
It is configured such that it can be slightly displaced in the cavity portion 13 while being guided by a and 6a, and the elastic force of the packing material 7 formed of an elastic material causes the base member 6
Since it is configured to be pressed by the (step portion 17), even if the above various stresses are generated, the packing material 7 can be elastically deformed to absorb the stresses.

【0053】よって、キャップ5と半導体チップ3との
間に各種応力が残留することを防止することができ、よ
って半導体チップ3及び配線基板4にクラック等が発生
することはなく半導体装置1の信頼性を向上させること
ができる。
Therefore, it is possible to prevent various stresses from remaining between the cap 5 and the semiconductor chip 3, and therefore, the semiconductor chip 1 and the wiring board 4 are not cracked and the semiconductor device 1 is reliable. It is possible to improve the sex.

【0054】更に、キャップ5とベース部材6とを固定
する固定機構として螺着機構8を用いたことにより、螺
着機構8はキャップ5とベース部材6との間の固定及び
固定解除はナット20の操作により容易に行うことが可
能である。また配線基板4は単にキャップ5とベース部
材6とに挟持された構成である。
Further, since the screwing mechanism 8 is used as the fixing mechanism for fixing the cap 5 and the base member 6, the screwing mechanism 8 fixes the fixing between the cap 5 and the base member 6 and releases the fixing by the nut 20. Can be easily performed by the operation of. The wiring board 4 is simply sandwiched between the cap 5 and the base member 6.

【0055】このため、ナット20を回動操作して螺着
機構8による固定の解除を行うことにより、キャップ5
とベース部材6とにより構成れさるパッケージから配線
基板4から容易に取り外すことができ、よってメンテナ
ンス性(保守性)を向上させることができる。
Therefore, by rotating the nut 20 to release the fixation by the screwing mechanism 8, the cap 5 is released.
The package constituted by the base member 6 and the base member 6 can be easily removed from the wiring board 4, and thus maintainability (maintainability) can be improved.

【0056】更に、本実施例では螺着機構8を一般に用
いられているネジ19とナット20とにより構成したこ
とにより、安価に螺着機構8を構成することができ、か
つ螺着機構8によるキャップ5とベース部材6の固定及
び固定解除を容易に行うことができる。
Further, in the present embodiment, the screwing mechanism 8 is constituted by the screw 19 and the nut 20 which are generally used, so that the screwing mechanism 8 can be constructed at a low cost, and the screwing mechanism 8 can be used. The cap 5 and the base member 6 can be easily fixed and released.

【0057】上記構成とされた半導体装置1を実装基板
2に実装するには、予め実装基板2の外部接続ピン23
の配設位置と対応する位置に接続孔26を形成してお
き、実装時に外部接続ピン23を接続孔26に挿通させ
ると共に、実装基板2の背面に突出した外部接続ピン2
3を半田付けする。これにより、半導体装置1を実装基
板2に固定できると共に、半導体装置1と実装基板2と
の電気的接続を行うとができる。この際、ベース部材6
には開口部16が形成されており、外部接続ピン23は
この開口部16を介して下部に延出した構成となってい
るため、ベース部材6が外部接続ピン23の半田付け作
業の邪魔になるようなことはなく、実装作業を容易に行
うことができる。
In order to mount the semiconductor device 1 having the above structure on the mounting board 2, the external connection pins 23 of the mounting board 2 are beforehand prepared.
The connection hole 26 is formed at a position corresponding to the arrangement position of the external connection pin 23, the external connection pin 23 is inserted into the connection hole 26 at the time of mounting, and the external connection pin 2 protruding to the back surface of the mounting substrate 2 is formed.
Solder 3 As a result, the semiconductor device 1 can be fixed to the mounting substrate 2, and the semiconductor device 1 and the mounting substrate 2 can be electrically connected. At this time, the base member 6
Since the opening 16 is formed in the external connection pin 23 and the external connection pin 23 is configured to extend downward through the opening 16, the base member 6 interferes with the soldering work of the external connection pin 23. There is no such a case, and the mounting work can be easily performed.

【0058】図3は、上記した第1実施例に係る半導体
装置1の第1変形例である半導体装置30を示してお
り、また図4は第1実施例に係る半導体装置1の第2変
形例である半導体装置40を示している。尚、同図にお
いて、図1及び図2を用いて説明した第1実施例に係る
半導体装置1と同一構成については同一符号を付してそ
の説明を省略する。
FIG. 3 shows a semiconductor device 30 which is a first modification of the semiconductor device 1 according to the first embodiment described above, and FIG. 4 shows a second modification of the semiconductor device 1 according to the first embodiment. The semiconductor device 40 which is an example is shown. In the figure, the same components as those of the semiconductor device 1 according to the first embodiment described with reference to FIGS. 1 and 2 are designated by the same reference numerals and the description thereof will be omitted.

【0059】図3に示す第1変形例である半導体装置3
0は、第1実施例に係る半導体装置1で用いていた外部
接続ピン23に代えて配線基板31の下面に外部接続パ
ッド32を配設すると共に、実装基板2の外部接続パッ
ド32と対向する位置に電極パッド33を配設したこと
を特徴とするものである。
A semiconductor device 3 according to a first modification shown in FIG.
In place of the external connection pins 23 used in the semiconductor device 1 according to the first example, the external connection pads 0 are provided on the lower surface of the wiring board 31 and face the external connection pads 32 of the mounting board 2. It is characterized in that the electrode pad 33 is arranged at the position.

【0060】また、配線基板31の下面に外部接続パッ
ド32を配設した構成では、配線基板31に形成された
外部接続パッド32と実装基板2に形成された電極パッ
ド33との間が離間するため、配線基板31と実装基板
2との間には平板状のソケット34が介装される構成と
されている。
In the structure in which the external connection pads 32 are provided on the lower surface of the wiring board 31, the external connection pads 32 formed on the wiring board 31 and the electrode pads 33 formed on the mounting board 2 are separated from each other. Therefore, the flat-plate socket 34 is interposed between the wiring board 31 and the mounting board 2.

【0061】このソケット34は、可撓変形可能な絶縁
部材よりなるベース材35に、例えば導電性ゴム等によ
り形成された電極部36を配設した構成とされている。
従って、外部接続パッド32と電極パッド33との間に
形成された離間部分にソケット34を介装することによ
り、電極部36を介して外部接続パッド32と電極パッ
ド33とを電気的に接続することができる。
The socket 34 has a structure in which an electrode portion 36 made of, for example, conductive rubber is provided on a base member 35 made of a flexible deformable insulating member.
Therefore, the external connection pad 32 and the electrode pad 33 are electrically connected to each other via the electrode portion 36 by interposing the socket 34 in the separated portion formed between the external connection pad 32 and the electrode pad 33. be able to.

【0062】一方、図4に示す第2変形例である半導体
装置40は、第1実施例に係る半導体装置1で用いてい
た外部接続ピン23に代えて配線基板41の下面に外部
接続突起42(本実施例では半田バンプ)を配設すると
共に、実装基板2の外部接続突起ド42と対向する位置
に電極パッド43を配設したことを特徴とするものであ
る。
On the other hand, in the semiconductor device 40 of the second modification shown in FIG. 4, the external connection protrusions 42 are provided on the lower surface of the wiring board 41 in place of the external connection pins 23 used in the semiconductor device 1 according to the first embodiment. In this embodiment, the solder bumps are provided, and the electrode pads 43 are provided at positions facing the external connection protrusions 42 of the mounting substrate 2.

【0063】第2変形例に係る半導体装置40において
も外部接続突起42と外部接続突起ド42との間には離
間部分が形成されるため、第2変形例で説明したと同様
のソケット34が外部接続突起42と外部接続突起ド4
2との間に介装されている。
Also in the semiconductor device 40 according to the second modification, since the separated portion is formed between the external connection projection 42 and the external connection projection 42, the socket 34 similar to that described in the second modification is formed. External connection protrusion 42 and external connection protrusion 4
It is interposed between the two.

【0064】上記したように、配線基板4,31,41
に配設される外部接続端子の構造としては、ピン状(外
部接続ピン23),パッド状(外部接続パッド32),
突起状(外部接続突起42)等の種々の構成の端子を用
いることが可能である。
As described above, the wiring boards 4, 31, 41
As the structure of the external connection terminal arranged in, there are a pin shape (external connection pin 23), a pad shape (external connection pad 32)
It is possible to use terminals having various configurations such as a projection shape (external connection projection 42).

【0065】よって、外部接続ピン23を外部接続端子
として用いた場合には、ソケット34を用いることなく
配線基板4と実装基板2との電気的接続を行うことがで
き、また外部接続パッド32及び外部接続突起42を用
いることにより多ピン化に対応することが可能となる。
Therefore, when the external connection pin 23 is used as the external connection terminal, the wiring board 4 and the mounting board 2 can be electrically connected without using the socket 34, and the external connection pad 32 and By using the external connection protrusion 42, it is possible to cope with the increase in the number of pins.

【0066】図5は、第1変形例に係る半導体装置30
及び第2変形例に係る半導体装置40を実装基板2に実
装する際の実装構造を示している。
FIG. 5 shows a semiconductor device 30 according to the first modification.
9A and 9B show a mounting structure when the semiconductor device 40 according to the second modification is mounted on the mounting substrate 2.

【0067】第1実施例に係る半導体装置1は、外部接
続ピン23を有しており、この外部接続ピン23を実装
基板2に形成された接続孔26に挿通して半田付けを行
うことにより、半導体装置1と実装基板2との電気的接
続及び機械的固定を一括的に行う構成とされていた。
The semiconductor device 1 according to the first embodiment has the external connection pins 23. By inserting the external connection pins 23 into the connection holes 26 formed in the mounting board 2 and soldering them. The semiconductor device 1 and the mounting substrate 2 are collectively electrically connected and mechanically fixed.

【0068】しかるに、第1変形例に係る半導体装置3
0及び第2変形例に係る半導体装置40は、配線基板3
1,41と実装基板2との間にソケット34が介在する
構成であるため、半導体装置30及び半導体装置40を
実装基板2に実装するために実装用ネジ44と実装用ナ
ット45を用いている。また、キャップ5及びベース部
材6の各鍔部15,18には実装用ネジ44を挿通させ
るための挿通孔46,47が形成されと共に、実装基板
2にも実装用ネジ44を挿通させるための挿通孔48が
形成されている。
However, the semiconductor device 3 according to the first modification.
0 and the semiconductor device 40 according to the second modified example is the wiring board 3
Since the socket 34 is interposed between the mounting boards 1 and 41 and the mounting board 2, the mounting screws 44 and the mounting nuts 45 are used to mount the semiconductor device 30 and the semiconductor device 40 on the mounting board 2. . Further, insertion holes 46 and 47 for inserting the mounting screws 44 are formed in each of the collar portions 15 and 18 of the cap 5 and the base member 6, and the mounting screws 44 are also inserted into the mounting substrate 2. An insertion hole 48 is formed.

【0069】そして、実装用ネジ44を挿通孔46〜4
8に挿通させ、実装基板2の背面側に突出した実装用ネ
ジ44に実装用ナット45を螺合させることにより、半
導体装置30及び半導体装置40を実装基板2に実装す
ることができる。
Then, the mounting screw 44 is inserted into the insertion holes 46 to 4
The semiconductor device 30 and the semiconductor device 40 can be mounted on the mounting substrate 2 by inserting the mounting nut 45 into the mounting screw 44 protruding from the rear surface side of the mounting substrate 2 and the mounting nut 45.

【0070】上記の実装方法では、第1実施例のように
複数の外部接続ピン23に対する半田付け作業は不要と
なり、単に実装用ネジ44及び実装用ナット45を螺合
させるだけで半導体装置30及び半導体装置40を実装
基板2に実装することができるため、実装作業の容易化
を図ることができる。また、前記した螺着機構8と同様
に実装基板2に対して半導体装置30及び半導体装置4
0が着脱自在の構成となるため、メンテナンス性(保守
性)を向上させることができる。
In the mounting method described above, the soldering work for the plurality of external connection pins 23 as in the first embodiment is not necessary, and the semiconductor device 30 and the semiconductor device 30 can be obtained by simply engaging the mounting screws 44 and the mounting nuts 45. Since the semiconductor device 40 can be mounted on the mounting substrate 2, the mounting work can be facilitated. Further, similarly to the screwing mechanism 8 described above, the semiconductor device 30 and the semiconductor device 4 are mounted on the mounting substrate 2.
Since 0 has a removable structure, maintainability (maintainability) can be improved.

【0071】図6乃至図9は、本発明の第2実施例であ
る半導体装置50を示している。
6 to 9 show a semiconductor device 50 which is a second embodiment of the present invention.

【0072】図6は半導体装置50の部分切截された斜
視図であり、図7は図6におけるA−A線に沿う断面図
であり、図8は図6におけるB−B線に沿う一部切截さ
せた矢視図、更に図9は半導体装置50を実装基板2に
実装する方法を説明するための図である。尚、本実施例
においても、図1及び図2を用いて説明した第1実施例
に係る半導体装置1と同一構成については同一符号を付
してその説明を省略する。
FIG. 6 is a partially cut perspective view of the semiconductor device 50, FIG. 7 is a sectional view taken along the line AA in FIG. 6, and FIG. 8 is a view taken along the line BB in FIG. FIG. 9 is a sectional view of the semiconductor device 50, and FIG. 9 is a diagram for explaining a method of mounting the semiconductor device 50 on the mounting substrate 2. Also in this embodiment, the same components as those of the semiconductor device 1 according to the first embodiment described with reference to FIGS. 1 and 2 are designated by the same reference numerals and the description thereof will be omitted.

【0073】本実施例においては、第1実施例に係る半
導体装置1においては、キャップ5及びベース部材6の
双方に形成されていた鍔部15,18を形成しない構成
とし、その代わりに配線基板51の四隅位置(コーナ
部)に切欠部52を形成すると共に、ベース部材53の
四隅位置にも配線基板51に形成された切欠部52と係
合する形状の係合部54を形成したことを特徴とするも
のである。また、キャップ5及びベース部材53の四隅
位置にはネジ19が挿通される挿通孔55,56が形成
されている。更に、各係合部54の内壁部分はガイド部
53aとして機能する。
In this embodiment, in the semiconductor device 1 according to the first embodiment, the collar portions 15 and 18 formed on both the cap 5 and the base member 6 are not formed, and instead of this, the wiring board is formed. The notches 52 are formed at the four corners (corners) of the base member 51, and the engaging portions 54 are formed at the four corners of the base member 53 so as to engage with the notches 52 formed on the wiring board 51. It is a feature. Further, insertion holes 55 and 56 into which the screws 19 are inserted are formed at four corner positions of the cap 5 and the base member 53. Further, the inner wall portion of each engaging portion 54 functions as a guide portion 53a.

【0074】一般に、配線基板51の四隅位置(コーナ
部)は、電子部品や配線パターンは形成されておらず、
いわゆるデットスペースを形成している部位である。本
実施例では、このデットスペースを形成するコーナ部を
三角状に除去して切欠部52を形成している。また、ベ
ース部材53に切欠部52と係合する形状の係合部54
を形成することにより、配線基板51をベース部材53
に装着する構成としている。
Generally, at the four corner positions (corner portions) of the wiring board 51, electronic parts and wiring patterns are not formed,
This is the part that forms the so-called dead space. In the present embodiment, the notch 52 is formed by removing the corner portion forming the dead space in a triangular shape. Further, the base member 53 has an engaging portion 54 that is shaped to engage with the cutout portion 52.
To form the wiring board 51 and the base member 53.
It is configured to be attached to.

【0075】上記のように、配線基板51のデットスペ
ースとなるコーナ部に切欠部52を形成することによ
り、この部位を螺着機構8の配設位置として利用するこ
とが可能となる。従って、第1実施例のように鍔部1
5,18を形成する必要はなくなり、鍔部15,18が
形成されていた分だけ本実施例に係る半導体装置50は
小型化を図ることができる。
As described above, by forming the cutout portion 52 in the corner portion which becomes the dead space of the wiring board 51, this portion can be used as the mounting position of the screwing mechanism 8. Therefore, as in the first embodiment, the collar portion 1
Since it is not necessary to form the flange portions 5 and 18, the semiconductor device 50 according to the present embodiment can be downsized by the amount that the flange portions 15 and 18 are formed.

【0076】また図9に示すように、本実施例に係る半
導体装置50(図9では外部接続端子として外部接続パ
ッド32を用いた構成を図示している)の実装構造にお
いては、兼用ネジ57に2個のナット58,59を螺合
させたダブルナット構造を採用している。
Further, as shown in FIG. 9, in the mounting structure of the semiconductor device 50 according to the present embodiment (in FIG. 9, the structure using the external connection pads 32 as external connection terminals is shown), the dual-purpose screw 57 is used. A double nut structure in which two nuts 58 and 59 are screwed together is adopted.

【0077】即ち、図5に示した実施例においては、キ
ャップ5とベース材6とを固定するために用いていたネ
ジ19と、半導体装置30,40を回路基板2に固定す
るために用いていた実装用ネジ44とが別個の構成とさ
れていたが、本実施例の如くダブルナット構造とするこ
とにより、キャップ5とベース部材53との固定と、半
導体装置50の実装基板2への実装を1本の兼用ネジ5
7で行うことが可能となる。これによっても半導体装置
50の小型化を図ることができる。
That is, in the embodiment shown in FIG. 5, the screw 19 used to fix the cap 5 and the base material 6 and the semiconductor devices 30 and 40 are used to fix the circuit board 2. Although the mounting screw 44 and the mounting screw 44 are separately configured, the double nut structure is used as in the present embodiment, so that the cap 5 and the base member 53 are fixed and the semiconductor device 50 is mounted on the mounting substrate 2. 1 dual-purpose screw 5
It becomes possible to do in 7. This also makes it possible to reduce the size of the semiconductor device 50.

【0078】尚、上記した各実施例においては、半導体
チップ3とキャップ5とが直接的に当接する構成とした
が、半導体チップ3とキャップ5との間に高熱伝導性材
料(例えば、高熱伝導性を有する接着剤等)を介装し、
半導体チップ3が間接的にキャップ5と当接する構成と
してもよい。この構成においても半導体チップ3で発生
した熱を効率良く放熱させることができると共に、高熱
伝導性材料が緩衝材としても機能するため、半導体チッ
プ3に印加される応力を低減することが可能となる。
In each of the above embodiments, the semiconductor chip 3 and the cap 5 are in direct contact with each other, but a high thermal conductive material (for example, high thermal conductivity) is provided between the semiconductor chip 3 and the cap 5. Adhesive, etc.)
The semiconductor chip 3 may indirectly contact the cap 5. Also in this configuration, the heat generated in the semiconductor chip 3 can be efficiently dissipated, and the high thermal conductivity material also functions as a cushioning material, so that the stress applied to the semiconductor chip 3 can be reduced. .

【0079】[0079]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。
As described above, according to the present invention, the following various effects can be realized.

【0080】請求項1の発明によれば、放熱フィンと一
体的に形成されたキャップが半導体チップに直接当接す
る構成とされているため、半導体チップで発生した熱は
直接にキャップに熱伝導し放熱フィンにおいて放熱さ
れ、よって半導体チップの冷却を効率よく行うことがで
きる。
According to the first aspect of the present invention, since the cap integrally formed with the radiation fin is in direct contact with the semiconductor chip, the heat generated in the semiconductor chip is directly conducted to the cap. The heat is dissipated in the heat dissipating fins, so that the semiconductor chip can be efficiently cooled.

【0081】また、螺着機構は固定及び固定解除を行う
ことが可能となり、また配線基板は単にキャップとベー
ス部材とに挟持された構成であるため、螺着機構の固定
解除を行うことによりキャップとベース部材とにより構
成れさるパッケージを配線基板から容易に取り外すこと
ができ、メンテナンスを容易に行うことができる。
Further, since the screwing mechanism can be fixed and released, and the wiring board is simply sandwiched between the cap and the base member, the cap can be released by releasing the screwing mechanism. The package constituted by the base member and the base member can be easily removed from the wiring board, and maintenance can be easily performed.

【0082】また、請求項2の発明によれば、ベース部
材に形成された開口部を介して外部接続端子を外部接続
することができるため、半導体装置の実装(表面実装)
を容易に行うことができる。
According to the second aspect of the invention, the external connection terminal can be externally connected through the opening formed in the base member, so that the semiconductor device is mounted (surface mounting).
Can be done easily.

【0083】また、請求項3の発明によれば、外部接続
端子を導電性金属よりなるピンで構成したことにより、
配線基板の下部にベース部材が存在する構成であっても
半導体装置の実装を確実に行うことができる。また、外
部接続端子を導電性金属よりなる突起により構成するこ
とにより、多ピン化に対応することかできる。
According to the invention of claim 3, since the external connection terminal is composed of a pin made of a conductive metal,
Even if the base member is present below the wiring board, the semiconductor device can be reliably mounted. Further, by forming the external connection terminal by the protrusion made of a conductive metal, it is possible to cope with the increase in the number of pins.

【0084】また、請求項4の発明によれば、安価に螺
着機構を構成することができ、かつ螺着機構によるキャ
ップとベース部材の固定及び固定解除を容易に行うこと
ができる。
Further, according to the invention of claim 4, the screwing mechanism can be constructed at low cost, and the cap and the base member can be easily fixed and released by the screwing mechanism.

【0085】また、請求項5の発明によれば、デットス
ペースとなる配線基板,キャップ及びベース部材の各コ
ーナ部を有効に利用することができ、半導体装置の小型
化に寄与することができる。
According to the fifth aspect of the present invention, the corner portions of the wiring board, the cap and the base member, which are dead spaces, can be effectively utilized, which contributes to downsizing of the semiconductor device.

【0086】また、請求項6の発明によれば、パッキン
グ材がキャップと半導体チップとの間における緩衝材と
して機能するため、キャップを半導体チップに直接当接
させても、キャップと半導体チップとの間に各種応力が
残留することを防止することができる。
Further, according to the invention of claim 6, since the packing material functions as a cushioning material between the cap and the semiconductor chip, even if the cap is directly brought into contact with the semiconductor chip, the cap and the semiconductor chip are separated from each other. It is possible to prevent various stresses from remaining in the meantime.

【0087】更に、請求項7の発明によれば、配線基板
はキャップ,ベース及びガイドにより囲繞される空間部
内に位置することとなり、配線基板の保持を確実に行う
ことができると共に、キャップをベースに取り付ける作
業及び配線基板の組み込み作業を容易に行うことができ
る。
Further, according to the invention of claim 7, since the wiring board is located in the space surrounded by the cap, the base and the guide, the wiring board can be reliably held and the cap is used as the base. It is possible to easily carry out the work of attaching to and the work of assembling the wiring board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例である半導体装置の断面図
である。
FIG. 1 is a cross-sectional view of a semiconductor device that is a first embodiment of the present invention.

【図2】本発明の第1実施例である半導体装置の実装構
造を説明するための分解斜視図である。
FIG. 2 is an exploded perspective view for explaining the mounting structure of the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1実施例である半導体装置の第1変
形例である半導体装置の断面図である。
FIG. 3 is a cross-sectional view of a semiconductor device which is a first modification of the semiconductor device which is the first embodiment of the present invention.

【図4】本発明の第1実施例である半導体装置の第2変
形例である半導体装置の断面図である。
FIG. 4 is a sectional view of a semiconductor device which is a second modification of the semiconductor device which is the first embodiment of the present invention.

【図5】本発明の第1実施例である半導体装置の第1変
形例及び第2変形例の実装構造を説明するための分解斜
視図である。
FIG. 5 is an exploded perspective view for explaining mounting structures of a first modification and a second modification of the semiconductor device according to the first embodiment of the present invention.

【図6】本発明の第2実施例である半導体装置の部分切
截された斜視図である。
FIG. 6 is a partially cutaway perspective view of a semiconductor device according to a second embodiment of the present invention.

【図7】図6におけるA−A線に沿う断面図である。7 is a sectional view taken along the line AA in FIG.

【図8】図6におけるB−B線に沿う一部切截させた矢
視図である。
8 is a partially cutaway view taken along the line BB in FIG.

【図9】本発明の第2実施例である半導体装置を実装基
板に実装する方法を説明するための図である。
FIG. 9 is a diagram for explaining a method of mounting the semiconductor device according to the second embodiment of the present invention on a mounting board.

【符号の説明】[Explanation of symbols]

1,30,40,50 半導体装置 2 実装基板 3 半導体チップ 4,31,41,51 配線基板 5 キャップ 5a,6a ガイド部 6,53 ベース部材 7 パッキン材 8 螺着機構 9 基板部 10 薄膜回路部 11 キャップ部 12 放熱フィン部 13 キャビィティ部 14 収納溝 15,18 鍔部 16 開口部 19 ネジ 20 ナット 23 外部接続ピン 24,25 間隙 32 外部接続パッド 33,43 電極パッド 34 ソケット 35 ベース部材 36 電極部 42 外部接続突起 44 実装用ネジ 45 実装用ナット 52 切欠部 54 係合部 57 兼用ネジ 1, 30, 40, 50 Semiconductor device 2 Mounting board 3 Semiconductor chip 4, 31, 41, 51 Wiring board 5 Caps 5a, 6a Guide part 6,53 Base member 7 Packing material 8 Screwing mechanism 9 Board part 10 Thin film circuit part 11 Cap Part 12 Heat Dissipation Fin Part 13 Cavity Part 14 Storage Grooves 15, 18 Collar Part 16 Opening 19 Screw 20 Nut 23 External Connection Pin 24, 25 Gap 32 External Connection Pad 33, 43 Electrode Pad 34 Socket 35 Base Member 36 Electrode Part 42 External Connection Protrusion 44 Mounting Screw 45 Mounting Nut 52 Notch 54 Engagement Part 57 Dual-purpose Screw

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 上面に半導体チップが搭載されると共に
下面に外部接続端子が形成されてなる配線基板と、 放熱フィンと一体的に形成されており該配線基板の上面
に配設されることにより該半導体チップを封止する高熱
伝導性材料よりなるキャップと、 該配線基板の下面と係合するベース部材と、 該キャップと該ベース部材を固定する固定機構とを設け
てなる構成の半導体装置において、 該キャップが該半導体チップに直接、または高熱伝導性
材料を介して間接的に当接する構成とし、 該キャップと該ベース部材とが該配線基板を挟持するこ
とにより該半導体チップを封止するパッケージを形成す
る構成とし、 かつ、該固定機構として螺着機構を用いたことを特徴と
する半導体装置。
1. A wiring board having a semiconductor chip mounted on the upper surface and external connection terminals formed on the lower surface, and a radiation fin, which are integrally formed with each other and are arranged on the upper surface of the wiring board. In a semiconductor device configured to include a cap made of a high thermal conductive material for sealing the semiconductor chip, a base member that engages with a lower surface of the wiring board, and a fixing mechanism that fixes the cap and the base member. A package in which the cap directly contacts the semiconductor chip or indirectly through a high thermal conductive material, and the cap and the base member sandwich the wiring substrate to seal the semiconductor chip And a screwing mechanism is used as the fixing mechanism.
【請求項2】 該ベース部材には開口部が形成されてお
り、該外部接続端子は該開口部を介して外部接続される
ことを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein an opening is formed in the base member, and the external connection terminal is externally connected through the opening.
【請求項3】 該外部接続端子は導電性金属よりなる突
起またはピンであることを特徴とする請求項1または2
記載の半導体装置。
3. The external connection terminal is a protrusion or a pin made of a conductive metal.
13. The semiconductor device according to claim 1.
【請求項4】 該螺着機構は、ネジとナットにより構成
されることを特徴とする請求項1乃至3のいずれかに記
載の半導体装置。
4. The semiconductor device according to claim 1, wherein the screw attachment mechanism includes a screw and a nut.
【請求項5】 該配線基板のコーナ部に切欠部を形成す
ると共に、該キャップと該ベース部材のコーナ部に該螺
着機構を配設したことを特徴とする請求項1乃至4のい
ずれかに記載の半導体装置。
5. The cutout portion is formed at a corner portion of the wiring board, and the screwing mechanism is provided at a corner portion of the cap and the base member. The semiconductor device according to.
【請求項6】 該キャップと該配線基板との対向位置
に、該半導体チップを囲繞するように、かつ該キャップ
と該配線基板との間で挟持されるようにパッキング材を
配設し、かつ該パッキング材が該キャップと該半導体チ
ップとの間における緩衝材として機能する構成としたこ
とを特徴とする請求項1乃至5のいずれかに記載の半導
体装置。
6. A packing material is provided at a position facing the cap and the wiring board so as to surround the semiconductor chip and sandwiched between the cap and the wiring board. 6. The semiconductor device according to claim 1, wherein the packing material functions as a cushioning material between the cap and the semiconductor chip.
【請求項7】 該キャップまたは該ベースの少なくとも
どちらか一方に、該配線基板に対向する面の周縁部に該
面から突出するガイドを形成し、 該配線基板を該ガイドの内側に配置したことを特徴とす
る請求項1乃至6のいずれかに記載の半導体装置。
7. A guide projecting from the surface of at least one of the cap and the base is formed at a peripheral portion of a surface facing the wiring board, and the wiring board is arranged inside the guide. 7. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device.
JP6223810A 1994-09-08 1994-09-19 Semiconductor device Withdrawn JPH0888299A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6223810A JPH0888299A (en) 1994-09-19 1994-09-19 Semiconductor device
US08/808,811 US5886408A (en) 1994-09-08 1997-02-28 Multi-chip semiconductor device
US09/227,965 US6143590A (en) 1994-09-08 1999-01-11 Multi-chip semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6223810A JPH0888299A (en) 1994-09-19 1994-09-19 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0888299A true JPH0888299A (en) 1996-04-02

Family

ID=16804082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6223810A Withdrawn JPH0888299A (en) 1994-09-08 1994-09-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0888299A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382046B2 (en) 2003-10-07 2008-06-03 Fujitsu Limited Semiconductor device protection cover, and semiconductor device unit including the cover
JP2009534822A (en) * 2006-04-19 2009-09-24 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング Electronic element module
US20120092831A1 (en) * 2010-10-14 2012-04-19 Hon Hai Precision Industry Co., Ltd. Heat dissipation structure for portable electronic device
JP2013105878A (en) * 2011-11-14 2013-05-30 Ibiden Co Ltd Electronic component and manufacturing method of the same
JP2015133489A (en) * 2014-01-10 2015-07-23 ローズマウント・エアロスペース・インコーポレーテッドRosemount Aerospace Inc. integrated pipe heat exchanger
CN114843234A (en) * 2022-05-07 2022-08-02 中山市木林森微电子有限公司 Semiconductor packaging structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382046B2 (en) 2003-10-07 2008-06-03 Fujitsu Limited Semiconductor device protection cover, and semiconductor device unit including the cover
US7807481B2 (en) 2003-10-07 2010-10-05 Fujitsu Semiconductor Limited Method of semiconductor device protection, package of semiconductor device
US8164181B2 (en) 2003-10-07 2012-04-24 Fujitsu Semiconductor Limited Semiconductor device packaging structure
US8268670B2 (en) 2003-10-07 2012-09-18 Fujitsu Semiconductor Limited Method of semiconductor device protection
JP2009534822A (en) * 2006-04-19 2009-09-24 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング Electronic element module
US8164904B2 (en) 2006-04-19 2012-04-24 Osram Ag Electronic component module
KR101478518B1 (en) * 2006-04-19 2015-01-06 오스람 게엠베하 Electronic component module
US20120092831A1 (en) * 2010-10-14 2012-04-19 Hon Hai Precision Industry Co., Ltd. Heat dissipation structure for portable electronic device
JP2013105878A (en) * 2011-11-14 2013-05-30 Ibiden Co Ltd Electronic component and manufacturing method of the same
JP2015133489A (en) * 2014-01-10 2015-07-23 ローズマウント・エアロスペース・インコーポレーテッドRosemount Aerospace Inc. integrated pipe heat exchanger
CN114843234A (en) * 2022-05-07 2022-08-02 中山市木林森微电子有限公司 Semiconductor packaging structure

Similar Documents

Publication Publication Date Title
US5886408A (en) Multi-chip semiconductor device
KR900003828B1 (en) Semiconductor device and manufacturing method thereof
US5513070A (en) Dissipation of heat through keyboard using a heat pipe
JP2004165586A (en) Package structure, printed board mounted with the same package structure and electronic equipment having the same printed board
JP2001168562A (en) Cooling device of circuit module, and electronic equipment therewith
KR20060051982A (en) Semiconductor device and electrionic apparatus
JPH08222671A (en) Cooler for circuit module
US20040080036A1 (en) System in package structure
EP3098843B1 (en) Package assembly
EP1178594B1 (en) Electronic apparatus provided with an electronic circuit substrate
JPH10335580A (en) Semiconductor package and semiconductor module using it
JP4885425B2 (en) Semiconductor element storage package
JPH0680911B2 (en) Heat dissipation structure of printed wiring board with electronic components
JP2853666B2 (en) Multi-chip module
JPH0888299A (en) Semiconductor device
JP2003318337A (en) Electronic instrument
US11177189B2 (en) Module including heat dissipation structure
JPH0997661A (en) Receptacle for electronic part
JP3378174B2 (en) Heat dissipation structure of high heating element
JP2734381B2 (en) Semiconductor device mounting structure and method of manufacturing the same
CN116157905A (en) Chip package and electronic equipment
JPH1187610A (en) Semiconductor device
JP2000252657A (en) Heat dissipation unit for control apparatus
JP2004031854A (en) Heat radiation structure
JPH01186700A (en) Printed wiring board structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120