JP5969056B2 - レガシーモードにおいて動作するギガビット媒体独立インターフェースのための低電力アイドルシグナリング - Google Patents

Description

本実施形態は、一般的に電子通信に関連し、特にイーサネット（登録商標）通信システムに関連する。

関連技術の背景

コンピュータおよび／または他のネットワークデバイスがローカルエリアネットワーク（ＬＡＮ）を形成するのを可能にする技術の中で、イーサネットは支配的なネットワーキング技術になっており、ＩＥＥＥ８０２．３ファミリーの標準規格において標準化されている。イーサネット標準規格は経時的に進化したので、イーサネットプロトコルの異なる変形が現在存在しており、より広い帯域幅、改善された媒体アクセス制御、異なる物理媒体チャネル、および／または、他の機能性をサポートしている。例えば、ＩＥＥＥ８０２．３が現在、１０メガビット／秒、１００メガビット／秒、１ギガビット／秒から、１０ギガビット／秒、および、より高くまでの範囲さえのスピード（または送信レート）をカバーする変形を有していて、同軸ケーブル、光ファイバ、および、シールドされていない／シールドされているツイストペア線のような物理チャネルを規定する変形を有している。

イーサネットデバイスに関係する１つの関心事は、電力消費である。イーサネット通信の、同時で双方向（例えば、全二重）の性質によって、イーサネットデバイスおよび／またはネットワークにおいて用いられているトランシーバは、非常に高いスピード（例えば、１ギガビット／秒または１０ギガビット／秒）で動作しているとき、著しい電力を消費する。したがって、関係するデータリンクを通して送信されるデータがほとんどない、またはない場合、トランシーバは低電力モードに入って電力消費を減少させるように命令されるかもしれない。例えば、ＩＥＥＥ８０２．３ａｚ標準規格において説明されているエネルギー効率の良いイーサネット（ＥＥＥ）は低電力アイドル（ＬＰＩ）信号を用いる。ＬＰＩ信号は、送信されることになるデータがないとき、このようなトランシーバの送信機部分を「スリープ」モードに入れる。ＬＰＩ信号をアサートすることは、スリープモードの間、送信機部分をディセーブルするかもしれないが、トランシーバの受信機部分は典型的に動作可能なままであり、これにより、送信機部分がスリープモードにあっても、トランシーバがデータを受信するのを可能にする。ＬＰＩ信号をデアサートすることによって（または、「通常のアイドル」信号を提供することによって）、トランシーバの送信機部分を「起動」し、これにより、トランシーバがデータ送信を再開するのを可能にすることによって、スリープモードは終了する。

典型的に、レガシーデバイスとの、および／または、より古いイーサネット標準規格との下位互換性を提供するために、より新しいイーサネット変形はより遅いスピードで動作することが要求されている。より遅いスピードで動作しているとき、送られているデータをトランシーバが反復することは一般的である。例えば、１ギガビット／秒スピードの能力があるトランシーバは、１００メガビット／秒モードにおいて動作しているとき、データの送信を単に１０回反復するかもしれないし、１０メガビット／秒モードにおいて動作しているとき、データの送信を単に１００回反復するかもしれない。しかしながら、イーサネット標準規格の多くの変形は、ＥＥＥ（例えば、ＩＥＥＥ８０２．３ａｚ）標準規格が実現される前に発展していたので、高いスピード（例えば、１ギガビット／秒の能力がある）トランシーバに対してスリープモードをトリガするように設計されているＬＰＩ信号は、このようなトランシーバがより遅いスピード（例えば、１００メガビット／秒）で動作しているとき、適切に動かないかもしれない。同様に、例えば、いくつかのチャネルを組み合わせてより広い帯域幅を生じさせること、および／または、専用の８ビット／１０ビット並直列変換器／直並列変換器（８Ｂ／１０Ｂ並直列変換回路）を使用してデータを送信することを含む、他の何らかの適用可能な理由により、このようなトランシーバがデータ反復および／または組み合わせ技術を実行するとき、ＬＰＩ信号は適切に働かないかもしれない。

したがって、レガシーモード（例えば、より遅いスピード）で動作する高いスピードのイーサネットトランシーバのためのＬＰＩシグナリングを可能にする必要性がある。

本実施形態は例として図示されており、付随する図面の図によって限定されることは意図されていない。
図１は、本実施形態が実現されるかもしれない通信システムのブロックダイヤグラムである。 図２は、図１のネットワークデバイスを表すオープンシステム相互接続（ＯＳＩ）モデルのブロックダイヤグラムである。 図３は、いくつかの実施形態にしたがった図１のネットワークデバイスの機能的なブロックダイヤグラムである。 図４は、図３のネットワークデバイスのいくつかの実施形態に対する例示的なＬＰＩ検出動作を示すフローチャートである。 同一の参照番号は、描かれている図を通して対応する部分を指している。

詳細な説明

レガシーモードにおいて動作しているイーサネットトランシーバのための低電力アイドル（ＬＰＩ）シグナリングを可能にする方法および装置が開示されており、方法および装置は、高いスピードのトランシーバがより遅いスピードモードで動作しているときでさえ、高いスピードのトランシーバがエネルギー効率の良いイーサネット（ＥＥＥ）の機能性を保持することを可能にする。いくつかの実施形態において、イーサネットデバイスの媒体独立インターフェース（ＭＩＩ）が第１の送信レートで動作しているとき、イーサネットデバイスは標準のＬＰＩ信号を受信した際にＬＰＩモードに入り、第２のより遅い送信レートでＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際にＬＰＩモードに入る。

本開示の完全な理解を提供するために、特定のコンポーネント、回路、およびプロセスの例として、多数の特定の詳細を以下の記述において説明している。また、本実施形態の完全な理解を提供するために、以下の記述において説明の目的で、特定の術語を説明している。しかしながら、これらの特定の詳細が本実施形態を実施するために要求されないかもしれないことは、当業者にとって明らかであろう。本開示を不明確にするのを防ぐために、他の例において、よく知られている回路およびデバイスはブロックダイヤグラム形態で示している。ここで使用されている「結合されている」という用語は、直接的に接続されていること、あるいは、１つ以上の介入しているコンポーネントまたは１つ以上の介入している回路を通して接続されていることを意味する。ここで説明されている、さまざまなバスを介して提供される信号のうちのいずれかは、他の信号と時分割多重化されてもよく、１つ以上の共通のバスを介して提供されてもよい。付加的に、回路エレメント間またはソフトウェアブロック間の相互接続は、バスとして、または、単一の信号ラインとして示されているかもしれない。バスのそれぞれは代替的に単一の信号ラインとしてもよく、単一の信号ラインのそれぞれは代替的にバスであってもよく、単一のラインまたはバスは、コンポーネント間の通信のための無数の物理的または論理的メカニズムのうちの任意の１つ以上を表しているかもしれない。本実施形態は、ここで説明する特定の例に限定して解釈されるものではなく、むしろその範囲内に、添付された特許請求の範囲によって規定されたすべての実施形態を含むものである。

図１は、本実施形態が実現されるかもしれない例示的な通信システム１００のブロックダイヤグラムである。確立されたデータリンク１２０によって互いに結合されている２つのネットワークデバイス１１０（ａ）および１１０（ｂ）を含むように、通信システム１００は示されている。ネットワークデバイス１１０（ａ）および１１０（ｂ）は、データリンク１２０を通してデータを交換する。ネットワークデバイス１１０（ａ）および１１０（ｂ）は、任意の適切なネットワーク可能なデバイスであってもよく、任意の適切なネットワーク可能なデバイスは、例えば、コンピュータ、スイッチ、ルータ、ハブ、ゲートウェイ、アクセスポイント、または、これに類するものを含んでいる。また、本実施形態にしたがうと、ネットワークデバイス１１０（ａ）および１１０（ｂ）は、ワイヤードまたはワイヤレスネットワークのいずれかに接続する能力がある任意の電子デバイスを含んでいてもよく、任意の電子デバイスは例えば、移動体電話機、パーソナルデジタルアシスタント（ＰＤＡ）、セットトップ・ボックス、または、ゲームコンソール等を含んでいる。もちろん、例えば、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、ワイヤレスＬＡＮ（ＷＬＡＮ）を含む、より大きなネットワークを形成するための任意の数の適切なデバイスをネットワークはさらに含んでいてもよく、および／または、ネットワークはインターネットに接続されていてもよいので、ネットワークデバイス１１０（ａ）および１１０（ｂ）ならびにデータリンク１２０は、ネットワークのほんの例示的なコンポーネントに過ぎない。データリンク１２０は、例えば、同軸ケーブル、光ファイバ、および／または、シールドされていない／シールドされているツイストペア線を含む、任意の適切な物理媒体チャネルであってもよい。

ＩＥＥＥ８０２．３ファミリーの標準規格において説明されているように、ネットワークデバイス１１０（ａ）〜１１０（ｂ）は、イーサネット技術を使用して互いに通信する。さらに特に、ここで説明されている例示的な実施形態では、ネットワークデバイス１１０（ａ）〜１１０（ｂ）は、（簡潔にするために図１に示されていない）イーサネット準拠トランシーバをそれぞれ装備していて、イーサネット準拠トランシーバは、少なくとも１ギガビット／秒のスピードでデータパケットを送受信する能力があり、より遅いスピード、例えば、１００メガビット／秒または１０メガビット／秒で動作するための下位互換性がある。ここでの議論のために、「より遅いスピード」および「レガシーモード」という用語は、１ギガビット／秒よりも低い送信レートについて言及していて、これは１００メガビット／秒または１０メガビット／秒を含んでいる一方で、「高いスピード」および「より高いスピード」という用語は、１ギガビット／秒と等しいまたはより高い送信レートについて言及している。さらに、何らかのデータを送信していないとき、ネットワークデバイス１１０（ａ）〜１１０（ｂ）は、それらのトランシーバの電力消費を減少させる能力があり、したがって、ＩＥＥＥ８０２．３ａｚ標準規格（ＥＥＥ）に準拠している。

本実施形態にしたがうと、イーサネットデバイスの媒体アクセス制御（ＭＡＣ）レイヤと物理（ＰＨＹ）レイヤとの間に結合されているギガビット媒体独立インターフェース（ＧＭＩＩ）を有するイーサネットデバイスは、ＧＭＩＩが第１の送信レートで動作しているとき、標準のＬＰＩ信号を受信した際に（ＩＥＥＥ８０２．３ａｚによって規定されているような）低電力アイドル（ＬＰＩ）モードに入り、第１の送信レートよりも遅い第２の送信レートでＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際にＬＰＩモードに入る。以下でより詳細に説明するように、おおよそ１ギガビット／秒の高いスピードから、おおよそ１００メガビット／秒またはより低い、より遅いスピードに送信レートを減少させることに典型的に関係する動作をデコードすることで、ＬＰＩ信号が歪むのを防ぐことによって、より遅いスピードで動作しているとき、修正されたＬＰＩ信号はイーサネットデバイスがＬＰＩモードに入るのを可能にする。いくつかの実施形態において、イーサネットデバイスは、ＧＭＩＩが動作している送信レートを決定してもよく、それに応答して、ＭＡＣレイヤからＰＨＹレイヤに提供されることになる標準のＬＰＩ信号または修正されたＬＰＩ信号のいずれかを選択的に発生させてもよい。さらに、イーサネットデバイスは決定された送信レートに応答して、ＬＰＩ信号が標準のＬＰＩ信号または修正された信号か否かを決定してもよい。この方法で、レガシーモードにおいて動作するイーサネットトランシーバのためのＬＰＩシグナリングを本実施形態は可能にする。

図２は、図１のネットワークデバイス１１０（ａ）および１１０（ｂ）をそれぞれ表すオープンシステム相互接続（ＯＳＩ）モデル２００（ａ）〜２００（ｂ）のブロックダイヤグラムである。図１におけるように、ネットワークデバイス１１０（ａ）〜１１０（ｂ）は、確立されたデータリンク（または物理チャネル）１２０によって互いに結合されている。図２において図示するように、ＯＳＩモデル２００は、７つの論理レイヤ、（１）アプリケーションレイヤ２２１、（２）プレゼンテーションレイヤ２２２、（３）セッションレイヤ２２３、（４）トランスポートレイヤ２２４、（５）ネットワークレイヤ２２５、（６）データリンクレイヤ２２６、および、（７）物理レイヤ２２７に分割される。ここでの議論のために、ＯＳＩモデル２００はネットワークデバイス１１０（ａ）および１１０（ｂ）を表すのに使用しているが、本実施形態にしたがって構成されているイーサネットデバイスを表すのに、他の適切なモデルを使用してもよいことに留意すべきである。

ＯＳＩレイヤは、階層において高くなればなるほどエンドユーザの近くになり、ＯＳＩレイヤは、階層において低くなればなるほど物理チャネルの近くになる。例えば、ＯＳＩモデル階層の一番上は、（簡潔にするために図２に示されていない）エンドユーザのソフトウェアアプリケーションと直接対話するアプリケーションレイヤ２２１である。反対に、ＯＳＩモデル階層の一番下は、イーサネットデータ送信のためのツイストペア線のような物理通信媒体とネットワークデバイスとの間の関係を規定する物理レイヤ２２７である。

さらに特に、ネットワークデバイス１１０と物理チャネル１２０との間の対話のために、ピンレイアウトおよび信号電圧のような詳細を含む電気的仕様ならびに物理的仕様を、物理（ＰＨＹ）レイヤ２２７は提供する。ネットワークデバイス１１０（ａ）と１１０（ｂ）との間のデータ送信のための、アドレッシングおよびチャネルアクセス制御メカニズムのような、機能の詳細および／または手順の詳細を、データリンクレイヤ２２６は提供する。（階層に関して）一番上の論理リンク制御（ＬＬＣ）レイヤ、および、一番下の媒体アクセス制御（ＭＡＣ）レイヤの、２つのサブレイヤをデータリンクレイヤ２２６は有している。以下の議論において、データリンクレイヤ２２６は、簡潔にするためにここでは時にはＭＡＣレイヤとして言及している。図２においては、簡潔にするために示されていないが、ＭＡＣレイヤ２２６とＰＨＹレイヤ２２７との間の情報交換を促進するために、インターフェースが２つのレイヤ間に存在している。議論のために、このインターフェースは媒体独立インターフェース（ＭＩＩ）としてここでは言及されている。しかしながら、送信レートおよび他のインプリメンテーションの詳細に依存して、例えば、アタッチメントユニットインターフェース（ＡＵＩ）、ＭＩＩ、減少されたＭＩＩ、ギガビットＭＩＩ（ＧＭＩＩ）、減少されたＧＭＩＩ、シリアルＧＭＩＩ（ＳＧＭＩＩ）、クワッドＳＧＭＩＩ（ＱＳＧＭＩＩ）、および／または、１０ＧＭＩＩを含む、現在利用可能な異なる変形、または、将来発展する変形を、ＭＩＩは含んでいてもよいことに留意すべきである。

ネットワークデバイス１１０（ａ）および１１０（ｂ）が、同じＭＡＣデバイス２２６を使用して、異なるタイプの物理チャネル１２０（またはＰＨＹデバイス２２７）とインターフェースするのをＭＩＩは可能にする。ＭＩＩは、ＭＩＩバスを通して、ＭＡＣデバイス２２６を異なるタイプのＰＨＹデバイスに接続する。（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩにより）１ギガビット／秒のスピードで動作しているとき、１２５ＭＨｚクロックでのクロックサイクル毎に、ＭＩＩバスはデータを８ビット（または１バイト）で転送する。しかしながら、ＭＩＩの仕様によれば、１００メガビット／秒のスピードで動作しているとき、２５ＭＨｚクロックでのクロックサイクル毎に、ＭＩＩバスはデータを４ビット（または１ニブル）で転送するだけであり、または、１０メガビット／秒のスピードで動作しているとき、２．５ＭＨｚクロックでのクロックサイクル毎に、ＭＩＩバスはデータを４ビットで転送するだけである。したがって、下位互換性を可能にするために、１ギガビット／秒またはより高いスピードで動作する能力があるＭＩＩは、レガシーモード（例えば、１００メガビット／秒または１０メガビット／秒）で動作しているとき、ニブルを２倍にしてバイトにする。

データ送信のための通常の動作の間、ニブルからバイトへ２倍にするプロセスはよく機能する。しかしながら、より高いスピードのＭＩＩ（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩ）が、より遅い送信レートのために、ニブルを組み合わせてまたは２倍にして、バイト（例えば、１００メガビット／秒または１０メガビット／秒）を形成するとき、ＰＨＹデバイスを「スリープ」モードに入れるように意図されているＬＰＩ信号は歪むかもしれず、したがって、ＬＰＩシグナリングを失敗させるかもしれない。さらに特に、ＩＥＥＥ８０２．３ａｚ標準規格（ＥＥＥ）に準じて、（ＭＩＩを介した）ＭＡＣレイヤとＰＨＹレイヤとの間のＬＰＩ信号は｛送信イネーブルＴＸ＿ＥＮ＝“偽”（例えば、ロジック“０”）、送信エラーＴＸ＿ＥＲ＝“真”(例えば、ロジック“１”)、および送信データＴＸ＿ＤＡＴＡ＝１｝として規定されるかもしれない。したがって、ＭＡＣデバイスがより遅いスピード（例えば、１００メガビット／秒）で動作している状況、これは、ＭＡＣデバイスがクロックサイクル毎に１ニブル（４ビット）を送信するだけであることを意味しているが、においては、ＬＰＩシグナリングのための送信データＴＸ＿ＤＡＴＡは４’ｂ０００１である。同様な理由により、ＭＡＣデバイスがより高いスピード（例えば、１ギガビット／秒）で動作している状況、これは、ＭＡＣデバイスがクロックサイクル毎に１バイト（８ビット）を送信することを意味しているが、においては、ＬＰＩシグナリングのための送信データＴＸ＿ＤＡＴＡは８’ｂ００００＿０００１である。しかしながら、ＭＡＣデバイスがより遅いスピード（例えば、１００メガビット／秒）で動作しているとき、および、対応するＬＰＩ信号がより高いスピードのＭＩＩ（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩ）を通してＰＨＹデバイスに送信されるとき、ニブルからバイトへの２倍化のために、送信データＴＸ＿ＤＡＴＡは８’ｂ０００１＿０００１になり、これは、ＬＰＩスリープモードに入るインジケータとして、ＰＨＹデバイスによって認識することができない（例えば、その理由は、ＴＸ＿ＤＡＴＡ８’ｂ００００＿０００１に応答して、ＰＨＹデバイスはＬＰＩモードを典型的に検出するからである）。

本実施形態にしたがうと、ＭＡＣレイヤ２２６とＰＨＹレイヤ２２７との間に結合されているより高いスピードのＭＩＩ（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩ）を有するネットワークデバイス１１０は、ＧＭＩＩが第１の送信レート（例えば、１ギガビット／秒）で動作しているとき、標準のＬＰＩ信号を受信した際に（ＩＥＥＥ８０２．３ａｚによって規定されているような）低電力アイドル（ＬＰＩ）モードに入り、第２のより遅い送信レート（例えば、１００メガビット／秒または１０メガビット／秒）でＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際にＬＰＩモードに入る。さらに特に、いくつかの実施形態にしたがうと、ネットワークデバイス１１０（または対応するＰＨＹデバイス）のＰＨＹレイヤ２２７は、より高いスピード（例えば、１ギガビット／秒またはより高い）でＧＭＩＩが動作しているとき、標準のＬＰＩ信号(ＴＸ＿ＥＮ＝１‘ｂ０；ＴＸ＿ＥＮ＝１’ｂ１；ＴＸ＿ＤＡＴＡ＝８‘ｂ００００＿０００１)を受信した際に、ＬＰＩモードに入り、より低いスピード（例えば、１００メガビット／秒または１０メガビット／秒）でＧＭＩＩが動作しているとき、修正されたＬＰＩ信号（ＴＸ＿ＥＮ＝１’ｂ０；ＴＸ＿ＥＮ＝１‘ｂ１；ＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１）を受信した際に、ＬＰＩモードに入る。ＭＩＩが動作しているスピードにかかわらず、標準のＬＰＩ信号および修正されたＬＰＩ信号の両方を認識する能力により、ＰＨＹレイヤ２２７（またはＰＨＹデバイス）がＬＰＩスリープモードに入る、および／または、出るように、ＭＩＩを通して命令することにＭＡＣレイヤ２２６（またはＭＡＣデバイス）は成功するかもしれない。この方法で、１００メガビット／秒または１０メガビット／秒のようなレガシーモードにおいて動作している高いスピードのイーサネットトランシーバのためのＬＰＩシグナリングを、本実施形態は可能にするかもしれない。さらに、１つの実施形態において、差異を補正するための１０ビットカンマシーケンスＫ２８．５とＤ５．２との組み合わせ（例えば、連結）として、修正されたＬＰＩ信号は表されてもよい。および別の実施形態において、差異を保つための１０ビットカンマシーケンスＫ２８．５とＤ２８．４との組み合わせ（例えば、連結）として、修正されたＬＰＩ信号は表されてもよい。もちろん、ここで説明している実施形態のために、修正されたＬＰＩ信号を表すために使用している１０ビットカンマシーケンスの特定の組み合わせは、単に例示的なものに過ぎず、実際の実施形態のために、修正してもよく、または、そうでなければ、変更してもよい。ここで使用されているように、ＧＭＩＩは、ＳＧＭＩＩおよび／またはＱＳＧＭＩＩであってもよい。

修正されたＬＰＩ信号（ＴＸ＿ＥＮ＝１‘ｂ０；ＴＸ＿ＥＮ＝１’ｂ１；ＴＸ＿ＤＡＴＡ＝８‘ｂ０００１＿０００１）は単に例示的なものに過ぎず、同様の結果を達成するために、管理データ入力／出力（ＭＤＩＯ）バスを通して、ＰＨＹレイヤ２２７（または対応するＰＨＹデバイス）の関係する制御およびステータスのレジスタをリコンフィギャリングすることによって、これらの割り当てられたシンボルを変更または修正してもよいことに留意すべきである。さらに、注目すべきは、上述した技術および実施形態が、現在の高いスピードのＭＩＩ標準規格との互換性があることである。その理由は、修正されていない従来の高いスピードのＭＩＩ（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩ）が、修正されたＬＰＩ信号を（例えば、従来の高いスピードのＭＩＩの内部状態機械に悪影響を及ぼさない）通常のアイドル信号として認識するであろうからである。

図３は、図１および２のネットワークデバイス１１０（ａ）および１１０（ｂ）の１つの実施形態であるネットワークデバイス３１０の機能的なブロックダイヤグラムである。ネットワークデバイス３１０は、プロセッサ３２０、メモリ３３０、および、図２の物理チャネル１２０に結合されているイーサネットトランシーバ回路３４０を含む。メモリ３３０は、例えば、ＥＥＰＲＯＭ（登録商標）またはフラッシュメモリを含んでいる、任意の適切なメモリエレメントまたはデバイスであってもよい。プロセッサ３２０は、例えば、メモリ３３０中に記憶されている１つ以上のソフトウェアプログラムのスクリプトまたは命令を実行する能力がある任意の適切なプロセッサであってもよい。図３においては、簡潔にするために示されていないが、頻繁に使用される命令および／またはデータを記憶するよく知られているキャッシュメモリも、ネットワークデバイス３１０は含んでいてもよい。

ネットワークデバイス３１０は、ＰＨＹレイヤデバイス（またはＰＨＹデバイス）３６０、および、ＭＡＣレイヤデバイス（またはＭＡＣデバイス）３５０も含む。ＭＡＣデバイス３５０およびＰＨＹデバイス３６０は、媒体独立インターフェース（ＭＩＩ）３７０を介して互いに結合されている。イーサネットトランシーバ３４０は、図３においてはＰＨＹデバイス３６０中に含まれているように図示されているが、他の実施形態において、トランシーバ３４０は独立型のデバイスであってもよく、または、一体化されている回路であってもよい。

簡潔にするために、ＯＳＩの７つのレイヤモデルにおけるＭＡＣレイヤおよびＰＨＹレイヤだけが、図３において示されており、２つのレイヤは、２つのデバイスとして図示されている。したがって、ＭＡＣデバイス３５０は、ＭＡＣレイヤ（例えば、図２のレイヤ２２６）の機能を実現する任意のデバイスまたは集積回路であってもよく、ＭＡＣデバイス３５０はそしてまた、独立型のデバイスであってもよく、または、ネットワークデバイス３１０に一体化されていてもよい。同様に、ＰＨＹデバイス３６０は、ＰＨＹレイヤ（例えば、図２のレイヤ２２７）の機能を実現する任意のデバイスまたは集積回路であってもよく、ＰＨＹデバイス３６０はそしてまた、独立型のデバイスであってもよく、または、ネットワークデバイス３１０に一体化されていてもよい。もちろん、上述したように、ＭＡＣレイヤおよびＰＨＹレイヤは論理的に２つのコンポーネントに分割されることに留意すべきであり、２つのレイヤが物理的に分離されること、または、２つの別々のデバイスまたは回路上で実現されることは必要でないかもしれないことに留意すべきである。

通常のデータ送信動作の間、ネットワークデバイス３１０上のエンドユーザソフトウェアアプリケーションはネットワークを通して（例えば、インターネットに）データを送信し、プロセッサ３２０は（ＯＳＩレイヤの一番上から）ＭＡＣデバイス３５０を通してＰＨＹデバイス３６０にデータを送信する。その後、ＰＨＹデバイス３６０はトランシーバ３４０を通してデータを物理チャネル１２０上に送信する。

ＰＨＹデバイス３６０がＬＰＩモードに入るのが望ましいとプロセッサ３２０が決定したとき、例えば、送信すべきデータが長期間の間ないとき、プロセッサ３２０は、ＭＡＣデバイス３５０を通してＬＰＩ信号をＰＨＹデバイス３６０に送る。ＭＩＩ３７０はより高いスピードのＭＩＩ（例えば、ＧＭＩＩ、ＳＧＭＩＩ、および／または、ＱＳＧＭＩＩ）であると仮定して、その後、ＭＩＩ３７０がどのスピードモードで動作しているかに依存して、ＬＰＩ信号は、標準のＬＰＩ信号（ＴＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１）になるかもしれないし、または、修正されたＬＰＩ信号（ＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１）になるかもしれない。本実施形態にしたがうと、標準のＬＰＩ信号または修正されたＬＰＩ信号のいずれかを受信した際に、ＰＨＹデバイス３６０はＬＰＩスリープモードに入る。さらに特に、より高いスピード（例えば、１ギガビット／秒）でＭＩＩ３７０が動作しているとき、標準のＬＰＩ信号を受信した際に、ＰＨＹデバイス３６０はＬＰＩスリープモードに入り、より遅いスピード（例えば、１００メガビット／秒）でＭＩＩ３７０が動作しているとき、修正されたＬＰＩ信号を受信した際に、ＰＨＹデバイス３６０はＬＰＩスリープモードに入る。この方法で、本実施形態は、レガシーモードにおいて動作するイーサネットトランシーバのためのＬＰＩシグナリングを可能にする。

いくつかの実施形態において、プロセッサ３２０は、トランシーバ３４０から受信したデータを監視して、データ送信レートに応答して、標準のＬＰＩ信号または修正されたＬＰＩ信号を発生させるか否かを決定するように構成されていてもよい。これらの実施形態において、１ギガビット／秒またはより高い、より高いスピードでＭＩＩ３７０が動作しているとき、プロセッサ３２０は標準のＬＰＩ信号を発生させ、１００メガビット／秒または１０メガビット／秒の、より低いスピードでＭＩＩ３７０が動作しているとき、プロセッサ３２０は修正されたＬＰＩ信号を発生させる。

とりわけ、ＭＩＩ３７０は、ＭＡＣデバイス３５０とＰＨＹデバイス３６０との間の二方向通信を提供する能力があるインターフェースである。したがって、上述の技術に関する議論は、ＬＰＩ信号をＰＨＹデバイス３６０に送信するＭＡＣデバイス３５０に焦点が合わされているが、同様に、これらの技術は反対の方向に等しく適用してもよい。例えば、標準のＬＰＩ信号（例えば、データ有効ＲＸ＿ＤＶ＝１’ｂ０；受信エラーＲＸ＿ＥＲ＝１’ｂ１；受信データＲＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１）、または、修正されたＬＰＩ信号（例えば、ＲＸ＿ＤＶ＝１’ｂ０；ＲＸ＿ＥＲ＝１’ｂ１；ＲＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１）のいずれかを受信した際に、ＭＡＣデバイス３５０はＬＰＩスリープモードに入ってもよい。

付加または代替として、プロセッサ３２０は最初に、ＭＩＩ３７０が動作している送信レートを検出してもよい。１ギガビット／秒またはそれより高い送信レートでＭＩＩ３７０が動作している場合、ＰＨＹデバイス３６０がＬＰＩスリープモードに入るように、プロセッサ３２０はその後、標準のＬＰＩ信号を送信してもよい。１００メガビット／秒またはそれより低い送信レートでＭＩＩ３７０が動作している場合、ＰＨＹデバイス３６０がＬＰＩスリープモードに入るように、プロセッサ３２０はその後、修正されたＬＰＩ信号を送信してもよい。しかしながら、ＭＩＩ３７０が動作している送信レートの検出は、本実施形態を実現するのに必要でないかもしれないということに留意すべきである。

図４は、図３のネットワークデバイスの実施形態に対する、例示的なＬＰＩ検出動作を示すフローチャートである。最初に、図３および図４の両方を参照すると、第１のスピード（例えば、１ギガビット／秒）でＭＩＩ３７０が動作しているとき、ネットワークデバイス３１０は、標準のＬＰＩ信号が送られるか否かを決定して、標準のＬＰＩ信号を受信した際に、ＬＰＩモードに入る（４１０）。決定は、プロセッサ３２０またはＰＨＹデバイス３６０のいずれによって実行されてもよい。さらに、ネットワークデバイス３１０は、第２のより遅いスピード（例えば、１００メガビット／秒）でＭＩＩ３７０が動作しているとき、修正されたＬＰＩ信号が送られるか否かを決定して、修正されたＬＰＩ信号を受信した際に、ＬＰＩモードに入る（４２０）。決定は、プロセッサ３２０またはＰＨＹデバイス３６０のいずれによって実行されてもよい。この方法で、プロセッサ３２０は、ＰＨＹデバイス３７０またはＭＡＣデバイス３６０のいずれか、あるいは両方に命令して、何らかのＬＰＩ信号が検出された場合、ＬＰＩスリープモードに入れる（４３０）。

ここで開示した実施形態は、簡潔にするためだけに、より遅いスピードで動作している高いスピードのイーサネットトランシーバに関して説明したものであることに留意すべきである。より遅いスピードで動作することは、高いスピードのイーサネットトランシーバがレガシーモードで動作する唯一のシナリオとして解釈すべきではなく、同様に、データ反復および／または組み合わせ技術を伴う他の何らかのシナリオにも、本実施形態は等しく適用可能であることに留意すべきである。例えば、いくつかのチャネルを組み合わせてより広い帯域幅を生成させることを、および／または、専用の８Ｂ／１０Ｂ並直列変換回路を使用してデータを送信することを、これらのシナリオは含んでいてもよい。同様に、ニブルからバイトに２倍化する上述の技術は、データ反復および／または組み合わせ技術を伴う動作のほんの一例に過ぎない。本実施形態は、ニブルを組み合わせておよび／またはニブルを２倍化して、バイトにする任意の動作を含むデータ反復および／または組み合わせを伴う他の何らかの適切な技術に適用可能である。

先述の明細書中で、本実施形態は、特定の例示的な実施形態を参照して説明してきた。しかしながら、添付された特許請求の範囲において明らかにした開示のより広い精神および範囲から逸脱することなく、さまざまな修正および変更がここでなされてもよいことは明らかであろう。本明細書および図面は、したがって、限定的な意味よりもむしろ実例的な意味において考えるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］ ネットワークに結合されているイーサネットデバイスの電力消費を減少させる方法において、
前記イーサネットデバイスは、媒体アクセス制御（ＭＡＣ）レイヤと物理（ＰＨＹ）レイヤとの間に結合されているギガビット媒体独立インターフェース（ＧＭＩＩ）を有し、
前記方法は、
第１の送信レートで前記ＧＭＩＩが動作しているとき、標準のＬＰＩ信号を受信した際に低電力アイドル（ＬＰＩ）モードに入ることと、
第２の送信レートで前記ＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際に前記ＬＰＩモードに入ることとを含み、
前記第２の送信レートは前記第１の送信レートよりも低い方法。
［２］ 前記ＧＭＩＩが動作する送信レートを決定することと、
前記決定された送信レートに応答して、前記ＭＡＣレイヤから前記ＰＨＹレイヤへの送信のための、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号のいずれかを、選択的に発生させることとをさらに含む［１］記載の方法。
［３］ １ギガビット／秒送信モードにおいて前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号が発生され、１００メガビット／秒送信モードまたは１０メガビット／秒送信モードのいずれかにおいて前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号が発生される［２］記載の方法。
［４］ 前記決定された送信レートに応答して、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号が発生されたか否かを識別することをさらに含む［１］記載の方法。
［５］ 前記第１の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に少なくとも１バイトを送信することになり、前記第２の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に１ニブルを送信することになる［１］記載の方法。
［６］ 前記第１の送信レートは１ギガビット／秒であり、前記第２の送信レートは１０メガビット／秒または１００メガビット／秒である［５］記載の方法。
［７］ 前記ＬＰＩモードは、ＩＥＥＥ８０２．３ａｚ標準規格に準拠している［１］記載の方法。
［８］ 前記標準のＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１を含み、前記修正されたＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１を含む［１］記載の方法。
［９］ 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ５．２とのカンマシーケンスの組み合わせを含む［１］記載の方法。
［１０］ 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ２８．４とのカンマシーケンスの組み合わせを含む［１］記載の方法。
［１１］ 媒体アクセス制御（ＭＡＣ）レイヤと物理（ＰＨＹ）レイヤとの間に結合されているギガビット媒体独立インターフェース（ＧＭＩＩ）を有するイーサネットトランシーバにおいて、
前記イーサネットトランシーバは、
プロセッサと、
前記プロセッサに結合され、コンピュータ実行可能な命令をその中に記憶しているメモリとを具備し、
前記命令は、実行されるときに、前記トランシーバに、
第１の送信レートで前記ＧＭＩＩが動作しているとき、標準のＬＰＩ信号を受信した際に低電力アイドル（ＬＰＩ）モードに入らせ、
第２の送信レートで前記ＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際に前記ＬＰＩモードに入らせ、
前記第２の送信レートは前記第１の送信レートよりも低いイーサネットトランシーバ。
［１２］ 前記命令はさらに、前記トランシーバに、
前記ＧＭＩＩが動作する送信レートを決定させ、
前記第１の送信レートで前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号を発生させ、
前記第２の送信レートで前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号を発生させる［１１］記載のイーサネットトランシーバ。
［１３］ １ギガビット／秒送信モードにおいて前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号が発生され、１００メガビット／秒送信モードまたは１０メガビット／秒送信モードのいずれかにおいて前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号が発生される［１１］記載のイーサネットトランシーバ。
［１４］ 前記命令はさらに、前記トランシーバに、
前記ＧＭＩＩの送信レートを決定させ、
前記決定された送信レートに応答して、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号が発生されたか否かを識別させる［１１］記載のイーサネットトランシーバ。
［１５］ 前記第１の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に少なくとも１バイトを送信することになり、前記第２の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に１ニブルを送信することになる［１１］記載のイーサネットトランシーバ。
［１６］ 前記第１の送信レートは１ギガビット／秒であり、前記第２の送信レートは１０メガビット／秒または１００メガビット／秒である［１５］記載のイーサネットトランシーバ。
［１７］ 前記ＬＰＩモードは、ＩＥＥＥ８０２．３ａｚ標準規格に準拠している［１１］記載のイーサネットトランシーバ。
［１８］ 前記標準のＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１を含み、前記修正されたＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１を含む［１１］記載のイーサネットトランシーバ。
［１９］ 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ５．２とのカンマシーケンスの組み合わせを含む［１１］記載のイーサネットトランシーバ。
［２０］ 前記標準のＬＰＩ信号は、Ｋ２８．５とＤ２８．４とのカンマシーケンスの組み合わせを含む［１１］記載のイーサネットトランシーバ。

Claims (20)

1. ネットワークに結合されているイーサネットデバイスの電力消費を減少させる方法において、
   前記イーサネットデバイスは、媒体アクセス制御（ＭＡＣ）レイヤと物理（ＰＨＹ）レイヤとの間に結合されているギガビット媒体独立インターフェース（ＧＭＩＩ）を有し、
   前記方法は、
   第１の送信レートで前記ＧＭＩＩが動作しているとき、標準のＬＰＩ信号を受信した際に低電力アイドル（ＬＰＩ）モードに入ることと、
   第２の送信レートで前記ＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際に前記ＬＰＩモードに入ることとを含み、
   前記第２の送信レートは前記第１の送信レートよりも低い方法。
2. 前記ＧＭＩＩが動作する送信レートを決定することと、
   前記決定された送信レートに応答して、前記ＭＡＣレイヤから前記ＰＨＹレイヤへの送信のための、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号のいずれかを、選択的に発生させることとをさらに含む請求項１記載の方法。
3. １ギガビット／秒送信モードにおいて前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号が発生され、１００メガビット／秒送信モードまたは１０メガビット／秒送信モードのいずれかにおいて前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号が発生される請求項２記載の方法。
4. 前記決定された送信レートに応答して、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号が発生されたか否かを識別することをさらに含む請求項２記載の方法。
5. 前記第１の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に少なくとも１バイトを送信することになり、前記第２の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に１ニブルを送信することになる請求項１記載の方法。
6. 前記第１の送信レートは１ギガビット／秒であり、前記第２の送信レートは１０メガビット／秒または１００メガビット／秒である請求項５記載の方法。
7. 前記ＬＰＩモードは、ＩＥＥＥ８０２．３ａｚ標準規格に準拠している請求項１記載の方法。
8. 前記標準のＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１を含み、前記修正されたＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１を含む請求項１記載の方法。
9. 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ５．２とのカンマシーケンスの組み合わせを含む請求項１記載の方法。
10. 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ２８．４とのカンマシーケンスの組み合わせを含む請求項１記載の方法。
11. 媒体アクセス制御（ＭＡＣ）レイヤと物理（ＰＨＹ）レイヤとの間に結合されているギガビット媒体独立インターフェース（ＧＭＩＩ）を有するイーサネットトランシーバにおいて、
    前記イーサネットトランシーバは、
    プロセッサと、
    前記プロセッサに結合され、コンピュータ実行可能な命令をその中に記憶しているメモリとを具備し、
    前記命令は、実行されるときに、前記トランシーバに、
    第１の送信レートで前記ＧＭＩＩが動作しているとき、標準のＬＰＩ信号を受信した際に低電力アイドル（ＬＰＩ）モードに入らせ、
    第２の送信レートで前記ＧＭＩＩが動作しているとき、修正されたＬＰＩ信号を受信した際に前記ＬＰＩモードに入らせ、
    前記第２の送信レートは前記第１の送信レートよりも低いイーサネットトランシーバ。
12. 前記命令はさらに、前記トランシーバに、
    前記ＧＭＩＩが動作する送信レートを決定させ、
    前記第１の送信レートで前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号を発生させ、
    前記第２の送信レートで前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号を発生させる請求項１１記載のイーサネットトランシーバ。
13. １ギガビット／秒送信モードにおいて前記ＧＭＩＩが動作しているとき、前記標準のＬＰＩ信号が発生され、１００メガビット／秒送信モードまたは１０メガビット／秒送信モードのいずれかにおいて前記ＧＭＩＩが動作しているとき、前記修正されたＬＰＩ信号が発生される請求項１１記載のイーサネットトランシーバ。
14. 前記命令はさらに、前記トランシーバに、
    前記ＧＭＩＩの送信レートを決定させ、
    前記決定された送信レートに応答して、前記標準のＬＰＩ信号または前記修正されたＬＰＩ信号が発生されたか否かを識別させる請求項１１記載のイーサネットトランシーバ。
15. 前記第１の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に少なくとも１バイトを送信することになり、前記第２の送信レートで動作しているとき、前記ＧＭＩＩはクロックサイクル毎に１ニブルを送信することになる請求項１１記載のイーサネットトランシーバ。
16. 前記第１の送信レートは１ギガビット／秒であり、前記第２の送信レートは１０メガビット／秒または１００メガビット／秒である請求項１５記載のイーサネットトランシーバ。
17. 前記ＬＰＩモードは、ＩＥＥＥ８０２．３ａｚ標準規格に準拠している請求項１１記載のイーサネットトランシーバ。
18. 前記標準のＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ００００＿０００１を含み、前記修正されたＬＰＩ信号はＴＸ＿ＤＡＴＡ＝８’ｂ０００１＿０００１を含む請求項１１記載のイーサネットトランシーバ。
19. 前記修正されたＬＰＩ信号は、Ｋ２８．５とＤ５．２とのカンマシーケンスの組み合わせを含む請求項１１記載のイーサネットトランシーバ。
20. 前記標準のＬＰＩ信号は、Ｋ２８．５とＤ２８．４とのカンマシーケンスの組み合わせを含む請求項１１記載のイーサネットトランシーバ。

Images