JP5951025B2 - 入出力応答制御設定装置 - Google Patents
入出力応答制御設定装置 Download PDFInfo
- Publication number
- JP5951025B2 JP5951025B2 JP2014534254A JP2014534254A JP5951025B2 JP 5951025 B2 JP5951025 B2 JP 5951025B2 JP 2014534254 A JP2014534254 A JP 2014534254A JP 2014534254 A JP2014534254 A JP 2014534254A JP 5951025 B2 JP5951025 B2 JP 5951025B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- station
- response
- output response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 title claims description 496
- 238000013500 data storage Methods 0.000 claims description 62
- 230000008707 rearrangement Effects 0.000 claims description 45
- 230000006798 recombination Effects 0.000 claims description 40
- 238000005215 recombination Methods 0.000 claims description 40
- 238000013468 resource allocation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1138—Configuration of I-O
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Computer And Data Communications (AREA)
- Selective Calling Equipment (AREA)
Description
実施の形態1.
図1に示すように、本実施の形態1に係る入出力応答制御設定装置1は、入力部2、表示部3、制御部4、入出力応答関係データ記憶部5、応答優先度データ記憶部6、組替制約データ記憶部7、リソース割当部8、組替探索部9、および組替部10から構成されている。この入出力応答制御設定装置1は、分散型入出力応答制御方式のI/O局に対して設定された入出力応答関係を、応答時間が短縮するように変更して、ユーザに提示する装置である。
入出力応答関係データは、入力デバイス、出力デバイス、および出力時の入力デバイスの動作を指定する。制御部4は、入力部2から入力された入出力応答関係データを、入出力応答関係データ記憶部5に格納する。
応答優先度データは、入出力応答関係のうち、高速応答を必要とする入出力応答関係ほど優先度が高くなるよう値を指定する。制御部4は、入力部2から入力された応答優先度データを、応答優先度データ記憶部6に格納する。
組替制約データは、接続するスイッチなどの物理的な制約等の要因により、他のI/O局の入力・出力デバイスへの組替えができない入力・出力デバイスを指定する。制御部4は、入力部2から入力された組替制約データを、組替制約データ記憶部7に格納する。
なお、図4では、局番1〜3(#1〜#3)のI/O局とも、入出力応答関係が設定されたデバイス名(入力#1、出力#10など)のみを図示し、入出力応答関係が設定されていない空きデバイスは図示を省略している。
ステップST1において、入力部2に入出力応答関係データ、応答優先度データ、および組替制約データが入力されると、ステップST2において、制御部4が入出力応答関係データ記憶部5、応答優先度データ記憶部6、および組替制約データ記憶部7にそれぞれ格納する。
制御部4は、入出力応答関係データ記憶部5に格納されている入出力応答関係データのうち、組替部10により組替えられた入出力応答関係データを更新する。
ステップST3〜ST8においてI/O局間通信を解消するような入出力応答関係の組替えを終えると、次に、ステップST9においてリソース割当部8が、応答優先度データ記憶部6に格納されている応答優先度に基づいて、応答優先度の高いデバイス(つまり、高速応答が必要なデバイス)に多くのI/O局リソースが割り当たるように、I/O局それぞれに対して担当する応答優先度を決定する。
制御部4は、入出力応答関係データ記憶部5に格納されている入出力応答関係データのうち、組替部10により組替えられた入出力応答関係データを更新する。
本実施の形態2に係る入出力応答制御設定装置は、図1に示した入出力応答制御設定装置1と図面上では同様の構成であるため、以下では図1を援用して説明する。
本実施の形態2では、組替制約データ記憶部7に格納する組替制約データとして、他のデバイスへの組替えができないデバイスの指定(上記実施の形態1)に限らず、一部のI/O局ならば組替え可能である場合の組替え可能なI/O局の範囲を指定できるようにする。
本実施の形態2では、図5のステップST5およびステップST12において、組替探索部9が組替対象となる入出力応答関係を探索する際に、組替制約データに指定されたデバイスが組替必要と判定された場合は、組替制約データの組替可能局に指定されているI/O局のデバイスの中から組替えデバイス候補を探索する。
なお、リソース割当部8がステップST9においてI/O局#1〜#3に設定する応答優先度は、上記実施の形態1の図8と同じとする。
本実施の形態3に係る入出力応答制御設定装置は、図1に示した入出力応答制御設定装置1と図面上では同様の構成であるため、以下では図1を援用して説明する。
本実施の形態3では、組替制約データ記憶部7に格納する組替制約データとして、他のデバイスへの組替えができないデバイスの指定(上記実施の形態1)、および、一部のI/O局ならば組替え可能である場合の組替え可能なI/O局の範囲の指定(上記実施の形態2)に限らず、入出力応答関係の割付けをしない不使用のI/O局を指定できるようにする。
本実施の形態3では、図5のステップST3において組替探索部9が、I/O局間通信が必要であり、なおかつ入力デバイスか出力デバイスのいずれかが組替不可でない(つまり、入力デバイス、出力デバイスともに組替可能な)入出力応答関係を抽出する際に、これらの条件に加えて、組替制約データの不使用I/O局に指定されたI/O局に割付けられた入出力応答関係も抽出する。
また、当該不使用I/O局は担当する応答優先度が設定されていないため、当該不使用I/O局に割付けられた入出力応答関係が、ステップST12〜ST15において組替えデバイス候補となることはない。
なお、リソース割当部8がステップST9においてI/O局#1〜#3に設定する応答優先度は、I/O局#1が応答優先度なし、I/O局#2が応答優先度1、I/O局#3が応答優先度2となる。
図15は、本実施の形態4に係る入出力応答制御設定装置1aの構成を示すブロック図であり、図1と同一または相当の部分については同一の符号を付し、説明を省略する。本実施の形態4に係る入出力応答制御設定装置1aは、I/O局間通信を行うI/O局をグルーピングするグループ設定部11を備え、I/O局間通信の通信サイクル時間を抑えるような入出力応答関係の設定組替えを実施する。
図18は、本実施の形態5に係る入出力応答制御設定装置1bの構成を示すブロック図であり、図1と同一または相当の部分については同一の符号を付し、説明を省略する。本実施の形態5に係る入出力応答制御設定装置1bは、入出力応答関係ごとにユーザが所望する応答時間データを格納する応答時間データ記憶部12と、組替え後の入出力応答関係の応答時間が、応答時間データ記憶部12に格納したユーザ所望の応答時間を満たすかどうか判定する応答時間判定部13を備える。
応答時間=I/O局内処理時間+I/O局間通信時間
=I/O局内処理時間+Σ各I/O局(I/O局内処理時間+I/O局間伝送遅延×再送回数)
(1)
組替部10にて応答時間を最小限に抑える入出力応答関係に組替えた後に、応答時間判定部13が組替え後の入出力応答関係について上式(1)より応答時間を推定し、推定した応答時間と応答時間データ記憶部12に格納されているユーザ所望の応答時間とを比較して、ユーザ所望の応答時間を満たすか否かを判定する。判定の結果は、制御部4を介して表示部3に表示する。
また、応答優先度データ記憶部6に格納する応答優先度として、入出力応答関係に必要な応答速度に応じた値(例えば、優先度が高い順に1,2,3といった数値、高、中、低といった文字)ではなく、応答時間そのものを設定する構成にした場合には、応答時間判定部13が、応答優先度データ記憶部6に格納された応答時間を、推定した応答時間と比較可能なため、応答時間データ記憶部12は不要である。
本実施の形態6に係る入出力応答制御設定装置は、図1に示した入出力応答制御設定装置1と図面上では同様の構成であるため、以下では図1を援用して説明する。
本実施の形態6では、組替探索部9が、応答優先度の担当が異なるI/O局に割り付けられた入出力応答関係を、応答優先度の担当が同じI/O局に組替えるときに、当該入出力応答関係に対し近接するI/O局を推定し、より近いI/O局への組替えを優先するようにする。
Claims (8)
- データを入力または出力するデバイスを有するI/O局について、入力デバイス、入力デバイスが割り当てられたI/O局、出力デバイス、出力デバイスが割り当てられたI/O局および入力デバイスと出力デバイスの入出力応答関係を記憶している入出力応答関係データ記憶部と、
前記入出力応答関係データ記憶部に記憶されている、データの入力に使用するI/O局と当該入力に使用される入力デバイス、および当該データの出力に使用するI/O局と当該出力に使用される出力デバイスの入出力応答関係の中から、入力デバイスと出力デバイスのI/O局が異なる入出力応答関係を抽出し、当該抽出した入出力応答関係の入力デバイスおよび出力デバイスのいずれか一方、または両方を、別のI/O局のデバイスに組替えることにより、入力デバイスと出力デバイスのI/O局が同じになるような組替え候補を探索する組替探索部と、
前記組替探索部が抽出した、入力デバイスと出力デバイスのI/O局が異なる入出力応答関係に使用されているデバイスを、前記組替え候補の中から選択したデバイスに組替える組替部とを備える入出力応答制御設定装置。 - 前記入出力応答関係ごとに高速応答の必要性を表す応答優先度を記憶している応答優先度データ記憶部と、
前記I/O局が担当する前記応答優先度を決定するリソース割当部とを備え、
前記リソース割当部は、低い応答優先度を担当するI/O局数より、高い応答優先度を担当するI/O局数が多くなるように担当を決定し、
前記組替探索部は、前記入出力応答関係データ記憶部に記憶されている入出力応答関係の中から、入出力応答関係に設定された応答優先度と当該入出力応答関係に定義されたI/O局の担当する応答優先度とが異なる入出力応答関係を抽出し、当該抽出した入出力応答関係に設定された応答優先度を担当するI/O局の中から組替え候補を探索することを特徴とする請求項1記載の入出力応答制御設定装置。 - I/O局の組替えが制約されたデバイスを記憶している組替制約データ記憶部を備え、
前記組替探索部は、入出力応答関係の組替え候補を探索する場合に、前記組替制約データ記憶部に記憶されているデバイスの組替え候補は探索しないことを特徴とする請求項1記載の入出力応答制御設定装置。 - I/O局の組替えが制約されたデバイス、および当該デバイスを組替え可能なI/O局を記憶している組替制約データ記憶部を備え、
前記組替探索部は、前記組替制約データ記憶部に記憶されているデバイスが定義された入出力応答関係の組替え候補を探索する場合に、当該デバイスの組替え候補を、前記組替制約データ記憶部に記憶されている組替え可能なI/O局の中から探索することを特徴とする請求項1記載の入出力応答制御設定装置。 - データの入出力に使用しない不使用I/O局を記憶している組替制約データ記憶部を備え、
前記組替探索部は、前記入出力応答関係データ記憶部に記憶されている入出力応答関係の中から、前記組替制約データ記憶部に記憶されている不使用I/O局が定義された入出力応答関係を抽出し、当該抽出した入出力応答関係の組替え候補を、前記不使用I/O局以外のI/O局の中から探索することを特徴とする請求項1記載の入出力応答制御設定装置。 - 異なる入出力応答関係を経由して繋がっている複数のI/O局を同一グループに設定するグループ設定部を備え、
前記組替探索部は、前記入出力応答関係に定義されたI/O局を別のI/O局に組替えることによって前記グループが分割されるような組替え候補を、前記入出力応答関係と同一グループ内のI/O局の中から探索することを特徴とする請求項1記載の入出力応答制御設定装置。 - 前記入出力応答関係ごとにユーザ所望の応答時間が設定された応答時間データ記憶部と、
前記組替部が組替えを行った後の入出力応答関係の応答時間を推定し、当該推定した応答時間が前記応答時間データ記憶部に記憶されているユーザ所望の応答時間を満たすかどうかを判定する応答時間判定部とを備えることを特徴とする請求項1記載の入出力応答制御設定装置。 - 前記組替探索部は、I/O局間の位置関係を推定し、入出力応答関係に定義されたI/O局に近接するI/O局を優先的に組替え候補にすることを特徴とする請求項1記載の入出力応答制御設定装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012195103 | 2012-09-05 | ||
JP2012195103 | 2012-09-05 | ||
PCT/JP2013/071240 WO2014038334A1 (ja) | 2012-09-05 | 2013-08-06 | 入出力応答制御設定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5951025B2 true JP5951025B2 (ja) | 2016-07-13 |
JPWO2014038334A1 JPWO2014038334A1 (ja) | 2016-08-08 |
Family
ID=50236950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014534254A Active JP5951025B2 (ja) | 2012-09-05 | 2013-08-06 | 入出力応答制御設定装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10423543B2 (ja) |
JP (1) | JP5951025B2 (ja) |
KR (1) | KR101718254B1 (ja) |
CN (1) | CN104603701B (ja) |
DE (1) | DE112013004360B4 (ja) |
WO (1) | WO2014038334A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7027947B2 (ja) * | 2018-02-22 | 2022-03-02 | オムロン株式会社 | I/o管理装置 |
JP7392370B2 (ja) * | 2019-10-03 | 2023-12-06 | オムロン株式会社 | 制御システム、サポート装置およびサポートプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319515A (ja) * | 1994-05-20 | 1995-12-08 | Olympus Optical Co Ltd | プログラマブルコントローラの分散制御システム |
JP2003177978A (ja) * | 2001-12-07 | 2003-06-27 | Matsushita Electric Works Ltd | 分散制御システムにおける接続設定支援ツール |
JP2005038251A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 分散制御システム、分散制御システム用ソフトウェア設計支援システム |
JP2009042913A (ja) * | 2007-08-07 | 2009-02-26 | Omron Corp | マルチplc・分散制御システムにおけるツール装置 |
JP2013161106A (ja) * | 2012-02-01 | 2013-08-19 | Omron Corp | サポート装置およびサポートプログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59218507A (ja) | 1983-05-27 | 1984-12-08 | Nissan Motor Co Ltd | シ−ケンス制御装置の入出力モジユ−ル |
JPH10320019A (ja) | 1997-05-21 | 1998-12-04 | Omron Corp | プログラム作成支援装置 |
JP3887989B2 (ja) | 1999-03-30 | 2007-02-28 | 富士電機機器制御株式会社 | プログラマブルコントローラ、及びその入出力制御方法 |
JP3992427B2 (ja) * | 2000-08-01 | 2007-10-17 | 株式会社日立製作所 | ファイルシステム |
KR100374611B1 (ko) * | 2001-01-17 | 2003-03-03 | 삼성전자주식회사 | 케이블 매칭 방법 및 그 방법을 수행하는 모니터 |
US8301809B2 (en) * | 2003-07-02 | 2012-10-30 | Infortrend Technology, Inc. | Storage virtualization computer system and external controller thereof |
JP4443985B2 (ja) * | 2004-04-07 | 2010-03-31 | 本田技研工業株式会社 | 制御装置 |
NL1027332C2 (nl) * | 2004-10-25 | 2006-04-26 | Meerpaal B V De | Robotcel en werkwijze voor het opslaan van elementen in een robotcel. |
JP2006215697A (ja) * | 2005-02-02 | 2006-08-17 | Elmo Co Ltd | シリアルインターフェース回路設定方法及び応答制御データ設定方法 |
JP5121161B2 (ja) * | 2006-04-20 | 2013-01-16 | 株式会社日立製作所 | 記憶システム、パス管理方法及びパス管理装置 |
US7684876B2 (en) * | 2007-02-27 | 2010-03-23 | Rockwell Automation Technologies, Inc. | Dynamic load balancing using virtual controller instances |
JP5080140B2 (ja) * | 2007-06-13 | 2012-11-21 | 株式会社日立製作所 | I/oデバイス切り替え方法 |
US8701076B2 (en) * | 2009-01-22 | 2014-04-15 | Qualcomm Incorporated | Capture of interconnectivity data for multi-pin devices in the design of emulator circuit boards |
CN101482824A (zh) * | 2009-02-12 | 2009-07-15 | 华硕电脑股份有限公司 | 基本输入输出系统的控制方法 |
JP2011013941A (ja) * | 2009-07-02 | 2011-01-20 | Yamatake Corp | 制御プログラム作成装置および作成方法 |
JP2011096192A (ja) * | 2009-11-02 | 2011-05-12 | Sony Corp | 情報処理装置、電源制御方法、プログラム、および電源制御システム |
JP2011130008A (ja) * | 2009-12-15 | 2011-06-30 | Hitachi-Lg Data Storage Inc | データ入出力装置 |
DE102011015966B4 (de) * | 2011-04-04 | 2017-07-06 | Wago Verwaltungsgesellschaft Mbh | Automatisierungssystem |
-
2013
- 2013-08-06 WO PCT/JP2013/071240 patent/WO2014038334A1/ja active Application Filing
- 2013-08-06 JP JP2014534254A patent/JP5951025B2/ja active Active
- 2013-08-06 US US14/420,776 patent/US10423543B2/en active Active
- 2013-08-06 DE DE112013004360.2T patent/DE112013004360B4/de active Active
- 2013-08-06 CN CN201380046341.6A patent/CN104603701B/zh active Active
- 2013-08-06 KR KR1020157005632A patent/KR101718254B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319515A (ja) * | 1994-05-20 | 1995-12-08 | Olympus Optical Co Ltd | プログラマブルコントローラの分散制御システム |
JP2003177978A (ja) * | 2001-12-07 | 2003-06-27 | Matsushita Electric Works Ltd | 分散制御システムにおける接続設定支援ツール |
JP2005038251A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 分散制御システム、分散制御システム用ソフトウェア設計支援システム |
JP2009042913A (ja) * | 2007-08-07 | 2009-02-26 | Omron Corp | マルチplc・分散制御システムにおけるツール装置 |
JP2013161106A (ja) * | 2012-02-01 | 2013-08-19 | Omron Corp | サポート装置およびサポートプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20150234753A1 (en) | 2015-08-20 |
KR101718254B1 (ko) | 2017-03-20 |
WO2014038334A1 (ja) | 2014-03-13 |
US10423543B2 (en) | 2019-09-24 |
CN104603701A (zh) | 2015-05-06 |
DE112013004360T5 (de) | 2015-05-28 |
JPWO2014038334A1 (ja) | 2016-08-08 |
CN104603701B (zh) | 2017-03-08 |
DE112013004360B4 (de) | 2021-12-30 |
KR20150039834A (ko) | 2015-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108614726B (zh) | 虚拟机创建方法及装置 | |
CN115269717B (zh) | 存储设备、分布式存储系统以及数据处理方法 | |
JP5373385B2 (ja) | フィールドバスネットワーク内で動作する制御モジュールのための同期ブロック実行の自動構成 | |
KR102189231B1 (ko) | 가상 fpga 관리 및 최적화 시스템 | |
JP6669961B2 (ja) | プロセッサ、再構成可能回路の制御方法及びプログラム | |
CN109525658A (zh) | 一种产号方法、服务器、设备、存储介质和业务系统 | |
EP1901162A2 (en) | Storage system and data migration method for the same | |
US7822945B2 (en) | Configuration managing device for a reconfigurable circuit | |
JP7050957B2 (ja) | タスクスケジューリング | |
KR20200091789A (ko) | Gpu 연산의 동시 실행을 위한 플랫폼 | |
JP5951025B2 (ja) | 入出力応答制御設定装置 | |
US10671429B2 (en) | Circuit assignment within reconfigurable device based on predicted shortest processing completion time | |
Kim et al. | Modelling and simulation of automated manufacturing systems for evaluation of complex schedules | |
US20170063626A1 (en) | System and method for grouping of network on chip (noc) elements | |
CN109388102B (zh) | 控制系统和上级服务器 | |
US10310823B2 (en) | Program development support system and program development support software | |
KR101513393B1 (ko) | 프로그램 작성 장치 및 프로그래머블 로직 컨트롤러 | |
US20130268908A1 (en) | Via selection in integrated circuit design | |
WO2023148813A1 (ja) | 生産計画装置、生産計画方法、及び生産計画プログラム | |
JP2022113588A (ja) | 生産計画生成装置、生産計画生成方法 | |
US11553040B2 (en) | Relay apparatus and relay method | |
JP7386777B2 (ja) | 作業指示装置及び作業指示方法 | |
JP2017535212A (ja) | タスクの分配経路を決定する方法、デバイス、及び、システム | |
JP3845111B2 (ja) | 複合型計算機システム | |
KR100300783B1 (ko) | 고가용성시스템의구성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5951025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |