JP5949525B2 - 信号生成装置及び信号生成方法 - Google Patents

信号生成装置及び信号生成方法 Download PDF

Info

Publication number
JP5949525B2
JP5949525B2 JP2012278357A JP2012278357A JP5949525B2 JP 5949525 B2 JP5949525 B2 JP 5949525B2 JP 2012278357 A JP2012278357 A JP 2012278357A JP 2012278357 A JP2012278357 A JP 2012278357A JP 5949525 B2 JP5949525 B2 JP 5949525B2
Authority
JP
Japan
Prior art keywords
signal
unit
communication
phy
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012278357A
Other languages
English (en)
Other versions
JP2014123838A (ja
Inventor
俊秀 都筑
俊秀 都筑
和久 嶋▲崎▼
和久 嶋▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012278357A priority Critical patent/JP5949525B2/ja
Publication of JP2014123838A publication Critical patent/JP2014123838A/ja
Application granted granted Critical
Publication of JP5949525B2 publication Critical patent/JP5949525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、通信装置間から分岐された信号の受信手段による受信を可能にする信号生成装置及び信号生成方法に関する。
図1は、ネットワーク装置間の信号のモニタリングを行う監視システムの構成例を示す図である。監視システム500では、ネットワーク装置2A,2B間に流れる信号を監視するために、ネットワーク装置2A,2Bの間にTAP 1が介在するように、これらの装置が接続される。TAP 1は、ネットワークタップとも呼ばれ、接続されるネットワーク装置2A、2B間の信号を分岐させ、モニタリング装置3に出力する装置である。
図2は、1000BASE−Tに対応したTAPの構成例を示す図である。1000BASE−Tのイーサネット(登録商標)では、2本の信号線を対にした、2対4組のUTP(Unshielded Twist Pair cable)ケーブルが用いられ、この2対4組の信号線全てを
用いて双方向で送受信が行われる。そのため、例えば、ネットワーク装置2A,2Bともに、1000BASE−Tのインターフェイスを備え、両者間で1000BASE−Tに準じた通信が行われる場合には、TAP P1は、各方向の信号を抽出して、モニタリング装置3に出力する。
TAP P1は、信号抽出部P11と、受信部P12とを備える。信号抽出部P11は、ネットワーク装置2A,2B間に流れる信号を、各方向について分岐させて抽出する。受信部P12は、各方向の信号について、信号受信PHY P13と信号送信PHY P14との組と、信号受信PHY P15と信号送信PHY P16との組とを有する。
信号抽出部P11によって分岐された信号のレベルは小さいため、受信部P12の信号受信PHY P13,P15が、一旦、信号を物理層レベルで終端して、信号のレベルを増幅し整形して、再び送信PHY P14,P16がモニタリング装置3に出力する。信号受信PHY P13,P15、及び、信号送信PHY P14,P15は、イーサネット物理層に係る処理を行う。
イーサネット物理層の機能は、以下の2つに大別される。
(1)フレーム符号化(PCS:Physical Coding Sublayer:物理符号化副層)
(2)信号波形変換(PMA:Physical Medium Attachment:物理媒体接続部)
受信側では、PMA,PCSの順で処理が行われる。より具体的には、以下の通りである。まず、信号波形変換(PMA)では、アナログ信号がデジタル信号に変換される。次に、フレーム符号化(PCS)では、パラレル信号が所定のフレーム復号化方式により1,0のビット列に復号される。送信側では、受信側とは逆のPCS,PMAの順番で処理が行われる。
例えば、100BASE−Tや1000BASE−Tでは、送信側では、フレーム符号化(PCS)において、所定のフレーム符号化方式によって符号化された信号に、スクランブル処理が施される。スクランブル処理は、IFG(Inter Frame Gap)におけるアイ
ドル信号を連続して送信し続ける場合に、短い周期で繰り返されるビットパターンによって電磁誘導輻射(EMI:Electro Magnetic Interface)が発生して周囲に悪影響を及ぼすことを避けるために行われる。
したがって、100BASE−Tや1000BASE−Tでは、受信側でも、フレーム符号化(PCS)において、所定のフレーム符号化方式による復号化の前に、スクランブルを解除する処理(デスクランブル処理)が行われる。
イーサネット(登録商標)では、10BASE−T,100BASE−TX,1000BASE−T等の各規格によって、PCSやPMAにおいて用いられる符号化方式や、スクランブル処理の方式が異なる。例えば、PCSでは、10BASE−Tではマンチェスタ符号が用いられる。100BASE−Tでは、4B/5B符号が用いられる。1000BASE−Tでは、8B/1Q4符号が用いられる。UTPケーブルで接続される2台のネットワーク通信装置間では、これらの方式の整合性が取れていないと、リンクアップせず、通信が行えない。そのため、イーサネットでは、通信が開始される前に、互いの通信方式の整合を取るためのオートネゴシエーションが実行される。リンクアップとは、互いの信号を受信可能な状態、より具体的には、通信を行う各ネットワーク装置において、PCS,PMAいずれの処理も実行可能な状態のことを指す。
オートネゴシエーションは、通信する装置間で、通信方式の整合性を取るための交渉として行われる。オートネゴシエーションでは、例えば、通信速度,デュプレックスモード(全二重又は半二重)等の情報が交換され、使用する通信速度,デュプレックスモード等が決定される。また、1000BASE−Tでは、2対4組に信号線が全て双方向で使用されるため、オートネゴシエーションによって、ネットワーク装置2A、2Bについて、クロック同期のためのモードがマスタ又はスレーブのいずれかに決定される。マスタモードとなるネットワーク装置は、ローカルクロックで送信、受信を行う。一方、スレーブモードとなるネットワーク装置は、マスタとなるネットワーク装置のクロックを受信信号から復元して、該クロックで送信、受信を行う。また、1000BASE−Tでは、マスタモードとスレーブモードとでは、フレーム符号化(PCS)におけるスクランブル処理で用いられるスクランブルパターンが異なる。
TAP P1は、ネットワーク装置2A,2B間の通信を分岐させる装置であり、ネットワーク装置2A,2B間の通信には参加せず、信号を受信する装置である。TAP P1の信号受信PHY P13,P15は、ネットワーク装置2A,2B間の信号を受信するための情報を、ネットワーク装置2A,2B間のオートネゴシエーションの実行中に流れるアイドル信号から、取得する。
ネットワーク装置2A,2B間の信号を受信するための情報には、例えば、通信速度,信号波形変換(PMA)において信号受信に用いられるクロック,フレーム符号化(PCS)においてデスクランブラ処理で用いられるスクランブルパターンがある。
TAP P1の信号受信PHY P13,P15は、信号抽出部P11によって抽出された信号から復元することによって、信号受信に用いられるクロックを取得する。クロックを取得することによって、該クロックの周波数が判明し、これとともに通信速度も判明する。通信速度が判明することによって、信号受信PHY P13,P15は、フレーム符号化(PCS)で用いられる符号化方式を判別することができる。
スクランブルパターンは、アイドル信号に含まれている。例えば、スクランブルパターンは、以下のようにして、判別される。
まず、1000BASE−Tでは、8ビットのデータが、フレーム符号化(PCS)の処理(8B1Q4:8 binary to 1 quinary 4)によって、5値データ4組のシンボルに
変換される。この5値4組の各組がUTPケーブルの各より対線に割り当てられる。アイドル信号の場合には、フレーム符号化(PCS)の処理において特殊なコードが用いられ
ることによって、5値4組のうちの1組にスクランブルパターンが現れる。すなわち、UTPケーブルの2対4組のうちの1組のより対線に流れるアイドル信号にスクランブルパターンが現れる。
信号受信PHY P13,P15は、まず、アイドル信号に対して、マスタモードのパターンでデスクランブル処理を実行し、エラーなくフレーム符号化(PCS)の処理を完了する場合に、受信信号のスクランブルパターンがマスタモードのパターンであることを判別する。フレーム符号化(PCS)の処理がエラーになった場合には、信号受信PHY
P13,P15は、アイドル信号に対して、スレーブモードのパターンでデスクランブル処理を実行することを決定する。
例えば、ネットワーク装置2A,2B間で通信中に、TAP P1自体が交換される場合には、一旦ケーブルが抜き差しされるため、ネットワーク装置2A,2B間の通信は切断される。そのため、新しいTAP P1が接続されると、ネットワーク装置2A,2B間では、オートネゴシエーションが実行されてから、通信が開始される。TAP P1は、このオートネゴシエーション中のアイドル信号によって、ネットワーク装置2A,2B間の信号を受信するための情報を取得することができる。
米国特許第8,027,277号明細書 特開2006−270971号公報 特開2003−264558号公報
しかしながら、例えば、信号抽出部P11と受信部P12とは、それぞれ別個体であり、受信部P12は受信部P12自体を交換可能である場合には、以下のような問題が生じる。例えば、故障等の理由により、IC(Integrated Circuit)チップ等の受信部P12に相当する部品を交換する場合には、ネットワーク装置2A,2B間の通信は切断されず、交換された受信部P12は、通信途中から信号の受信を開始することになる。この場合、ネットワーク装置2A,2B間のオートネゴシエーションは行われない。
1000BASE−Tのスクランブルパターンは、33ビットのスクランブラによって生成される。UTPケーブルには、1クロックにつき8ビットのデータから生成された5値4組のシンボルが流れ、アイドル信号の場合には、このうちの1組にスクランブルパターンを示す信号(スクランブラビット)が流れるため、アイドル信号では、1クロックにつき1ビットのスクランブル信号が流れる。したがって、スクランブルパターンを特定するためには、少なくとも33クロック分のアイドル信号が用いられる。
オートネゴシエーション実行中、あるいは無通信状態にある場合には、十分な長さ(33クロック以上)のアイドル信号が流れるため、TAP P1の信号受信PHY P13,P15は、スクランブルパターンを判別することができる。
一方、イーサネット(登録商標)では、フレームとフレームの間隔(IFG:Inter Frame Gap)は、12バイト以上と定められており、そのうちアイドル信号は、8バイト以
上と定められている。8バイトのアイドル信号は、1クロックにつき8ビットのデータを送信する1000BASE−Tでは、8クロック分に相当する。すなわち、ネットワーク装置2A,2Bの間で通信が行われている場合には、必ずしもスクランブルパターンを特定できるほどの長さ(33クロック以上)のアイドル信号を取得できるとは限らない。
したがって、受信部P12に相当する部品の交換等により、受信部P12がネットワーク装置2A,2B間の通信途中から信号の受信を開始する場合には、信号受信PHY P13,P15がリンクアップ状態にならないことがあった。
本発明の一態様は、通信装置間の通信から分岐された信号を受信する受信手段が、通信途中の信号から受信開始する場合でも、該通信の信号を受信可能にする信号生成装置及び信号生成方法を提供することを目的とする。
本発明の態様の一つは、
所定のスクランブルパターンを含み、2つの通信装置間から分岐された第1の信号を代替する第2の信号を生成する生成部と、
前記第1の信号と前記第2の信号とで出力を切り換える切替手段からの前記第2の信号の受信によって受信手段が信号を受信可能な状態になった場合に、前記切替手段の出力を前記第2の信号から前記第1の信号に切り替えさせる制御部と、
を備える信号生成装置である。
本発明の他の態様の一つは、上述した信号生成装置が上述した処理を実行する信号生成方法である。また、本発明の他の態様は、コンピュータを上述した信号生成装置として機能させるプログラム、及び当該プログラムを記録したコンピュータ読み取り可能な記録媒体を含むことができる。コンピュータ等が読み取り可能な記録媒体には、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取ることができる記録媒体をいう。
開示の信号生成装置及び信号生成方法によれば、通信装置間の通信から分岐された信号を受信する受信手段が、通信途中の信号から受信開始する場合でも、該通信の信号を受信可能にすることができる。
ネットワーク装置間の信号のモニタリングを行う監視システムの構成例を示す図である。 1000BASE−Tに対応したTAPの構成例を示す図である。 第1実施形態におけるTAPの構成例を示す図である。 第2実施形態におけるTAPの構成例を示す図である。 FPGAの処理のフローチャートの一例を示す図である。 第2実施形態の変形例の一つにおけるTAPの構成例を示す図である。 第2実施形態の変形例の一つにおけるTAPの構成例を示す図である。 第3実施形態におけるパケット解析装置の構成例を示す図である。
以下、図面に基づいて、本発明の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
<第1実施形態>
第1実施形態では、TAPは、所定のスクランブルパターンを含む疑似アイドル信号を生成する。TAPは、スクランブルパターンを特定できるほどの長さ(33クロック分)の疑似アイドル信号を、ネットワーク装置間の通信に係る信号の代替として、信号受信PHYに入力することによって、信号受信PHYをリンクアップさせる。その後、TAPは
、信号受信PHYへの入力を、信号抽出部によって抽出されたネットワーク装置間の通信に係る信号に切り替える。これによって、ネットワーク装置間の通信途中から信号の受信を開始する場合にも、TAPは、該信号を受信することができる。
図3は、第1実施形態におけるTAPの構成例を示す図である。TAP 1は、ネットワーク装置2Aとネットワーク装置2Bとを、ネットワークインターフェイスで接続する。ネットワーク装置2A,2Bは、例えば、ネットワークインターフェイスを備えたコンピュータ,スイッチ,ルータである。ネットワーク装置2A,2Bを接続するTAP 1のネットワークインターフェイスは、単に信号線を有するコネクタである。TAP 1は、信号抽出部11と受信部12とを備える。信号抽出部11と受信部12とは、それぞれ別個の基板上に形成されており、コネクタで接続されている。
信号抽出部11は、例えば、複数の方向性結合器を含み、これらの方向性結合器によって、ネットワーク装置2Aからネットワーク装置2Bの方向に流れる信号と、ネットワーク装置2Bからネットワーク装置2Aの方向に流れる信号とを別々に抽出する。信号抽出部11によって抽出された、ネットワーク装置2A,2B間に流れる信号を、以降、通信信号と称する。
受信部12は、例えば、1つの基板上に、各方向の信号に対するデータパターン生成部13,セレクタ14,信号受信PHY15,信号送信PHY16の組を、2組有する。図中では、一方向の信号に対する同じ組の構成要素には、符号として、数字の後に同じアルファベットが付されている。例えば、データパターン生成部13A,セレクタ14A,信号受信PHY15A,信号送信PHY16Aの組は、ネットワーク装置2Aからネットワーク装置2Bの方向に流れる信号を受信する組である。データパターン生成部13B,セレクタ14B,信号受信PHY15B,信号送信PHY16Bの組は、ネットワーク装置2Bからネットワーク装置2Aの方向に流れる信号を受信する組である。以降、特に組を区別しない場合には、各組を表すアルファベット無しの符号で表記する。
受信部12に含まれる、データパターン生成部13,セレクタ14,信号受信PHY15,信号送信PHY16は、それぞれの機能を実行するように形成された単独の電子回路であってもよいし、一部又は全部が1つの電子回路として形成されてもよい。例えば、データパターン生成部13A,13B,セレクタ14A,14Bが1つのFPGA(Field-Programmable Gate Array)内に形成されてもよい。または、データパターン生成部13
Aとセレクタ14A,データパターン生成部13Bとセレクタ14B、それぞれ1つのFPGAであってもよい。受信部12は、1000BASE−Tの特性を満足するのに十分な精度を有するものとする。
信号受信PHY15は、入力信号からクロックを復元し、このクロックを用いて、信号波形変換(PMA)におけるアナログ信号からの信号波形変換を行う。また、信号受信PHY15は、入力信号からスクランブルパターンを特定し、1000BASE−Tに準じたPCSにおける復号化処理(5PAM,8B4Q1)及びデスクランブル処理を行う。信号受信PHY15は、PMA,PCSそれぞれの処理を実行することができる状態になると、リンクアップ状態となる。また、例えば、信号受信PHY15が用いるスクランブルパターンと入力信号のスクランブルパターンが適合せず、デスクランブル処理が正常に行われない場合には、信号受信PHY15はリンクダウンとなる。なお、信号受信PHY15は、例えば、マスタモードのスクランブルパターンを用いて入力信号のデスクランブル処理を行い、デスクランブル処理が正常に行われない場合には、スレーブモードに切り替えることによって、入力信号のスクランブルパターンを特定する。
また、信号受信PHY15は、リンクアップ状態において、受信した信号を、イーサネ
ット物理層で終端することで、エラー補正し、信号送信PHY16に出力する。信号抽出部11によって抽出される通信信号は、レベルは低く、信号受信PHY15に入力されるまでの間に増幅される(図3では増幅器図示せず)。このとき、伝送中に発生する歪みも増幅されるため、信号受信PHY15において、エラー補正が行われる。
信号送信PHY16は、信号受信PHY15から入力されたデジタル信号に対して、イーサネット物理層の処理(PCS,PMAの処理)を施し、アナログ信号に変換し、TAP 1に接続されるモニタリング装置3に出力する。
データパターン生成部13は、所定のスクランブルパターンを用いて、1000BASE−Tを規定するIEEE802.3abに準拠した方法で、疑似アイドル信号を生成する。データパターン生成部13は、スクランブラとして、例えば、33ビットのシフトレジスタを有する。セレクタ14は、出力を、データパターン生成部13からの疑似アイドル信号と、信号抽出部11からの通信信号との間で切り替える。セレクタの出力切替は、データパターン生成部13によって制御される。
データパターン生成部13は、セレクタ14の出力を、データパターン生成部13からの疑似アイドル信号に接続させ、信号受信PHY15に所定のパターンの疑似アイドル信号を出力する。例えば、33クロック以上経過後、信号受信PHY15のリンクアップを検出した場合には、データパターン生成部13は、セレクタの出力を信号抽出部11からの通信信号に切替させる。
セレクタの出力が信号抽出部11からの通信信号に切り替わった後に、信号受信PHY15がリンクダウンする場合には、疑似アイドル信号のスクランブルパターンが通信信号と適合していないことが示される。したがって、セレクタの出力が信号抽出部11からの通信信号に切り替わった後に、信号受信PHY15のリンクダウンを検出した場合には、データパターン生成部13は、疑似アイドル信号のスクランブルパターンを別のパターンに変更する。その後、データパターン生成部13は、セレクタ15の出力を疑似アイドル信号に切り替えさせ、信号受信PHY15がリンクアップしたら、再度セレクタ14の出力を通信信号に切り替える。データパターン生成部13は、上記処理を、セレクタ14の出力が通信信号に切り替わっても、信号受信PHY15がリンクアップ状態を維持するまで繰り返し行う。
第1実施形態では、TAP1が所定のスクランブルパターンを用いて疑似アイドル信号を生成、出力することによって、例えば、ネットワーク装置2A,2B間の通信途中の信号から受信開始する場合でも、信号受信PHY15がリンクアップし、信号を受信することができる。すなわち、ネットワーク装置2A,2B間でオートネゴシエーションが実行されず、ネットワーク装置2A,2B間の通信信号から十分な長さのアイドル信号を取得できない場合でも、TAP1では信号受信PHY15をリンクアップさせることができる。なお、通信途中から信号の受信を開始する場合に限られず、上記TAP1の処理によって、ネットワーク装置2A,2B間の通信開始から信号の受信を開始する場合にも、信号受信PHY15がリンクアップし、信号を受信することができる。
第1実施形態において、データパターン生成部13は、「生成部」、「制御部」の一例である。通信信号は、「第1の信号」の一例である。疑似アイドル信号は、「第2の信号」の一例である。セレクタ14は、「切替手段」の一例である。信号受信PHY15は、「受信手段」の一例である。ネットワーク装置2A、2Bは、「通信装置」の一例である。
<第2実施形態>
1000BASE−Tでは、マスタモードのスクランブルパターンと、スレーブモードのスクランブルパターンとが、それぞれ、IEEE802.3abにおいて定義されている。
第2実施形態では、TAPは、疑似アイドル信号に用いられるスクランブルパターンをマスタモードとスレーブモードとのいずれか一方に設定する。疑似アイドル信号によって信号受信PHYがリンクアップし、セレクタの出力を通信信号に切り替えた後に信号受信PHYがリンクダウンする場合には、TAPは、疑似アイドル信号のスクランブルパターンをもう一方に設定し、セレクタの出力を疑似アイドル信号に切り替える。なお、第2実施形態では、第1実施形態と重複する説明は省略される。また、第1実施形態と共通する構成には、第1実施形態と同じ符号が付される。
図4は、第2実施形態におけるTAPの構成例を示す図である。TAP1−1の受信部12−1は、データパターン生成部20,セレクタ14,信号受信PHY15,信号送信PHY16に加えて、マスタスレーブ認識部17,アナログデジタルコンバータ(ADC)19,デジタルアナログコンバータ(DAC)18を含む。
第2実施形態では、信号抽出部11と受信部12−1とは、それぞれ別個の基板上に形成されている。さらに、受信部12−1の基板上で、マスタスレーブ識別部17A,17B,データパターン生成部20A,20B,セレクタ14A,14Bが1つのFPGA6
0で形成され、このFPGA60単体で交換可能である。ただし、これに限られない。例えば、マスタスレーブ識別部17A,17B,データパターン生成部20A,20B,セレクタ14A,14B,ADC19A,19B,DAC18A,18Bが1つのFPGA
で形成されてもよい。
マスタスレーブ識別部17は、疑似アイドル信号に用いられるスクランブルパターンを、マスタモード又はスレーブモードのいずれかに選択する。例えば、マスタスレーブ識別部17は、初期値として、マスタモードを選択する。マスタスレーブ識別部17は、選択したモードを示す信号をデータパターン生成部20に出力する。
また、第2実施形態では、マスタスレーブ識別部17が、信号受信PHY15のリンクアップ状態を検出して、セレクタ14の出力切替の制御を行う。マスタスレーブ識別部17は、例えば、初期設定として、セレクタ14の出力を、データパターン生成部20からの疑似アイドル信号に設定する。マスタスレーブ識別部17は、データパターン生成部20からの疑似アイドル信号によって信号受信PHY15のリンクアップを検出した場合には、セレクタ14の出力をデータパターン生成部20からの疑似アイドル信号から、ADC19からの通信信号に切り替える。
セレクタ14の出力が通信信号に切り替えられた後に、信号受信PHY15のリンクダウンが検出された場合には、疑似アイドル信号のスクランブルパターンが通信信号と適合していないことが示される。そのため、マスタスレーブ識別部17は、セレクタ14の出力が通信信号に切り替えられた後に、信号受信PHY15のリンクダウンを検出した場合には、疑似アイドル信号のスクランブルパターンをもう一方のモードに変更し、セレクタの出力をデータパターン生成部20からの疑似アイドル信号に切り替える。マスタスレーブ識別部17は、セレクタ14の出力が通信信号に切り替えられても信号受信部15がリンクアップ状態を維持するまで、上記の処理を繰り返し行う。
信号受信PHY15のリンクアップ状態の検出は、例えば、TAP1−1に備えられる、信号受信PHY15のリンクアップ状態を示すLED(Light Emitting Diode)の点灯信号を検出することによって行われる。また、信号受信PHY15のリンクアップ状態の
検出は、例えば、信号受信PHY15と信号抽出部11とを接続するインターフェイスであるMDIO(Management Data Input/Output)のレジスタの値を読み出すことによって行われてもよい。
データパターン生成部20は、マスタスレーブ識別部17によって選択されたモードのスクランブルパターンを用いて疑似アイドル信号を生成する。データパターン生成部20は、例えば、スクランブラとして33ビットのシフトレジスタを含む。データパターン生成部20は、マスタモード用の33ビットのスクランブラと、スレーブモード用の33ビットのスクランブラとを保持し、マスタスレーブ識別部17によって選択されたモードに対応するスクランブラを用いて、疑似アイドル信号を生成してもよい。又は、データパターン生成部20は、1つの33ビットのスクランブラを有し、選択されたモードに対応してスクランブラの読み出すビットを変えることによって、選択されたモードの疑似アイドル信号を生成してもよい。
ADC19は通信信号のアナログ信号からデジタル信号への変換を行う変換器である。DAC18は、セレクタ14から出力される信号のデジタル信号からアナログ信号への変換を行う変換器である。これらは、データパターン生成部20によって生成される疑似アナログ信号がデジタル信号であるために用いられる。ADC19、DAC18、ともに、1000BASE−Tの特性を満足する十分な精度を有する。また、通信信号は、信号抽出部11から出力される時点では、レベルが小さいので、セレクタ14に入力されるまでの間に、疑似アイドル信号のレベルに合わせて増幅される。例えば、図4には示されていないが、信号抽出部11とADC19との間、ADC19とFPGA60との間、ADC19とセレクタとの間、のいずれかに増幅器を挿入してもよい。また、例えば、ADC19によって、通信信号のアナログデジタル変換とともに、レベル増幅が行われてもよい。
<処理の流れ>
図5は、FPGA60の処理のフローチャートの一例を示す図である。図5に示される処理は、例えば、FPGA60がTAP1−1に挿入される等して、FPGA60への電源供給を契機として開始される。
OP1では、マスタスレーブ識別部17が、マスタモード又はスレーブモードのいずれか一方を疑似アイドル信号のスクランブルパターンとして選択する。マスタスレーブ識別部17からデータパターン生成部20に対して、選択されたスクランブルパターンを用いた疑似アイドル信号生成の指示信号が出力される。
OP2では、マスタスレーブ識別部17は、セレクタ14の出力をデータパターン生成部20からの疑似アイドル信号に設定する。
OP3では、データパターン生成部20が、マスタスレーブ識別部17からの指示信号に従って、マスタスレーブ識別部17によって選択されたモードのスクランブルパターンを用いて疑似アイドル信号を生成し、出力する。この疑似アイドル信号は、セレクタ14を経由して、信号受信PHY15に出力される。
OP4では、マスタスレーブ識別部17が、疑似アイドル信号の出力から信号受信PHY15がリンクアップするのに十分な時間経過後に、信号受信PHY15のリンクアップ状態をスキャンする。疑似アイドル信号の出力から信号受信PHY15がリンクアップするのに十分な時間経過は、例えば、33クロック以上である。信号受信PHY15がリンクアップした場合には(OP4:Yes)、処理がOP5に進む。信号受信PHY15がリンクアップしない場合には(OP4:No)、信号受信PHY15の故障の可能性が有るため、例えば、TAP1−1は所定時間経過後にエラーランプを点灯してもよい。
OP5では、マスタスレーブ識別部17は、信号受信PHY15がリンクアップしたので、セレクタ14の出力を、データパターン生成部20からの疑似アイドル信号から、信号抽出部11からの通信信号へ切り替える。これ以降、信号受信PHY15には、通信信号が入力される。
疑似アイドル信号と通信信号とのスクランブルパターンが適合する場合には、信号受信PHY15がリンクアップ状態を維持し続ける(OP6:No)。この場合には、セレクタ14の出力は通信信号に固定され、図5に示される処理が終了する。
疑似アイドル信号と通信信号とのスクランブルパターンが適合しない場合には、信号受信PHY15がリンクダウンする(OP6:Yes)。この場合には処理がOP7に進み、マスタスレーブ識別部17は、疑似アイドル信号のスクランブルパターンを、もう一方のモードに切り替える。その後、処理がOP2に進み、疑似アイドル信号によって信号受信PHY15がリンクアップし、セレクタ14の出力が通信信号に切り替えられても信号受信PHY15がリンクアップとなるまでOP2からOP7の処理が繰り返される。
<第2実施形態の作用効果>
第2実施形態では、TAP1−1は、マスタ又はスレーブのいずれかのスクランブルパターンに応じた疑似アイドル信号によって、信号受信PHY15をリンクアップさせる。信号受信PHY15の入力が通信信号に切り替わった後に、信号受信PHY15がリンクダウンした場合には、TAP1−1は、疑似アイドル信号のスクランブルパターンをもう一方に切り替える。これによって、TAP1−1は、ネットワーク装置間の通信途中から信号を受信し、通信信号の送信元のネットワーク装置がマスタであるかスレーブであるかが不明な状態であっても、通信信号とスクランブルパターンが適合する疑似アイドル信号によって、通信信号を受信可能な状態となる。
<第2実施形態の変形例>
第2実施形態において、一方の組のマスタスレーブ識別部17において疑似アイドル信号のスクランブルパターンが決定した場合には、他方の組のマスタスレーブ識別部17は、疑似アイドル信号のスクランブルパターンをもう一方のモードに決定してもよい。これは、例えば、マスタスレーブ識別部17A,17B間を信号線で接続する等して、連携させることによって実現される。
図6は、第2実施形態の変形例の一つにおけるTAPの構成例を示す図である。TAP1−2は、図4に示されるTAP1−1と、マスタスレーブ識別部21が通信信号を受信し、通信信号のスクランブルパターンを推定する点で異なる。
マスタスレーブ識別部21は、通信信号を取り込み、通信信号中のアイドル信号から、スクランブルパターンを示す信号(スクランブラビット)を抽出する。アイドル信号は、1クロックにつきスクランブラビットを1ビット含む。アイドル信号は8クロック以上の大きさであり、必ずしもスクランブルパターンを特定するのに十分な長さ(33クロック)を有するとは限らない。そのため、抽出されたスクランブラビット列は、スクランブルパターン33ビットよりも長いとは限らず、短い場合もある。
マスタスレーブ識別部21は、マスタモードとスレーブモードとの内部スクランブラを有しており、抽出したスクランブラビット列と、各モードの内部スクランブラとのパターンマッチングを行い、スクランブルパターンを判別する。このとき、抽出されたスクランブルビット列がマスタ及びスレーブモードのスクランブルパターン(33ビット)よりも短くてもよい。この場合には、マスタスレーブ識別部21は、スクランブルビット列と同
じ長さ分の内部スクランブラの所定の部分を用いてパターンマッチングを行う。スレーブ識別部21は、判別されたスクランブルパターンを疑似アイドル信号のスクランブルパターンの初期モードに決定する。それ以降は、第2実施形態で説明された処理が行われる。なお、パターンマッチングが失敗した場合には、スレーブ識別部21は、マスタ又はスレーブのいずれか一方を疑似アイドル信号の初期モードに決定する。
図6に示される例では、アイドル信号がスクランブルパターン(33ビット)よりも短くても、パターンマッチングが成功した場合には、通信信号のスクランブルパターンのモードを判別することができる。判別されたモードのスクランブルパターンを疑似アイドル信号のスクランブルパターンの初期モードに決定することによって、疑似アイドル信号は、通信信号のスクランブルパターンと合致する可能性がより高いパターンで生成される。したがって、図6に示される変形例によれば、信号受信PHY15のリンクアップまでの時間を短縮することができる。
図7は、第2実施形態の変形例の一つにおけるTAPの構成例を示す図である。TAP1−3は、図4に示されるTAP1−1と、1組のマスタスレーブ識別部17とデータパターン生成部20とを1つのFPGA80として形成する点で異なる。そのため、信号抽出部11からの通信信号はアナログデジタル変換されないので、受信部12−3は、ADC19の代わりに通信信号のレベル増幅を行うAMP22を備える。また、疑似アイドル信号はデジタル信号であるので、アナログ信号のまま扱われる通信信号に合わせるため、データパターン生成部20(FPGA80)とセレクタ14との間にDAC23が配置される。
1組のマスタスレーブ識別部17とデータパターン生成部20とを1つのFPGA80として形成することによって、TAP1−3に含まれる部品を小さくすることができる。また、部品の交換単位も小さくすることができるため、交換部品にかかる費用を抑えることができる。
<第3実施形態>
図8は、第3実施形態におけるパケット解析装置の構成例を示す図である。パケット解析装置100は、図6に示されるTAP1−2において、信号送信PHY16の代わりに解析部24を備える。
パケット解析装置100は、信号抽出部11と、受信部12−4と、解析部24とを備える。受信部12−4は、信号送信PHY16を含まない点以外は、図6に示されるTAP1−2の受信部12−2と同様である。
解析部24は、ネットワークプロセッサ25,RAM(Random Access Memory)26,PHY27,フラッシュメモリ28を備える。ネットワークプロセッサ25は、受信データの解析処理を行う。RAM26は、受信データやネットワークプロセッサ25の処理用データを格納する。PHY27は、ネットワークプロセッサ25のネットワークインターフェイスに接続し、表示端末3等の外部装置と通信する。フラッシュメモリ28は、ネットワークプロセッサ25の制御用プログラム、設定データ等を格納する。
信号受信PHY15とネットワークプロセッサ25とは、GMII(Gigabit Media Independent Interface)やRGMII(Reduced GMII)インターフェイスで接続する。ネ
ットワークプロセッサ25は、信号受信PHY15から入力されるデータを、制御用プログラムを実行することによって、解析する。解析処理は、データをそのまま解析する方法と、データを一旦RAM26に格納し、RAM26からデータを読み出して解析する方法と、のいずれで行われてもよい。
ネットワークプロセッサ25によるデータの解析結果は、RAM26に格納される。表示端末3は、PHY27を経由して、RAM26に格納されるデータの解析結果を取得し、表示する。
以上のように、TAPと解析部とが一体となったパケット解析装置100においても、監視対象のネットワーク装置間の通信を中断させることなく、受信部の交換を行うことができる。なお、図8では、受信部12−4は、図6に示される受信部12−2から信号送信PHY16を抜いたものに限られず、例えば、図4の受信部12−1や図7の受信部12−3から信号送信PHY16を抜いたものであってもよい。
<その他>
第1実施形態から第3実施形態では、ネットワーク装置間の1000BASE−Tの通信の抽出に適用される技術について説明された。これに限られず、第1実施形態から第3実施形態において説明された技術は、10GBASE−Tの通信の抽出にも提供可能である。また、この他にも、第1実施形態から第3実施形態において説明された技術は、信号にスクランブル処理を施す通信の抽出に適用可能である。また、第2実施形態では、マスタモード、スレーブモードの2つのスクランブルパターンから選択して疑似アイドル信号を生成した。疑似アイドル信号の生成に用いられるスクランブルパターンは、マスタモード、スレーブモードの2つに限られず、適用される通信規格が複数のスクランブルパターンを規定する場合には、適用される通信規格に応じて変更可能である。
1 TAP
11 信号抽出部
12,20 受信部
13 データパターン生成部
14 セレクタ
15 信号受信PHY
16 信号送信PHY
17,21 マスタスレーブ識別部

Claims (6)

  1. 所定のスクランブルパターンを含み、2つの通信装置間から分岐された第1の信号を代替する第2の信号を生成する生成部と、
    前記第1の信号と前記第2の信号とで出力を切り換える切替手段からの前記第2の信号の受信によって受信手段が信号を受信可能な状態になった場合に、前記切替手段の出力を前記第2の信号から前記第1の信号に切り替えさせる制御部と、
    を備える信号生成装置。
  2. 前記制御部は、前記第2の信号に含まれるスクランブルパターンを、複数のパターンのうちのいずれかに決定する、
    請求項1に記載の信号生成装置。
  3. 前記制御部は、前記第1の信号を受信し、前記第2の信号に含まれるスクランブルパターンを、前記第1の信号を用いて判別し、前記複数のパターンのうちのいずれかに決定する、
    請求項2に記載の信号生成装置。
  4. 前記制御部は、前記切替手段の出力が前記第2の信号から前記第1の信号に切り替わった後に、前記受信手段が信号を受信できない状態に遷移した場合に、前記第2の信号に含まれるスクランブルパターンを前記複数のパターンのうちの別のパターンに切り替え、前記切替手段の出力を前記第1の信号から前記第2の信号に切り替えさせる、
    請求項2又は3に記載の信号生成装置。
  5. 前記信号生成装置は、前記生成部と前記制御部とを、前記2つの通信装置間の双方向それぞれに対応して2組備え、
    各組の前記制御部は、他方の組の生成部によって生成される第2の信号に含まれるスクランブルパターンが第1のパターン又は第2のパターンのいずれかに決定された場合には、自組の生成部によって生成される第2の信号に含まれるスクランブルパターンをもう一方のパターンに決定する、
    請求項2又は3に記載の信号生成装置。
  6. 信号生成装置が、
    所定のスクランブルパターンを含み、2つの通信装置間から分岐された第1の信号を代替する第2の信号を生成し、
    前記第1の信号と前記第2の信号とで出力を切り換える切替手段からの前記第2の信号の受信によって受信手段が信号を受信可能な状態になった場合に、前記切替手段の出力を前記第2の信号から前記第1の信号に切り替えさせる、
    信号生成方法。
JP2012278357A 2012-12-20 2012-12-20 信号生成装置及び信号生成方法 Expired - Fee Related JP5949525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012278357A JP5949525B2 (ja) 2012-12-20 2012-12-20 信号生成装置及び信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012278357A JP5949525B2 (ja) 2012-12-20 2012-12-20 信号生成装置及び信号生成方法

Publications (2)

Publication Number Publication Date
JP2014123838A JP2014123838A (ja) 2014-07-03
JP5949525B2 true JP5949525B2 (ja) 2016-07-06

Family

ID=51404010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012278357A Expired - Fee Related JP5949525B2 (ja) 2012-12-20 2012-12-20 信号生成装置及び信号生成方法

Country Status (1)

Country Link
JP (1) JP5949525B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122352A (ja) * 1985-11-21 1987-06-03 Nec Corp 暗号化方式
JPH0514451A (ja) * 1991-07-05 1993-01-22 Nec Corp 回線モニタ方法
JP2000286856A (ja) * 1999-03-30 2000-10-13 Kokusai Electric Co Ltd 無線lanシステム
JP2001007833A (ja) * 1999-06-24 2001-01-12 Nec Corp インターフェース変換装置
JP2001016218A (ja) * 1999-06-30 2001-01-19 Hitachi Kokusai Electric Inc 無線データ通信システム及び無線データ通信システムに用いられる通信フレーム
JP4554101B2 (ja) * 2001-02-28 2010-09-29 株式会社フジクラ ローカル情報伝送機能内蔵メディアコンバータおよび障害警報信号伝送方式
JP2003174463A (ja) * 2001-12-06 2003-06-20 Mitsubishi Electric Corp 伝送装置

Also Published As

Publication number Publication date
JP2014123838A (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
JP3575419B2 (ja) 装置状態制御回路、及び装置状態制御方法
US8903000B2 (en) Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor
US7127648B2 (en) System and method for performing on-chip self-testing
US9992125B2 (en) Single-lane, twenty-five gigabit ethernet
US20160204950A1 (en) Adjustable Data Rates
JP2005117648A (ja) 種々のホストシステムに適応する自己設定通信モジュール
US20110106997A1 (en) Methods and apparatus for interconnecting sas/sata devices using either electrical or optical transceivers
JP2014068345A (ja) 100gbase−kp4における高速pma整列の方法
US10404623B2 (en) Multiple ethernet ports and port types using a shared data path
US11277308B2 (en) Technologies for autonegotiating 10G and 1G serial communications over copper cable
JPH11187053A (ja) 信号伝送装置
US9432187B2 (en) Data scrambling initialization
JP5696308B2 (ja) リング伝送システムにおけるノード装置、集積回路及び制御方法
US9105377B2 (en) System and method for enhanced auto-negotiation for NGBASE-T
TWI445374B (zh) 遠端管理系統及遠端管理方法
US20050015426A1 (en) Communicating data over a communication link
JP4988544B2 (ja) データ処理装置およびデータ処理方法並びにプログラム
JP5949525B2 (ja) 信号生成装置及び信号生成方法
US7409566B1 (en) Methods and apparatus for controlling power supplied to a remote device through a network cable
JP2006166429A (ja) リングトポロジネットワークの駆動方法、リングトポロジネットワークの駆動装置およびネットワーク
US7516237B2 (en) Scalable device-to-device interconnection
JP4419867B2 (ja) データ処理装置
US20150301879A1 (en) Semiconductor device having a serial communication circuit for a host unit
JP2007233993A (ja) データ転送制御装置及び電子機器
JP2014057269A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5949525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees