JP2003174463A - 伝送装置 - Google Patents
伝送装置Info
- Publication number
- JP2003174463A JP2003174463A JP2001372790A JP2001372790A JP2003174463A JP 2003174463 A JP2003174463 A JP 2003174463A JP 2001372790 A JP2001372790 A JP 2001372790A JP 2001372790 A JP2001372790 A JP 2001372790A JP 2003174463 A JP2003174463 A JP 2003174463A
- Authority
- JP
- Japan
- Prior art keywords
- mii
- repeater
- phy
- link
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 １０ＢＡＳＥ／１００ＢＡＳＥのイーサネッ
ト（登録商標）接続が可能であって、ＬＡＮ ＡＮＬＹ
ＺＥＲを接続可能なモニタポートを有する伝送装置によ
り、外部にリピータハブを接続しなくてもＬＡＮ ＡＮ
ＡＬＹＺＥＲにてイーサネット通信のモニタが可能とな
る伝送装置を提供することを課題とする。 【解決手段】 ＭＩＩインタフェースを有するリピータ
ハブを伝送装置内部に実装し、１０ＢＡＳＥ／１００Ｂ
ＡＳＥに対応するＭＩＩのスピードを自動的に切り替え
る回路を追加することにより、従来の機能を満たしつつ
モニタポートを実装することを可能とする。
ト（登録商標）接続が可能であって、ＬＡＮ ＡＮＬＹ
ＺＥＲを接続可能なモニタポートを有する伝送装置によ
り、外部にリピータハブを接続しなくてもＬＡＮ ＡＮ
ＡＬＹＺＥＲにてイーサネット通信のモニタが可能とな
る伝送装置を提供することを課題とする。 【解決手段】 ＭＩＩインタフェースを有するリピータ
ハブを伝送装置内部に実装し、１０ＢＡＳＥ／１００Ｂ
ＡＳＥに対応するＭＩＩのスピードを自動的に切り替え
る回路を追加することにより、従来の機能を満たしつつ
モニタポートを実装することを可能とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報伝送システム
の端局装置において、１０ＢＡＳＥ及び１００ＢＡＳＥ
のイーサネット（登録商標）接続による外部装置との通
信状態をモニタする技術に関するものである。 【０００２】 【従来の技術】装置間通信にイーサネットを用いる情報
伝送システムにおいて、装置の汎用性を考慮すると、１
０ＢＡＳＥ及び１００ＢＡＳＥのいずれの伝送路につい
ても接続可能であることが望ましい。 【０００３】通常、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ
Ｃｏｎｔｒｏｌ）部とＰＨＹ（Ｐｈｙｓｉｃａｌ Ｌ
ａｙｅｒ Ｄｅｖｉｃｅ 物理層）部がＭＩＩ（Ｍｅｄ
ｉａＩｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）を
用いた場合、ＰＨＹ部のＡｕｔｏ−Ｎｅｇｏｃｉａｔｉ
ｏｎ機能に合わせてＭＩＩの接続のスピードを自動的に
変更することにより１０ＢＡＳＥと１００ＢＡＳＥの接
続切り替えを行っている。また、接続状態をＬＡＮ Ａ
ＮＡＬＹＺＥＲなどを用いて確認する場合には、リピー
タハブを外部に接続して接続可能なポート数を増やして
いる。 【０００４】図３に示すように、１０ＢＡＳＥまたは１
００ＢＡＳＥのイーサネットによる伝送装置１と伝送装
置２の間の通信状態をモニタするためには、イーサネッ
トの通信状態をモニタすることが可能なＬＡＮ ＡＮＡ
ＬＹＺＥＲ（以下ＬＡＮ ＡＮＡＬＹＺＥＲと称す
る。）などを用いる。このとき、伝送装置１および伝送
装置２をリピータハブ３に接続することによりＬＡＮ
ＡＮＡＬＹＺＥＲ４の接続が可能になる。つまり、イー
サネット通信の状態をモニタするためには、外部にリピ
ータハブ３の接続が必要であった。 【０００５】 【発明が解決しようとする課題】上記従来技術において
必要であった外部でのリピータハブの接続を不要とし、
１０ＢＡＳＥ及び１００ＢＡＳＥを自動的に切換えられ
るモニタポートを備える伝送装置を提供することを課題
とする。 【０００６】 【課題を解決するための手段】本発明に係る伝送装置
は、単一のＭＡＣ（媒体アクセス制御）チップと、複数
のＰＨＹポートを備えたリピータハブとにより構成さ
れ、１０ＢＡＳＥ−Ｔと１００ＢＡＳＥ−Ｔのいずれの
仕様のイーサネットにも接続可能なイーサネット通信状
態のモニタポートを備えたことを特徴とする。 【０００７】 【発明の実施の形態】実施の形態１．まず、本発明につ
いて概説する。本発明においては、ＭＩＩ機能を備える
ＲＥＰＥＡＴＥＲ ＰＨＹを用いる。例えば、ＩＮＴＥ
Ｌ（登録商標）社により提供されているＬＸＴ９８６３
のような１０Ｍ／１００Ｍビット・ネットワークに接続
可能なＭＩＩ機能つきのＲＥＰＥＡＴＥＲ（以下ＲＥＰ
ＥＡＴＥＲと称する。）を用いる。ＲＥＰＥＡＴＥＲ
は、複数のＰＨＹを１チップに備えることにより、複数
ポートによるイーサネット通信を可能にしている。 【０００８】また、ＩＥＥＥ８０２．３．ｕ規格の出現
によりＭＡＣチップＰＨＹを接続するために、媒体独立
インタフェース（ｍｅｄｉａ ｉｎｄｅｐｅｎｄｅｎｔ
Ｉｎｔｅｒｆａｃｅ、以下ＭＩＩと称する）バスが用
いられている。ＭＩＩバスに接続されたＰＨＹチップ
は、データを４ビット毎にグループ分け（ニブル）し
て、ＭＡＣチップに対するデータの送受信を行う。ＭＩ
Ｉバスは、１０ＢＡＳＥ時には２．５Ｍビットレートで
通信を行い、１００ＢＡＳＥの場合は２５Ｍビットレー
トで通信を行う必要がある。（ＭＩＩバスの構成につい
ては、ＩＥＥＥ８０２．３ｕ規格２２章に詳細が開示さ
れている。）１つのＭＡＣチップに対して１つのＰＨＹ
チップを設ける場合には、ＭＩＩバスのスピードを自動
的に変更するものもあるが、本発明でモニタポートを設
けるために使用する複数のＰＨＹを備えたＲＥＰＥＡＴ
ＥＲの場合には、いずれのＰＨＹにＭＩＩスピードを合
わせるか決定しなければならない。つまり、外部よりＲ
ＥＰＥＡＴＥＲに対して、特定のＰＨＹに接続スピード
に合わせるにように要求する必要がある。 【０００９】本発明では、１０ＢＡＳＥ／１００ＢＡＳ
Ｅ接続が可能な伝送装置に対して接続するＰＨＹのポー
トを固定して使用し、固定されたＰＨＹポートに対して
ＭＩＩのスピードを変更する。ＭＩＩのスピードが決定
したことにより使用されずに空いているＰＨＹポート
は、接続状態をモニタするポートとして使用することが
可能となる。これにより、モニタ伝送装置内部にてモニ
タ可能なＰＨＹのポートを備えた１０ＢＡＳＥ／１００
ＢＡＳＥ対応伝送装置を構成することができる。 【００１０】以下、本発明について詳述する。図１は、
本発明における伝送路監視装置の構成例を示す図であ
る。１１は、媒体アクセス制御（ＭＡＣ）集積回路、１
２は、複数のＰＨＹを有する媒体インタフェース物理副
層（ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ）、１４は、通
信状態を制御する論理回路部（ＬＩＮＫ状態制御部）で
ある。 【００１１】ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
は、１０Ｔ、１００Ｔまたは他の１０／１００Ｍビット
・ネットワークである他の伝送装置と接続するインタフ
ェース１５と、インタフェース１５のイーサネット接続
速度にあわせたモニタ用インタフェース１６を有するチ
ップである。例えばＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ
はＩＮＴＥＬ社製のＬＸＴ９８６３あるいは、他のベン
ダーによって製作されるＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹである。 【００１２】ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
は、更に、送信データ入力（ＴＸＤ）１２２、受信デー
タ出力（ＲＸＤ）１２３、送信クロック／受信クロック
（ＴＸＣＬＫ／ＲＸＣＬＫ）１２４、受信許可出力（Ｒ
ＸＥＮ）１２５、受信データ有効出力（ＲＸＤＶ）１２
６、送信許可入力（ＴＸＥＮ）１２７、ＣＯＮＦＩＧ時
ＭＩＩのスピード設定を行う物理制御信号入力（ＭＩＩ
＿ＳＰＤ）１３２、インタフェース１５に対してＬＩＮ
Ｋ接続検出出力（ＬＩＮＫＳＴＡＴＵＳ）１３３、イン
タフェース１５に対するＬＩＮＫスピード検出出力（Ｌ
ＩＮＫＳＰＥＥＤ）１３４、ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹの初期化を行う（ＣＯＮＦＩＧ）１３１を有し
ている。 【００１３】媒体アクセス制御（ＭＡＣ）集積回路１１
は、例えばＡＭＤ製のＡｍ７９Ｃ９７２あるいは他のベ
ンダ−によって製作される媒体アクセス制御（ＭＡＣ）
集積回路である。 【００１４】ＭＡＣ１１は、４ビット送信データ出力１
１２、４ビット受信データ入力１１３、送信クロック／
受信クロック１１４、受信許可出力（ＲＸＥＮ）１１
５、受信データ有効出力（ＲＸＤＶ）１１６、送信許可
入力（ＴＸＥＮ）１２７を有している。 【００１５】ＭＡＣ１１の４ビット送信データ出力１１
２は、ライン１７を介してＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２の４ビット送信データ入力１２２に接続され
ている。ＭＡＣ１１の４ビット受信データ入力１１３
は、ライン１８を介してＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹ１２の４ビット受信データ出力１２３に接続されて
いる。ＭＡＣ１１の送信クロック／受信クロック１１４
は、ライン１９を介してＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹ１２の送信クロック／受信クロック１１４に接続さ
れている。ＭＡＣ１１の受信許可入力（ＲＸＥＮ）１１
５は、ライン２０を介してＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２の受信許可出力（ＲＸＥＮ）１１５に接続さ
れている。ＭＡＣ１１の受信データ有効入力（ＲＸＤ
Ｖ）１１６は、ライン２１を介してＭＩＩ−ＲＥＰＥＡ
ＴＥＲ ＰＨＹ１２の受信データ有効出力（ＲＸＤＶ）
１２６に接続されている。ＭＡＣ１１の送信データ有効
出力（ＴＸＥＮ）１１７は、ライン２２を介してＭＩＩ
−ＲＥＰＥＡＴＥＲ ＰＨＹ１２の送信データ有効入力
（ＴＸＥＮ）１２７に接続されている。 【００１６】ＬＩＮＫ状態制御部１４は、論理回路によ
り構成される。ＬＩＮＫ状態制御部１４は、ＣＯＮＦＩ
Ｇ時ＭＩＩのスピード設定を行う物理制御信号出力（Ｍ
ＩＩ＿ＳＰＤ）１４２、ＬＩＮＫ接続検出入力（ＬＩＮ
ＫＳＴＡＴＵＳ）１４３、ＬＩＮＫスピード検出入力
（ＬＩＮＫＳＰＥＥＤ）１４４、ＭＩＩ−ＲＥＰＥＡＴ
ＥＲ ＰＨＹに対して初期化を行う出力（ＣＯＮＦＩ
Ｇ）１４１を有している。 【００１７】ＬＩＮＫ状態制御部１４のＣＯＮＦＩＧ時
ＭＩＩのスピード設定を行う物理制御信号出力１４２
は、ライン２４を介してＣＯＮＦＩＧ時のＭＩＩスピー
ド設定を行う物理制御信号入力１３２に接続されてい
る。ＬＩＮＫ接続検出入力１４３は、ライン２５を介し
てＬＩＮＫ接続検出出力１３３に接続されている。ＬＩ
ＮＫスピード検出入力１４４は、ライン２６を介してＬ
ＩＮＫスピード検出出力１３４に接続されている。ＭＩ
Ｉ−ＲＥＰＥＡＴＥＲ ＰＨＹに対して初期化を行う出
力１４１は、ライン２７を介して初期化を行う入力１３
１に接続されている。 【００１８】伝送装置の動作中に、インタフェース１５
に対して１００Ｍまたは１０Ｍイーサネット接続が行わ
れた場合を想定する。ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２は、ＬＩＮＫが確立すると、ＬＩＮＫ状態制御部
１４に対してＬＩＮＫ接続検出出力１３３およびＬＩＮ
Ｋスピード検出出力１３４を出力する。ＬＩＮＫ状態制
御部１４は、入力したＬＩＮＫ接続検出入力１４３およ
びＬＩＮＫスピード検出入力１４４に基づいて、ＬＩＮ
Ｋ状態制御部１４に設定されているＭＩＩスピードが適
切か判断する。ＭＩＩスピードが適切でないと判断した
場合には、ＭＩＩスピード設定を行う物理制御信号出力
１４２をＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２に対し
て出力する。また、ＬＩＮＫ状態制御部１４は、ＭＩＩ
−ＲＥＰＥＡＴＥＲ ＰＨＹ１２を初期化するためにＣ
ＯＮＦＩＧ１３１を出力する。ＭＩＩ−ＲＥＰＥＡＴＥ
Ｒ ＰＨＹ１２は、設定されたＭＩＩスピードにて初期
化後、再度動作を開始する。ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２がＭＩＩスピードを切り替えて立ち上がる
と、インタフェース１５に対するイーサネット接続に関
してＭＩＩと動作スピードが適応している。これによ
り、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２とＭＡＣ１
１は、正常にＭＩＩにて通信を行うことができる。ま
た、このときインタフェース１６にＬＡＮ ＡＮＡＬＹ
ＺＥＲ４を接続することにより、外部伝送装置とのイー
サネット通信が可能となる。 【００１９】図２は、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２においてＭＩＩスピードを変更するまでの動作を
示す図である。伝送装置が動作を開始すると１０ＢＡＳ
Ｅ／１００ＢＡＳＥ−Ｔへのリンク検査８１の状態にな
る。ＭＡＣ１１およびＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２、ＬＩＮＫ状態制御部１４が動作を開始し、ＬＩ
ＮＫ制御部状態確認８２の状態に移る。ＬＩＮＫ制御部
状態確認８２の状態において、インタフェース１５に他
の伝送装置が接続されるとＬＩＮＫ、および１０ＢＡＳ
Ｅまたは１００ＢＡＳＥのどちらで接続されたかを認識
する。ＬＩＮＫ状態制御部１４は、インタフェース１５
が現在設定されているＭＩＩスピードと比較する。適応
している場合は、他の伝送装置との接続が可能であるた
め、引き続きＬＩＮＫ制御部状態確認８２の状態でイン
タフェース１５の監視を続ける。一方、ＭＩＩスピード
が適応していない場合には、ＬＩＮＫ状態制御変更８３
に状態が移り、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
にＭＩＩスピード変更要求およびＭＩＩ−ＲＥＰＥＡＴ
ＥＲＰＨＹ１２初期化要求を行い、ＭＩＩ−ＲＥＰＥＡ
ＴＥＲ ＰＨＹ初期化状態８４に状態が移る。ＭＩＩ−
ＲＥＰＥＡＴＥＲ ＰＨＹ１２が初期化を完了すると、
再びＬＩＮＫ制御部状態確認８２に状態が移る。 【００２０】本発明では、複数のＰＨＹポートを持つＲ
ＥＰＥＡＴＥＲを使用することにより１０ＢＡＳＥ／１
００ＢＡＳＥモニタポ−ト機能によるイーサネットのモ
ニタを行う場合に、伝送装置外部にＲＥＰＥＡＴＥＲを
接続することなく直接伝送装置に接続することができる
ようになる。また、ＰＨＹチップをＲＥＰＥＡＴＥＲに
しているため、プリント回路基板上のスペースは、モニ
タポートがない場合と同じスペースで設計が可能にな
る。 【００２１】 【発明の効果】本発明によれば伝送装置間に１０ＢＡＳ
Ｅ−Ｔまたは１００ＢＡＳＥ−Ｔでのイーサネット通信
をＬＡＮアナライザなどでモニタする場合に、リピータ
ハブを外部に接続しなくともモニタポートにＬＡＮアナ
ライザを接続することにより他伝送装置とのイーサネッ
ト通信をモニタすることが可能になる。
の端局装置において、１０ＢＡＳＥ及び１００ＢＡＳＥ
のイーサネット（登録商標）接続による外部装置との通
信状態をモニタする技術に関するものである。 【０００２】 【従来の技術】装置間通信にイーサネットを用いる情報
伝送システムにおいて、装置の汎用性を考慮すると、１
０ＢＡＳＥ及び１００ＢＡＳＥのいずれの伝送路につい
ても接続可能であることが望ましい。 【０００３】通常、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ
Ｃｏｎｔｒｏｌ）部とＰＨＹ（Ｐｈｙｓｉｃａｌ Ｌ
ａｙｅｒ Ｄｅｖｉｃｅ 物理層）部がＭＩＩ（Ｍｅｄ
ｉａＩｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）を
用いた場合、ＰＨＹ部のＡｕｔｏ−Ｎｅｇｏｃｉａｔｉ
ｏｎ機能に合わせてＭＩＩの接続のスピードを自動的に
変更することにより１０ＢＡＳＥと１００ＢＡＳＥの接
続切り替えを行っている。また、接続状態をＬＡＮ Ａ
ＮＡＬＹＺＥＲなどを用いて確認する場合には、リピー
タハブを外部に接続して接続可能なポート数を増やして
いる。 【０００４】図３に示すように、１０ＢＡＳＥまたは１
００ＢＡＳＥのイーサネットによる伝送装置１と伝送装
置２の間の通信状態をモニタするためには、イーサネッ
トの通信状態をモニタすることが可能なＬＡＮ ＡＮＡ
ＬＹＺＥＲ（以下ＬＡＮ ＡＮＡＬＹＺＥＲと称す
る。）などを用いる。このとき、伝送装置１および伝送
装置２をリピータハブ３に接続することによりＬＡＮ
ＡＮＡＬＹＺＥＲ４の接続が可能になる。つまり、イー
サネット通信の状態をモニタするためには、外部にリピ
ータハブ３の接続が必要であった。 【０００５】 【発明が解決しようとする課題】上記従来技術において
必要であった外部でのリピータハブの接続を不要とし、
１０ＢＡＳＥ及び１００ＢＡＳＥを自動的に切換えられ
るモニタポートを備える伝送装置を提供することを課題
とする。 【０００６】 【課題を解決するための手段】本発明に係る伝送装置
は、単一のＭＡＣ（媒体アクセス制御）チップと、複数
のＰＨＹポートを備えたリピータハブとにより構成さ
れ、１０ＢＡＳＥ−Ｔと１００ＢＡＳＥ−Ｔのいずれの
仕様のイーサネットにも接続可能なイーサネット通信状
態のモニタポートを備えたことを特徴とする。 【０００７】 【発明の実施の形態】実施の形態１．まず、本発明につ
いて概説する。本発明においては、ＭＩＩ機能を備える
ＲＥＰＥＡＴＥＲ ＰＨＹを用いる。例えば、ＩＮＴＥ
Ｌ（登録商標）社により提供されているＬＸＴ９８６３
のような１０Ｍ／１００Ｍビット・ネットワークに接続
可能なＭＩＩ機能つきのＲＥＰＥＡＴＥＲ（以下ＲＥＰ
ＥＡＴＥＲと称する。）を用いる。ＲＥＰＥＡＴＥＲ
は、複数のＰＨＹを１チップに備えることにより、複数
ポートによるイーサネット通信を可能にしている。 【０００８】また、ＩＥＥＥ８０２．３．ｕ規格の出現
によりＭＡＣチップＰＨＹを接続するために、媒体独立
インタフェース（ｍｅｄｉａ ｉｎｄｅｐｅｎｄｅｎｔ
Ｉｎｔｅｒｆａｃｅ、以下ＭＩＩと称する）バスが用
いられている。ＭＩＩバスに接続されたＰＨＹチップ
は、データを４ビット毎にグループ分け（ニブル）し
て、ＭＡＣチップに対するデータの送受信を行う。ＭＩ
Ｉバスは、１０ＢＡＳＥ時には２．５Ｍビットレートで
通信を行い、１００ＢＡＳＥの場合は２５Ｍビットレー
トで通信を行う必要がある。（ＭＩＩバスの構成につい
ては、ＩＥＥＥ８０２．３ｕ規格２２章に詳細が開示さ
れている。）１つのＭＡＣチップに対して１つのＰＨＹ
チップを設ける場合には、ＭＩＩバスのスピードを自動
的に変更するものもあるが、本発明でモニタポートを設
けるために使用する複数のＰＨＹを備えたＲＥＰＥＡＴ
ＥＲの場合には、いずれのＰＨＹにＭＩＩスピードを合
わせるか決定しなければならない。つまり、外部よりＲ
ＥＰＥＡＴＥＲに対して、特定のＰＨＹに接続スピード
に合わせるにように要求する必要がある。 【０００９】本発明では、１０ＢＡＳＥ／１００ＢＡＳ
Ｅ接続が可能な伝送装置に対して接続するＰＨＹのポー
トを固定して使用し、固定されたＰＨＹポートに対して
ＭＩＩのスピードを変更する。ＭＩＩのスピードが決定
したことにより使用されずに空いているＰＨＹポート
は、接続状態をモニタするポートとして使用することが
可能となる。これにより、モニタ伝送装置内部にてモニ
タ可能なＰＨＹのポートを備えた１０ＢＡＳＥ／１００
ＢＡＳＥ対応伝送装置を構成することができる。 【００１０】以下、本発明について詳述する。図１は、
本発明における伝送路監視装置の構成例を示す図であ
る。１１は、媒体アクセス制御（ＭＡＣ）集積回路、１
２は、複数のＰＨＹを有する媒体インタフェース物理副
層（ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ）、１４は、通
信状態を制御する論理回路部（ＬＩＮＫ状態制御部）で
ある。 【００１１】ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
は、１０Ｔ、１００Ｔまたは他の１０／１００Ｍビット
・ネットワークである他の伝送装置と接続するインタフ
ェース１５と、インタフェース１５のイーサネット接続
速度にあわせたモニタ用インタフェース１６を有するチ
ップである。例えばＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ
はＩＮＴＥＬ社製のＬＸＴ９８６３あるいは、他のベン
ダーによって製作されるＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹである。 【００１２】ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
は、更に、送信データ入力（ＴＸＤ）１２２、受信デー
タ出力（ＲＸＤ）１２３、送信クロック／受信クロック
（ＴＸＣＬＫ／ＲＸＣＬＫ）１２４、受信許可出力（Ｒ
ＸＥＮ）１２５、受信データ有効出力（ＲＸＤＶ）１２
６、送信許可入力（ＴＸＥＮ）１２７、ＣＯＮＦＩＧ時
ＭＩＩのスピード設定を行う物理制御信号入力（ＭＩＩ
＿ＳＰＤ）１３２、インタフェース１５に対してＬＩＮ
Ｋ接続検出出力（ＬＩＮＫＳＴＡＴＵＳ）１３３、イン
タフェース１５に対するＬＩＮＫスピード検出出力（Ｌ
ＩＮＫＳＰＥＥＤ）１３４、ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹの初期化を行う（ＣＯＮＦＩＧ）１３１を有し
ている。 【００１３】媒体アクセス制御（ＭＡＣ）集積回路１１
は、例えばＡＭＤ製のＡｍ７９Ｃ９７２あるいは他のベ
ンダ−によって製作される媒体アクセス制御（ＭＡＣ）
集積回路である。 【００１４】ＭＡＣ１１は、４ビット送信データ出力１
１２、４ビット受信データ入力１１３、送信クロック／
受信クロック１１４、受信許可出力（ＲＸＥＮ）１１
５、受信データ有効出力（ＲＸＤＶ）１１６、送信許可
入力（ＴＸＥＮ）１２７を有している。 【００１５】ＭＡＣ１１の４ビット送信データ出力１１
２は、ライン１７を介してＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２の４ビット送信データ入力１２２に接続され
ている。ＭＡＣ１１の４ビット受信データ入力１１３
は、ライン１８を介してＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹ１２の４ビット受信データ出力１２３に接続されて
いる。ＭＡＣ１１の送信クロック／受信クロック１１４
は、ライン１９を介してＭＩＩ−ＲＥＰＥＡＴＥＲ Ｐ
ＨＹ１２の送信クロック／受信クロック１１４に接続さ
れている。ＭＡＣ１１の受信許可入力（ＲＸＥＮ）１１
５は、ライン２０を介してＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２の受信許可出力（ＲＸＥＮ）１１５に接続さ
れている。ＭＡＣ１１の受信データ有効入力（ＲＸＤ
Ｖ）１１６は、ライン２１を介してＭＩＩ−ＲＥＰＥＡ
ＴＥＲ ＰＨＹ１２の受信データ有効出力（ＲＸＤＶ）
１２６に接続されている。ＭＡＣ１１の送信データ有効
出力（ＴＸＥＮ）１１７は、ライン２２を介してＭＩＩ
−ＲＥＰＥＡＴＥＲ ＰＨＹ１２の送信データ有効入力
（ＴＸＥＮ）１２７に接続されている。 【００１６】ＬＩＮＫ状態制御部１４は、論理回路によ
り構成される。ＬＩＮＫ状態制御部１４は、ＣＯＮＦＩ
Ｇ時ＭＩＩのスピード設定を行う物理制御信号出力（Ｍ
ＩＩ＿ＳＰＤ）１４２、ＬＩＮＫ接続検出入力（ＬＩＮ
ＫＳＴＡＴＵＳ）１４３、ＬＩＮＫスピード検出入力
（ＬＩＮＫＳＰＥＥＤ）１４４、ＭＩＩ−ＲＥＰＥＡＴ
ＥＲ ＰＨＹに対して初期化を行う出力（ＣＯＮＦＩ
Ｇ）１４１を有している。 【００１７】ＬＩＮＫ状態制御部１４のＣＯＮＦＩＧ時
ＭＩＩのスピード設定を行う物理制御信号出力１４２
は、ライン２４を介してＣＯＮＦＩＧ時のＭＩＩスピー
ド設定を行う物理制御信号入力１３２に接続されてい
る。ＬＩＮＫ接続検出入力１４３は、ライン２５を介し
てＬＩＮＫ接続検出出力１３３に接続されている。ＬＩ
ＮＫスピード検出入力１４４は、ライン２６を介してＬ
ＩＮＫスピード検出出力１３４に接続されている。ＭＩ
Ｉ−ＲＥＰＥＡＴＥＲ ＰＨＹに対して初期化を行う出
力１４１は、ライン２７を介して初期化を行う入力１３
１に接続されている。 【００１８】伝送装置の動作中に、インタフェース１５
に対して１００Ｍまたは１０Ｍイーサネット接続が行わ
れた場合を想定する。ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２は、ＬＩＮＫが確立すると、ＬＩＮＫ状態制御部
１４に対してＬＩＮＫ接続検出出力１３３およびＬＩＮ
Ｋスピード検出出力１３４を出力する。ＬＩＮＫ状態制
御部１４は、入力したＬＩＮＫ接続検出入力１４３およ
びＬＩＮＫスピード検出入力１４４に基づいて、ＬＩＮ
Ｋ状態制御部１４に設定されているＭＩＩスピードが適
切か判断する。ＭＩＩスピードが適切でないと判断した
場合には、ＭＩＩスピード設定を行う物理制御信号出力
１４２をＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２に対し
て出力する。また、ＬＩＮＫ状態制御部１４は、ＭＩＩ
−ＲＥＰＥＡＴＥＲ ＰＨＹ１２を初期化するためにＣ
ＯＮＦＩＧ１３１を出力する。ＭＩＩ−ＲＥＰＥＡＴＥ
Ｒ ＰＨＹ１２は、設定されたＭＩＩスピードにて初期
化後、再度動作を開始する。ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ１２がＭＩＩスピードを切り替えて立ち上がる
と、インタフェース１５に対するイーサネット接続に関
してＭＩＩと動作スピードが適応している。これによ
り、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２とＭＡＣ１
１は、正常にＭＩＩにて通信を行うことができる。ま
た、このときインタフェース１６にＬＡＮ ＡＮＡＬＹ
ＺＥＲ４を接続することにより、外部伝送装置とのイー
サネット通信が可能となる。 【００１９】図２は、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２においてＭＩＩスピードを変更するまでの動作を
示す図である。伝送装置が動作を開始すると１０ＢＡＳ
Ｅ／１００ＢＡＳＥ−Ｔへのリンク検査８１の状態にな
る。ＭＡＣ１１およびＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨ
Ｙ１２、ＬＩＮＫ状態制御部１４が動作を開始し、ＬＩ
ＮＫ制御部状態確認８２の状態に移る。ＬＩＮＫ制御部
状態確認８２の状態において、インタフェース１５に他
の伝送装置が接続されるとＬＩＮＫ、および１０ＢＡＳ
Ｅまたは１００ＢＡＳＥのどちらで接続されたかを認識
する。ＬＩＮＫ状態制御部１４は、インタフェース１５
が現在設定されているＭＩＩスピードと比較する。適応
している場合は、他の伝送装置との接続が可能であるた
め、引き続きＬＩＮＫ制御部状態確認８２の状態でイン
タフェース１５の監視を続ける。一方、ＭＩＩスピード
が適応していない場合には、ＬＩＮＫ状態制御変更８３
に状態が移り、ＭＩＩ−ＲＥＰＥＡＴＥＲ ＰＨＹ１２
にＭＩＩスピード変更要求およびＭＩＩ−ＲＥＰＥＡＴ
ＥＲＰＨＹ１２初期化要求を行い、ＭＩＩ−ＲＥＰＥＡ
ＴＥＲ ＰＨＹ初期化状態８４に状態が移る。ＭＩＩ−
ＲＥＰＥＡＴＥＲ ＰＨＹ１２が初期化を完了すると、
再びＬＩＮＫ制御部状態確認８２に状態が移る。 【００２０】本発明では、複数のＰＨＹポートを持つＲ
ＥＰＥＡＴＥＲを使用することにより１０ＢＡＳＥ／１
００ＢＡＳＥモニタポ−ト機能によるイーサネットのモ
ニタを行う場合に、伝送装置外部にＲＥＰＥＡＴＥＲを
接続することなく直接伝送装置に接続することができる
ようになる。また、ＰＨＹチップをＲＥＰＥＡＴＥＲに
しているため、プリント回路基板上のスペースは、モニ
タポートがない場合と同じスペースで設計が可能にな
る。 【００２１】 【発明の効果】本発明によれば伝送装置間に１０ＢＡＳ
Ｅ−Ｔまたは１００ＢＡＳＥ−Ｔでのイーサネット通信
をＬＡＮアナライザなどでモニタする場合に、リピータ
ハブを外部に接続しなくともモニタポートにＬＡＮアナ
ライザを接続することにより他伝送装置とのイーサネッ
ト通信をモニタすることが可能になる。
【図面の簡単な説明】
【図１】 本発明における媒体アクセス制御（ＭＡＣ）
とＲＥＰＥＡＴＥＲＰＨＹチップとＬＩＮＫ状態制御部
を接続したブロック図である。 【図２】 本発明のおけるリンク制御ロジックを示す図
である。 【図３】 ＬＡＮアナライザでモニタするためにリピー
タハブを外部に備える従来のブロック図である。 【符号の説明】 １ 伝送装置、２ 伝送装置、３ リピータハブ、４
ＬＡＮ ＡＮＡＬＹＺＥＲ、１１ ＭＡＣ、１２ ＭＩ
Ｉ−ＲＥＰＥＡＴＥＲ ＰＨＹ、１４ ＬＩＮＫ状態制
御部、１５ インタフェース、１６ モニタ用インタフ
ェース、８１１０ＢＡＳＥ／１００ＢＡＳＥ−Ｔへのリ
ンク検査、８２ ＬＩＮＫ制御部状態確認、８３ ＬＩ
ＮＫ状態制御変更、８４ ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ初期化状態。
とＲＥＰＥＡＴＥＲＰＨＹチップとＬＩＮＫ状態制御部
を接続したブロック図である。 【図２】 本発明のおけるリンク制御ロジックを示す図
である。 【図３】 ＬＡＮアナライザでモニタするためにリピー
タハブを外部に備える従来のブロック図である。 【符号の説明】 １ 伝送装置、２ 伝送装置、３ リピータハブ、４
ＬＡＮ ＡＮＡＬＹＺＥＲ、１１ ＭＡＣ、１２ ＭＩ
Ｉ−ＲＥＰＥＡＴＥＲ ＰＨＹ、１４ ＬＩＮＫ状態制
御部、１５ インタフェース、１６ モニタ用インタフ
ェース、８１１０ＢＡＳＥ／１００ＢＡＳＥ−Ｔへのリ
ンク検査、８２ ＬＩＮＫ制御部状態確認、８３ ＬＩ
ＮＫ状態制御変更、８４ ＭＩＩ−ＲＥＰＥＡＴＥＲ
ＰＨＹ初期化状態。
Claims (1)
- 【特許請求の範囲】 【請求項１】 単一のＭＡＣ（媒体アクセス制御）チッ
プと、複数のＰＨＹポートを備えたリピータハブとによ
り構成され、１０ＢＡＳＥ−Ｔと１００ＢＡＳＥ−Ｔの
いずれの仕様のイーサネットにも接続可能なイーサネッ
ト通信状態のモニタポートを備えた伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372790A JP2003174463A (ja) | 2001-12-06 | 2001-12-06 | 伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372790A JP2003174463A (ja) | 2001-12-06 | 2001-12-06 | 伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174463A true JP2003174463A (ja) | 2003-06-20 |
Family
ID=19181618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372790A Pending JP2003174463A (ja) | 2001-12-06 | 2001-12-06 | 伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174463A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519997A (ja) * | 2003-12-31 | 2007-07-19 | インテル・コーポレーション | Ｐｃｉ／ｐｃｉ−ｘ標準ホットプラグコントローラ（ｓｈｐｃ）コマンドステイタスの信号伝達の方法 |
| JP2009100447A (ja) * | 2007-10-12 | 2009-05-07 | Meitai Kagi Kofun Yugenkoshi | 電力線アダプタ及び省電力モードで動作する電力線アダプタの制御方法 |
| JP2012105004A (ja) * | 2010-11-09 | 2012-05-31 | Allied Telesis Holdings Kk | ネットワーク集線装置及び電力制御方法 |
| JP2014123838A (ja) * | 2012-12-20 | 2014-07-03 | Fujitsu Ltd | 信号生成装置及び信号生成方法 |
-
2001
- 2001-12-06 JP JP2001372790A patent/JP2003174463A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007519997A (ja) * | 2003-12-31 | 2007-07-19 | インテル・コーポレーション | Ｐｃｉ／ｐｃｉ−ｘ標準ホットプラグコントローラ（ｓｈｐｃ）コマンドステイタスの信号伝達の方法 |
| JP2009100447A (ja) * | 2007-10-12 | 2009-05-07 | Meitai Kagi Kofun Yugenkoshi | 電力線アダプタ及び省電力モードで動作する電力線アダプタの制御方法 |
| JP2012105004A (ja) * | 2010-11-09 | 2012-05-31 | Allied Telesis Holdings Kk | ネットワーク集線装置及び電力制御方法 |
| JP2014123838A (ja) * | 2012-12-20 | 2014-07-03 | Fujitsu Ltd | 信号生成装置及び信号生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745162B2 (ja) | リンク制御状態機械 | |
| US6859825B1 (en) | System and method enabling configuration of physical layer devices and corresponding link partners for communicating network data via a configuration source or auto-negotiation | |
| JP3485932B2 (ja) | 多数の媒体独立インターフェイス及び混合媒体接続を有する拡張可能な集積回路マルチポート中継装置コントローラ | |
| US6701406B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device | |
| US5305317A (en) | Local area network adaptive circuit for multiple network types | |
| US5321819A (en) | Interface for coupling a host device having a network interface to a computer network having a predetermined communications medium and a predetermined communications physical layer | |
| US6272551B1 (en) | Network adapter for transmitting network packets between a host device and a power line network | |
| US5299193A (en) | Signal interface for coupling a network front end circuit to a network adapter circuit | |
| EP0869643B1 (en) | Electronic communications network | |
| US7639675B1 (en) | Ethernet automatic media selection logic | |
| EP0952705B1 (en) | Media access controller capable of connecting to a serial physical layer device and a media independent interface (MII) physical layer device | |
| US6839345B2 (en) | MAC/PHY interface | |
| US5919261A (en) | Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus | |
| JP2001211194A (ja) | ファイバ・チャネル調停ループのノード間において最高共通リンク速度を折衝するための方法及び装置 | |
| US6507591B1 (en) | Handshaking between repeater and physical layer device in a variable rate network transceiver | |
| WO1997010660A1 (en) | Method and apparatus for integrating repeater management, media access control, and bridging functions | |
| US11500901B2 (en) | Apparatuses and methods involving synchronization using data in the data/address field of a communications protocol | |
| US20200412572A1 (en) | Apparatuses and methods involving first type of transaction registers mapped to second type of transaction addresses | |
| US5764638A (en) | Method and apparatus for filtering and forwarding messages in a computer network using a last source address | |
| EP0963080B1 (en) | Network transceiver having media independent interface | |
| JP2003174463A (ja) | 伝送装置 | |
| US6947438B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device | |
| US20040174819A1 (en) | Physical layer (PHY) with smart cable analyzing (SCA) and apparatus employing the same | |
| JP3551934B2 (ja) | Ｇｂｉｃ通信インタフェース装置及びｇｂｉｃ通信インタフェース方法 | |
| JP3882618B2 (ja) | 通信装置およびネットワークシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041019 |