JP5937697B2 - ストレージシステム - Google Patents
ストレージシステム Download PDFInfo
- Publication number
- JP5937697B2 JP5937697B2 JP2014550959A JP2014550959A JP5937697B2 JP 5937697 B2 JP5937697 B2 JP 5937697B2 JP 2014550959 A JP2014550959 A JP 2014550959A JP 2014550959 A JP2014550959 A JP 2014550959A JP 5937697 B2 JP5937697 B2 JP 5937697B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- controller
- page
- old
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
- G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1059—Parity-single bit-RAID5, i.e. RAID 5 implementations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
(2)中間パリティがデータFMPKのデバイスコントローラ60からシステムコントローラ20へ転送される。
(3)中間パリティがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)更新前のパリティがパリティFMPKのデバイスコントローラ60からシステムコントローラ20へ転送される。
(3)更新後のデータがシステムコントローラ20からデータFMPKのデバイスコントローラ60へ転送される。
(4)更新後のパリティがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)更新前のデータと更新後のデータとがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)更新前のパリティがパリティFMPKのデバイスコントローラ60からシステムコントローラ20へ転送される。
(3)更新後のパリティがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)更新後のパリティデータがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)、更新後のパリティがシステムコントローラ20からパリティFMPKのデバイスコントローラ60へ転送される。
(2)転送されたデータがシステムコントローラ20から復旧中FMPKのデバイスコントローラ60へ転送される。
(2)転送されたデータがシステムコントローラ20から復旧中FMPKのデバイスコントローラ60へ転送される。
Q = A0・D0+A1・D1+A2・D2
P = D0+D1+D2
+1/(A0+A1)・Q
D1 = (A0+A2)/(A0+A1)・D2+A0/(A0+A1)・P
+1/(A0+A1)・Q
ここで係数α、β、γはA0、A1、A2に基づく値である。
パリティ演算実施装置は、A0,A1、A2に基づくα、β、γを予めメモリに格納していても良い。D0は、D2,P,Q,及びA0,A1、A2に基づく値である α、β、γから計算される。
本例はあくまでも概念を示すための一例であり、実際には、処理が高速化されるよう、またメモリ使用量が削減されるような設計がなされる。
(2)中間パリティがデータFMPKのデバイスコントローラ60からシステムコントローラ20へ転送される。
(3)中間パリティがシステムコントローラ20からPパリティFMPKのデバイスコントローラ60とQパリティFMPKのデバイスコントローラ60とへ転送される。
Claims (18)
- それぞれが、追記型メモリである複数の不揮発メモリチップと、前記複数の不揮発メモリチップに接続されるデバイスコントローラとを備える、複数の記憶デバイスと、
前記複数の記憶デバイスに接続され、旧データを格納する第1の記憶デバイスと旧パリティを格納する第2の記憶デバイスとを含む前記複数の記憶デバイスをRAIDグループとして制御するよう構成されるシステムコントローラと、
を有し、
前記第1の記憶デバイスの第1のデバイスコントローラは、前記第1の記憶デバイスの前記複数の不揮発メモリチップの物理記憶領域に格納された前記旧データと前記旧データを更新する新データとを有効な状態に維持したまま、前記旧データと前記新データとに基づき、第1の中間パリティを生成し、
前記システムコントローラは、前記第2の記憶デバイスに、第1の新パリティの生成を指示するために、パリティ更新コマンド及び前記第1の中間パリティを送信し、
前記第2の記憶デバイスの第2のデバイスコントローラは前記パリティ更新コマンドに従って、前記第1の中間パリティと、前記第2の記憶デバイスに格納された前記旧パリティとに基づき、前記第1の新パリティを生成し、
前記システムコントローラは、前記第2の記憶デバイスから前記パリティ更新コマンドに対する完了応答を受信すると、前記第1の記憶デバイスに前記旧データを無効化するための無効化コマンドを送信し、
前記第1のデバイスコントローラは前記無効化コマンドの受領に応じて、前記旧データを無効化する、
ことを特徴とする、システム。 - 前記物理記憶領域は、前記不揮発メモリチップの物理ページであり、前記第1のデバイスコントローラは、前記物理ページを論理ページに関連付けるページマッピング管理テーブルを有し、
前記第1のデバイスコントローラは、前記ページマッピング管理テーブル上で、前記旧データを格納した第1の物理ページを第1の論理ページに関連付けており、
前記第1のデバイスコントローラは、
前記第1の記憶デバイスの前記不揮発メモリチップに前記新データを格納する際、前記旧データと前記新データとを有効な状態に維持するために、前記ページマッピング管理テーブル上で前記第1の物理ページの前記第1の論理ページへの関連付けを維持したまま、前記新データが格納され前記第1の物理ページとは異なる第2の物理ページを、前記第1の論理ページへ関連付け、
前記旧データを無効化するために、前記ページマッピング管理テーブルから、前記第1の物理ページの情報を削除する、
ことを特徴とする、請求項1に記載のシステム。 - 前記第1のデバイスコントローラは、
前記ページマッピング管理テーブルから前記第1の物理ページの情報を削除した後に、前記旧データを削除する、
ことを特徴とする、請求項2記載のシステム。 - 前記システムコントローラが前記完了応答を前記第2の記憶デバイスから所定時間内に受信しない場合、前記システムは、
前記旧データと前記新データに基づき、前記第1のデバイスコントローラにより第2の中間パリティを生成し、
前記第2の中間パリティを前記第1のデバイスコントローラから前記第2のデバイスコントローラへ転送し、
前記第2の中間パリティと前記旧パリティに基づき、前記第2のデバイスコントローラにより第2の新パリティを生成する、
ことを特徴とする、請求項1記載のシステム。 - それぞれが、追記型メモリである複数の不揮発メモリチップと、前記複数の不揮発メモリチップに接続されるデバイスコントローラとを備える、複数の記憶デバイスと、
前記複数の記憶デバイスに接続され、旧データを格納する第1の記憶デバイスと旧パリティを格納する第2の記憶デバイスとを含む前記複数の記憶デバイスをRAIDグループとして制御するよう構成されるシステムコントローラと、
を有し、
前記第1の記憶デバイスの第1のデバイスコントローラは、
前記第1の記憶デバイスの前記複数の不揮発メモリチップの物理記憶領域に格納されていた前記旧データを有効な状態に維持したまま、前記システムコントローラから受信する新データを格納し、
前記システムコントローラから受信した前記新データと前記物理記憶領域に格納された前記旧データに基づき、前記第2の記憶デバイスに転送されるべき第1の中間パリティを生成し、
前記第2の記憶デバイスに格納されていた前記旧パリティと前記第1の中間パリティに基づき第1の新パリティが生成されたと認識された後に前記システムコントローラから送信されてくる、前記旧データを無効化するための無効化コマンドの受領に応じて、前記旧データを無効化する、
ことを特徴とする、システム。 - 前記第2の記憶デバイスは、前記第1の新パリティの生成後に、前記システムコントローラへ完了応答を送信し、
前記システムコントローラは、前記完了応答の受領に応じて、前記第1の記憶デバイスへ前記無効化コマンドを送信する、
ことを特徴とする、請求項5に記載のシステム。 - 前記物理記憶領域は、前記不揮発メモリチップの物理ページであり、前記第1のデバイスコントローラは、前記物理ページを論理ページに関連付けるページマッピング管理テーブルを有し、
前記第1のデバイスコントローラは、前記ページマッピング管理テーブル上で、前記旧データを格納した第1の物理ページを第1の論理ページに関連付けており、
前記第1のデバイスコントローラは、
前記第1の記憶デバイスの前記不揮発メモリチップに前記新データを格納する際、前記旧データと前記新データとを有効な状態に維持するために、前記ページマッピング管理テーブル上で前記第1の物理ページの前記第1の論理ページへの関連付けを維持したまま、前記新データが格納され前記第1の物理ページとは異なる第2の物理ページを、前記第1の論理ページへ関連付け、
前記旧データを無効化するために、前記ページマッピング管理テーブルから、前記第1の物理ページの情報を削除する、
ことを特徴とする、請求項6に記載のシステム。 - 前記第1のデバイスコントローラは、
前記ページマッピング管理テーブルから前記第1の物理ページの情報を削除した後に、前記旧データを削除する、
ことを特徴とする、請求項7記載のシステム。 - 前記システムコントローラが前記完了応答を前記第2の記憶デバイスから所定時間内に受信しない場合、前記システムは、
前記旧データと前記新データに基づき、前記第1のデバイスコントローラにより第2の中間パリティを生成し、
前記第2の中間パリティを前記第1のデバイスコントローラから前記第2の記憶デバイスの第2のデバイスコントローラへ転送し、
前記第2の中間パリティと前記旧パリティに基づき、前記第2のデバイスコントローラにより第2の新パリティを生成する、
ことを特徴とする、請求項6記載のシステム。 - それぞれが、追記型メモリである複数の不揮発メモリチップと、前記複数の不揮発メモリチップに接続されるデバイスコントローラとを備える、複数の記憶デバイスと、
前記複数の記憶デバイスに接続され、旧データを格納する第1の記憶デバイスと旧パリティを格納する第2の記憶デバイスとを含む前記複数の記憶デバイスをRAIDグループとして制御するよう構成されるシステムコントローラと、
を有し、
前記第1の記憶デバイスの第1のデバイスコントローラは、前記第1の記憶デバイスの前記複数の不揮発メモリチップの物理記憶領域に格納された前記旧データと前記旧データを更新する新データとを有効な状態に維持したまま、前記旧データと前記新データとに基づき、第1の中間パリティを生成し、
前記第2の記憶デバイスの第2のデバイスコントローラは、
前記第1のデバイスコントローラで生成された前記第1の中間パリティと、前記第2の記憶デバイスに格納された前記旧パリティに基づき、第1の新パリティを生成し、
前記第2の記憶デバイスから前記システムコントローラへ、完了応答を送信する、
ことを特徴とする、システム。 - 前記システムコントローラは、前記完了応答の受領に応じて、前記第1の記憶デバイスへ前記旧データを無効化するための無効化コマンドを送信し、
前記第1の記憶デバイスは、前記無効化コマンドの受領に応じて前記旧データを無効化する、
ことを特徴とする、請求項10に記載のシステム。 - 前記物理記憶領域は、前記不揮発メモリチップの物理ページであり、前記第1のデバイスコントローラは、前記物理ページを論理ページに関連付けるページマッピング管理テーブルを有し、
前記第1のデバイスコントローラは、前記ページマッピング管理テーブル上で、前記旧データを格納した第1の物理ページを第1の論理ページに関連付けており、
前記第1のデバイスコントローラは、
前記第1の記憶デバイスの前記不揮発メモリチップに前記新データを格納する際、前記旧データと前記新データとを有効な状態に維持するために、前記ページマッピング管理テーブル上で前記第1の物理ページの前記第1の論理ページへの関連付けを維持したまま、前記新データが格納され前記第1の物理ページとは異なる第2の物理ページを、前記第1の論理ページへ関連付け、
前記旧データを無効化するために、前記ページマッピング管理テーブルから、前記第1の物理ページの情報を削除する、
ことを特徴とする、請求項11に記載のシステム。 - 前記第1のデバイスコントローラは、
前記ページマッピング管理テーブルから前記第1の物理ページの情報を削除した後に、前記旧データを削除する、
ことを特徴とする、請求項12記載のシステム。 - 前記システムコントローラが前記完了応答を前記第2の記憶デバイスから所定時間内に受信しない場合、前記システムは、
前記旧データと前記新データに基づき、前記第1のデバイスコントローラにより第2の中間パリティを生成し、
前記第2の中間パリティを前記第1のデバイスコントローラから前記第2のデバイスコントローラへ転送し、
前記第2の中間パリティと前記旧パリティに基づき、前記第2のデバイスコントローラにより第2の新パリティを生成する、
ことを特徴とする、請求項11記載のシステム。 - それぞれが、追記型メモリである複数の不揮発メモリチップと、前記複数の不揮発メモリチップに接続されるデバイスコントローラとを備える、複数の記憶デバイスと、
前記複数の記憶デバイスに接続され、旧データを格納する第1の記憶デバイスと旧パリティを格納する第2の記憶デバイスとを含む前記複数の記憶デバイスをRAIDグループとして制御するよう構成されるシステムコントローラと、
を有し、
前記システムコントローラまたは前記複数の記憶デバイスは、パリティを生成するパリティ演算部を有し、
前記第1の記憶デバイス及び前記第2の記憶デバイスがパリティ演算部を有する場合、
前記第1の記憶デバイスの第1のデバイスコントローラは、前記第1の記憶デバイスの前記複数の不揮発メモリチップの物理記憶領域に格納された前記旧データと前記旧データを更新する新データとを有効な状態に維持したまま、前記旧データと前記新データとに基づき第1の中間パリティを生成し、
前記システムコントローラは、前記第2の記憶デバイスに、第1の新パリティの生成を指示するために、パリティ更新コマンド及び前記第1の中間パリティを送信し、
前記第2の記憶デバイスの第2のデバイスコントローラは前記パリティ更新コマンドに従って、前記第1の中間パリティと、前記第2の記憶デバイスに格納された前記旧パリティとに基づき、前記第1の新パリティを生成し、
前記システムコントローラは、前記第2の記憶デバイスから前記パリティ更新コマンドに対する完了応答を受信すると、前記第1の記憶デバイスに前記旧データを無効化するための無効化コマンドを送信し、
前記第1のデバイスコントローラは前記無効化コマンドの受領に応じて、前記旧データを無効化し、
前記第1のデバイスコントローラ及び前記第2のデバイスコントローラが前記パリティ演算部を有さず、前記システムコントローラが前記パリティ演算部を有する場合、
前記システムコントローラが第3の新パリティを生成する、
ことを特徴とする、システム。 - 前記物理記憶領域は、前記不揮発メモリチップの物理ページであり、前記第1のデバイスコントローラは、前記物理ページを論理ページに関連付けるページマッピング管理テーブルを有し、
前記第1のデバイスコントローラは、前記ページマッピング管理テーブル上で、前記旧データを格納した第1の物理ページを第1の論理ページに関連付けており、
前記第1のデバイスコントローラは、
前記第1の記憶デバイスの前記不揮発メモリチップに前記新データを格納する際、前記旧データと前記新データとを有効な状態に維持するために、前記ページマッピング管理テーブル上で前記第1の物理ページの前記第1の論理ページへの関連付けを維持したまま、前記新データが格納され前記第1の物理ページとは異なる第2の物理ページを、前記第1の論理ページへ関連付け、
前記旧データを無効化するために、前記ページマッピング管理テーブルから、前記第1の物理ページの情報を削除する、
ことを特徴とする、請求項15に記載のシステム。 - 前記第1のデバイスコントローラは、
前記ページマッピング管理テーブルから前記第1の物理ページの情報を削除した後に、前記旧データを削除する、
ことを特徴とする、請求項16記載のシステム。 - 前記システムコントローラが前記完了応答を前記第2の記憶デバイスから所定時間内に受信しない場合、前記システムは、
前記第1のデバイスコントローラにより、前記旧データと前記新データとから第2の中間パリティを生成し、
前記第2の中間パリティを前記第1のデバイスコントローラから前記第2のデバイスコントローラへ転送し、
前記第2のデバイスコントローラにより、前記第2の中間パリティと前記旧パリティとから第2の新パリティを生成する、
ことを特徴とする、請求項15記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/002937 WO2013160972A1 (en) | 2012-04-27 | 2012-04-27 | Storage system and storage apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016095199A Division JP6163588B2 (ja) | 2016-05-11 | 2016-05-11 | ストレージシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015515033A JP2015515033A (ja) | 2015-05-21 |
JP5937697B2 true JP5937697B2 (ja) | 2016-06-22 |
Family
ID=49478391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014550959A Expired - Fee Related JP5937697B2 (ja) | 2012-04-27 | 2012-04-27 | ストレージシステム |
Country Status (6)
Country | Link |
---|---|
US (2) | US9684591B2 (ja) |
EP (2) | EP2831735A1 (ja) |
JP (1) | JP5937697B2 (ja) |
CN (1) | CN104246707B (ja) |
IN (1) | IN2014DN08596A (ja) |
WO (1) | WO2013160972A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2823398A1 (en) * | 2012-04-27 | 2015-01-14 | Hitachi, Ltd. | Storage system and storage control apparatus |
US9003270B2 (en) * | 2012-06-04 | 2015-04-07 | Marvell World Trade Ltd. | Methods and apparatus for temporarily storing parity information for data stored in a storage device |
US9772787B2 (en) * | 2014-03-31 | 2017-09-26 | Amazon Technologies, Inc. | File storage using variable stripe sizes |
US10067833B2 (en) * | 2014-07-31 | 2018-09-04 | Hitachi, Ltd. | Storage system |
US20160103478A1 (en) * | 2014-10-08 | 2016-04-14 | Kabushiki Kaisha Toshiba | Memory system and memory controller |
TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
KR20160051367A (ko) * | 2014-11-03 | 2016-05-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
JP6464768B2 (ja) * | 2015-01-21 | 2019-02-06 | 富士ゼロックス株式会社 | 応答装置及びプログラム |
US10063263B2 (en) * | 2015-05-20 | 2018-08-28 | International Business Machines Corporation | Extended error correction coding data storage |
CN104994135B (zh) * | 2015-05-25 | 2018-09-21 | 华为技术有限公司 | 存储系统中融合san及nas存储架构的方法及装置 |
JP6328335B2 (ja) * | 2015-06-01 | 2018-05-23 | 株式会社日立製作所 | ストレージ装置及びその制御方法 |
TWI553477B (zh) * | 2015-06-12 | 2016-10-11 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 |
KR20170004693A (ko) * | 2015-07-03 | 2017-01-11 | 에스케이하이닉스 주식회사 | 메모리 장치의 컨트롤러 및 그 동작 방법 |
WO2017212514A1 (ja) * | 2016-06-06 | 2017-12-14 | 株式会社日立製作所 | ストレージシステム及び記憶制御方法 |
WO2018051505A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社日立製作所 | ストレージシステム |
KR20180040767A (ko) * | 2016-10-12 | 2018-04-23 | 삼성전자주식회사 | Raid 방식으로 데이터를 저장하는 스토리지 장치 |
WO2018189858A1 (ja) * | 2017-04-13 | 2018-10-18 | 株式会社日立製作所 | ストレージシステム |
US11301432B2 (en) * | 2017-06-08 | 2022-04-12 | Hitachi Vantara Llc | Fast recall for geographically distributed object data |
WO2018229944A1 (ja) * | 2017-06-15 | 2018-12-20 | 株式会社日立製作所 | ストレージシステム及びストレージシステムの制御方法 |
CN110008145B (zh) * | 2018-01-05 | 2022-10-21 | 群联电子股份有限公司 | 数据保护方法、存储器控制电路单元与存储器存储装置 |
CN109634771A (zh) * | 2018-10-31 | 2019-04-16 | 华为技术有限公司 | 一种数据保护方法、装置及系统 |
JP6940536B2 (ja) * | 2019-02-04 | 2021-09-29 | Necプラットフォームズ株式会社 | ストレージ装置、ストレージシステム、ストレージ制御方法、及び、ストレージ制御プログラム |
KR20200108650A (ko) * | 2019-03-11 | 2020-09-21 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
KR20210034711A (ko) * | 2019-09-20 | 2021-03-31 | 삼성전자주식회사 | 메모리 셀의 신뢰성에 따라 패리티 비트들을 선택적으로 생성하는 저장 장치 및 그것의 동작 방법 |
US10915400B1 (en) * | 2019-11-08 | 2021-02-09 | Micron Technology, Inc. | Dynamic over provisioning allocation for purposed blocks |
US20230229556A1 (en) * | 2022-01-19 | 2023-07-20 | Micron Technology, Inc. | Parity cache for raid reliability, accessibility, and serviceability of a memory device |
US11822429B2 (en) * | 2022-04-08 | 2023-11-21 | Dell Products L.P. | Storage device raid data write intermediate parity system |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191584A (en) | 1991-02-20 | 1993-03-02 | Micropolis Corporation | Mass storage array with efficient parity calculation |
JP2913917B2 (ja) * | 1991-08-20 | 1999-06-28 | 株式会社日立製作所 | 記憶装置および記憶装置システム |
JP2857288B2 (ja) * | 1992-10-08 | 1999-02-17 | 富士通株式会社 | ディスクアレイ装置 |
US5583876A (en) * | 1993-10-05 | 1996-12-10 | Hitachi, Ltd. | Disk array device and method of updating error correction codes by collectively writing new error correction code at sequentially accessible locations |
JPH07261946A (ja) * | 1994-03-22 | 1995-10-13 | Hitachi Ltd | アレイ型記憶装置 |
JP3661205B2 (ja) | 1994-09-09 | 2005-06-15 | 株式会社日立製作所 | ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法 |
JP3713788B2 (ja) | 1996-02-28 | 2005-11-09 | 株式会社日立製作所 | 記憶装置および記憶装置システム |
JP3618529B2 (ja) | 1997-11-04 | 2005-02-09 | 富士通株式会社 | ディスクアレイ装置 |
US6665773B1 (en) | 2000-12-26 | 2003-12-16 | Lsi Logic Corporation | Simple and scalable RAID XOR assist logic with overlapped operations |
JP4054182B2 (ja) * | 2001-09-25 | 2008-02-27 | 株式会社東芝 | 仮想的なraid装置を有するクラスタシステム及び同システム用のコンピュータ |
JP4308780B2 (ja) * | 2004-01-30 | 2009-08-05 | パナソニック株式会社 | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 |
US7441146B2 (en) | 2005-06-10 | 2008-10-21 | Intel Corporation | RAID write completion apparatus, systems, and methods |
US7831768B2 (en) | 2006-11-03 | 2010-11-09 | Hewlett-Packard Development Company, L.P. | Method and apparatus for writing data to a disk array |
US8151060B2 (en) | 2006-11-28 | 2012-04-03 | Hitachi, Ltd. | Semiconductor memory system having a snapshot function |
JP2008204041A (ja) * | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
WO2010137178A1 (en) * | 2009-05-25 | 2010-12-02 | Hitachi,Ltd. | Storage subsystem |
US8103903B2 (en) * | 2010-02-22 | 2012-01-24 | International Business Machines Corporation | Read-modify-write protocol for maintaining parity coherency in a write-back distributed redundancy data storage system |
JP5388976B2 (ja) | 2010-09-22 | 2014-01-15 | 株式会社東芝 | 半導体記憶制御装置 |
WO2012053085A1 (ja) | 2010-10-21 | 2012-04-26 | 富士通株式会社 | ストレージ制御装置およびストレージ制御方法 |
EP2823398A1 (en) | 2012-04-27 | 2015-01-14 | Hitachi, Ltd. | Storage system and storage control apparatus |
-
2012
- 2012-04-27 WO PCT/JP2012/002937 patent/WO2013160972A1/en active Application Filing
- 2012-04-27 EP EP12723940.8A patent/EP2831735A1/en not_active Withdrawn
- 2012-04-27 US US13/519,721 patent/US9684591B2/en active Active
- 2012-04-27 EP EP15167393.6A patent/EP2942713B1/en active Active
- 2012-04-27 JP JP2014550959A patent/JP5937697B2/ja not_active Expired - Fee Related
- 2012-04-27 CN CN201280072490.5A patent/CN104246707B/zh active Active
- 2012-04-27 IN IN8596DEN2014 patent/IN2014DN08596A/en unknown
-
2013
- 2013-04-22 US US13/867,375 patent/US8819338B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
IN2014DN08596A (ja) | 2015-05-22 |
US9684591B2 (en) | 2017-06-20 |
WO2013160972A1 (en) | 2013-10-31 |
US8819338B2 (en) | 2014-08-26 |
US20130290629A1 (en) | 2013-10-31 |
EP2942713B1 (en) | 2018-11-28 |
CN104246707B (zh) | 2018-03-27 |
US20130290613A1 (en) | 2013-10-31 |
EP2831735A1 (en) | 2015-02-04 |
CN104246707A (zh) | 2014-12-24 |
JP2015515033A (ja) | 2015-05-21 |
EP2942713A1 (en) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5937697B2 (ja) | ストレージシステム | |
US11175984B1 (en) | Erasure coding techniques for flash memory | |
US9483404B2 (en) | Write admittance policy for a memory cache | |
US20190073296A1 (en) | Systems and Methods for Persistent Address Space Management | |
US9251052B2 (en) | Systems and methods for profiling a non-volatile cache having a logical-to-physical translation layer | |
JP6007332B2 (ja) | ストレージシステム及びデータライト方法 | |
US8578127B2 (en) | Apparatus, system, and method for allocating storage | |
JP6328335B2 (ja) | ストレージ装置及びその制御方法 | |
US20150212752A1 (en) | Storage system redundant array of solid state disk array | |
US20150161003A1 (en) | Storage system and storage control apparatus | |
US20150378613A1 (en) | Storage device | |
JP6062060B2 (ja) | ストレージ装置、ストレージシステム、及びストレージ装置制御方法 | |
US20130346689A1 (en) | Storage system and management method of control information therein | |
US9606734B2 (en) | Two-level hierarchical log structured array architecture using coordinated garbage collection for flash arrays | |
JP2012505441A (ja) | ストレージ装置およびそのデータ制御方法 | |
CN112346658B (zh) | 在具有高速缓存体系结构的存储设备中提高数据热量跟踪分辨率 | |
JP6163588B2 (ja) | ストレージシステム | |
US8935488B2 (en) | Storage system and storage control method | |
JP6817340B2 (ja) | 計算機 | |
JP6605762B2 (ja) | 記憶ドライブの故障により消失したデータを復元する装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5937697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |