JP5935355B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5935355B2
JP5935355B2 JP2012018213A JP2012018213A JP5935355B2 JP 5935355 B2 JP5935355 B2 JP 5935355B2 JP 2012018213 A JP2012018213 A JP 2012018213A JP 2012018213 A JP2012018213 A JP 2012018213A JP 5935355 B2 JP5935355 B2 JP 5935355B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external lead
out terminal
die
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012018213A
Other languages
English (en)
Other versions
JP2013157522A (ja
Inventor
細川　英治
英治 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012018213A priority Critical patent/JP5935355B2/ja
Publication of JP2013157522A publication Critical patent/JP2013157522A/ja
Application granted granted Critical
Publication of JP5935355B2 publication Critical patent/JP5935355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

この発明は、半導体装置、半導体装置の製造方法、半導体装置の試験器具、半導体装置の試験方法および半導体装置の接続方法に関する。
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴなどのパワー半導体装置や電子回路を内蔵した半導体装置では、外部導出端子を測定プローブで挟み込んで電気的特性の測定試験を行なう場合がある。また、半導体装置の外部導出端子と外部回路配線の接続を溶接で行なう場合がある。
図７は、従来の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。この半導体装置５００は、ＩＧＢＴを例に挙げたが、このＩＧＢＴの他にチップ内に電子回路を内蔵する場合もある。また、図では樹脂ケース５７の内部は点線で示した。
この半導体装置５００は、ダイ５１と、このダイ５１上に半田７２などで固着されるＩＧＢＴチップ５３と、外部導出端子５２と、これらを被覆する樹脂ケース５７とを備える。ダイ５１や外部導出端子５２は樹脂封止された後、リードフレームから切り出される。ダイ５１と接続する外部導出端子５２はダイ５１を介してＩＧＢＴチップ５３裏面のコレクタ電極に接続し、半導体装置５００のコレクタ端子となる。ＩＧＢＴのエミッタ電極５４とボンディングワイヤ５６で接続する外部導出端子５２は半導体装置５００のエミッタ端子となる。また、ゲート電極パッド５５とボンディングワイヤ５６で接続する外部導出端子５２は半導体装置５００のゲート端子となる。ダイ５１と外部導出端子５２の母材は銅無垢の部材６１なので、製造工程中の熱履歴で厚い自然酸化膜が形成されるのを防止するため、ダイ５１と外部導出端子５２に、例えば、ニッケルメッキ層６０が形成されている。
また、特許文献１には、電極パッドとプローブ針とが接触する部分の雰囲気を、非酸化性雰囲気にさせるための、不活性ガス又は還元性ガスを供給する非酸化性気体供給手段及びノズルを設けた検査装置を用いることで、半導体装置の電気的特性の試験を、半導体装置に損傷を与えずに、かつ高精度に行うことができることが開示されている。
また、特許文献２には、不活性ガス雰囲気中で安定な測定を、スピーディにかつ安価に行うことができる電気的特性測定装置で、よりコンパクトな装置および測定方法が開示されている。
特開平７−２７３１５７号公報 特開２０００−１６４６４８号公報
図７の半導体装置５００のように、ニッケルメッキ層６０が形成された外部導出端子５２に図示しない外部回路配線を溶接する場合、ニッケルメッキ層６０により溶接性が低下し、接合不良が発生する場合がある。そのため、外部導出端子５２にニッケルメッキ層を形成しない場合が考えられる。
図８は、銅無垢の部材６１からなるの外部導出端子５２を有する半導体装置６００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。この半導体装置６００と図７の半導体装置５００の違いは、ダイ５１と外部導出端子５２にニッケルメッキ層６０を形成しない銅無垢の部材６１を用いた点である。
図９は、図８の半導体装置６００の電気的特性の測定試験を行なう様子を示す図であり、同図（ａ）は外部導出端子５２を測定プローブ８０で挟みこむ前の図、同図（ｂ）は外部導出端子５２を挟み込んだ後の図である。
この半導体装置６００では、製造工程中の熱履歴により銅無垢の部材６１が酸化し、外部導出端子５２の表面に厚い自然酸化膜７０が形成され、図９で示ように、電気的特性の測定試験工程において、測定プローブ８０が厚い自然酸化膜７０により銅地（銅無垢の部材６１）に接触できず接触不良が発生することがある。図中の符号で８１はテスタである。
そのため、従来は、酸化を抑えるために熱履歴工程を不活性ガスである窒素雰囲気下で実施するとともに特許文献１，２に開示されているように試験も不活性ガス雰囲気下で実施する、もしくは前記したように、酸化しないように外部導出端子５２をニッケルメッキ層６０で覆い、電気的特性を測定することが行なわれている。
また、その後の外部回路配線との接続のための溶接工程では、ニッケルメッキが施されている場合は溶接する前にニッケルメッキ層６０を剥がして銅無垢の部材６１を露出させて溶接することが行なわれている。
しかし、これらの方法はいずれも設備の導入や工数の増加によるコストアップが問題になる。
また、特許文献１および特許文献２では、不活性ガスを用いないで、銅無垢の部材で形成された外部導出端子を備えた半導体装置の特性試験や溶接をすることについては記載されていない。
この発明の目的は、前記の課題を解決して、不活性ガスを用いず銅無垢の部材からなる外部導出端子に形成された自然酸化膜の少なくとも一部を破り、銅無垢の部材を露出させることで、外部回路配線との溶接性を向上させ、試験治具との接触不良を防止できる半導体装置および半導体装置の製造方法を低コストで提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、半導体チップと、該半導体チップの裏面が固着するダイと、該ダイに接続する外部導出端子と、前記半導体チップおよび前記ダイを収納するケースとを有する半導体装置において、前記外部導出端子が銅無垢で形成され、前記外部導出端子の外部回路配線との接続箇所の一方の面に凹部と他方の面に該凹部に対応する凸部を設け、前記凸部の表面の自然酸化膜の少なくとも一部が破壊されている構成とする。
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記ケースが樹脂ケースであるとよい。
また、特許請求の範囲の請求項３記載の発明によれば、銅無垢のリードフレームのダイに相当する箇所に半導体チップを固着する工程と、前記リードフレームのダイに相当する箇所と、前記半導体チップと、前記リードフレームの外部導出端子に相当する箇所の一部とを樹脂ケースに収納する工程と、前記リードフレームの所定の箇所を切断する工程と、
前記外部導出端子の外部回路配線との接続箇所の両側に、加圧治具の凸部と凹部とを接触させ、前記加圧治具を加圧することで前記外部導出端子に凹部と凸部を形成し、該凹部と凸部のそれぞれの表面に形成された自然酸化膜の少なくとも一部を破壊し前記銅無垢を露出させる工程と、を含む製造方法とする。
この発明によれば、銅無垢の部材からなる外部導出端子に加圧治具（もしくは試験治具）を用いて凹部および凸部を形成し、製造工程中の熱履歴で形成された自然酸化膜の少なくとも一部を破壊し、銅無垢の部材を露出させる。この銅無垢の部材が露出した外部導出端子もしくは銅無垢の部材に薄い自然酸化膜が形成された外部導出端子の凸部に外部回路配線を溶接することで、溶接性を向上させ、半導体装置の信頼性を高めることができる。
また、試験治具の凸部と凹部で外部導出端子の自然酸化膜の少なくとも一部が破られ銅無垢の部材が露出した凹部および／または凸部を形成し、当該外部導出端子の凹部および／または凸部を試験治具を接触させることで、試験器具と外部導出端子の接触不良を防止することができる。
また、銅無垢の部材からなる外部導出端子に酸化を防止するための例えばニッケルメッキなどを施さないことで低コスト化を図ることができる。
この発明の第１実施例である半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。 この発明の第２実施例である半導体装置の製造方法であり、（ａ）〜（ｄ）は工程順に示した要部製造工程平面図である。 図２（ｄ）の工程の詳細な説明図であり、（ａ）は外部導出端子に凹部と凸部を形成する前の図、（ｂ）は外部導出端子に凹部と凸部を形成後の図である。 この発明の第３実施例である半導体装置の試験器具の要部構成図である。 この発明の第４実施例である半導体装置の試験方法を示し、（ａ）〜（ｂ）は工程順に示した要部工程図である。 この発明の第５実施例である半導体装置の接続方法を示し、（ａ）〜（ｂ）は工程順に示した要部工程図である。 従来の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。 銅無垢の部材からなるの外部導出端子を有する半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。 図８の半導体装置の電気的特性の測定試験を行なう様子を示す図であり、（ａ）は外部導出端子を測定プローブで挟みこむ前の図、（ｂ）は外部導出端子を挟み込んだ後の図である。
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例であるの半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。この半導体装置１００は、ここではＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を例に挙げたがこれに限るものではなく、ＭＯＳＦＥＴや電子回路などを内蔵した半導体装置であってもよい。なお、電子回路などを内蔵する場合は外部導出端子２の本数はさらに増加させる必要がある。
この半導体装置１００は、支持台であるダイ１と、このダイ１上に半田２２などで固着されるＩＧＢＴチップ３と、外部導出端子２と、これらを被覆する樹脂ケース７とを備える。ダイ１や外部導出端子２は樹脂封止された後、図２のリードフレーム２０から切り出される。ダイ１と接続する外部導出端子２はダイ１を介してＩＧＢＴチップ３裏面のコレクタ電極と接続し、半導体装置１００のコレクタ端子となる。ＩＧＢＴのエミッタ電極４とボンディングワイヤ６で接続する外部導出端子２は半導体装置１００のエミッタ端子となる。また、ゲート電極パッド５とボンディングワイヤ６で接続する外部導出端子２は半導体装置１００のゲート端子となる。樹脂ケース７から露出する前記の外部導出端子２の外部回路配線と接続する箇所４１には、外部導出端子２の両面に凹部８とこれに対応する凸部９がそれぞれ形成されている。前記のダイ１と外部導出端子２は図２（ａ）に示す銅無垢の部材１１からなるリードフレーム２０から切り出される。前記の凹部８および凸部９では半導体装置１００の製造工程中の熱履歴により形成された数百ｎｍ程度の厚い自然酸化膜１０の少なくとも一部が破壊され銅無垢の部材１１が露出している。また、製造工程中の熱履歴以外の例えば保管中に、この銅無垢の部材１１には図示しない数１０ｎｍ程度の極薄い自然酸化膜が形成されていることもある。前記の凸部９は、ダボと称する場合もある。
前記の凸部９と外部回路配線４２とは溶接で接続されるが、銅無垢の部材１１が露出しているので、溶接パワーが小さい場合でも容易に溶接されて溶接性を向上させることができる。また、極薄い自然酸化膜が形成されていても、溶接時に簡単に破られて銅無垢の部材１１が露出するので、溶接性を高めることができる。
また、ダイ１や外部導出端子２の表面に酸化防止のためのニッケルメッキを施さないので、製造工数が削減できて製造コストを低くすることができる。また、メッキのための設備も不要となる。
この凹部８および凸部９は同一面内に複数個形成する場合もある。
凸部９は凹部８の形成により裏面に突き出されて形成される。外部導出端子２の表裏に形成される凹部８と凸部９の平面形状は図１（ａ）に示す円形の他に三角形、四角形、多角形などであり、その深さは例えば、０．３ｍｍ〜０．５ｍｍ程度である。また、外部導出端子の厚さは例えば、１ｍｍ程度である。
また、外部導出端子２の凸部９を除いてニッケルメッキ層を形成する場合もある。この場合も凸部９にニッケルメッキ層がないため、溶接性は向上する。
＜実施例２＞
図２は、この発明の第２実施例である半導体装置の製造方法であり、同図（ａ）〜同図（ｄ）は工程順に示した要部製造工程平面図である。
同図（ａ）において、ダイ１や外部導出端子２となる銅無垢の部材からなるリードフレーム２０を準備する。このリードフレーム２０には酸化防止のためのニッケルメッキは施されていない。
同図（ｂ）において、ダイ１上に図示しない半田２２を介してＩＧＢＴチップ３を固着する。続いて、エミッタ電極４とゲート電極パッド５と外部導出端子２をボンディングワイヤ６で接続する。さらに、モールド樹脂でダイ１、ＩＧＢＴチップ３および外部導出端子２の一部を被覆する。このモールド樹脂が樹脂ケース７となる。この段階でダイ１や外部導出端子２には数百ｎｍ程度の厚い自然酸化膜１０が形成される。
同図（ｃ）において、同図（ｂ）の点線で示す所定の箇所２１でリードフレーム２０を切断する。
同図（ｄ）において、樹脂ケース７から露出した外部導出端子２の図示しない外部回路配線と接続する箇所４１に凹部８と凸部９を形成して、製造工程中の熱履歴で形成された、数百ｎｍ程度の厚さの自然酸化膜１０の少なくとも一部を破壊する。この破壊により一部銅無垢の部材１１が露出した外部導出端子２を有する樹脂ケース７の半導体装置１００であるＩＧＢＴが出来上がる。この凹部８と凸部９の露出した銅無垢の部材１１には製造工程中の熱履歴以外のＩＧＢＴの保管等で図示しない薄い自然酸化膜（例えば、数十ｎｍ程度の厚さ）が形成されていることもある。
また、図１に関する説明の文末で説明した凸部９を除いてニッケルメッキ層を形成する場合は、図２（ａ）と図２（ｂ）の間の工程でリードフレームの溶接する予定の箇所４１をマスクしてリードフレーム２０にニッケルメッキ層を形成する。その後の工程は図２と同じである。
図３は、図２（ｄ）の工程の詳細な説明図であり、同図（ａ）は外部導出端子２に凹部８と凸部９を形成する前の図、同図（ｂ）は外部導出端子２に凹部８と凸部９を形成後の図である。
シリンダ・ピストン機構１２の伸縮部１２ａの先端に凸部１３を有する上加圧治具１４を装着し、シリンダ・ピストン機構１５の伸縮部１５ａの先端に凹部１６を有する下加圧治具１７を装着する。シリンダ・ピストン機構１２，１５を可動させ伸縮部１２ａ，１５ａを伸ばすことで、外部導出端子２の両面を加圧治具１４，１７で挟みこむ。シリンダ・ピストン機構１２，１５で加圧することで外部導出端子２のおもて面２ａを凹状にへこませて凹部８を形成し、それと同時に裏面２ｂを凸状に出っ張らせて凸部９を形成する。このとき厚い自然酸化膜１０は破られ銅無垢の部材１１が露出する。
＜実施例３＞
図４は、この発明の第３実施例である半導体装置の試験器具の要部構成図である。図ではテスタ３７も示した。
図４に示す試験治具２００は、凸部３１を有する上測定プローブ３２と凹部３３を有する下測定プローブ３４で構成され、上下測定プローブ３２，３４は加圧測定機能を有する。この凸部３１と凹部３３の形状は図３の加圧治具１４，１７の凸部１３と凹部１６の形状と同じとしているが、異なっても構わない。また、測定プローブを構成する上測定プローブ３２は主電流を流す主配線３５を介してテスタ３７に接続し、下測定プローブ３４は測定線３６を介してテスタ３７に接続する。なお、上測定プローブ３２，下測定プローブ３４と主配線３５，測定線３６との接続関係は逆にしてもよい。また、主配線３５，測定線３６を一つの配線にして上測定プローブ３２，下測定プローブ３４の一方に接続し、主電流の供給と測定とを当該一つの配線で行うようにしてもよい。
後述の図５に示すように、この上下測定プローブ３２，３４は前記の図２（ｄ）の工程に入る前にシリンダ・ピストン機構１２，１５の伸縮部１２ａ，１５ａの先端に加圧治具１４，１７の代わりに取り付けられる。そして図２（ｄ）の工程に入り、図４に示す外部導出端子２に凹部８、凸部９を形成した状態でテスタ３７により半導体装置の電気的測定試験を行なう。このように、上下測定プローブ３２，３４で外部導出端子２に凹部８および凸部９を形成し、厚い自然酸化膜１０を破ることで外部導出端子２と上下測定プローブ３２，３３との接触不良が防止される。
＜実施例４＞
図５は、この発明の第４実施例である半導体装置の試験方法を示し、同図（ａ）および同図（ｂ）は工程順に示した要部工程図である。この試験方法は製造方法の一環として組み込んでもよい。
同図（ａ）において、上下測定プローブ３２，３４の凸部３１と凹部３３を、半導体装置の外部導出端子２の外部回路配線と溶接する箇所４１の上下にそれぞれ配置する。
同図（ｂ）において、シリンダ・ピストン機構１２，１５を駆動して上下測定プローブ３２，３４で外部導出端子２を挟み込む。続いて、シリンダ・ピストン機構１２，１５により外部導出端子２に加圧力Ｆ（例えば、１００００Ｎ：１トン程度）を加えて外部導出端子２に凹部８と凸部９を形成する。このとき、凹部８および凸部９を被覆している厚い自然酸化膜１０の少なくとも一部が破れて銅無垢の部材１１が露出し、上下測定プローブ３２，３４の凸部３１と凹部３３は外部導出端子２の銅無垢の部材１１が露出した凹部８と凸部９に接触をする。外部導出端子２の銅無垢の部材１１が露出した凹部８と凸部９に上下測定プローブ３２，３４の凸部３１と凹部３３が接触するので接触不良を防止することができる。
このようにして、不活性ガス雰囲気にしない場合でも、接触不良が起こらない状態で半導体装置の電気的測定試験をテスタ３７で実施することができる。この試験が終了して図１の半導体装置１００のＩＧＢＴが出来上がることになる。
この電気的測定試験は図２（ｄ）の工程を兼ねているので、図２（ｄ）の工程が終了した後に改めて電気的測定試験を行なう場合より、試験コストを低減できる。
また、この試験では、前記したように不活性ガス雰囲気を用いないので、試験コストを低減することができる。
さらに不活性ガス雰囲気にする装置は不要なので安価なテスタを用いることができる。
＜実施例５＞
図６は、この発明の第５実施例である半導体装置の接続方法を示し、同図（ａ）〜同図（ｂ）は工程順に示した要部工程図である。接続は溶接を用いて行なう。
同図（ａ）において、図２（ｄ）または図４（ｂ）の工程が終了した後、厚い自然酸化膜１０が除去され銅無垢の部材１１が露出した（または図示しない薄い自然酸化膜が被覆した）半導体装置５００の外部導出端子２の凸部９に外部回路配線４２を接触させて配置する。
同図（ｂ）において、凸部９と外部回路配線４２を溶接して、外部導出端子２と外部回路配線４２を溶接箇所４３で接続する。凸部が図示しない薄い自然酸化膜で被覆されている場合でも、小さな溶接エネルギーで容易に自然酸化膜が破られるのでニッケルメッキされた場合より溶接性は向上する。
このように銅無垢の部材１１が露出した凸部９もしくは図示しない薄い自然酸化膜が被覆された凸部９で溶接することで、溶接性を向上させることができる。
１ ダイ
２ 外部導出端子
３ ＩＧＢＴチップ
４ エミッタ電極
５ ゲート電極パッド
６ ボンディングワイヤ
７ 樹脂ケース
８ 凹部（外部導出端子２）
９ 凸部（外部導出端子２）
１０ 厚い自然酸化膜
１１ 銅無垢の部材
１２、１５ シリンダ・ピストン機構
１３ 凸部（加圧治具１４）
１４ 加圧治具
１６ 凹部（加圧治具１７）
１７ 加圧治具
２０ リードフレーム
２１ 箇所
２２ 半田
３１ 凸部（上測定プローブ３２）
３２ 上測定プローブ
３３ 凹部（下測定プローブ３４）
３４ 下測定プローブ
３５ 主配線
３６ 測定線
３７ テスタ
４１ 箇所
４２ 外部回路配線
４３ 溶接箇所
１００ 半導体装置
２００ 試験治具
５００ 半導体装置

Claims (3)

  1. 半導体チップと、該半導体チップの裏面が固着するダイと、該ダイに接続する外部導出端子と、前記半導体チップおよび前記ダイを収納するケースとを有する半導体装置において、前記外部導出端子が銅無垢で形成され、前記外部導出端子の外部回路配線との接続箇所の一方の面に凹部と他方の面に該凹部に対応する凸部を設け、前記凸部の表面の自然酸化膜の少なくとも一部が破壊されていることを特徴とする半導体装置。
  2. 前記ケースが樹脂ケースであることを特徴とする請求項１に記載の半導体装置。
  3. 銅無垢のリードフレームのダイに相当する箇所に半導体チップを固着する工程と、
    前記リードフレームのダイに相当する箇所と、前記半導体チップと、前記リードフレームの外部導出端子に相当する箇所の一部とを樹脂ケースに収納する工程と、
    前記リードフレームの所定の箇所を切断する工程と、
    前記外部導出端子の外部回路配線との接続箇所の両側に、加圧治具の凸部と凹部とを接触させ、前記加圧治具を加圧することで前記外部導出端子に凹部と凸部を形成し、該凹部と凸部のそれぞれの表面に形成された自然酸化膜の少なくとも一部を破壊し前記銅無垢を露出させる工程と、を含むことを特徴とする半導体装置の製造方法。
JP2012018213A 2012-01-31 2012-01-31 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5935355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012018213A JP5935355B2 (ja) 2012-01-31 2012-01-31 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012018213A JP5935355B2 (ja) 2012-01-31 2012-01-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013157522A JP2013157522A (ja) 2013-08-15
JP5935355B2 true JP5935355B2 (ja) 2016-06-15

Family

ID=49052411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012018213A Expired - Fee Related JP5935355B2 (ja) 2012-01-31 2012-01-31 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5935355B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103852707B (zh) * 2014-03-04 2016-08-24 中国科学院电工研究所 一种功率半导体芯片测试工装
CN103954804B (zh) * 2014-04-10 2016-08-24 中国科学院电工研究所 一种功率半导体芯片测试用覆铜陶瓷基板
JP6548255B2 (ja) * 2015-08-10 2019-07-24 新電元工業株式会社 接続治具及び半導体装置の通電試験方法
JP7542512B2 (ja) 2021-12-06 2024-08-30 三菱電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197477A (en) * 1981-05-29 1982-12-03 Toshiba Corp Measuring method for electronic parts
JP2540157Y2 (ja) * 1993-12-27 1997-07-02 株式会社テセック 電子部品の測定装置
JP2839019B2 (ja) * 1996-08-23 1998-12-16 日本電気株式会社 半導体装置の製造方法
JP3439417B2 (ja) * 2000-03-23 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP2003045920A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
JP5691193B2 (ja) * 2010-02-26 2015-04-01 富士通セミコンダクター株式会社 コンタクタ、半導体装置の試験装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013157522A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5016892B2 (ja) 検査装置及び検査方法
JP4842118B2 (ja) 半導体装置の製造方法
JP4014912B2 (ja) 半導体装置
US5574311A (en) Device having pins formed of hardened mixture of conductive metal particle and resin
US6104201A (en) Method and apparatus for passive characterization of semiconductor substrates subjected to high energy (MEV) ion implementation using high-injection surface photovoltage
JP5935355B2 (ja) 半導体装置および半導体装置の製造方法
JPH01201933A (ja) ワイヤボンディング方法及びその装置
JP2001338955A (ja) 半導体装置及びその製造方法
JP4722757B2 (ja) 半導体装置の製造方法
JP5125975B2 (ja) 樹脂ケース製造方法
KR20000047438A (ko) 반도체 시험 방법 및 반도체 시험 장치
US20090174422A1 (en) Probe Card and Manufacturing Method Thereof
TWI829696B (zh) 探針、檢查治具、檢查裝置以及探針的製造方法
CN205484688U (zh) 芯片失效分析仪
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2005158883A (ja) 回路基板
CN104916609A (zh) 半导体装置及楔形接合装置
JP5626567B2 (ja) 素子実装基板の組み立て方法
JP2002277501A (ja) 導通検査治具及びその製造方法
JPH11297882A (ja) 半導体装置，その製造方法，電子装置およびその製造方法
US20240201223A1 (en) Manufacturing method of semiconductor device and test socket for use in the same
JP2014036077A (ja) 半導体装置およびその製造方法
US20050252948A1 (en) Lead wire bonding method
JP2012028596A (ja) 半導体装置の製造方法
JPS62115748A (ja) 金バンプ形成法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees