JP5928417B2 - Semiconductor element module and gate drive circuit - Google Patents
Semiconductor element module and gate drive circuit Download PDFInfo
- Publication number
- JP5928417B2 JP5928417B2 JP2013157722A JP2013157722A JP5928417B2 JP 5928417 B2 JP5928417 B2 JP 5928417B2 JP 2013157722 A JP2013157722 A JP 2013157722A JP 2013157722 A JP2013157722 A JP 2013157722A JP 5928417 B2 JP5928417 B2 JP 5928417B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- collector
- switching speed
- driving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 230000008859 change Effects 0.000 claims description 60
- 238000001514 detection method Methods 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000003796 beauty Effects 0.000 claims 4
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Description
本発明は、電圧駆動型半導体素子からなる駆動用素子を備えてなる半導体素子モジュール,及び前記半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するゲート駆動回路に関する。 The present invention relates to a semiconductor element module including a driving element made of a voltage-driven semiconductor element, and a gate driving circuit connected to the semiconductor element module and outputting a driving signal to the gate of the driving element.
電圧駆動型半導体素子の一種であるIGBT(Insulated Gate Bipolar Transistor)の駆動制御には、ターンオフ時に発生するスイッチング損失を低減するため、コレクタ−エミッタ間電圧をモニタしながらゲート電圧を印加する技術がある。例えば特許文献1では、IGBT2のゲート2aを分割して駆動用ゲート2b,検知用ゲート2cを設け、コレクタ電圧検知回路3が、検知用ゲート2cとコレクタ2dとの間の寄生容量Cgcを利用してコレクタ2dの電圧を検出している。この構成によれば、IGBTモジュールの外部に、コレクタに抵抗素子やコンデンサ等の素子を接続することなく、コレクタ電圧を検出できる。
In the drive control of an IGBT (Insulated Gate Bipolar Transistor) which is a kind of voltage-driven semiconductor element, there is a technique of applying a gate voltage while monitoring a collector-emitter voltage in order to reduce a switching loss generated at the time of turn-off. . For example, in
しかしながら、特許文献1の構成では、寄生容量Cgcに充電される電荷を、コレクタ電圧検知回路3におけるコンデンサ31に移動させて、コンデンサ31における電荷の変化をオペアンプ30の出力電圧に反映させ、その出力電圧をゲート駆動・制御回路4に出力させている。このような構成では、IGBT2のスイッチング動作が行われている間に、コレクタ電圧検知回路3より出力される電圧によりゲート駆動・制御回路4の駆動状態を変化させてサージ電圧を抑制しスイッチング損失を低減させるには、応答が間に合わず、現実的には困難である。特許文献1には、コレクタ電圧検知回路3及びゲート駆動・制御回路4の作用により、IGBT2のゲート電圧をどのように変化させるのかを示すタイミングチャートの開示もない。また、ゲート−エミッタ間が分離されているため、ノイズによる検出素子の誤オンが発生する懸念がある。
However, in the configuration of
本発明は上記事情に鑑みてなされたものであり、その目的は、高速な動作応答により駆動素子のターンオフ時に発生するスイッチング損失を確実に低減できる導体素子モジュール及びゲート駆動回路を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a conductor element module and a gate drive circuit that can reliably reduce switching loss that occurs when the drive element is turned off by a high-speed operation response. .
請求項1記載の半導体素子モジュールによれば、IGBTからなる駆動用素子のコレクタ−エミッタ間電圧の変化を検出するために同じくIGBTからなる電圧変化検出用素子を設け、これらの素子を一体のICチップとして構成する。その電圧変化検出用素子のコレクタを、駆動用素子のコレクタに接続し、ゲートを自身のエミッタに接続する。そして、電圧変化検出用素子のエミッタを、検出用端子とする。
According to the semiconductor element module according to
このように構成すれば、ゲート電圧を低下させてミラー効果が作用する領域(ミラー領域)に至ると、駆動用素子がターンオフを開始してコレクタ−エミッタ間電圧が上昇する。そして、駆動用素子が完全にオフすれば、前記コレクタの電位は付与されている電源電圧に等しくなる。この過程において、コレクタ−エミッタ間には正の電圧変化(dv/dt)が発生し、この電圧変化により、電圧変化検出用素子のコレクタ−ゲート間,コレクタ−エミッタ間に存在する寄生容量を介して、前記両端子間に電流が流れる。 According to this structure, when the mirror effect by reducing the gate voltage reaches the region (mirror area) acting, driving element starts to turn off collector - emitter voltage rises. When the driving element is completely turned off, the collector potential becomes equal to the applied power supply voltage. In this process, a positive voltage change (dv / dt) occurs between the collector and the emitter, and this voltage change causes a parasitic capacitance existing between the collector and the gate of the voltage change detecting element and between the collector and the emitter. Thus, a current flows between the terminals.
上記電流は、電圧変化検出用素子のエミッタ(検出用端子)−駆動用素子のエミッタ間に、例えば抵抗素子等の電流検出素子を配置することで検出が可能である。そして、前記電流検出素子のエミッタ電圧の変化をモニタすれば、駆動用素子がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を迅速に捉えることができる。したがって、その変化に応じて駆動素子のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。また、電圧変化検出用素子のゲートは自身のエミッタに接続されているので、上記ターンオフの過程において、電圧変化検出用素子がオンすることを確実に防止できる。 The current can be detected by arranging a current detection element such as a resistance element between the emitter of the voltage change detection element (detection terminal) and the emitter of the drive element. If the change in the emitter voltage of the current detection element is monitored, the change in the collector-emitter voltage in the process of turning off the driving element can be quickly grasped. Therefore, if the gate voltage of the drive element is changed in accordance with the change, the surge voltage that is generated in the collector at the time of turn-off can be reliably reduced. Further, since the gate of the voltage change detecting element is connected to its own emitter, it is possible to reliably prevent the voltage change detecting element from being turned on during the turn-off process.
請求項4記載のゲート駆動回路は、請求項1から3の何れか一項に記載の半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するもので、駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段を備える。そして、スイッチング速度制御手段は、駆動用素子のターンオフが開始された段階ではスイッチング速度を速く設定しておき、ターンオフ期間内に、検出用抵抗素子の端子電圧が変化したことを検出すると、スイッチング速度を遅くするようにスイッチング速度可変手段を制御する。これにより、駆動用素子がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。
A gate driving circuit according to
(第1実施形態)
図1において、半導体素子モジュール1は、駆動用素子2と電圧変化センス素子3(電圧変化検出用素子)とを備えている。これらは何れも、例えばIGBT(電圧駆動型半導体素子)であり、同一のプロセスで一体のICチップとして構成されている。尚、電圧変化センス素子3のサイズは、駆動用素子2よりも小さく形成されている。また、駆動用素子2及び電圧変化センス素子3のコレクタ,エミッタ間には、それぞれフリーホイールダイオード2D,3Dが形成されている。
(First embodiment)
In FIG. 1, a
駆動用素子2のゲート(導通制御端子),コレクタ(導通端子),エミッタ(基準電位側導通端子)は、それぞれ半導体素子モジュール1の外部端子G,C,Eに接続されている。電圧変化センス素子3のコレクタは、上記外部端子Cに接続されており、ゲートは、自身のエミッタと共に半導体素子モジュール1の外部端子S(検出用端子)に接続されている。
The gate (conduction control terminal), collector (conduction terminal), and emitter (reference potential side conduction terminal) of the driving element 2 are connected to the external terminals G, C, and E of the
半導体素子モジュール1の外部において、外部端子Sと外部端子E’との間には、抵抗素子R1(検出用抵抗,電圧変化検出用素子)が接続されている。尚、外部端子E’は実質外部端子Eと同じ端子であるから、必ずしも独立して設ける必要はない。また、外部端子Sは、コンパレータ4の反転入力端子に接続されており、コンパレータ4の非反転入力端子には、基準電圧Vrefが与えられている。基準電圧Vrefの基準電位は、外部端子E’(回路グランド)となっている。
Outside the
コンパレータ4の出力端子は、遅延回路5を介してターンオフ制御部6(スイッチング速度制御手段)の入力端子に接続されている。半導体素子モジュール1の外部端子Gと、外部端子E’との間には、抵抗素子R2及びスイッチ7の直列回路(スイッチング速度可変手段)と、抵抗素子R3及びスイッチ8の直列回路(スイッチング速度可変手段)とが並列に接続されている。
The output terminal of the
ターンオフ制御部6には、駆動用素子2の駆動信号(ゲート制御信号)が与えられており、駆動信号がローレベルで且つコンパレータ5の出力電圧がハイレベルであれば、スイッチ7及び8を同時にオンする。また、駆動信号がローレベルで且つコンパレータ5の出力電圧がローレベルであれば、スイッチ7のみをオンする。以上において、半導体素子モジュール1を除いたものが、ゲート駆動回路9を構成している。
尚、ゲート駆動回路9については、駆動用素子2をターンオフさせるための構成部分のみを示しており、駆動用素子2をターンオンさせる際には、図示しない信号経路により外部端子Gにハイレベル信号が印加される(この時、スイッチ7及び8は何れもオフされる)。
When the drive signal (gate control signal) of the drive element 2 is given to the turn-off control unit 6 and the drive signal is low level and the output voltage of the
The gate driving circuit 9 shows only a component for turning off the driving element 2. When the driving element 2 is turned on, a high level signal is sent to the external terminal G through a signal path (not shown). Applied (at this time, both switches 7 and 8 are turned off).
次に、本実施形態の作用について説明する。図2は、半導体素子モジュール1の駆動用素子2をターンオフさせる場合の(a)ゲート−エミッタ間電圧VGE,(b)コレクタ−エミッタ間電圧VCE,(c)センス端子S−エミッタ間電圧VSEを示している。電圧VGEをハイレベルからローレベルに変化させる途中で、ミラー領域において当該電圧波形はほぼフラットになる。その後、駆動用素子2がターンオフを開始して、電圧VCEが上昇し、最終的にはコレクタに付与されている電源電圧(システム電圧)に到達する。
Next, the operation of this embodiment will be described. 2 shows (a) a gate-emitter voltage VGE, (b) a collector-emitter voltage VCE, and (c) a sense terminal S-emitter voltage VSE when the driving element 2 of the
上記の過程において、半導体素子モジュール1の端子G−E’間に接続されているのが、一貫して抵抗素子R2及びR3の並列回路であれば、電圧VCEは実線で示すように変化し、駆動用素子2が完全にオフしようとする際に、コレクタにはインダクタンス成分によってサージ電圧が発生する。
In the above process, if it is consistently a parallel circuit of the resistance elements R2 and R3 that is connected between the terminals GE ′ of the
一方、ゲート駆動回路9により電圧VCEが上昇する過程で、コレクタ−エミッタ間には正の電圧変化(dv/dt)が発生する。この電圧変化により、電圧変化センス素子3のコレクタ−ゲート間,コレクタ−エミッタ間に存在する寄生容量を介して前記両端子間に電流が流れ、この電流は、更に電圧変化センス素子3のゲート,エミッタから端子Sを経由して抵抗素子R1に流れる。これにより、抵抗素子R1の端子電圧が上昇して基準電圧Vrefを超えると、コンパレータ4の出力電圧はローレベルに変化する。すると、ターンオフ制御部6はスイッチ8をオフするので、これ以降、駆動用素子2のゲートは抵抗素子R2のみを介して放電される。
On the other hand, a positive voltage change (dv / dt) occurs between the collector and the emitter in the process of increasing the voltage VCE by the gate drive circuit 9. Due to this voltage change, a current flows between the two terminals via the parasitic capacitance existing between the collector and gate of the voltage change sense element 3 and between the collector and emitter, and this current further flows to the gate of the voltage change sense element 3. The current flows from the emitter through the terminal S to the resistance element R1. Thereby, when the terminal voltage of the resistance element R1 rises and exceeds the reference voltage Vref, the output voltage of the
つまり、駆動用素子2をターンオフさせる途中で、ゲートを放電させる経路中の抵抗値が上昇することになり、スイッチング速度が低下する。この作用により、電圧VGEが低下する勾配が緩やかになり、電圧VCEの変化が緩和されるため、破線で示すようにサージ電圧の振幅が低減される。この作用を受けて、電圧VSEの波形も、破線で示すように立下り勾配が緩やかに変化する。尚、遅延回路5によって付与される遅延時間は、コンパレータ4の出力電圧がローレベルに変化してから、電圧VCEが電源電圧に到達する直前にゲート抵抗値を切り替えることで、サージ電圧を効果的に抑制するための時間を考慮して設定する。
That is, in the middle of turning off the driving element 2, the resistance value in the path for discharging the gate increases, and the switching speed decreases. By this action, the gradient at which the voltage VGE decreases becomes gentle and the change in the voltage VCE is relaxed, so that the amplitude of the surge voltage is reduced as shown by the broken line. As a result, the falling slope of the waveform of the voltage VSE also changes gently as shown by the broken line. Note that the delay time provided by the
以上のように本実施形態によれば、駆動用素子2のコレクタ−エミッタ間電圧の変化を検出するために電圧変化センス素子3を設け、電圧変化センス素子3のコレクタを、駆動用素子2のコレクタに接続し、ゲートを自身のエミッタに接続する。そして、電圧変化センス素子3のエミッタを、半導体素子モジュール1の検出用端子Sとする。このように構成すれば、ゲート電圧を低下させることで駆動用素子2がターンオフを開始し、コレクタ−エミッタ間電圧が上昇する過程において、コレクタ−エミッタ間には正の電圧変化(dv/dt)が発生するので、この電圧変化により、電圧変化センス素子3のコレクタ−ゲート間,コレクタ−エミッタ間に存在する寄生容量を介して前記両端子間に電流が流れる。
As described above, according to the present embodiment, the voltage change sense element 3 is provided to detect the change in the collector-emitter voltage of the drive element 2, and the collector of the voltage change sense element 3 is connected to the drive element 2. Connect to the collector and connect the gate to your emitter. The emitter of the voltage change sense element 3 is used as the detection terminal S of the
したがって、検出用端子S,E’間に抵抗素子R1を配置すれば上記電流の検出が可能であるから、抵抗素子R1の端子電圧変化をモニタすれば、駆動用素子2がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を迅速に捉えることができる。したがって、その変化に応じて駆動素子2のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。 Therefore, if the resistance element R1 is arranged between the detection terminals S and E ′, the current can be detected. Therefore, if the change in the terminal voltage of the resistance element R1 is monitored, the collector in the process in which the driving element 2 is turned off. -The change in the voltage between the emitters can be caught quickly. Therefore, if the gate voltage of the drive element 2 is changed in accordance with the change, the surge voltage that is generated in the collector at the time of turn-off can be reliably reduced.
ここで、特許文献1でのIGBT2は、ゲート2aだけを2つのゲート2b,2cに分割した構造であるが、半導体素子モジュール1における駆動用素子2及び電圧変化センス素子3については、ゲートとエミッタとが共に分離された構造であると言える。本実施形態では、このような素子構造を採用し、電圧変化センス素子3のゲートを自身のエミッタに接続している。したがって、上記ターンオフの過程において、電圧変化センス素子3がオンすることを確実に防止できる。
Here, the IGBT 2 in
そして、ゲート駆動回路9のターンオフ制御部6はターンオフが開始された段階ではゲート抵抗値を小さくしてスイッチング速度を速く設定しておき、ターンオフ期間内に、抵抗素子R1の端子電圧が変化したことを検出すると、ゲート抵抗値を大きくしてスイッチング速度を遅くするようにした。これにより、駆動用素子2がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。 Then, the turn-off control unit 6 of the gate driving circuit 9 sets the gate resistance value to be lower and sets the switching speed faster at the stage when the turn-off is started, and the terminal voltage of the resistance element R1 has changed during the turn-off period. When detected, the gate resistance value was increased to reduce the switching speed. As a result, the switching speed can be reduced and the surge voltage can be reduced within the period in which the driving element 2 is turned off.
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分についてのみ説明する。図3に示すように、第2実施形態のゲート駆動回路11は、抵抗素子R2及びスイッチ7の直列回路と、抵抗素子R3及びスイッチ8の直列回路とが削除されており、これらに替えて可変定電流源12(スイッチング速度可変手段)が配置されている。
(Second Embodiment)
Hereinafter, the same parts as those of the first embodiment are denoted by the same reference numerals, description thereof is omitted, and only different parts will be described. As shown in FIG. 3, in the
また、ターンオフ制御部6に替わるターンオフ制御部13(スイッチング速度制御手段)は、駆動用素子2の駆動信号がローレベルで且つコンパレータ5の出力電圧がハイレベルであれば、例えば出力信号をローレベルにする。このとき、可変定電流源12が流す定電流値は大きく設定されており、駆動用素子2のゲートは急速に放電されてスイッチング速度は比較的速くなる。そして、駆動信号がローレベルで且つコンパレータ5の出力電圧がローレベルであれば、ターンオフ制御部13は出力信号をハイレベルにする。このとき、可変定電流源12が流す定電流値は小さくなるように設定されており、駆動用素子2のゲートは緩慢に放電されるようになり、スイッチング速度は比較的遅くなる。
Further, the turn-off control unit 13 (switching speed control means) that replaces the turn-off control unit 6 has, for example, an output signal at a low level if the drive signal of the driving element 2 is at a low level and the output voltage of the
以上のように構成される第2実施形態によれば、ゲート駆動回路11は、可変定電流源12が流す定電流値を変化させることで、駆動用素子2をターンオフさせる際のスイッチング速度を変化させるので、第1実施形態と同様の効果が得られる。
According to the second embodiment configured as described above, the
(第3実施形態)
図4に示す半導体素子モジュール21は、半導体素子モジュール1に電流センス素子22(電流検出用素子)を追加したものである。この電流センス素子22は、電圧変化センス素子3に並列に接続されており、ゲートは駆動用素子2のゲートに接続されている。IGBTを内蔵する半導体素子モジュールには、駆動用素子としてのIGBTに流れるコレクタ電流を検出するための電流センス素子も内蔵しているものがある。一般に、電流センス素子には、駆動用素子に流れるコレクタ電流を数1000分の1程度の分流したコレクタ電流が流れるが、第3実施形態の電流センス素子22も、一般的な電流センス素子と同様の構成である。
(Third embodiment)
A
電流センス素子を備える半導体素子モジュールの場合、検出用端子Sは、電流センス素子を介して駆動用素子に流れる電流を検出するための端子として設けられている。したがって、半導体素子モジュール21は、上記の一般的構成の半導体素子モジュールに、電圧変化センス素子3を追加した形となっている。
In the case of a semiconductor element module including a current sense element, the detection terminal S is provided as a terminal for detecting a current flowing through the drive element via the current sense element. Therefore, the
半導体素子モジュール21に接続するのは、第1,第2実施形態のゲート駆動回路9,11の何れでも良いが、例えば過電流検出用の一般的な回路は別途必要である。抵抗素子R1の端子電圧により過電流検出を行うのは駆動用素子2がターンオンしている期間であるから、ターンオフ時のゲート電圧制御とは独立して行うことができる。
Any one of the
図5は、半導体素子モジュール1の駆動用素子2をターンオフさせる場合の各電圧波形をシミュレーションしたもので、ゲート−エミッタ間電圧VGE,コレクタ−エミッタ間電圧VCE,センス端子S−エミッタ間電圧VSEを示す。電圧VGEをハイレベルからローレベルに変化させる途中で、ミラー領域において当該電圧波形がフラットになった後、駆動用素子2がターンオフを開始して、電圧VCEが上昇し、最終的にはコレクタの電源電圧に到達する。尚、電圧VCEの波形には、サージ電圧の発生は反映されていない。
FIG. 5 is a simulation of each voltage waveform when the driving element 2 of the
電圧変化センス素子3が存在しなければ、電圧VCEが上昇する過程で駆動用素子2がターンオンしている間は、抵抗素子R1に電流センス素子22を介して略一定の電流が流れるため、電圧VSEは一貫して平坦である。一方、電圧変化センス素子3が存在すると、抵抗素子R1に電圧変化センス素子3を介して流れた電流も重畳される。その結果、図中に破線で示すように、電圧VSEのレベルがパルス的に上昇する。したがって、基準電圧Vrefを、電圧VSEの上昇分の間に設定することで電圧VCEの変化を検出できる。
If the voltage change sensing element 3 does not exist, a substantially constant current flows through the resistance element R1 through the
以上のように第3実施形態によれば、半導体素子モジュール21に、コレクタ及びゲートがそれぞれ駆動用素子2のコレクタ及びゲートに接続されると共に、エミッタが検出用端子Sに接続される電流センス素子22を備える。この場合、電流センス素子22を備える半導体素子モジュールに電圧変化センス素子3を追加したものとなるので、既に電流検出用として設けられている端子Sを用いて電圧VCEの変化を検出できる。
As described above, according to the third embodiment, the
また、この場合、電流センス素子22が存在することで、駆動用素子2がターンオンしている間は、抵抗素子R1に略一定の電流が流れるので、抵抗素子R1の端子電圧もほぼ一定のレベルを示している。これは、ターンオフ時において、サージ電圧がより発生し易い状態である。そして、駆動用素子2がターンオフする際には、電圧変化センス素子3を介して流れた電流分の電圧が、前記レベルに上乗せされた形で発生する。したがって、電圧VCEが変化したことの検出をより迅速に行うことができ、より速いタイミングでスイッチング速度の切替えを行うことができる。
In this case, since the
(第4実施形態)
第4実施形態の半導体素子モジュール31は、第3実施形態と同様に電流センス素子22を備えているが、そのエミッタは、電圧変化センス素子3のエミッタと共通に接続されていない。電圧変化センス素子3のエミッタは、半導体素子モジュール31の外部端子VS(検出用端子)に接続されており、電流センス素子22のエミッタは、別個に設けられた外部端子ISに接続されている。そして、端子IS,E’間には、電流検出用の抵抗素子R4が接続されている。
(Fourth embodiment)
The
すなわち、半導体素子モジュール31では、電流センス素子22により電流検出を行うための端子ISと、電圧変化センス素子3により電圧VCEの変化を検出するための端子VSとを分離した。第3実施形態で説明したように双方の端子を一体化すれば、電圧VCEが変化したことの検出をより迅速に行うことができる。しかしその場合、ゲート駆動回路9,11において、コンパレータ4に付与する基準電圧Vrefを、各状態での電圧差を考慮して設定する必要がある。一方、第4実施形態のように端子VSを端子ISと分離すれば、端子VSの通常電位はゼロレベルであるから、基準電圧Vrefの設定が容易となる。また、抵抗素子R1,R4の抵抗値の選択も容易になる。
That is, in the
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
第1実施形態において、例えば抵抗素子R2の抵抗値を低く,抵抗素子R3の抵抗値を高く設定しておき、ターンオフの開始時には抵抗素子R2のみを接続し、ターンオフ動作の途中で抵抗素子R3側に接続を切り替えるように制御しても良い。
The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible .
In the first embodiment, for example, the resistance value of the resistance element R2 is set low and the resistance value of the resistance element R3 is set high, and only the resistance element R2 is connected at the start of turn-off. You may control to switch the connection.
図面中、1は半導体素子モジュール、2は駆動用素子、3は電圧変化センス素子(電圧変化検出用素子)、6はターンオフ制御部(スイッチング速度制御手段)、7,8はスイッチ(スイッチング速度可変手段)、9はゲート駆動回路、R1は抵抗素子(検出用抵抗,電圧変化検出用素子)、R2,R3は抵抗素子(スイッチング速度可変手段)を示す。 In the drawings, 1 is a semiconductor element module, 2 is a driving element, 3 is a voltage change sensing element (voltage change detection element), 6 is a turn-off control unit (switching speed control means), and 7 and 8 are switches (switching speed variable). Means), 9 is a gate drive circuit, R1 is a resistance element (detection resistance, voltage change detection element), and R2 and R3 are resistance elements (switching speed variable means).
Claims (6)
前記電圧変化検出用素子は、前記駆動用素子のコレクタ−エミッタ間電圧の変化を検出するために設けられ、コレクタが前記駆動用素子のコレクタに接続されると共に、ゲートが自身のエミッタに接続されており、
前記電圧変化検出用素子のエミッタが、検出用端子(S)として設けられることを特徴とする半導体素子モジュール(1,21,31)。 Both are configured as an integrated IC chip including a driving element (2) made of IGBT (Insulated Gate Bipolar Transistor) and a voltage change detecting element (3) ,
The voltage change detecting element, collector of the driving element - provided for detecting a change in the emitter capacitor voltage, the collector is connected to the collector of the driving element, the gate of its own emitter is connected to the other,
Semiconductor element module emitter capacitor of the voltage change detecting device, characterized in that provided as a detection terminal (S) (1,21,31).
前記検出用端子と、前記駆動用素子のエミッタとの間に接続される検出用抵抗素子(R1)と、
前記駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段(7,8,R2,R3,12)と、
前記駆動用素子のターンオフが開始された段階では前記スイッチング速度を速く設定しておき、前記ターンオフ期間内に、前記検出用抵抗素子の端子電圧が変化したことを検出すると、前記スイッチング速度を遅くするように前記スイッチング速度可変手段を制御するスイッチング速度制御手段(6,13)とを備えたことを特徴とするゲート駆動回路(9,11)。 A gate drive circuit connected to the semiconductor element module according to any one of claims 1 to 3 and outputting a drive signal to a gate of the drive element,
Wherein a detection terminal, the detecting resistor element connected between the emitter motor of the driving element (R1),
Switching speed variable means (7, 8, R2, R3, 12) configured to change the switching speed of the driving element;
When the turn-off of the driving element is started, the switching speed is set fast, and when the change of the terminal voltage of the detection resistance element is detected within the turn-off period, the switching speed is slowed down. And a switching speed control means (6, 13) for controlling the switching speed variable means.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157722A JP5928417B2 (en) | 2013-07-30 | 2013-07-30 | Semiconductor element module and gate drive circuit |
US14/332,761 US9094005B2 (en) | 2013-07-30 | 2014-07-16 | Semiconductor element module and gate drive circuit |
DE102014214773.5A DE102014214773A1 (en) | 2013-07-30 | 2014-07-28 | SEMICONDUCTOR ELEMENT MODULE AND GATE CONTROLLER |
CN201410369596.2A CN104348338B (en) | 2013-07-30 | 2014-07-30 | Semiconductor element module and gate driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013157722A JP5928417B2 (en) | 2013-07-30 | 2013-07-30 | Semiconductor element module and gate drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015029378A JP2015029378A (en) | 2015-02-12 |
JP5928417B2 true JP5928417B2 (en) | 2016-06-01 |
Family
ID=52492713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013157722A Expired - Fee Related JP5928417B2 (en) | 2013-07-30 | 2013-07-30 | Semiconductor element module and gate drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5928417B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6483997B2 (en) * | 2014-10-10 | 2019-03-13 | ローム株式会社 | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device |
JP6725328B2 (en) * | 2016-06-09 | 2020-07-15 | 株式会社東芝 | Gate drive circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0767073B2 (en) * | 1992-09-24 | 1995-07-19 | 富士電機株式会社 | Insulated gate element drive circuit |
JP3222330B2 (en) * | 1994-09-20 | 2001-10-29 | 株式会社日立製作所 | Semiconductor circuit and semiconductor integrated circuit |
JP3132648B2 (en) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | Gate drive circuit in power converter |
JP2009055078A (en) * | 2007-08-23 | 2009-03-12 | Sanken Electric Co Ltd | Load drive circuit |
-
2013
- 2013-07-30 JP JP2013157722A patent/JP5928417B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015029378A (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9094005B2 (en) | Semiconductor element module and gate drive circuit | |
JP4144541B2 (en) | Driver circuit for voltage-driven semiconductor device | |
JP6616576B2 (en) | Driving circuit | |
US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
JP6498473B2 (en) | Switch drive circuit | |
JP2013168905A (en) | Power device control circuit and power device circuit | |
JP6349855B2 (en) | Drive device | |
JP4991446B2 (en) | Power converter | |
JP2016059036A (en) | Short-circuit protection circuits, system, and method | |
JP6350214B2 (en) | Drive device | |
JP2007221473A (en) | Drive circuit for switching circuit, and switching circuit | |
JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
JP2008193717A (en) | Method and apparatus for driving semiconductor device | |
JP2017079534A (en) | Gate control circuit | |
JP5928417B2 (en) | Semiconductor element module and gate drive circuit | |
JP5282492B2 (en) | Switching element drive circuit | |
US9912331B2 (en) | Gate driver that drives with a sequence of gate resistances | |
JP7330305B2 (en) | Semiconductor switching element drive circuit and semiconductor device | |
JP2014079086A (en) | Circuit for driving voltage-driven semiconductor element | |
JP2002300016A (en) | Gate drive means and gate drive circuit | |
US20150049531A1 (en) | Driving device | |
JP6627351B2 (en) | Switching circuit device | |
JP6033737B2 (en) | Inverter control device | |
JP2015142155A (en) | semiconductor device module and gate drive circuit | |
JP6847641B2 (en) | Gate drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5928417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |