JP6033737B2 - Inverter control device - Google Patents
Inverter control device Download PDFInfo
- Publication number
- JP6033737B2 JP6033737B2 JP2013102174A JP2013102174A JP6033737B2 JP 6033737 B2 JP6033737 B2 JP 6033737B2 JP 2013102174 A JP2013102174 A JP 2013102174A JP 2013102174 A JP2013102174 A JP 2013102174A JP 6033737 B2 JP6033737 B2 JP 6033737B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- mosfet
- current
- power element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、たとえば電気モータなどの負荷を駆動制御するため等に用いるインバータ制御装置に関する。 The present invention relates to an inverter control device used for driving and controlling a load such as an electric motor.
従来のインバータ装置としては、特許文献1に記載のものが知られている。この従来のインバータ装置では、電圧駆動形の半導体スイッチング素子(実施例ではMOS入力型のパワートランジスタ)と帰還ダイオードとが逆並列接続されたインバータのパワー素子が、制御回路でオンオフ制御されるようにされている。これにより、パワー素子の各直列接続点に結線された負荷が、通電制御される。
上記制御回路は、直列接続した一方のパワー素子がターンオンに移行する際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流を検出して、回復電流が略最大となる時点までは遅いターンオン速度とし、この時点に到達した後は速いターンオン速度にする。
As a conventional inverter device, the one described in Patent Document 1 is known. In this conventional inverter device, a power circuit of an inverter in which a voltage-driven semiconductor switching element (a MOS input type power transistor in the embodiment) and a feedback diode are connected in antiparallel is controlled on and off by a control circuit. Has been. Thereby, energization control is performed on the load connected to each series connection point of the power element.
The control circuit detects a recovery current flowing in a feedback diode connected in reverse parallel to the other power element connected in series when one of the power elements connected in series shifts to turn-on, and the recovery current becomes substantially maximum. Use a slow turn-on speed until this point, and a fast turn-on speed after reaching this point.
より具体的には、パワー素子のゲート電圧が閾値となり、回復電流がピークになると、ミラー効果により、ゲート−エミッタ間の電位Vgeは一次的に降下する(特許文献1の図6を参照)。このことを利用して、上記従来のインバータ装置のピーク検出回路では、回復電流のピーク時を検出するのに、ゲート−エミッタ間の電位Vgeの降下を検出するようにしている。
そして、上記電位Vgeの降下を検出したら、初めゆっくり上昇させていたゲート電圧から、ゲートを充電する電流を増やすようにしてゲート電圧を早く上昇させ、オン抵抗の大きな領域を速く抜けることで、損失を減らすようにしている。
このようにして、回復時に生じるサージ電圧を確実に抑制し、かつインバータを高効率で動作させることを狙っている。
More specifically, when the gate voltage of the power element becomes a threshold value and the recovery current peaks, the potential Vge between the gate and the emitter drops temporarily due to the Miller effect (see FIG. 6 of Patent Document 1). By utilizing this fact, the peak detection circuit of the conventional inverter device detects a drop in the potential Vge between the gate and the emitter in order to detect the peak time of the recovery current.
When the drop in the potential Vge is detected, the gate voltage is increased quickly by increasing the gate charging current from the gate voltage that has been slowly increased at the beginning. Try to reduce.
Thus, it aims at suppressing the surge voltage which arises at the time of recovery | restoration reliably, and operating an inverter with high efficiency.
しかしながら、上記従来のインバータ制御装置では、電位Vgeの略ピークを検出するのに、ゲート−エミッタ間の電位Vgeが降下したことを検出するようにしている。このように上記電位の降下を検出してからゲート電圧上昇の動作したのでは、回路に動作遅れの時間があるため、そのスイッチング損失を減らす効果が少ない、という問題点がある。 However, in the above conventional inverter control device, in order to detect the approximate peak of the potential Vge, it is detected that the potential Vge between the gate and the emitter has dropped. Thus, when the gate voltage is increased after the potential decrease is detected, there is a problem in that the circuit has an operation delay time, so that the effect of reducing the switching loss is small.
すなわち、損失は、コレクタ−エミッタ間の電位Vceにコレクタ−エミッタ間を流れた電流Iceを乗算した値となるので、ゲート電圧が下がったことを検出してから動作させたのでは遅く、損失を減らす効果が小さくなることになる。 That is, the loss is a value obtained by multiplying the collector-emitter potential Vce by the current Ice flowing between the collector-emitter, so that it is slow to operate after detecting that the gate voltage has dropped, and the loss is reduced. The effect of reducing will be reduced.
本発明は、上記問題に着目してなされたもので、その目的とするところは、インバータ回路の一方のパワー素子がターンオンする際に、直列接続した他方のパワー素子に逆並列接続した帰還ダイオードに流れる回復電流のピークをより正確に検出して、パワー素子のスイッチング損失を従来装置に比べて、より少なくすることができるようにしたインバータ制御装置を提供することにある。 The present invention has been made paying attention to the above-mentioned problem, and its purpose is to provide a feedback diode connected in reverse parallel to the other power element connected in series when one power element of the inverter circuit is turned on. An object of the present invention is to provide an inverter control device that can detect the peak of a recovery current that flows more accurately and reduce the switching loss of a power element as compared with a conventional device.
この目的のため本発明によるインバータ制御装置は、
パワー素子と帰還ダイオードとが並列接続されたチョッパ回路を備え、パワー素子をオンオフ制御するインバータ装置において、
パワー素子のゲート充電電流を増やすゲート電流増量スイッチ部と、
パワー素子のゲートの電圧が所定電圧になったことを検出するゲート電圧検出部と、
前記ゲート電圧検出部にて前記ゲート電圧が前記所定電圧以上であることを検出している間は、前記ゲート電流増量スイッチ部をオフにしておき、当該オフにした後に前記ゲート電圧が前記所定電圧まで下がった時点で前記ゲート電流増量スイッチ部をオンにするゲート電流増量スイッチ部制御手段と、
を備えたことを特徴とする。
For this purpose, the inverter control device according to the present invention is:
In an inverter device comprising a chopper circuit in which a power element and a feedback diode are connected in parallel, and controlling the power element on and off,
A gate current increasing switch for increasing the gate charging current of the power element;
A gate voltage detector for detecting that the voltage of the gate of the power element has become a predetermined voltage;
While the gate voltage at the gate voltage detecting unit is detecting that said the predetermined voltage or more, can you turn off the gate current increase the switch section, the gate voltage is said predetermined after to the OFF and gate current increase the switch part controlling means for turning on the gate current increase the switch portion at the time when lowered to the voltage,
It is provided with.
また、好ましくは、所定電圧が、パワー素子の閾値である、
ことを特徴とする。
Preferably, the predetermined voltage is a threshold value of the power element.
It is characterized by that.
また、好ましくは、ゲート電圧検出部を、
出力にオープンコレクタを有し、プラス入力にパワー素子の閾値電力に相当する定電圧を接続し、マイナス入力にパワー素子のゲートを接続するコンパレータで構成した、
ことを特徴とする。
Preferably, the gate voltage detection unit is
It has an open collector at the output, connected to the positive input a constant voltage corresponding to the threshold power of the power element, and composed of a comparator that connects the gate of the power element to the negative input.
It is characterized by that.
また、好ましくは、ゲート電流増量スイッチ部制御手段を、
ゲート電流増量スイッチ部のゲートに抵抗を介して駆動信号を印加するとともに、
上記コンパレータの出力を、ゲート電流増量スイッチ部を構成する素子のゲートに接続して、構成した、
ことを特徴とする。
Also preferably, the gate current increase switch unit control means,
While applying a drive signal via a resistor to the gate of the gate current increase switch unit,
The output of the comparator is connected to the gate of the element that constitutes the gate current increase switch unit.
It is characterized by that.
本発明のインバータ制御装置にあっては、パワー素子がターンオンする際のスイッチング損失を最低限に抑えながら、帰還ダイオードを流れる逆方向回復電流を低減してこの電流に起因したノイズを安価な構成で低減することができる。
In the inverter control device of the present invention, the reverse recovery current flowing through the feedback diode is reduced while minimizing the switching loss when the power element is turned on, and the noise caused by this current is reduced in cost. Can be reduced.
また、所定電圧をパワー素子の閾値としたので、逆方向回復電流が流れるタイミングを、正確かつ確実に予測することができる。 In addition, since the predetermined voltage is used as the threshold value of the power element, the timing at which the reverse recovery current flows can be accurately and reliably predicted.
また、ゲート電圧検出部を、出力にオープンコレクタを有し、プラス入力にパワー素子の閾値電力に相当する定電圧を接続し、マイナス入力にパワー素子のゲートを接続するコンパレータで構成したので、簡単な構成でゲート電圧が閾値になったタイミングを検出することができる。 The gate voltage detector has an open collector at the output, a constant voltage equivalent to the threshold power of the power element is connected to the positive input, and a comparator that connects the gate of the power element to the negative input. With this configuration, it is possible to detect the timing when the gate voltage becomes a threshold value.
また、ゲート電流増量スイッチ部制御手段が、ゲート電流増量スイッチ部のゲートに駆動信号が抵抗を介して印加されるようにするとともに、上記コンパレータの出力を、ゲート電流増量スイッチ部を構成する素子のゲートに接続して構成されているので、簡単な構成で、ゲート電流増量スイッチ部のゲート電圧を制御することができる。 Further, the gate current increase switch unit control means applies a drive signal to the gate of the gate current increase switch unit through a resistor, and outputs the output of the comparator to the element constituting the gate current increase switch unit. Since it is configured to be connected to the gate, the gate voltage of the gate current increasing switch unit can be controlled with a simple configuration.
以下、本発明の実施の形態を、図面に示す実施例に基づき詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on examples shown in the drawings.
まず、実施例1のインバータ制御装置の全体構成を説明する。
この実施例1のインバータ制御装置は、本実施例では、たとえば電気自動車の車両駆動用の電気モータを駆動制御するインバータを制御するのに用いられ、図1に示すように、インバータ1に接続され、ゲート駆動回路2と、ゲート電流増量スイッチ部3と、コンパレータ4と、抵抗R4と、を備えている。
First, the overall configuration of the inverter control device according to the first embodiment will be described.
In this embodiment, the inverter control device of the first embodiment is used to control an inverter that drives and controls an electric motor for driving a vehicle of an electric vehicle, for example, and is connected to an inverter 1 as shown in FIG. , A gate drive circuit 2, a gate current increase
インバータ1は、周知のように、それぞれパワー素子と帰還ダイオードの並列回路からなる昇圧チョッパ回路と降圧チョッパ回路とを組み合わせた双方向チョッパを基に複数組(たとえば3組)で構成されており、直流電力を交流電力に変えて、図示しない電気モータを駆動制御する。
ここでは、図1に示すように、1組のチョッパ回路、絶縁ゲートバイポーラ型トランジスタ(IGBT)1a、およびこの両端に逆方向並列接続した帰還ダイオード1bのみを描いてある。他の組も上記と同じ構成に同じになるので、それらの図示および説明は省略してある。
なお、IGBT1aは、本発明のパワー素子に相当する。
As is well known, the inverter 1 is composed of a plurality of sets (for example, three sets) based on a bidirectional chopper combining a step-up chopper circuit and a step-down chopper circuit each composed of a parallel circuit of a power element and a feedback diode. The electric motor (not shown) is driven and controlled by changing the DC power to AC power.
Here, as shown in FIG. 1, only a pair of chopper circuits, an insulated gate bipolar transistor (IGBT) 1a, and a
The
ゲート駆動回路2は、IGBT1aをオン、オフするためのHighとLowの両信号からなるパルス指令を発生するようにICで構成されたパルス指令部21と、パルス指令信号を受けてオンオフする2つのMOS型の電界効果型トランジスタ、すなわちオン用MOSFET5およびオフ用MOSFET6と、IGBT1aをオフにするためのゲートオフ用MOSFET9と、を有している。なお、オン用MOSFET5およびゲートオフ用MOSFET9はPチャンネル型とし、オフ用MOSFET6はNチャンネル型としている。
The gate drive circuit 2 includes a
パルス指令部21としては、たとえば、「電気自動車工学」(廣田幸嗣、小笠原悟司編著、舟渡寛人、三原輝儀、出口欣▲高▼、初田匡之 共著、森北出版会社 2010年12月30日発行)の第133頁の図6.5に説明されているようにして、指令信号を発生する。
Examples of the
オン用MOSFET5は、パルス指令部21に接続されたゲートと、電源に接続されたドレインと、オフ用MOSFET6のドレインおよび抵抗R4にそれぞれ接続されたソースと、を有する。ゲートにLow信号(負電圧)が印加されると、オン用MOSFET5はオンとなってドレーン〜ソース間が導通するが、ゲートにhigh信号(正電圧)が印加されると、オン用MOSFET5はオフとなってドレーン〜ソースを遮断する。
The on
一方、オフ用MOSFET6は、パルス指令部21に接続されたゲートと、オン用MOSFET5のソースおよび抵抗R4にそれぞれ接続されたドレインと、接地されたソースと、を有する。ゲートにhigh信号が印加されると、オフ用MOSFET6はオンとなってドレーン〜ソース間が導通するが、ゲートにLow信号が印加されると、オフ用MOSFET6はオフとなってドレーン〜ソースを遮断する。
なお、これらのオン用MOSFET5およびオフ用MOSFET6のドレイン−ソース間には、帰還ダイオード10、11がそれぞれ逆並列接続されている。
On the other hand, the off MOSFET 6 has a gate connected to the
Note that
ゲートオフ用MOSFET9は、オン用MOSFET5のソースおよびオフ用MOSFET6のドレインに接続されたゲートと、ゲート電流増量スイッチ部3の第1MOSFET 7に抵抗R2を介して、またゲート電流増量スイッチ部3の第2MOSFET 8のソースに抵抗R6および抵抗R5を介して、また抵抗R6を介してIGBT1aのゲートに接続されたドレインと、接地されたソースと、を有する。
ゲートオフ用MOSFET9のゲートにLow信号が印加されると、MOSFET9はオンとなってドレーン〜ソース間が導通して接地されるが、ゲートにhigh信号が印加されると、ゲートオフ用MOSFET9はオフとなってドレーン〜ソースを遮断する。
なお、ゲートオフ用MOSFET9のドレイン−ソース間には、寄生ダイオード14が逆並列接続されている。
The gate-off MOSFET 9 includes a gate connected to the source of the on-
When a low signal is applied to the gate of the gate-off MOSFET 9, the MOSFET 9 is turned on and the drain-source is conducted and grounded, but when a high signal is applied to the gate, the gate-off MOSFET 9 is turned off. Shut off the drain to source.
A
ゲート電流増量スイッチ部3は、IGBT1aのゲート電流を増幅するためのものであって第1ゲート電流増量スイッチ部3aと、第2ゲート電流増量スイッチ部3bとからなる。
第1ゲート電流増量スイッチ部3aは、オン用MOSFET5のソースに抵抗R3を介してゲートが接続されたゲート、電源に接続されたドレイン、抵抗R6を介してIGBT1aに接続されたソースを有するNチャンネル型の第1MOSFET7と、このドレイン−ソース間に逆並列接続された寄生ダイオード12と、を備えている。
The gate current
The first gate current
第2ゲート電流増量スイッチ部3bは、オン用MOSFET5のソースに抵抗R4を介して接続されたゲート、電源に接続されたドレイン、抵抗R5を介してIGBT1aのゲートに接続されたソースを有するNチャンネル型の第2MOSFET8と、このドレイン−ソース間に逆並列接続された寄生ダイオード13と、を備えている。
The second gate current
なお、第1MOSFET7および第2MOSFET8は、いずれにあっても、ゲートにhigh信号が印加されると、それらはオンとなってドレーン〜ソース間が導通するが、ゲートにLow信号が印加されると、それらはオフとなってドレーン〜ソースを遮断する。
In any of the
コンパレータ4は、出力がオープンコレクタを有し、抵抗R4を介してオン用MOSFET5のソースおよびオフ用MOSFET6のドレインに接続されるとともに、第2MOSFET8のゲートに接続されている。また、そのプラス入力は、定電圧部15が接続され、そのマイナス入力はIGBT1aのゲートに抵抗R1を介して接続されるとともに、コンデンサC1を介して接地される。
ここで、定電圧部15は、コンパレータ4のプラス入力に所定電圧、すなわちマイナス入力への入力電圧がIGBT1aのゲートの閾値電圧に相当する値になる電圧を出力するようにされている。
The output of the
Here, the
上記のように構成された実施例1のインバータ制御装置の作用について、以下に説明するが、その前にスイッチング損失およびその対策についての考え方を説明しておく。
インバータは、上下アームとなる双方向チョッパ回路で構成されるが、一方のアームのパワー素子がオフになると負荷電流は他方のアームの帰還ダイオードへ転流する。
次に上記パワー素子を再びオンにすると、上記帰還ダイオードがキャリアを放出して逆回復するまでの間、寄生インダクタンスを有する配線、上記帰還ダイオード、上記パワー素子からなる回路を通じて電源(バッテリ)が瞬間短絡状態になる。
The operation of the inverter control apparatus of the first embodiment configured as described above will be described below, but before that, the concept of switching loss and countermeasures will be described.
The inverter is composed of a bi-directional chopper circuit as upper and lower arms. When the power element of one arm is turned off, the load current is commutated to the feedback diode of the other arm.
Next, when the power element is turned on again, the power source (battery) is instantaneously transmitted through the circuit including the parasitic inductance, the feedback diode, and the power element until the feedback diode discharges carriers and reversely recovers. A short circuit occurs.
この場合、すぐに上記帰還ダイオードに逆回復電流が流れることでこの帰還ダイオードは逆方向特性を回復する。しかし、逆回復電流の減衰が急であると、配線インダクタンスによるサージ電圧が上昇して上記帰還ダイオードや他方のアームのパワー素子に印加される。
すなわち、ゲート電圧VgeがIGBT1aの閾値を超えるとこれをオーバーシュートした後、ゲート電圧Vgeが徐々に下がり、コレクタ電流も徐々に下がる。このゲート電圧Vgeは、ダイオード1bに逆回復電流が流れ始めた時点で下がる。
In this case, since the reverse recovery current immediately flows through the feedback diode, the feedback diode recovers the reverse characteristics. However, if the reverse recovery current decays rapidly, a surge voltage due to wiring inductance rises and is applied to the feedback diode and the power element of the other arm.
That is, when the gate voltage Vge exceeds the threshold of the
図2は、スイッチングが遅い場合の、また図3は、スイッチングが早い場合の、IGBT1aのゲート電圧Ve、コレクタ電圧Vce、コレクタ電流Icの時間的変化をそれぞれ示す。
ゲート電圧Vgeのピーク電圧(同図中、○で囲んだ範囲)が高い、すなわち立ち上がり時間が短いと、逆回復電流が大きくなるので、これを小さくするには、ゲート電圧Vgeを抑える必要がある。
そこで、パワー素子のゲート電圧を緩やかに上昇させて、オーバーシュート量を抑えて逆方向電流のピーク値を減らす方法があるものの、この場合、パワー素子のオン抵抗が大きい領域を、時間をかけて通ることとなるため、スイッチング損失が大きくなってしまうことになる。
FIG. 2 shows temporal changes in the gate voltage Ve, collector voltage Vce, and collector current Ic of the
If the peak voltage of the gate voltage Vge (the range enclosed by circles in the figure) is high, that is, if the rise time is short, the reverse recovery current increases. To reduce this, the gate voltage Vge must be suppressed. .
Therefore, although there is a method of gradually increasing the gate voltage of the power element to reduce the peak value of the reverse current by suppressing the overshoot amount, in this case, the region where the on-resistance of the power element is large is taken over time. Therefore, the switching loss increases.
そこで、IGNBT1aのスイッチング損失を減らすためには、パワー素子のオン電圧が大きい領域でゲート電流を増やして速く通過する方法があるが、この最良のタイミングは、逆方向回復電流の直後とすることが望ましい。
このため逆方向回復電流の直前を検出したいのだが、この直前のタイミングにおけるゲート電圧はIGBT1aの閾値(コレクタ電流がエミッタに流れ始めるとき、すなわちIGBT1aがオンするときのゲート電圧値)を大きく超えた値となる。
したがって、直前のタイミングを検出するためには、検出電圧と比較して判定するための電圧値を大きく設定することになる。しかし、閾値を超えた電圧の山はインダクタの電流値によって低くなることがあることがあり、このようなときには検出しているゲート電圧が上記比較する電圧値まで達しないことがありえる。このような場合には、ゲート充電電流を制御する動作を行うことができなくなってしまうことになるが、コレクタ電流が低いためスイッチング損失は小さい。
Therefore, in order to reduce the switching loss of IGNBT1a, there is a method of increasing the gate current in the region where the on-voltage of the power element is large and passing it quickly, but this best timing should be immediately after the reverse recovery current. desirable.
For this reason, I want to detect immediately before the reverse recovery current, but the gate voltage at the timing immediately before this greatly exceeded the threshold of IGBT1a (when the collector current starts to flow to the emitter, that is, the gate voltage when IGBT1a is turned on) Value.
Therefore, in order to detect the immediately preceding timing, a voltage value for determination in comparison with the detection voltage is set large. However, the peak of the voltage exceeding the threshold value may be lowered depending on the current value of the inductor. In such a case, the detected gate voltage may not reach the voltage value to be compared. In such a case, the operation for controlling the gate charging current cannot be performed, but the switching loss is small because the collector current is low.
また、上記従来の装置のように、IGBT1aのゲート−エミッタ間の電位Vgeの下降を検出してからゲート充電電流を制御する動作を始めたのでは、IGBT1aの応答遅れがあるため、従来の装置では遅すぎて損失の低減が十分ではない。このことは、後で詳しく本実施例と比較しながら説明する。
In addition, since the operation of controlling the gate charging current after detecting the decrease in the potential Vge between the gate and the emitter of the
図4に、実施例1のインバータ制御装置の作動のタイムチャートを示す。
図1および図4に示すように、IGBT1aをオフの状態からオンにするには、パルス指令部21からオン用MOSFET 5、およびオフ用MOSFET6にLow信号が印加される。
すると、オン用MOSFET5がオンとなり、オフ用MOSFET6がオフとなる。
また、この結果、オン用MOSFET5のソースとオフ用MOSFET6のドレインとの間は、highとなってゲートオフ用MOSFET9のゲートに印加されるので、このゲートオフ用MOSFET9はオフとなる。
In FIG. 4, the time chart of the operation | movement of the inverter control apparatus of Example 1 is shown.
As shown in FIGS. 1 and 4, in order to turn on the
Then, the on
As a result, the gate-off MOSFET 9 is turned off because the voltage between the source of the on-
オン用MOSFET5がオンになると、このドレインからソースへ電源からの電流が流れる。この電流は抵抗R3を通って第1MOSFET7のゲートに印加されてこの第1MOSFET7をオンにするとともに、抵抗R4を通って第2MOSFET8のゲートにも印加されてこの第2MOSFET8をオンにする。
したがって、図2中の時刻t1に第1MOSFET7と第2MOSFET8が同時にオンする結果、これらの両MOSFET7、8および抵抗R6、R5をそれぞれ介してIGBT1aのゲートに駆動電流が流れ込みこととなり、IGBT1aのゲート電圧Vgeおよびコレクタ電流は増加していく。
When the on
Therefore, as a result of the
ゲート電圧Vgeが増加していき、このゲート電圧VgeがIGBT1aの閾値を時刻t2で超えると、コンパレータ5のマイナス入力に抵抗R1を介してゲート駆動電流が印加されて発生した電圧と、プラス入力に接続された定電圧部の定電圧(所定電圧)と、が比較されて、マイナス入力の電圧がプラス入力の所定電圧より大きくなる。この結果、コンパレータ4では、それまでのhigh出力からLow出力に切り替わる。
この切り替わりにより、第2MOSFET 8のゲート電流は、コンパレータ4を介して接地され、第2MOSFET 8がオフとなり、これからIGVBT1aのゲートへの電流印加は停止される。
ただし、第1MOSFET7では、オン用MOSFET5を介して電源から供給される電流が、大きな抵抗R4の存在によりコンパレータ4に流れ込むのが抑制され、その残りがゲートに流れ込み、第1MOSFET7をオンに保っている。
When the gate voltage Vge increases and the gate voltage Vge exceeds the
By this switching, the gate current of the second MOSFET 8 is grounded via the
However, in the
したがって、第2MOSFET 8のソースからIGBT1aのゲートへ印加されていたゲート電流は無くなるので、IGBT1aのゲートへの印加電流は、第1MOSFET7を通じてのみとなり、その大きさが減少することになる。
これにより、ゲート電圧Vgeの上昇は緩くなり、ダイオード1bの逆回復電流が大きくなるのを抑制され、ノイズも小さく抑えられる。
Therefore, since the gate current applied to the gate of the
As a result, the rise of the gate voltage Vge is moderated, the reverse recovery current of the
時刻t2を過ぎて、逆回復電流が流れ始めた時点でゲート電圧Vgeが下がり始める。
そして、ゲート電圧Vgeが閾値電圧まで下がると、コンパレータ4が出力を反転してhigh信号を出力する。そうすると、第2MOSFET8は再びオンとなって、このドレインとソースが導通して、その分、IGBT1aのゲートに印加するゲート電流を増加させる。これにより、スイッチング損失が大きくなる領域を早く通過することとなって、スイッチング損失を減らすことになる。
なお、従来装置の場合には、ゲート電圧のピークを過ぎてからの降下を検出してゲート電流を増やすようにしているので、回路の動作遅れがあり、スイッチング損失を減らす分が少なくなってしまう。
When the reverse recovery current starts flowing after time t2, the gate voltage Vge starts to decrease.
When the gate voltage Vge drops to the threshold voltage, the
In the case of the conventional device, since the gate current is increased by detecting the drop after the peak of the gate voltage, there is a delay in the operation of the circuit, and the amount of reduction in the switching loss is reduced. .
第2MOSFET8のオンにより時刻t3からのゲート電圧Vgeおよびコレクタ電流Icの降下は、途中で止まり、その後上昇していく。
時刻t4でゲート電圧Vgeが閾値電圧より大きくなると、第2MOSFET8はオフとなるが、第1MOSFET7はオンとなっていてIGBT1aのゲートに電流を流し込むため、ゲート電圧Vgeおよびコレクタ電流Icは緩やかに上昇していく。
As the second MOSFET 8 is turned on, the drop in the gate voltage Vge and the collector current Ic from time t3 stops halfway and then rises.
When the gate voltage Vge becomes larger than the threshold voltage at time t4, the second MOSFET 8 is turned off, but the
一方、IGBT1aをオフにするには、パルス指令部21からオン用MOSFET5とオフ用MOSFET6にhigh信号を印加する。すると、オン用MOSFET5はオフとなり、オフ用MOSFET6はオフとなる。
この結果、第1MOSFET7と第2MOSFET8のゲートには、オン用MOSFET5から電流の印加は無くなる。また、オフ用MOSFET6がオンとなって、このオフ用MOSFET6を介して、第1MOSFET7と第2MOSFET8との両ゲートを接地する。したがって、第1MOSFET7と第2MOSFET8とは、オフになる。
一方、オン用MOSFET7とオフ用MOSFET8との間もアースされる結果、ここに接続されたゲートオフ用MOSFET9のゲートもアースされ、このゲートオフ用MOSFET9がオンとなる。
したがって、IGBT1aのゲートは、抵抗R6、R2、およびゲートオフ用MOSFET9を介して接地されるので、IGBT1aは、オフとなる。
On the other hand, in order to turn off the
As a result, no current is applied from the
On the other hand, as a result of grounding between the on
Therefore, the gate of the
ここで、実施例1のインバータ制御装置における第2MOSFET8のオンオフ制御の効果について説明する。
図5は、第2MOSFET8を時刻t1でオンしたらそのまま連続させて時刻t2でゲート電圧Vgeが閾値電圧より小さくなっても、そのままオフにせずオンを継続する場合(一点鎖線で示す)と、実施例1の場合(実線で示す。時刻t2移行オフとなる。)と、のタイムチャートと、そのときのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
この図から分かるように、前者では、ゲート電圧Vgeとコレクト電流Icのピーク値が大きくなって逆回復電流が大きくなってノイズが大きくなる懸念がある。ただし、スイッチング損失の領域はわずかに早く通過するので、スイッチング損失はわずかによくなる。
したがって、逆回復電流を減らしてノイズを小さくするには、実施例1の場合のように、ゲート電圧Vgeが閾値電圧になる時刻t2で第2MOSFET8をオフにすることが望ましい。
Here, the effect of the on / off control of the second MOSFET 8 in the inverter control apparatus of the first embodiment will be described.
FIG. 5 shows a case where the second MOSFET 8 is continuously turned on when it is turned on at time t1, and continues to be turned on without being turned off even if the gate voltage Vge becomes lower than the threshold voltage at time t2 (indicated by a one-dot chain line). FIG. 6 is a time chart of the case of 1 (indicated by a solid line; the transition to time t2 is turned off), and a diagram comparing the waveforms of the gate voltage Vge and the collector current Ic at that time.
As can be seen from this figure, in the former case, there is a concern that the peak values of the gate voltage Vge and the collect current Ic are increased, the reverse recovery current is increased, and the noise is increased. However, since the switching loss region passes slightly faster, the switching loss becomes slightly better.
Therefore, in order to reduce the reverse recovery current and reduce the noise, it is desirable to turn off the second MOSFET 8 at time t2 when the gate voltage Vge becomes the threshold voltage, as in the first embodiment.
また、図6は、第2MOSFET8を時刻t1でオンし、時刻t2でオフにしたら、その後、時刻t3でゲート電圧Vgeが閾値電圧より小さくなってもオフし続けるようにした場合(一点鎖線で示す)と、実施例1の場合(実線で示す。時刻t2で一旦オフとなり、時刻t3で再度オンになる。)と、のタイムチャートと、そのときのゲート電圧Vgeとコレクタ電流Icの波形を比較して示した図である。
この図から分かるように、ゲート電圧Vgeが閾値電圧を超えてからは、いずれの場合にも、ゲート電圧Vgeが緩やかに上昇し、ゲート電圧Vgeもコレクタ電流Icもピーク値が小さく押させることでノイズを減らすことができる。
しかしながら、時刻t2以降のスイッチング損失を生じる領域では、前者の場合、ゲート電圧Vgeが緩やかにしか上昇しないので、コレクタ電圧Vceの上昇も緩やかとなる結果、スイッチング損失(=コレクタ電圧Vce×コレクタ電流Ic)も後者の場合より大きくなることが分かる。
したがって、時刻t2以降では第2MOSFET8をオンにしてスイッチング損失の領域を早く通過させることでスイッチング損失を減らすことができることになる。
FIG. 6 shows the case where the second MOSFET 8 is turned on at time t1 and turned off at time t2, and then turned off even when the gate voltage Vge becomes lower than the threshold voltage at time t3 (indicated by a one-dot chain line). ), And in the case of Example 1 (shown by a solid line. The signal is turned off at time t2 and turned on again at time t3), and the waveforms of the gate voltage Vge and the collector current Ic at that time are compared. FIG.
As can be seen from this figure, after the gate voltage Vge exceeds the threshold voltage, in any case, the gate voltage Vge rises gently, and the peak values of both the gate voltage Vge and the collector current Ic are pushed small. Noise can be reduced.
However, in the region where the switching loss occurs after time t2, in the former case, the gate voltage Vge only rises gently, so the collector voltage Vce also rises gradually, resulting in switching loss (= collector voltage Vce × collector current Ic). ) Is larger than the latter case.
Therefore, after time t2, the switching loss can be reduced by turning on the second MOSFET 8 and passing the switching loss region quickly.
以上説明したように、実施例1のインバータ制御装置は、以下の効果を有する。
すなわち、IGBT1aのゲートの電圧Vgeが所定電圧になったことをコンパレータ4で検出し、ゲート電圧Vgeが所定電圧以上であることを検出している間は、第2MOSFET8をオフにしておくようにしたので、従来装置の場合に比べ、より早くゲート充電電流の増量を行うことが可能となってIGBT1aのスイッチング損失をさらに減らすことができるとともに、帰還ダイオード1bの貫通電流を小さく抑えてノイズを低減することができるようになる。
As described above, the inverter control device of Embodiment 1 has the following effects.
In other words, the
また、コンパレータ4でゲート電圧Vgeが閾値になったことを検出するので、ゲート電圧Vgeの山がインダクタの電流値により低くなった場合でも、確実かつ正確に、かつ早くゲート電圧の知りたいタイミングを検出することができる。
In addition, since the
また、コンパレータ4が第2MOSFET8のオフ後にゲート電圧Vgeが閾値以下になったらオンにするようにしたので、スイッチング損失を減らすことで、安価の構成で達成することができる。
また、第2MOSFET8をコンパレータ4と抵抗R4とで制御するので、安価な構成で済む。
Further, since the
Further, since the second MOSFET 8 is controlled by the
以上、本発明を上記実施例に基づき説明してきたが、本発明は上記実施例に限られず、本発明の要旨を逸脱しない範囲で設計変更等があった場合でも、本発明に含まれる。 As described above, the present invention has been described based on the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and even when there is a design change or the like without departing from the gist of the present invention, it is included in the present invention.
たとえば、パワー素子はIGBTに限られず、たとえばMOSFETなどでも他の素子であってもよい。
また、ゲート電圧検出部やゲート電流増量スイッチ制御手段は、実施例とは異なる構成としてもよい。
また、コンパレータ4でオフするのは、第1MOSFET7および第2MOSFET8のいずれか一方であればよい。
また、本発明のインバータ制御装置は、電気自動車の電気モータへの適用に限られず、他の分野の装置にも適用することができる。
For example, the power element is not limited to IGBT, and may be, for example, a MOSFET or another element.
Further, the gate voltage detection unit and the gate current increase switch control means may be configured differently from the embodiment.
Further, the
Moreover, the inverter control apparatus of this invention is not restricted to the application to the electric motor of an electric vehicle, It can apply also to the apparatus of another field | area.
1 インバータ
1a IGBT(パワー素子)
1b 帰還ダイオード
2 ゲート駆動回路
21 パルス指令部
3 ゲート電流増量スイッチ部
3a 第1ゲート電流増量スイッチ部
3b 第2ゲート電流増量スイッチ部
4 コンパレータ(ゲート電圧検出部、ゲート電流増量スイッチ部制御手段)
5 オン用MOSFET
6 オフ用MOSFET
7 第1MOSFET(ゲート電流増量スイッチ部)
8 第2MOSFET(ゲート電流増量スイッチ部)
9 ゲートオフ用MOSFET
10、11 帰還ダイオード
12、13、14 寄生ダイオード
15 定電圧部
C1 コンデンサ
R1〜R10 抵抗(R4:ゲート電流増量スイッチ部制御手段)
1 Inverter
1a IGBT (power element)
1b Feedback diode
2 Gate drive circuit
21 Pulse command section
3 Gate current increase switch
3a 1st gate current increase switch part
3b Second gate current increase switch part
4 Comparator (Gate voltage detection part, gate current increase switch part control means)
5 MOSFET for ON
6 Off MOSFET
7 1st MOSFET (Gate current increase switch part)
8 Second MOSFET (Gate current increase switch)
9 Gate-off MOSFET
10, 11 Feedback diode
12, 13, 14 Parasitic diode
15 Constant voltage section
C1 capacitor
R1 to R10 resistance (R4: Gate current increase switch control means)
Claims (4)
前記パワー素子のゲート充電電流を増やすゲート電流増量スイッチ部と、
前記パワー素子のゲートの電圧が所定電圧になったことを検出するゲート電圧検出部と、
前記ゲート電圧検出部にて前記ゲート電圧が前記所定電圧以上であることを検出している間は、前記ゲート電流増量スイッチ部をオフにしておき、当該オフにした後に前記ゲート電圧が前記所定電圧まで下がった時点で前記ゲート電流増量スイッチ部をオンにするゲート電流増量スイッチ部制御手段と、
を備えたことを特徴とするインバータ制御装置。 In an inverter device comprising a chopper circuit in which a power element and a feedback diode are connected in parallel, and controlling the power element on and off,
A gate current increase switch for increasing the gate charge current of the power element;
A gate voltage detector for detecting that the voltage of the gate of the power element has become a predetermined voltage;
While the gate voltage at the gate voltage detecting unit is detecting that said the predetermined voltage or more, can you turn off the gate current increase the switch section, the gate voltage is said predetermined after to the OFF and gate current increase the switch part controlling means for turning on the gate current increase the switch portion at the time when lowered to the voltage,
An inverter control device comprising:
前記所定電圧が、パワー素子の閾値である、
ことを特徴とするインバータ制御装置。 The inverter control device according to claim 1 ,
The predetermined voltage is a threshold value of the power element;
An inverter control device characterized by that.
前記ゲート電圧検出部は、
出力にオープンコレクタを有し、プラス入力に前記パワー素子の閾値電力に相当する定電圧を接続し、マイナス入力に前記パワー素子のゲートを接続するコンパレータで構成した、
ことを特徴とするインバータ制御装置。 In the inverter control device according to claim 1 or 2,
The gate voltage detector is
The output has an open collector, and a positive input is connected to a constant voltage corresponding to the threshold power of the power element, and the comparator is configured to connect the gate of the power element to the negative input.
An inverter control device characterized by that.
前記ゲート電流増量スイッチ部制御手段は、
前記ゲート電流増量スイッチ部のゲートに抵抗を介して駆動信号を印加するとともに、
前記コンパレータの出力を、前記ゲート電流増量スイッチ部を構成する素子のゲートに接続して、構成した、
ことを特徴とするインバータ制御装置。 In the inverter control device according to claim 3,
The gate current increase switch unit control means includes:
While applying a drive signal through a resistor to the gate of the gate current increase switch unit,
The output of the comparator is connected to the gate of an element that constitutes the gate current increase switch unit.
An inverter control device characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102174A JP6033737B2 (en) | 2013-05-14 | 2013-05-14 | Inverter control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013102174A JP6033737B2 (en) | 2013-05-14 | 2013-05-14 | Inverter control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014222991A JP2014222991A (en) | 2014-11-27 |
JP6033737B2 true JP6033737B2 (en) | 2016-11-30 |
Family
ID=52122246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013102174A Expired - Fee Related JP6033737B2 (en) | 2013-05-14 | 2013-05-14 | Inverter control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6033737B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3057231B1 (en) * | 2015-02-16 | 2019-04-10 | Power Integrations Switzerland GmbH | Control circuit and control method for activating a power semiconductor switch |
JP6451429B2 (en) * | 2015-03-16 | 2019-01-16 | 株式会社デンソー | Driving device for switching element |
JP7238646B2 (en) | 2019-07-08 | 2023-03-14 | 三菱電機株式会社 | Drive circuit and semiconductor module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253897A (en) * | 2011-06-02 | 2012-12-20 | Panasonic Corp | Gate driving circuit |
JP5425292B2 (en) * | 2012-11-14 | 2014-02-26 | 三菱電機株式会社 | Gate drive device |
-
2013
- 2013-05-14 JP JP2013102174A patent/JP6033737B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014222991A (en) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3035532B1 (en) | Gate drive circuit and method of operating same | |
JP6362996B2 (en) | Semiconductor drive device and power conversion device using the same | |
US9425786B2 (en) | System and method for driving a power switch | |
JP4954290B2 (en) | Gate drive circuit | |
US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
US6570413B1 (en) | Driver circuit for switching device | |
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
US8841870B2 (en) | Driver for switching element and control system for rotary machine using the same | |
JP6086101B2 (en) | Semiconductor device | |
JP4915158B2 (en) | Driving device for switching element for electric power | |
JP4853100B2 (en) | Insulated gate semiconductor device driving apparatus and method thereof | |
JP4991446B2 (en) | Power converter | |
JP2009194514A (en) | Gate drive circuit of power semiconductor | |
JP6033737B2 (en) | Inverter control device | |
JP4971603B2 (en) | Driving method of voltage-driven semiconductor switching element | |
JP6234131B2 (en) | Power module | |
JP6122542B1 (en) | Active clamp circuit | |
JP4506276B2 (en) | Drive circuit for self-extinguishing semiconductor device | |
JP6847641B2 (en) | Gate drive circuit | |
JP5935768B2 (en) | Drive control device | |
JP2007267560A (en) | Invertor equipped with through-current controller | |
JP6758486B2 (en) | Semiconductor element drive and power converter | |
JP6298735B2 (en) | Semiconductor drive device and power conversion device using the same | |
JP2018074676A (en) | Gate drive circuit | |
JP6025145B2 (en) | Inverter control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6033737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |