JP5907258B2

JP5907258B2 - 複数系統増幅装置

Info

Publication number: JP5907258B2
Application number: JP2014518119A
Authority: JP
Inventors: 洋二村尾
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2012-05-29
Filing date: 2012-05-29
Publication date: 2016-04-26
Anticipated expiration: 2032-05-29
Also published as: US20150303879A1; KR101712254B1; EP2858240A1; CN104335486A; KR20150003348A; EP2858240A4; JPWO2013179382A1; US9438173B2; WO2013179382A1

Description

本発明は、並列運転されて信号を各々増幅する複数の半導体増幅素子を各々有する複数系統の増幅器からなる複数系統増幅装置に関する。

現在、送信ダイバーシティー装置やＭＩＭＯ(multiple-input and multiple-output)装置などの、複数の送信系統を有する複数系統送信装置には、複数系統増幅装置が利用されている。

このような複数系統増幅装置は、並列に形成されていて各々が信号を個々に入力して出力する複数系統の増幅器を有する。そして、このような複数系統の増幅器の各々が並列運転されて信号を各々増幅する複数の半導体増幅素子を有する。

このような複数系統増幅装置は、上述のように複数の半導体増幅素子を並列運転することによる高出力化や、複数の半導体増幅素子を並列運転するドハティタイプとすることによる高効率化が実施されている。

増幅器としては、入力端子と出力端子との間に、並列接続の最終段増幅パワー素子として、第一の増幅素子と第二の増幅素子とを含み、第一の増幅素子と第二の増幅素子とが、一個の半導体チップ上に形成されているものがある（例えば、特許文献１参照）。

また、ディジタル変調器の出力を電力増幅装置に入力してｎ分配器でｎ個に分配し、それぞれ位相変化量の異なるｎ個の入力位相器を通過させてｎ個の電力増幅器で増幅し、ｎ個の出力位相器を通してｎ個の信号の位相を一致させ、ｎ合成器で合成して出力端子から出力するものもある（例えば、特許文献２参照）。

特開２００８−０３５４８７号公報特開平０９−０６４７５８号公報

特許一郎著「複数系統増幅装置のいろいろ」特許出版２００３年

しかしながら、前述のような複数系統増幅装置では、その複数系統の増幅器ごとに複数の半導体増幅素子が必要であるため、増幅器の系統をＡ、その増幅器ごとに必要な半導体増幅素子の個数をＢ、とすると、全部で“Ａ×Ｂ”個の半導体増幅素子が必要とされている。

このため、前述のような複数系統増幅装置は、多数の半導体増幅素子が必要であり、全体の回路規模が増大して小型化が困難であるとともに、生産性も低下している。

なお、特許文献１および特許文献２の増幅器は、入力端子と出力端子とが各々一個である。このため、複数系統の信号を並列に増幅することはできず、複数系統送信機に利用される複数系統増幅装置ではない。

本発明は上述のような課題に鑑みてなされたものであり、上述のような課題を解決する複数系統増幅装置を提供するものである。

本発明の複数系統増幅装置は、並列に形成されていて各々が信号を個々に入力して出力する複数系統の増幅器を有し、複数系統の前記増幅器の各々が並列運転されて信号を各々増幅する複数の半導体増幅素子を有し、少なくとも一対の前記半導体増幅素子が単一のパッケージとして形成されており、前記一対の半導体増幅素子は、ともにドハティタイプの増幅器のキャリアアンプまたはピークアンプとして動作する。

本発明の複数系統増幅装置は、少なくとも一対の隣接する増幅器の隣接する一対の半導体増幅素子が単一のパッケージとして形成されているので、半導体増幅素子の部品数を削減することができる。

本発明の実施の第一の形態の複数系統増幅装置の構造を示す回路図である。本発明の実施の第一の形態の複数系統増幅装置の要部の構造を示す模式的な二面図である。本発明の実施の第二の形態の複数系統増幅装置の構造を示す回路図である。本発明の実施の第三の形態の複数系統増幅装置の構造を示す回路図である。本発明の実施の形態の変形例の複数系統増幅装置の要部の構造を示す回路図である。

まず、本発明の実施の第一の形態の多系統増幅装置１００を図１および図２を参照して以下に説明する。なお、図１は多系統増幅装置１００の全体構造を示す模式的な回路図、図２は単一のパッケージとして形成された一対の半導体増幅素子の物理構造を示す模式的な二面図である。

本実施の形態の多系統増幅装置１００は、図１に示すように、並列に形成されていて各々が高周波信号を個々に入力して出力する、複数系統である第一系統の増幅器１１０および第二系統の増幅器１２０を有している。

その第一系統の増幅器１１０が、並列運転されて高周波信号を各々増幅するトランジスタからなる、第一系統の第一の半導体増幅素子１１１および第一系統の第二の半導体増幅素子１１２を有している。

同様に、第二系統の増幅器１２０が、並列運転されて高周波信号を各々増幅する、第二系統の第一の半導体増幅素子１２１および第二系統の第二の半導体増幅素子１２２を有している。

より詳細には、第一系統の増幅器１１０は、入力される高周波信号を分配する第一系統の分配器１１３と、分配された高周波信号を並列運転により各々増幅する第一系統の第一の半導体増幅素子１１１および第二の半導体増幅素子１１２と、各々増幅された高周波信号を合成して出力する第一系統の合成器１１４と、を有する。

第二系統の増幅器１２０は、入力される高周波信号を分配する第二系統の分配器１２３と、分配された高周波信号を並列運転により各々増幅する第二系統の第一の半導体増幅素子１２１および第二の半導体増幅素子１２２と、各々増幅された高周波信号を合成して出力する第二系統の合成器１２４と、を有する。

ただし、図１および図２に示すように、一対の隣接する第一系統の増幅器１１０および第二系統の増幅器１２０の、隣接する第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とが、単一のパッケージ１３０として形成されている。

なお、図２(ｂ)は図２(ａ)のＡ−Ａ′断面図である。上述のように単一のパッケージ１３０として形成されている第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とは、電気的なアイソレーションとなる金属壁１３１で区分されている。

また、本実施の形態の複数系統増幅装置である多系統増幅装置１００では、図２(ｂ)に示すように、上述のような増幅器１１０，１２０の各部が、プリント配線基板１０１の表面に形成されている。

そこで、このプリント配線基板１０１の表面に、増幅器１１０，１２０に高周波信号を伝送する信号伝送線路１０２が、マイクロストリップラインで形成されている。

そして、プリント配線基板１０１の裏面には、信号伝送線路１０２のグランドパターン（図示せず）が形成されており、プリント配線基板１０１の表面には、金属壁１３１に導通されている金属パターン（図示せず）が形成されている。

そして、これらの金属パターンとグランドパターンとが、プリント配線基板１０１に形成されているヴィアホール１０３により接続されている。なお、半導体増幅素子１１１〜１２２には、例えば、電源回路から並列に電力が供給される（図示せず）。

上述のような構成において、本実施の形態の多系統増幅装置１００では、入力される第一の高周波信号と第二の高周波信号とが、第一系統の増幅器１１０と第二系統の増幅器１２０とで並列に増幅される。

より詳細には、第一系統の増幅器１１０では、入力される第一の高周波信号が、第一系統の分配器１１３により二つに分配される。この分配された高周波信号は、並列運転される第一系統の第一の半導体増幅素子１１１および第二の半導体増幅素子１１２により各々増幅される。この各々増幅された高周波信号が、第一系統の合成器１１４で合成されて出力される。

同様に、第二系統の増幅器１２０でも、入力される第二の高周波信号が、第二系統の分配器１２３により二つに分配される。この分配された高周波信号は、並列運転される第二系統の第一の半導体増幅素子１２１および第二の半導体増幅素子１２２により各々増幅される。この各々増幅された高周波信号が、第二系統の合成器１２４で合成されて出力される。

このため、本実施の形態の多系統増幅装置１００は、二系統の高周波信号を並列に増幅することができ、送信ダイバーシティー装置やＭＩＭＯ装置などの、複数の送信系統を有する複数系統送信装置に利用することができる（図示せず）。

そして、本実施の形態の多系統増幅装置１００は、隣接する第一系統の増幅器１１０と第二系統の増幅器１２０との、隣接する第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とが、単一のパッケージ１３０として形成されている。

このため、本実施の形態の多系統増幅装置１００は、半導体増幅素子１１１〜１２２の部品数を削減することができ、全体の回路規模を縮小して生産性も向上させることができる。

さらに、上述のように単一のパッケージ１３０として形成されている第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とが、電気的なアイソレーションで区分されている。

このため、単一のパッケージ１３０として形成されている第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とが、電気的に干渉することが防止されている。

特に、この第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とを区分している電気的なアイソレーションが金属壁１３１からなる。このため、その構造が簡単で半導体増幅素子１１１〜１２２等とともに形成することができる。

しかも、本実施の形態の多系統増幅装置１００では、第一系統の増幅器１１０および第二系統の増幅器１２０に高周波信号を伝送するマイクロストリップラインからなる信号伝送線路１０２のグランドパターンがプリント配線基板１０１の裏面に形成されており、プリント配線基板１０１の表面に形成されている金属壁１３１と金属パターンで導通されている。

このため、第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とをアイソレーションとして電気的に区分している金属壁１３１が簡単な構造で接地されている。

特に、プリント配線基板１０１の表面に形成されている金属パターンと、プリント配線基板１０１の裏面に形成されているグランドパターンとが、プリント配線基板１０１に形成されているヴィアホールにより接続されている。このため、プリント配線基板１０１の表面の金属パターンと裏面のグランドパターンとが簡単な構造で確実に接続されている。

つぎに、本発明の実施の第二の形態の複数系統増幅装置である多系統増幅装置２００を図３を参照して以下に説明する。図３は多系統増幅装置２００の全体構造を示す模式的な回路図である。

なお、本実施の形態の多系統増幅装置２００に関して、上述した第一の形態の多系統増幅装置２００と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。

本実施の形態の多系統増幅装置２００も、図示するように、複数系統である第一系統の増幅器２１０および第二系統の増幅器２２０を有している。その第一系統の増幅器２１０が、第一系統の第一の半導体増幅素子１１１および第二の半導体増幅素子１１２を有しており、第二系統の増幅器２２０が、第二系統の第一の半導体増幅素子１２１および第二の半導体増幅素子１２２を有している。

そして、一対の隣接する第一系統の増幅器２１０および第二系統の増幅器２２０の、隣接する第一系統の第二の半導体増幅素子１１２と第二系統の第一の半導体増幅素子１２１とが、単一のパッケージ１３０として形成されている。

ただし、本実施の形態の多系統増幅装置２００では、第一系統の増幅器２１０の第一系統の分配器１１３と第一系統の第二の半導体増幅素子１１２とが、第一系統の第一の位相器２１１を経由して結線されている。

また、第一系統の増幅器２１０の第一系統の第一の半導体増幅素子１１１と第一系統の合成器１１４とが、第一系統の第二の位相器２１２を経由して結線されている。

同様に、第二系統の増幅器２２０の第二系統の分配器１２３と第二系統の第二の半導体増幅素子１２２とが、第二系統の第二の位相器２２１を経由して結線されている。

そして、第二系統の増幅器２２０の第二系統の第一の半導体増幅素子１２１と第二系統の合成器１２４とが、第二系統の第二の位相器２２２を経由して結線されている。

このため、本実施の形態の多系統増幅装置２００では、第一系統の第一の半導体増幅素子１１１がキャリアアンプ、第一系統の第二の半導体増幅素子１１２がピークアンプ、第二系統の第一の半導体増幅素子１２１がピークアンプ、第二系統の第二の半導体増幅素子１２２がキャリアアンプ、として機能するドハティタイプとして形成されている。

上述のような構成において、本実施の形態の多系統増幅装置２００でも、入力される第一の高周波信号と第二の高周波信号とが、第一系統の増幅器２１０と第二系統の増幅器２２０とで並列に増幅される。

より詳細には、第一系統の増幅器２１０では、入力される第一の高周波信号が、第一系統の分配器１１３により二つに分配される。この分配された高周波信号は、第一系統の第一の半導体増幅素子１１１には直接に入力される。

しかし、第一系統の第二の半導体増幅素子１１２には第一系統の第一の位相器２１１により位相制御されて入力される。このように第一系統の第一の半導体増幅素子１１１と第二の半導体増幅素子１１２とに入力された高周波信号は各々増幅される。

そして、第一系統の第一の半導体増幅素子１１１から出力される増幅された高周波信号は、第一系統の第二の位相器２１２により位相制御される。このように増幅された二系統の高周波信号が第一系統の合成器１１４で合成されて出力される。

同様に、第二系統の増幅器２２０でも、入力される第二の高周波信号が、第二系統の分配器１２３により二つに分配される。この分配された高周波信号は、第二系統の第一の半導体増幅素子１２１には直接に入力される。

しかし、第二系統の第二の半導体増幅素子１２２には第二系統の第一の位相器２１１により位相制御されて入力される。このように第二系統の第一の半導体増幅素子１２１と第二の半導体増幅素子１２２とに入力された高周波信号は各々増幅される。

そして、第二系統の第一の半導体増幅素子１２１から出力される増幅された高周波信号は、第二系統の第二の位相器２２２により位相制御される。このように増幅された二系統の高周波信号が第二系統の合成器１２４で合成されて出力される。このため、本実施の形態の多系統増幅装置２００は、ドハティタイプとして二系統の高周波信号を並列に増幅することができる。

つぎに、本発明の実施の第三の形態の複数系統増幅装置である多系統増幅装置３００を図４を参照して以下に説明する。図４は多系統増幅装置３００の全体構造を示す模式的な回路図である。

なお、本実施の形態の多系統増幅装置３００に関して、上述した第二の形態の多系統増幅装置２００と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。

本実施の形態の多系統増幅装置３００も、図示するように、複数系統である第一系統の増幅器３１０および第二系統の増幅器３２０を有している。ただし、第一系統の増幅器３１０が、第一系統の第一の半導体増幅素子３１１および第二の半導体増幅素子３１２および第三の半導体増幅素子３１３を有しており、第二系統の増幅器３２０が、第二系統の第一の半導体増幅素子３２１および第二の半導体増幅素子３２２および第三の半導体増幅素子３２３を有している。

そして、一対の隣接する第一系統の増幅器３１０および第二系統の増幅器３２０の、隣接する第一系統の第三の半導体増幅素子３１３と第二系統の第一の半導体増幅素子３２１とが、単一のパッケージ１３０として形成されている。

さらに、第一系統の増幅器３１０の隣接する第一の半導体増幅素子３１１および第二の半導体増幅素子３１２も、単一のパッケージ３３１として形成されている。

同様に、第二系統の増幅器３２０の隣接する第二の半導体増幅素子３２２および第三の半導体増幅素子３２３も、単一のパッケージ３３２として形成されている。

さらに、本実施の形態の多系統増幅装置３００では、第一系統の増幅器３１０の第一の分配器１１３と第一の半導体増幅素子３１１および第二の半導体増幅素子３１２とが、第一系統の第一の位相器３４１と第二の分配器３５１とを経由して結線されている。

また、第一系統の増幅器３１０の第一の半導体増幅素子３１１と第二の半導体増幅素子３１２とが、第一系統の第二の合成器３６１を経由して第一の合成器１１４に結線されており、第三の半導体増幅素子３１３は、第一系統の第二の位相器３４２を経由して第一の合成器１１４に結線されている。

同様に、第二系統の増幅器３２０の第一の分配器１２３と第二の半導体増幅素子３２２および第三の半導体増幅素子３２３とが、第二系統の第一の位相器３４３と第二の分配器３５２とを経由して結線されている。

また、第二系統の増幅器３２０の第二の半導体増幅素子３２２と第三の半導体増幅素子３２３とが、第二系統の第二の合成器３６２を経由して第一の合成器１１４に結線されており、第一の半導体増幅素子３１１は、第二系統の第二の位相器３４４を経由して第一の合成器１２４に結線されている。

このため、本実施の形態の多系統増幅装置３００では、第一系統の単一のパッケージ３３１として形成されている第一の半導体増幅素子３１１および第二の半導体増幅素子３１２がピークアンプ、第一系統の第三の半導体増幅素子３１３がキャリアアンプ、第二系統の第一の半導体増幅素子３２１がキャリアアンプ、単一のパッケージ３３２として形成されている第二系統の第二の半導体増幅素子３２２および第三の半導体増幅素子３２３がピークアンプ、として機能する、ピークアンプとキャリアアンプとの比率が二対一の非対称のドハティタイプとして形成されている。

上述のような構成において、本実施の形態の多系統増幅装置３００でも、入力される第一の高周波信号と第二の高周波信号とが、第一系統の増幅器３１０と第二系統の増幅器３２０とで並列に増幅される。

より詳細には、第一系統の増幅器３１０では、入力される第一の高周波信号が、第一系統の第一の分配器１１３により二つに分配される。この分配された高周波信号は、一方は第一系統の第一の位相器３４１と第二の分配器３５１とを経由して、第一系統の第一の半導体増幅素子３１１と第二の半導体増幅素子３１２とに並列に入力され、他方は第一系統の第三の半導体増幅素子３１３に直接に入力される。

上述のように第一系統の第一の半導体増幅素子３１１と第二の半導体増幅素子３１２とに並列に入力されて増幅された高周波信号は、第一系統の第二の合成器３６１を経由して第一の合成器１１４に入力される。

一方、単独の第三の半導体増幅素子３１３で増幅された高周波信号は、第二の位相器３４２を経由して第一の合成器１１４に入力される。そこで、この合成器１１４では、上述のように入力される高周波信号を合成して出力する。

同様に、第二系統の増幅器３２０でも、入力される第二の高周波信号が、第一の分配器１２３により二つに分配される。この分配された高周波信号は、一方は第一の半導体増幅素子３２１に直接に入力される。

他方は、第二系統の第一の位相器３４３と第二の分配器３５２とを経由して、第二系統の第二の半導体増幅素子３２２と第三の半導体増幅素子３２３とに並列に入力され、他方は第一の半導体増幅素子３２１に直接に入力される。

上述のように第二系統の第二の半導体増幅素子３２２と第三の半導体増幅素子３２３とに並列に入力されて増幅された高周波信号は、第二系統の第二の合成器３６２を経由して第一の合成器１２４に入力される。

一方、単独の第一の半導体増幅素子３２１で増幅された高周波信号は、第二の位相器３４４を経由して第一の合成器１２４に入力される。そこで、この合成器１２４では、上述のように入力される高周波信号を合成して出力する。

このため、本実施の形態の多系統増幅装置３００は、キャリアアンプとピークアンプとの比率が二対一と非対称なドハティタイプとして二系統の高周波信号を並列に増幅することができる。

しかも、本実施の形態の多系統増幅装置３００は、隣接する第一系統の増幅器３１０の第三の半導体増幅素子３１３と第二系統の増幅器３２０の第一の半導体増幅素子３１４とが単一のパッケージ１３０として形成されているだけでなく、第一系統の増幅器３１０の第一の半導体増幅素子３１１および第二の半導体増幅素子３１２も単一のパッケージ３３１として形成されており、第二系統の増幅器３２０の第二の半導体増幅素子３２２および第三の半導体増幅素子３２３も単一のパッケージ３３２として形成されている。

このため、本実施の形態の多系統増幅装置３００では、多数の半導体増幅素子３１１〜３２３の部品数を削減することができ、全体の回路規模を縮小して生産性も向上させることができる。

なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、本発明の第一の形態の多系統増幅装置１００では、半導体増幅素子１１１〜１２２に電源回路から並列に電力が供給されることを想定した。

しかし、図５に示すように、単一のパッケージ５００として形成された第一の半導体増幅素子５１０および第二の半導体増幅素子５２０において、第一の半導体増幅素子５１０および第二の半導体増幅素子５２０の一方に直流電力を供給する電力供給配線５３０と、一方の半導体増幅素子５１０に供給される直流電力を他方の半導体増幅素子５２０に供給する電力供給回路５４０と、を有してもよい。

この電力供給回路５４０は、例えば、コイル５４１とコンデンサ５４２とで形成されているローパスフィルタからなり、直流電力は導通させるが高周波電流は遮断する。

また、本発明の第二の形態では、第一系統の第一の半導体増幅素子１１１がキャリアアンプ、第一系統の第二の半導体増幅素子１１２がピークアンプ、第二系統の第一の半導体増幅素子１２１がピークアンプ、第二系統の第二の半導体増幅素子１２２がキャリアアンプ、として機能するドハティタイプの多系統増幅装置２００を例示した。

しかし、第一系統の第一の半導体増幅素子１１１がピークアンプ、第一系統の第二の半導体増幅素子１１２がキャリアアンプ、第二系統の第一の半導体増幅素子１２１がキャリアアンプ、第二系統の第二の半導体増幅素子１２２がピークアンプ、として機能するインバーティッドドハティタイプの複数系統増幅装置（図示せず）を形成してもよい。

同様に、本発明の第三の形態では、第一系統の第一の半導体増幅素子３１１および第二の半導体増幅素子３１２がピークアンプ、第一系統の第三の半導体増幅素子３１３がキャリアアンプ、第二系統の第一の半導体増幅素子３２１がキャリアアンプ、第二系統の第二の半導体増幅素子３２２および第三の半導体増幅素子３２３がピークアンプ、として機能するドハティタイプの多系統増幅装置３００を例示した。

しかし、第一系統の第一の半導体増幅素子３１１および第二の半導体増幅素子３１２がキャリアアンプ、第一系統の第三の半導体増幅素子３１３がピークアンプ、第二系統の第一の半導体増幅素子３２１がピークアンプ、第二系統の第二の半導体増幅素子３２２および第三の半導体増幅素子３２３がキャリアアンプ、として機能するインバーティッドドハティタイプの複数系統増幅装置（図示せず）を形成してもよい。

さらに、上記形態の多系統増幅装置１００，２００，３００では、増幅器１１０，１２０等が二系統の構造を例示した。しかし、これが三系統以上に形成されていてもよい（図示せず）。

１００複数系統増幅装置である多系統増幅装置
１１０増幅器
１２０増幅器
１１１半導体増幅素子
１１２半導体増幅素子
１２１半導体増幅素子
１２２半導体増幅素子
１１３分配器
１１４合成器
１２３分配器
１２４合成器
１３０パッケージ
１３１金属壁
１０１プリント配線基板
１０２信号伝送線路
１０３ヴィアホール
２００複数系統増幅装置である多系統増幅装置
２１０増幅器
２２０増幅器
２１１位相器
２１２位相器
２２１位相器
２２２位相器
３００複数系統増幅装置である多系統増幅装置
３１０増幅器
３２０増幅器
３１１半導体増幅素子
３１２半導体増幅素子
３１３半導体増幅素子
３２１半導体増幅素子
３２２半導体増幅素子
３２３半導体増幅素子
３３１パッケージ
３３２パッケージ
３４１位相器
３５１分配器
３６１合成器
３４２位相器
３４３位相器
３５２分配器
３６２合成器
３４４位相器
３３１パッケージ
５００パッケージ
５１０半導体増幅素子
５２０半導体増幅素子
５３０電力供給配線
５４０電力供給回路
５４１コイル
５４２コンデンサ

Claims

並列に形成されていて各々が信号を個々に入力して出力する複数系統の増幅器を有し、
複数系統の前記増幅器の各々が並列運転されて信号を各々増幅する複数の半導体増幅素子を有し、
少なくとも一対の前記半導体増幅素子が単一のパッケージとして形成されており、
前記一対の半導体増幅素子は、ともにドハティタイプの増幅器のキャリアアンプまたはピークアンプとして動作する
複数系統増幅装置。
単一のパッケージとして形成されている一対の前記半導体増幅素子が電気的なアイソレーションで区分されている、請求項１に記載の複数系統増幅装置。
単一のパッケージとして形成されている一対の前記半導体増幅素子を区分している電気的な前記アイソレーションが金属壁からなる、請求項２に記載の複数系統増幅装置。
前記増幅器が形成されているプリント配線基板と、
前記プリント配線基板に形成されているマイクロストリップラインからなり前記増幅器に高周波信号を伝送する信号伝送線路と、
前記プリント配線基板に形成されている前記信号伝送線路のグランドパターンと、
前記プリント配線基板に形成されていて前記金属壁と前記グランドパターンとを導通させている金属パターンと、
を有する請求項３に記載の複数系統増幅装置。
前記プリント配線基板の表面に前記増幅器と前記信号伝送線路と前記金属パターンとが形成されており、
前記プリント配線基板の裏面に前記グランドパターンが形成されており、
前記金属パターンと前記グランドパターンとが前記プリント配線基板に形成されているヴィアホールにより接続されている、
請求項４に記載の複数系統増幅装置。
複数系統の前記増幅器は、
入力される信号を分配する分配器と、
分配された信号を並列運転により各々増幅する一対の前記半導体増幅素子と、
各々増幅された信号を合成して出力する合成器と、
を各々有する、請求項１ないし５の何れか一項に記載の複数系統増幅装置。
複数系統の前記増幅器の複数の半導体増幅素子の一部をキャリアアンプとして機能させるとともに他部をピークアンプとして機能させるドハティタイプに形成されている、
請求項１ないし６の何れか一項に記載の複数系統増幅装置。
前記キャリアアンプとして機能する前記半導体増幅素子とピークアンプとして機能する前記半導体増幅素子との比率が相違する非対称のドハティタイプに形成されている、請求項７に記載の複数系統増幅装置。
単一のパッケージとして形成されている一対の前記半導体増幅素子の一方に直流電力を供給する電力供給配線と、
一方の前記半導体増幅素子に供給される前記直流電力を他方の前記半導体増幅素子に供給する電力供給回路と、を有し、
前記電力供給回路は、前記直流電力は導通させるが高周波電流は遮断する、
請求項１ないし８の何れか一項に記載の複数系統増幅装置。
前記電力供給回路は、コイルとコンデンサとで形成されているローパスフィルタからなる、
請求項９に記載の複数系統増幅装置。