JP5884384B2 - 撮像装置および撮像表示システム - Google Patents

Description

本開示は、光電変換素子を有する撮像装置、およびそのような撮像装置を備えた撮像表示システムに関する。

従来、各画素（撮像画素）に光電変換素子を内蔵する撮像装置として、種々のものが提案されている。例えば特許文献１には、そのような光電変換素子を有する撮像装置の一例として、いわゆる光学式のタッチパネルや、放射線撮像装置などが挙げられている。

特開２０１１−１３５５６１号公報

ところで、上記したような撮像装置では、複数の画素を駆動（撮像駆動）することによって撮像画像が得られる。このようにして得られた撮像画像について、従来より高画質化のための様々な手法が提案されているが、更なる高画質化を実現可能な撮像装置の提案が望まれる。

本開示はかかる問題点に鑑みてなされたもので、その目的は、撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供することにある。

本開示の第１の撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、光電変換素子により得られた電荷を画素から信号として読み出す読み出し動作と、画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備えたものである。駆動部は、読み出し動作とリセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように、各画素を駆動する。信号処理部は、単位期間内における１回目の読み出し動作により得られた第１の信号と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた第２の信号に対して重み付け係数を用いて重み付け処理を行うことにより得られる重み付け信号とに対して、信号処理としての加算処理を行うことにより、出力信号を生成する。上記第２の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、上記重み付け係数がより小さくなるように設定されている。
本開示の第２の撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、光電変換素子により得られた電荷を画素から信号として読み出す読み出し動作と、画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備えたものである。駆動部は、読み出し動作とリセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように、各画素を駆動する。信号処理部は、単位期間内における１回目の読み出し動作により得られた第１の信号と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた第２の信号に対して重み付け処理を行うことにより得られる重み付け信号とに対して、信号処理としての加算処理を行うと共に、この加算処理を行った後に、撮像の際の露光強度と出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、出力信号を生成する。
本開示の第３の撮像装置は、各々が光電変換素子を含む複数の画素を有する撮像部と、光電変換素子により得られた電荷を画素から信号として読み出す読み出し動作と、画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部とを備えたものである。駆動部は、読み出し動作とリセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように、各画素を駆動する。信号処理部は、単位期間内における１回目の読み出し動作により得られた第１の信号と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた第２の信号とに基づいて、信号処理として少なくとも加算処理を行うことにより、出力信号を生成する。読み出し動作とリセット動作とは、単一の駆動によって同時に行われる。

本開示の第１の撮像表示システムは、上記本開示の第１の撮像装置と、この第１の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
本開示の第２の撮像表示システムは、上記本開示の第２の撮像装置と、この第２の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
本開示の第３の撮像表示システムは、上記本開示の第３の撮像装置と、この第３の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。

本開示の撮像装置および撮像表示システムでは、上記読出し動作と上記リセット動作がそれぞれ行われるように、各画素が駆動される。このとき、リセット動作が単位期間内で間欠的に複数回行われることにより、リセット動作後における画素内の残留電荷（信号電荷の残存量）が低減される。また、単位期間内における１回目の読み出し動作により得られた第１の信号と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた第２の信号とに基づいて少なくとも加算処理が行われ、出力信号が生成される。すなわち、信号電荷に対応する撮像信号としての第１の信号と、上記残留電荷に対応する信号（残留電荷信号）としての第２の信号との加算処理に基づいて、出力信号が生成される。これにより、出力信号におけるコントラストが向上する。

本開示の撮像装置および撮像表示システムによれば、上記読み出し動作と上記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動すると共に、この単位期間内における１回目の読み出し動作により得られた第１の信号と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた第２の信号とに基づいて少なくとも加算処理を行うことによって出力信号を生成するようにしたので、リセット動作後における画素内の残留電荷を低減することができると共に、出力信号におけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。

本開示の一実施の形態に係る撮像装置の全体構成例を表すブロック図である。 図１に示した撮像部の概略構成例を表す模式図である。 図１に示した画素等の詳細構成例を表す回路図である。 図１に示した列選択部の詳細構成例を表すブロック図である。 図１に示したフレームメモリおよび信号処理部の詳細構成例を表すブロック図である。 露光期間および第１読み出し／リセット期間における動作状態の一例を表す回路図である。 ラテラル型構造のＰＩＮ型のフォトダイオードである場合における光電変換素子での蓄積状態および空乏状態について説明するための模式図である。 バーティカル型構造のＰＩＮ型のフォトダイオードからなる光電変換素子の構成例を表す模式断面図である。 画素内の寄生容量に起因した電荷分配現象について説明するための回路図である。 残留電荷発生のメカニズムを説明するための特性図である。 第１読み出し／リセット期間後の経過時間とＤｅｃａｙ電流との関係の一例を表す特性図である。 残留電荷量とＤｅｃａｙ電流との関係について説明するための特性図である。 撮像動作の概要を説明するためのタイミング波形図である。 線順次撮像駆動の一例を表すタイミング波形図である。 第２読み出し／リセット期間における動作状態の例を表す回路図である。 ２回目のリセット動作により低減される残留電荷量について説明するための特性図である。 撮像信号および残留電荷信号における露光強度と電荷量との関係の一例を模式的に表す特性図である。 図５に示した信号処理部による第１の信号処理手法例を表す模式図である。 図５に示した信号処理部による第２の信号処理手法例を表す模式図である。 変形例１，２に係るフレームメモリおよび信号処理部の構成例を表すブロック図である。 変形例３に係る画素等の構成を表す回路図である。 変形例４に係る画素等の構成を表す回路図である。 変形例５に係る画素等の構成を表す回路図である。 パッシブ型およびアクティブ型の画素回路における線順次撮像駆動の一例を表すタイミング波形図である。 変形例６に係る線順次撮像駆動および信号処理の一例を表すタイミング波形図である。 変形例７，８に係る撮像部の概略構成を表す模式図である。 適用例に係る撮像表示システムの概略構成を表す模式図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（パッシブ型の画素回路の例１）
２．変形例
変形例１，２（信号処理部の他の構成例）
変形例３（パッシブ型の画素回路の例２）
変形例４，５（アクティブ型の画素回路の例）
変形例６（複数のフレーム期間を利用して撮像信号・残留電荷信号を取得する例）
変形例７，８（放射線に基づいて撮像を行う撮像部の例）
３．適用例（撮像表示システムへの適用例）
４．その他の変形例

＜実施の形態＞
［撮像装置１の全体構成］
図１は、本開示の一実施の形態に係る撮像装置（撮像装置１）の全体のブロック構成を表すものである。撮像装置１は、撮像光に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この撮像装置１は、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５、システム制御部１６、フレームメモリ１８および信号処理部１９を備えている。これらのうち、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６が、本開示における「駆動部」の一具体例に対応する。

（撮像部１１）
撮像部１１は、入射した撮像光に応じて電気信号を発生させるもの（撮像領域）である。この撮像部１１では、入射した撮像光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換部（後述する光電変換素子２１）を有する画素（撮像画素，単位画素）２０が、行列状（マトリクス状）に２次元配置されている。なお、図１中に示したように、以下、撮像部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。

図２は、この撮像部１１の概略構成例を表したものである。撮像部１１には、上記した複数の画素２０が配置された光電変換層１１１が設けられている。この光電変換層１１１では、図中に示したように、入射した撮像光Ｌinに基づく光電変換（撮像光Ｌinから信号電荷への変換）がなされるようになっている。

図３は、画素２０の回路構成例（いわゆるパッシブ型の回路構成例）を、Ａ／Ｄ変換部１４内の後述する列選択部１７の回路構成例とともに表したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型やＭＩＳ（Metal Insulator Semiconductor）型のフォトダイオードからなり、前述したように、入射光（撮像光Ｌin）の光量に応じた電荷量の信号電荷を発生させるようになっている。なお、この光電変換素子２１のカソードは、蓄積ノードＮに接続されている。

トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。ただし、トランジスタ２２がＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。このトランジスタ２２はまた、例えば、微結晶シリコン（Ｓｉ）または多結晶シリコン（ポリシリコン）等のシリコン系半導体を用いて構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体を用いて構成してもよい。微結晶シリコン、多結晶シリコンおよび酸化物半導体は、非晶質シリコン（アモルファスシリコン）と比べて移動度μが高いため、例えばトランジスタ２２による信号電荷の高速読み出しが可能となる。

この画素２０では、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、光電変換素子２１のカソード（蓄積ノードＮ）に接続されている。また、光電変換素子２１のアノードは、ここではグランド（接地）に接続されている。

（行走査部１３）
図１に示した行走査部１３は、例えば図示しないシフトレジスタ回路やアドレスデコーダ、論理回路等を含んで構成されており、撮像部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、後述する線順次読み出し駆動や線順次リセット駆動等の線順次撮像駆動の際に、そのような線順次走査を行う。なお、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われるようになっている。

（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、図１に示したように、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力した信号電圧（信号電荷）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データ（後述する撮像信号Ｄ１１または残留電荷信号Ｄ１２）が生成され、後述するフレームメモリ１８および信号処理部１９へ出力されるようになっている。

各列選択部１７は、例えば図３および図４に示したように、チャージアンプ１７２、容量素子（コンデンサ，フィードバック容量素子）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、図４に示したように、信号線Ｌsigごとに１つずつ設けられている。一方、マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７全体として１つ設けられている。

チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。また、チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。すなわち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。なお、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御されるようになっている。このようにして、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１によって、上記したＱ−Ｖ変換を行うチャージアンプ回路が形成されている。

Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。

マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。

Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データ（撮像信号Ｄ１１または残留電荷信号Ｄ１２）を生成して出力する回路である。

（列走査部１５・システム制御部１６）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記した撮像信号Ｄ１１または残留電荷信号Ｄ１２）が、フレームメモリ１８および信号処理部１９へ順番に出力されるようになっている。

システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の動作を制御するものである。具体的には、このシステム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このようにして、システム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ撮像部１１内の複数の画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、撮像部１１から出力データ（撮像信号Ｄ１１または残留電荷信号Ｄ１２）が取得されるようになっている。

（フレームメモリ１８・信号処理部１９）
フレームメモリ１８は、Ａ／Ｄ変換部１４からの出力データ（撮像信号Ｄ１１および残留電荷信号Ｄ１２）を一時的に保持しておくための記憶部であり、例えばＳＲＡＭ（Static Random Access Memory）等の種々のメモリを用いて構成されている。

信号処理部１９は、Ａ／Ｄ変換部１４から出力されてフレームメモリ１８に一時的に保持されているデータ（撮像信号Ｄ１１および残留電荷信号Ｄ１２）に基づいて、後述する所定の信号処理を行うことにより、出力データＤout（出力信号）を生成するものである。具体的には、詳細は後述するが、所定の単位期間（ここでは１フレーム期間）内における１回目の読み出し動作により得られた撮像信号Ｄ１１（第１の信号）と、１回目のリセット動作が行われた後の２回目以降（ここでは２回目）の読み出し動作により得られた信号である残留電荷信号Ｄ１２（第２の信号）とに基づいて、所定の信号処理を行う。また、この所定の処理としては、少なくとも後述する加算処理を行い、ここでは、この加算処理に加え、後述する重み付け処理および線形化処理をも行うようになっている。

図５は、これらフレームメモリ１８および信号処理部１９における詳細なブロック構成例を表したものである。

フレームメモリ１８は、ここでは、２つのフレームメモリ１８１，１８２を有している。フレームメモリ１８１は、上記した１回目の読み出し動作により得られる撮像信号Ｄ１１を一時的に保持するためのフレームメモリである。一方、フレームメモリ１８２は、上記した２回目以降（ここでは２回目）の読み出し動作により得られる残留電荷信号Ｄ１２を一時的に保持するためのフレームメモリである。

信号処理部１９は、ここでは、重み付け処理部１９１、加算処理部１９２および線形化処理部１９３を有している。

重み付け処理部１９１は、フレームメモリ１８２から供給される残留電荷信号Ｄ１２に対して、後述する所定の重み付け処理を行うものである。具体的には、後述する所定の重み付け係数ｋを用いて、そのような重み付け処理を行う。詳細には、重み付け処理部１９１は、残留電荷信号Ｄ１２に対して重み付け係数ｋを乗算することにより、重み付け信号（ｋ×Ｄ１２）を生成するようになっている。

加算処理部１９２は、フレームメモリ１８２から供給される撮像信号Ｄ１１と、重み付け処理部１９１から供給される重み付け信号（ｋ×Ｄ１２）とを加算処理するものである。これにより、そのような加算処理後の信号である合成信号Ｄ２（＝Ｄ１１＋ｋ×Ｄ１２）が生成されるようになっている。

線形化処理部１９３は、加算処理部１９２から供給される合成信号Ｄ２に対して後述する所定の線形化処理を行うことにより、出力データＤoutを生成するものである。ここで、詳細は後述するが、この線形化処理とは、撮像の際の露光強度と出力信号（出力データＤout）の信号強度との対応関係を線形化するための処理である。

このようにして信号処理部１９において信号処理が行われ、出力データＤoutが生成され、外部へ出力されるようになっている。なお、この信号処理部１９における信号処理動作の詳細については、後述する。

［撮像装置１の作用・効果］
（１．基本動作）
この撮像装置１では、図２に示したように、後述する露光期間Ｔexにおいて撮像光Ｌinが撮像部１１へ入射すると、光電変換層１１１（図３に示した各画素２０内の光電変換素子２１）では、この撮像光Ｌinが信号電荷に変換（光電変換）される。この光電変換によって発生した信号電荷により、蓄積ノードＮでは蓄積ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した信号電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が低下する。このような電圧変化に応じて、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が印加される。このトランジスタ２２へ供給される入力電圧Ｖinは、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、その電荷が画素２０から信号線Ｌsigへ読み出される（読み出し期間）。

このようにして読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷ごとに、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ回路１７２からの出力電圧Ｖca）ごとに、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データ（撮像信号Ｄ１１または残留電荷信号Ｄ１２）を生成する。このようにして、各列選択部１７から上記出力データが順番に出力され、フレームメモリ１８および信号処理部１９へ供給される。そして、信号処理部１９では、これらの撮像信号Ｄ１１および残留電荷信号Ｄ１２を用いて所定の信号処理を行うことによって最終的な出力データＤoutを生成し、外部へ出力する。

（２．露光期間Ｔex・読み出し期間における動作）
ここで、図６（Ａ），（Ｂ）を参照して、上記した露光期間Ｔexおよび読み出し期間における画素２０および列選択部１７内のチャージアンプ回路の動作について、詳細に説明する。なお、以下では説明の便宜上、トランジスタ２２のオン・オフ状態を、スイッチを用いて図示している。

まず、図６（Ａ）に示したように、画素２０内の光電変換素子２１へ撮像光Ｌinが入射する露光期間Ｔexでは、蓄積ノードＮに蓄積された信号電荷が露光期間Ｔex中には信号線Ｌsig側へ出力されない（読み出されない）よう、トランジスタ２２はオフ状態となっている。なお、このときチャージアンプ回路では、後述するアンプリセット動作（チャージアンプ回路のリセット動作）がなされた後の状態であるため、スイッチＳＷ１がオン状態となっており、結果としてボルテージフォロワ回路が形成されている。

一方、上記した読み出し期間は、本実施の形態では、画素２０内に蓄積された電荷（信号電荷）をリセットするためのリセット動作（画素リセット動作）を行う期間ともなっている。すなわち、本実施の形態の画素２０はパッシブ型の画素回路となっていることに起因して、光電変換素子２１により得られた信号電荷を画素２０から読み出す「読み出し動作」と、上記した「リセット動作」とが、実質的に同時に（並行して）行われる。換言すると、詳細は後述するが、この読み出し動作を線順次で行うための線順次読み出し駆動と、リセット動作を線順次で行うための線順次リセット駆動とが、単一の線順次駆動によって（実質的に）同時に行われる。なお、このときの読み出し動作およびリセット動作はそれぞれ、後述する複数回（ここでは２回）の読み出し動作およびリセット動作のうちの、１回目の読み出し動作およびリセット動作に対応している。このことから、以下では、この１回目の読み出し動作と１回目のリセット動作とが実質的同時に行われる期間を、「第１読み出し／リセット期間Ｔｒ１」と称する。

この第１読み出し／リセット期間Ｔｒ１では、図６（Ｂ）に示したように、トランジスタ２２がオン状態となることにより、画素２０内の蓄積ノードＮから信号線Ｌsig側へ信号電荷が読み出される（図中の矢印Ｐ１１参照）。このようにして読み出された信号電荷は、チャージアンプ回路へ入力される。ここで、この第１読み出し／リセット期間Ｔｒ１では、チャージアンプ回路におけるスイッチＳＷ１は、オフ状態となっている。すなわち、チャージアンプ回路が読み出し動作状態となっている。したがって、このチャージアンプ回路へ入力された信号電荷は容量素子Ｃ１に蓄積され、その蓄積電荷に応じた信号電圧（出力電圧Ｖca）がチャージアンプ１７２から出力される。このようにしてチャージアンプ回路において、信号電荷から信号電圧への変換（Ｑ−Ｖ変換）がなされる。そして、このような１回目の読み出し動作により、図中に示したように、信号電荷に対応した撮像信号Ｄ１１が列選択部１７から出力される。なお、このようにして容量素子Ｃ１に蓄積された電荷は、後述するアンプリセット動作の際にスイッチＳＷ１がオン状態となることにより、リセットされる（アンプリセット動作がなされる）ようになっている。

また、このような１回目の読み出し動作とともに、この第１読み出し／リセット期間Ｔｒ１では、以下のようにして１回目のリセット動作（第１のリセット動作）が行われる。すなわち、図中の矢印Ｐ１２で示したように、チャージアンプ回路（チャージアンプ１７２）における仮想短絡（イマジナリー・ショート）現象を利用して、１回目のリセット動作がなされる。つまり、この仮想短絡現象によって、チャージアンプ１７２における負側の入力端子側（信号線Ｌsig側）の電圧が、正側の入力端子に印加されているリセット電圧Ｖrstに略等しくなることから、トランジスタ２２を介して画素２０内の蓄積ノードＮも、このリセット電圧Ｖrstとなるのである。このようにして、上記した１回目の読み出し動作に伴い、蓄積ノードＮの蓄積電荷が所定のリセット電圧Ｖrstにリセットされる。

（３．１回目のリセット動作後における画素２０内での信号電荷の残存について）
ところで、上記のような１回目のリセット動作を行ったにも関わらず、この１回目のリセット動作前に蓄積された信号電荷の一部が、画素２０内に残存してしまう場合がある。このように信号電荷の一部が画素２０内に残ってしまうと、次の読み出し動作時（次のフレーム期間での撮像時）においてその残留電荷に起因した残像が発生し、撮像画質が低下してしまう。以下、図７〜図１２を参照して、このような１回目のリセット動作後における画素２０内での信号電荷の残存（蓄積電荷の残留）について、詳細に説明する。

まず、光電変換素子２１がＰＩＮ型のフォトダイオード（薄膜フォトダイオード）の場合、以下の２つの構造のものに大別される。すなわち、図７（Ａ），（Ｂ）に示したような、いわゆるラテラル型（横型）構造のものと、図８に示したような、いわゆるバーティカル型（縦型）構造のものである。

図７（Ａ），（Ｂ）に示したラテラル型構造の場合、光電変換素子２１は横方向（積層面内方向）に沿って、ｐ型半導体層２１Ｐ、真性半導体層（ｉ層）２１Ｉおよびｎ型半導体層２１Ｎを、この順に有している。また、真性半導体層２１Ｉ付近でゲート絶縁膜（図示せず）を介して対向配置された、ゲート電極２１Ｇを有している。一方、図８に示したバーティカル型構造の場合、光電変換素子２１は縦方向（積層方向）に沿って、例えば、下部電極２１１ａ、ｐ型半導体層２１Ｐ、真性半導体層２１Ｉ、ｎ型半導体層２１Ｎおよび上部電極２１１ｂを、この順に有している。

（３−１．強外光が照射されて画素２０内の電荷が飽和する場合の発生メカニズム）
ここで、上記した信号電荷の残存が発生するメカニズムの一例として、強外光が照射されて画素２０内の電荷が飽和してしまう場合について、上記したラテラル型構造のＰＩＮ型のフォトダイオードからなる光電変換素子２１を例に挙げて説明する。この構造の光電変換素子２１では、ゲート電極２１Ｇに印加されるゲート電圧により、真性半導体層２１Ｉが、蓄積状態（飽和状態）、空乏状態、反転状態のいずれかの状態となる。ここで、薄膜フォトダイオードの場合、この蓄積状態もしくは反転状態においてゲート電極２１Ｇ側の界面に電荷が誘起された状態（図７（Ａ））から、空乏状態（図７（Ｂ））に遷移するには、数百μｓオーダーの時間が必要となる。通常、ＰＩＮ型のフォトダイオードは、空乏状態で光感度が最大となるため空乏状態で使用するが、例えば強外光が照射されてＶｎｐ＜０Ｖの状態になると、蓄積状態に移行する。なお、Ｖｎｐは、ｐ型半導体層２１Ｐ側から見たｎ型半導体層２１Ｎの電位である。

このため、例えば、強外光が照射された直後に暗状態に環境が変化し、かつリセット動作（１回目のリセット動作）が行われてＶｎｐ＞０の状態に戻っても、数百μｓの間は蓄積状態から空乏状態に遷移できない。このとき、空乏状態と、蓄積状態もしくは反転状態とでは、上記したゲート電極２１Ｇ側の界面に誘起された電荷の影響により、ＰＩＮ型のフォトダイオードにおける容量特性が異なることが知られている。すなわち、図７（Ａ），（Ｂ）に示したように、ゲート電極２１Ｇとｐ型半導体層２１Ｐと間に形成される寄生容量Ｃｇｐは、蓄積状態では大きく、空乏状態では小さい。

一方、画素２０内の蓄積ノードＮ（蓄積容量）は、上記した１回目のリセット動作によって所定のリセット電圧Ｖrstとなるが、この１回目のリセット動作後にトランジスタ２２がオン状態からオフ状態に遷移する際に、以下の現象が起こる。すなわち、例えば図９に示したように、画素２０内の寄生容量（トランジスタ２２のゲート・ドレイン間に形成された寄生容量Ｃｇｄ）に蓄積された電荷に起因して、蓄積ノードＮの電位がリセット電圧Ｖrstから微小に変動する（図中の矢印Ｐ２参照）。このような現象は、電荷分配現象（チャージインジェクション現象）と呼ばれる。

ここで、上述したように、蓄積ノードＮに接続されているＰＩＮ型のフォトダイオード（光電変換素子２１）における寄生容量Ｃｇｐが、空乏状態と蓄積もしくは反転常態とで異なる場合、この光電変換素子２１の状態によって、画素２０内における全体のカップリング量（寄生容量の大きさ）が変化してしまう。これが影響して、１回目のリセット動作後においても、直前まで入射していた光（撮像光Ｌin）の情報（電荷）が、蓄積ノードＮに残ってしまう。このようなメカニズムにより、強外光が照射されて画素２０内の電荷が飽和してしまう場合には、１回目のリセット動作を行ったにも関わらず、この１回目のリセット動作前に蓄積された信号電荷の一部が、画素２０内に残存してしまうのである。

（３−２．一般的な発生メカニズム）
次いで、上記したような場合（強外光が照射されて画素２０内の電荷が飽和してしまう場合）には限定されない、信号電荷の残存（残留電荷）の一般的な発生メカニズムについて説明する。つまり、上記したような、容量変化が発生するような強外光が照射されなくても、以下説明するＤｅｃａｙ電流が光電変換素子２１（ＰＩＮ型のフォトダイオード）から生ずることによって、残留電荷が発生することについて説明する。

図１０（Ａ），（Ｂ）はそれぞれ、前述したＰＩＮ型のフォトダイオードにおける、エネルギーバンド構造（各層の位置とエネルギー準位との関係）を表したものである。これらの図から分かるように、真性半導体層２１Ｉには多数の欠陥準位Ｅｄが存在している。そして、図１０（Ａ）に示したように、第１読み出し／リセット期間Ｔｒ１（１回目のリセット動作）の終了直後においては、これらの欠陥準位Ｅｄに電荷ｅが捕獲（トラップ）された状態となっている。ところが、例えば図１０（Ｂ）に示したように、第１読み出し／リセット期間Ｔｒ１からある程度の時間が経過すると、欠陥順位Ｅｄにトラップされている電荷ｅが、真性半導体層２１Ｉからフォトダイオード（光電変換素子２１）の外部へ放出される（図中の破線の矢印参照）。これにより、上記したＤｅｃａｙ電流Ｉdacayが光電変換素子２１から発生する。

ここで、図１１（Ａ），（Ｂ）はそれぞれ、第１読み出し／リセット期間Ｔｒ１後の経過時間ｔとＤｅｃａｙ電流Ｉdecayとの関係の一例を表したものである。図１１（Ａ）では、縦軸および横軸とも対数（ｌｏｇ）スケールで示し、図１１（Ｂ）では、縦軸を対数スケールで示す一方、横軸については線形（リニア）スケールで示している。なお、図１１（Ａ），（Ｂ）中には、特性線のうちの一部の共通領域を、符号Ｇ１で示している。これらの図から分かるように、Ｄｅｃａｙ電流Ｉdecayは、第１読み出し／リセット期間Ｔｒ１の終了時（ｔ＝０）から時間の経過とともに相乗的に減少していく傾向にある（Ｉdecay＝（Ｉ₀／ｔ），Ｉ₀：定数値）。また、このときに発生する残留電荷（ｑ１とする）は、例えば図１２に示したように、Ｄｅｃａｙ電流Ｉdecay＝（Ｉ₀／ｔ）を経過時間ｔで積分することにより求められることが分かる。

以上のような一般的な発生メカニズムにより、１回目のリセット動作を行ったにも関わらず、この１回目のリセット動作前に蓄積された信号電荷の一部が、画素２０内に残存してしまう（上記した残留電荷ｑ１が発生してしまう）のである。

（４．複数回のリセット動作を利用した残留電荷の低減作用）
そこで本実施の形態では、例えば図１３および図１４に示したように、複数回（ここでは２回）のリセット動作を行うことによって上記した残留電荷を低減し、この残留電荷に起因した残像を抑えるようにしている。以下、この複数回のリセット動作を利用した残留電荷の低減作用について、詳細に説明する。

図１３において、（Ａ）は読み出し制御線Ｌreadの電位Ｖreadのタイミング波形を、（Ｂ）は、チャージアンプ１７２からの出力電圧Ｖcaのタイミング波形を、（Ｃ）は信号線Ｌsigの電位Ｖsigのタイミング波形を、（Ｄ）は蓄積ノードＮの電位Ｖｎのタイミング波形を、それぞれ示す。また、これらの各タイミング波形は、１垂直期間（１フレーム期間）ΔＴｖを含む前後の期間についてのものである。

また、図１４は、本実施の形態に係る線順次撮像駆動（線順次読み出し駆動および線順次リセット駆動）の一例を、タイミング波形図で表わしたものである。ここで、（Ａ）〜（Ｆ）はそれぞれ、ｎ本の読み出し制御線Ｌread（１）〜Ｌread（３），Ｌread（ｎ−２）〜Ｌread（ｎ）の電位Ｖread（１）〜Ｖread（３），Ｖread（ｎ−２）〜Ｖread（ｎ）のタイミング波形を示している。また、図中に示したΔＴｈは、１水平期間（１水平走査期間）を表している。更に、ΔＴｒ１は、１回目のリセット動作等（第１読み出し／リセット期間Ｔｒ１の動作）についての線順次駆動期間を、ΔＴｒ２は、２回目のリセット動作等（第２読み出し／リセット期間Ｔｒ２の動作）についての線順次駆動期間を、それぞれ表している。

この１フレーム期間ΔＴｖでは、まずタイミングｔ１１〜ｔ１２の露光期間Ｔexにおいて、図６（Ａ）等を用いて前述したようにして、露光動作が行われる。すなわち、撮像光Ｌinが撮像部１１へ入射すると、各画素２０内の光電変換素子２１では、この撮像光Ｌinが信号電荷に変換（光電変換）される。そして、この信号電荷が画素２０内の蓄積ノードＮに蓄積され、その電位Ｖｎが徐々に変化する（図１３中の矢印Ｐ３１参照）。なお、この露光動作に伴って、電位Ｖｎがリセット電圧Ｖrst側から０Ｖへ向けて徐々に低下していっているのは、ここでは光電変換素子２１のカソード側が蓄積ノードＮとなっているためである。

次いで、タイミングｔ１３〜ｔ１４の第１読み出し／リセット期間Ｔｒ１では、図６（Ｂ）等を用いて前述したようにして、１回目の読み出し動作と１回目のリセット動作（画素リセット動作）とが行われる。すなわち、画素２０から信号電荷を読み出すことによってこの信号電荷に対応する撮像信号Ｄ１１を取得する１回目の読み出し動作と、この画素２０内の信号電荷をリセットするための１回目のリセット動作とが、実質的に同時に行われる。ただし、図１３中の矢印Ｐ３２で示したように、この１回目のリセット動作後において蓄積ノードＮの電位Ｖｎが徐々に低下していき、前述した残留電荷ｑ１が発生してしまっている。

なお、その後のタイミングｔ１５では、チャージアンプ回路におけるスイッチＳＷ１がオン状態となることにより、このチャージアンプ回路内の容量素子Ｃ１に蓄積された電荷がリセットされる。すなわち、チャージアンプ回路のリセット動作（アンプリセット動作）が行われる。

続いて、その後のタイミングｔ１６〜ｔ１７において、以下説明する２回目の読み出し動作および２回目のリセット動作（第２読み出し／リセット動作）が、それぞれ行われる（第２読み出し／リセット期間Ｔｒ２）。つまり、この第２読み出し／リセット期間Ｔｒ２では、上記した第１読み出し／リセット期間Ｔｒ１と同様に、読み出し動作とリセット動作とが、実質的に同時に（並行して）行われる。換言すると、この読み出し動作を線順次で行うための線順次読み出し駆動と、リセット動作を線順次で行うための線順次リセット駆動とが、単一の線順次駆動によって（実質的に）同時に行われる。ただし、この２回目の読み出し動作では、上記した１回目の読み出し動作（撮像信号Ｄ１１を取得する動作）とは異なり、以下説明するように、画素２０から前述した残留電荷ｑ１を読み出すことにより、この残留電荷ｑ１に対応する残留電荷信号（Ｄｅｃａｙ信号）Ｄ１２が得られるようになっている。

この第２読み出し／リセット期間Ｔｒ２では、具体的には、例えば図１５に示した動作例のようにして、２回目のリセット動作および２回目の読み出し動作が行われる。すなわち、この動作例では、前述した１回目のリセット動作のときと同様に、チャージアンプ回路（チャージアンプ１７２）における仮想短絡現象を利用して、２回目のリセット動作がなされる（図中の矢印Ｐ４２参照）。つまり、この仮想短絡現象によって、画素２０内の蓄積ノードＮの電位Ｖｎがリセット電圧Ｖrstに設定される。また、この動作例では、第１読み出し／リセット期間Ｔｒ１のときと同様に、画素２０内のトランジスタ２２がオン状態であると共にチャージアンプ回路におけるスイッチＳＷ１がオフ状態であることから、チャージアンプ回路が読み出し動作状態となっている。つまり、図中の矢印Ｐ４１で示したように、この動作例では、蓄積ノードＮに残存している電荷（前述した残留電荷ｑ１）を、チャージアンプ回路によって読み出すことも可能となっている。したがって、この２回目の読み出し動作により、図中に示したように、残留電荷ｑ１に対応した残留電荷信号Ｄ１２が列選択部１７から出力される。

このようにして本実施の形態では、画素２０内の蓄積電荷のリセット動作（線順次リセット駆動）が、所定の単位期間（ここでは１フレーム期間）内で、間欠的に（独立して）複数回行われる。具体的には、ここでは１回目のリセット動作（第１読み出し／リセット期間Ｔｒ１）と２回目のリセット動作（第２読み出し／リセット期間Ｔｒ２）とが、１フレーム期間内で間欠的に行われるように設定されている。これにより、１回目のリセット動作後における画素２０内の残留電荷ｑ１（信号電荷の残存量）がより確実にリセットされ、そのような残留電荷ｑ１が低減される（図１３中に示した矢印Ｐ３３参照）。

具体的には、１回目のリセット動作の終了時（Ｔｒ１の終了時）から２回目のリセット動作の終了時（Ｔｒ２の終了時）までの時間をΔｔ１２とすると（図１３参照）、発生した残留電荷ｑ１のうちの低減される電荷量は、例えば図１６に示したようになる。すなわち、例えば図１２において説明した残留電荷ｑ１のうち、時間Δｔ１２の開始時ｔ１（＝０）から終了時ｔ２までの時間積分値に対応する電荷ｑ１２が、この２回目のリセット動作によって排出される（低減する）電荷量に相当する。また、（ｑ１−ｑ１２）＝ｑ２３により算出される電荷ｑ２３が、２回目のリセット動作後においても残存する電荷量に相当する。このため、上記した時間Δｔ１２ができるだけ長くなるように設定するのが望ましいと言える。以上のようにして、１回目のリセット動作後における画素２０内の残留電荷ｑ１が低減され、その結果、次の読み出し動作時（次のフレーム期間での撮像時）において、この残留電荷に起因した残像の発生が抑えられ、撮像画質を向上させることができる。

なお、このような複数回のリセット動作（線順次リセット駆動）は、例えば１水平期間（１水平走査期間：一例として３２μｓ程度）を超える期間に亘って間欠的に行われるようにするのが望ましい。これは、以下の理由によるものである。すなわち、前述したように、ＰＩＮ型のフォトダイオードにおける状態遷移には、数百μｓ程度の時間がかかる。このことから、例えば１００μｓ程度の時間、リセット電圧Ｖrstを連続的または間欠的に蓄積ノードＮに与えることで、残留電荷の発生を低減することができると考えられる。ただし、実際には、このリセット電圧Ｖrstを与える期間が１水平期間（例えば３２μｓ程度）を超えると残留電荷が大きく減少し始めることが、実験等により確認されている。

（５．複数回の読み出し動作を利用した撮像画像の高コントラスト化作用）
また、本実施の形態では、例えば以下の図１７〜図１９に示したようにして、信号処理部１９において、複数回（ここでは２回）の読み出し動作を利用した信号処理を行う。すなわち、まず、読み出し動作（線順次読み出し駆動）が、所定の単位期間（ここでは１フレーム期間）内で間欠的に（独立して）複数回行われる。そして、信号処理部１９が、このような読み出し動作により得られた信号（撮像信号Ｄ１１および残留電荷信号Ｄ１２）に基づいて以下説明する所定の信号処理を行い、出力データＤout（出力信号）を生成する。これにより、撮像画像の高コントラスト化を図るようにしている。以下、この複数回の撮像動作を利用した撮像画像の高コントラスト化作用（信号処理部１９における信号処理動作）について、詳細に説明する。

まず、例えば図１７に示したように、撮像の際の撮像部１１への露光強度（撮像光Ｌinの強度）と、電荷量に対応する各信号（撮像信号Ｄ１１および残留電荷信号Ｄ１２）の信号強度とは、互いに比例関係にある。換言すると、露光強度が増加するのに応じて、撮像信号Ｄ１１および残留電荷信号Ｄ１２がそれぞれ、線形的に増加する。このような線形関係（比例関係）を利用して、信号処理部１９では、例えば以下の第１または第２の信号処理手法による信号処理（加算処理等）を行い、出力データＤoutにおける高コントラスト化を実現している。

（第１の信号処理手法）
第１の信号処理手法では、最初に、例えば図１８（Ａ）に示したようにして、重み付け処理および加算処理が行われる。すなわち、まず、重み付け処理部１９１が、フレームメモリ１８２から供給される残留電荷信号Ｄ１２に対して所定の重み付け係数ｋを乗算することによって重み付け処理を行い、重み付け信号（ｋ×Ｄ１２）を生成する。

ここで、この重み付け係数ｋは、例えば図１８（Ａ）における下図に示したように、一定の値（固定値）ではなく、残留電荷信号Ｄ１２の信号強度に応じて、０〜１．０の間で変化するように設定されている。具体的には、ここでは、残留電荷信号Ｄ１２の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、重み付け係数ｋがより小さくなるように設定されている。特に、この第１の信号処理手法では、残留電荷信号Ｄ１２の信号強度が所定の強度閾値Ｓthよりも大きい場合には、重み付け係数ｋが固定値（ここでは、最大値である１．０）に設定されていると共に、この信号強度が強度閾値Ｓth以下の場合には、その信号強度が低くなるのに応じて、重み付け係数ｋが徐々に小さくなるように設定されている。

これは、残留電荷信号Ｄ１２の信号強度が相対的に小さい領域（電荷量が少ない領域）は、読み出し動作時の雑音（ノイズ）が支配的な領域（雑音支配領域）となっていることに起因している。つまり、そのような雑音支配領域において、重み付け係数をそのまま（大きい値のまま）用いて重み付け処理を行ってしまうと、その後の加算処理においてＳ／Ｎ比が低下してしまうからである。このことから、ここでは、そのような雑音支配領域における残留電荷信号Ｄ１２の重み付けを相対的に小さく設定することによって、ノイズ成分を減衰あるいは遮断し、Ｓ／Ｎ比を向上させる（雑音レベルを上げずに信号レベルを上げる）ことを可能としている。

次いで、図１８（Ａ）における上図に示したように、加算処理部１９２が、フレームメモリ１８２から供給される撮像信号Ｄ１１と、重み付け処理部１９１から供給される重み付け信号（ｋ×Ｄ１２）とに対して、加算処理を行う。これにより、加算処理後の信号である合成信号Ｄ２（＝Ｄ１１＋ｋ×Ｄ１２）が生成される。

続いて、例えば図１８（Ｂ）に示したように、線形化処理部１９３が、加算処理部１９２から供給される合成信号Ｄ２に対して線形化処理を行うことにより、出力データＤoutを生成する。この線形化処理とは、図１８（Ｂ）に示したように、撮像の際の露光強度と出力データＤoutの信号強度との対応関係を線形化するための処理である。具体的には、撮像信号Ｄ１１の信号強度に対する残留電荷信号Ｄ１２の信号強度の比率（＝残留電荷信号Ｄ１２の信号強度／撮像信号Ｄ１１の信号強度）をｄとすると、線形化処理部１９３は以下の（１）式を用いて線形化処理を行い、出力データＤoutを生成する。このようにして、第１の信号処理手法を用いた信号処理により、出力データＤoutが生成される。
Ｄout＝｛１／（１＋ｄ×ｋ）｝×Ｄ２ ……（１）

ここで、このような線形化処理を行うのが望ましいのは、以下の理由による。すなわち、合成信号Ｄ２は、撮像信号Ｄ１１に対して重み付け処理後の残留電荷信号（ｋ×Ｄ１２）が加算された信号であることから、例えば図１８（Ａ）における上図に示したように、その信号強度が露光強度に対して非線形になっている（比例しなくなっている）。このような非線形性を示す信号のままでは、例えばその後の信号処理の際に扱いにくくなってしまうため、上記のような線形処理を行うのが望ましいのである。

（第２の信号処理手法）
一方、第２の信号処理手法では、例えば図１９（Ａ）に示したようにして、重み付け処理および加算処理が行われる。すなわち、まず第１の信号処理手法と同様に、重み付け処理部１９１が、残留電荷信号Ｄ１２に対して所定の重み付け係数ｋを乗算することによって重み付け処理を行い、重み付け信号（ｋ×Ｄ１２）を生成する。

この第２の信号処理手法においても第１の信号処理手法と同様に、重み付け係数ｋは、例えば図１９（Ａ）における下図に示したように、一定の値（固定値）ではなく、残留電荷信号Ｄ１２の信号強度に応じて、０〜１．０の間で変化するように設定されている。また、ここでは、残留電荷信号Ｄ１２の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、重み付け係数ｋがより小さくなるように設定されている。ただし、この第２の信号処理手法では、残留電荷信号Ｄ１２の信号強度が所定の強度閾値Ｓthよりも大きい場合には、重み付け係数ｋが固定値（ここでは、最大値である１．０）に設定されている一方、この信号強度が強度閾値Ｓth以下の場合には、重み付け係数が０（ゼロ）となるように設定されている。すなわち、残留電荷信号Ｄ１２の信号強度が強度閾値Ｓth以下の場合には、撮像信号Ｄ１１に対して実質的な重み付け処理がなされないようになっている。

次いで、図１９（Ａ）における上図に示したように、加算処理部１９２が第１の信号処理手法と同様にして、撮像信号Ｄ１１と重み付け信号（ｋ×Ｄ１２）とに対して加算処理を行う。これにより、合成信号Ｄ２（＝Ｄ１１＋ｋ×Ｄ１２）が生成される。

続いて、例えば図１９（Ｂ）に示したように、線形化処理部１９３が第１の信号処理手法と同様に、上記（１）式を用いて合成信号Ｄ２に対して線形化処理を行うことにより、出力データＤoutを生成する。このようにして、第２の信号処理手法を用いた信号処理により、出力データＤoutが生成される。

このようにして本実施の形態では、１フレーム期間内における１回目の読み出し動作により得られた撮像信号Ｄ１１と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた残留電荷信号Ｄ１２とに基づいて、少なくとも加算処理を含む所定の信号処理が行われ、出力データＤoutが生成される。すなわち、信号電荷に対応する撮像信号Ｄ１１と、残留電荷に対応する残留電荷信号Ｄ１２との加算処理に基づいて、出力信号Ｄoutが生成される。これにより、出力データＤoutにおけるコントラストが向上する。

以上のように本実施の形態では、読み出し動作とリセット動作とがそれぞれ所定の単位期間（１フレーム期間）内で間欠的に複数回行われるように各画素２０を駆動すると共に、この単位期間内における１回目の読み出し動作により得られた撮像信号Ｄ１１と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた残留電荷信号Ｄ１２とに基づいて少なくとも加算処理を行うことによって出力データＤoutを生成する。これにより、リセット動作後における画素内の残留電荷を低減することができると共に、出力データＤoutにおけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。

また、特に画素２０内で容量が飽和した場合は残像電荷量が大きくなるため、加算処理による高コントラスト化の効果が大きくなる。更に、例えば、図１７に示した特性とはことなり、残留電荷信号Ｄ１２の信号強度が露光強度に対して非線形である特性を示す場合には、そのような残留電荷信号Ｄ１２の加算処理を行うことによって、より正確な撮像画像を得ることが可能となる。

＜変形例＞
続いて、上記実施の形態の変形例（変形例１〜８）について説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

［変形例１］
図２０（Ａ）は、変形例１に係るフレームメモリ１８および信号処理部（信号処理部１９Ａ）のブロック構成を表したものである。本変形例の信号処理部１９Ａは、上記実施の形態の信号処理部１９において、重み付け処理部１９１および線形化処理部１９３を設けないようにした（省いた）構成となっており、ここでは加算化処理部１９２のみを有している。

つまり、本変形例の加算化処理部１９２では、撮像データＤ１１と残留電荷信号Ｄ１２との加算処理のみによって、出力データＤout（＝Ｄ１１＋Ｄ１２）が生成されるようになっている。

このように、場合によっては、信号処理部内に、重み付け処理部１９１および線形化処理部１９３を設けないようにしてもよい。このような構成の本変形例においても、上記実施の形態と同様の効果を得ることが可能である。すなわち、残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。

［変形例２］
図２０（Ｂ）は、変形例２に係るフレームメモリ１８および信号処理部（信号処理部１９Ｂ）のブロック構成を表したものである。本変形例のフレームメモリ１８は、上記実施の形態とは異なり、３つのフレームメモリ１８１，１８２，１８３を有している。フレームメモリ１８１は、撮像信号Ｄ１１を一時的に保持するためのフレームメモリであり、フレームメモリ１８２は、２回目の読み出し動作により得られる残留電荷信号Ｄ１２を一時的に保持するためのフレームメモリである。一方、フレームメモリ１８３は、３回目の読み出し動作により得られる残留電荷信号Ｄ１３を一時的に保持するためのフレームメモリである。

また、本変形例の信号処理部１９Ｂは、これらの撮像信号Ｄ１１および残留電荷信号Ｄ１２，Ｄ１３に基づいて所定の信号処理を行うことにより、出力データＤoutを生成する。具体的には、重み付け処理部１９１は、残留電荷信号Ｄ１２に対して重み付け係数ｋ１を乗算することによって重み付け処理を行い、重み付け信号（ｋ１×Ｄ１２）を生成する。また、それとともに、残留電荷信号Ｄ１３に対して重み付け係数ｋ２を乗算することによって重み付け処理を行い、重み付け信号（ｋ２×Ｄ１３）を生成する。加算化処理部１９２は、撮像信号Ｄ１１と、重み付け信号（ｋ１×Ｄ１２），（ｋ２×Ｄ１３）とに対して加算処理を行う。これにより、合成信号Ｄ３（＝Ｄ１１＋ｋ１×Ｄ１２＋ｋ２×Ｄ１３）が生成される。そして、線形化処理部１９３は、前述した（１）式と同様にして合成信号Ｄ３に対して線形化処理を行うことにより、出力データＤoutを生成する。

このように、所定の単位期間（１フレーム期間）内で読み出し動作が間欠的に３回以上行われるようにし、残留電荷信号が複数回得られるようにすると共に、これら複数回の残留電荷信号をそれぞれ用いて加算処理を含む信号処理を行うようにしてもよい。なお、ここでは、複数回の残留電荷信号（２つの残留電荷信号Ｄ１２，Ｄ１３）のうちの全てを用いて信号処理を行う例について説明したが、例えば、複数回の残留電荷信号のうちの一部（例えば、特に信号強度が大きい残留電荷信号）を選択的に用いるようにしてもよい。

［変形例３］
図２１は、変形例３に係る画素（画素２０Ａ）の回路構成を、上記実施の形態で説明した列選択部１７の回路構成例とともに表したものである。本変形例の画素２０Ａは、実施の形態の画素２０と同様にいわゆるパッシブ型の回路構成となっており、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０Ａには画素２０と同様に、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

ただし、画素２０Ａでは、光電変換素子２１の配置方向（向き）が、画素２０とは逆になっている。すなわち、この画素２０Ａでは、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードがグランド（接地）に接続されている。

このような構成の画素２０Ａを有する撮像装置においても、上記実施の形態の撮像装置１と同様の作用により同様の効果を得ることが可能である。

［変形例４，５］
（回路構成）
図２２は、変形例４に係る画素（画素２０Ｂ）の回路構成を、以下説明する列選択部１７Ｂの回路構成例とともに表したものである。また、図２３は、変形例５に係る画素（画素２０Ｃ）の回路構成を、列選択部１７Ｂの回路構成例とともに表したものである。これらの変形例４，５に係る画素２０Ｂ，２０Ｃはそれぞれ、これまで説明した画素２０，２０Ａとは異なり、いわゆるアクティブ型の回路構成となっている。

具体的には、このアクティブ型の画素２０Ｂ，２０Ｃには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｂ，２０Ｃにはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadおよびリセット制御線Ｌrstと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。

画素２０Ｂ，２０Ｃではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、ソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは電源ＶＤＤに接続され、ゲートは、光電変換素子２１のカソード（図２２に示した画素２０Ｂ）またはアノード（図２３に示した画素２０Ｃ）（蓄積ノードＮ）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。このトランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースにはリセット電圧Ｖrstが印加されるようになっている。光電変換素子２１のアノード（画素２０Ｂ）またはカソード（画素２０Ｃ）は、グランド（接地）に接続されている。

また、図２２および図２３に示した変形例４，５に係る列選択部１７Ｂは、前述した列選択部１７において、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１の代わりに、定電流源１７１およびアンプ１７６を設けたものとなっている。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。なお、信号線Ｌsigの一端側には定電流源１７１の一方の端子が接続され、この定電流源１７１の他方の端子には電源ＶＳＳが接続されている。

（作用・効果）
このようなアクティブ型の回路構成からなる画素２０Ｂ，２０Ｃを有する変形例４，５の撮像装置では、以下のようにして撮像動作（線順次撮像駆動）がなされる。

すなわち、まず、これまで説明したパッシブ型の回路構成からなる画素２０，２０Ａを有する撮像装置では、例えば図２４（Ａ）に示したようにして線順次撮像駆動が行われる。具体的には、線順次読み出し駆動と線順次リセット駆動とが、単一の線順次駆動（第１読み出し／リセット期間Ｔｒ１の線順次動作を行うための駆動）によって、実質的に同時に行われる。

これに対して、変形例４，５のように、アクティブ型の回路構成からなる画素２０Ｂ，２０Ｃを有する撮像装置では、例えば図２４（Ｂ）に示したようにして線順次撮像駆動が行われる。具体的には、線順次読み出し駆動と各回（ここでは１回目および２回目）の線順次リセット駆動とが、互いに独立して個別に行われる。すなわち、第１読み出し期間Ｔｒ１ａの線順次動作を行うための線順次読み出し駆動と、１回目のリセット期間（第１リセット期間Ｔｒ１ｂ）の線順次動作を行うための１回目の線順次リセット駆動と、２回目のリセット期間（第２読み出し／リセット期間Ｔｒ２）の線順次動作を行うための２回目の線順次リセット駆動とが、互いに独立して個別に行われる。なお、このアクティブ型の回路構成の場合、各回の線順次リセット駆動の際のリセット動作は、リセット用トランジスタとして機能するトランジスタ２４がオン状態となることによって行われるようになっている。

このように、アクティブ型の回路構成からなる画素２０Ｂ，２０Ｃを有する撮像装置においても、これまで説明したパッシブ型の回路構成の場合と同様のことが言える。すなわち、単位期間（１フレーム期間）内における１回目の読み出し動作により得られた撮像信号Ｄ１１と、１回目のリセット動作が行われた後の２回目以降の読み出し動作により得られた残留電荷信号Ｄ１２とに基づいて少なくとも加算処理を行うことによって出力データＤoutを生成する。これにより、リセット動作後における画素内の残留電荷を低減することができると共に、出力データＤoutにおけるコントラストを向上させることができる。よって、そのような残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。

［変形例６］
図２５は、変形例６に係る線順次撮像駆動および信号処理の一例を、タイミング波形図を用いて模式的に表したものである。

本変形例では、上記実施の形態とは異なり、１フレーム期間（１垂直期間）ΔＴｖ内では、読み出し動作およびリセット動作がそれぞれ１回ずつのみ行われる。つまり、この１フレーム期間ΔＴｖ内には、第１読み出し／リセット期間Ｔｒ１が設けられているものの、第２読み出し／リセット期間Ｔｒ２は設けられていない。また、露光期間Ｔexは、フレーム期間ΔＴｖごとには設けられておらず、複数のフレーム期間（ここでは、３つのフレーム期間（３×ΔＴｖ））ごとに１回の露光期間Ｔexが設けられている。

すなわち、本変形例では、図２５中に示したように、所定の単位期間である複数のフレーム期間（ここでは（３×ΔＴｖ））内での複数回（ここでは３回）の読み出し動作によって、撮像信号Ｄ１１および残留電荷信号（ここでは２つの残留電荷信号Ｄ１２，Ｄ１３）が得られる。そして、信これらの撮像信号Ｄ１１および残留電荷信号に基づいて上記実施の形態と同様の信号処理が行われることにより、出力データＤoutが生成される。なお、このような動作は、露光動作および動画のフレームレートに対し、読み出し動作およびリセット動作のフレームレートを高く設定（ここでは、３倍にフレームレートに設定）することに相当する。

このように、所定の単位期間として１フレーム期間ではなく複数のフレーム期間を設定したうえで、上記実施の形態と同様の信号処理を行うようにした場合でも、同様の効果を得ることが可能である。すなわち、残留電荷に起因した残像を抑えつつ高コントラスト化を図ることができ、撮像画像の高画質化を実現することが可能となる。

［変形例７，８］
図２６（Ａ），（Ｂ）はそれぞれ、変形例７，８に係る撮像部（撮像部１１Ａ，１１Ｂ）の概略構成を模式的に表したものである。

まず、図２６（Ａ）に示した変形例７に係る撮像部１１Ａは、上記実施の形態で説明した光電変換層１１１に加え、波長変換層１１２を更に有している。具体的には、光電変換層１１１上（撮像部１１Ａの受光面（撮像面）側）に、波長変換層１１２が設けられている。

波長変換層１１２は、放射線Ｒrad（α線，β線，γ線，Ｘ線等）を、光電変換層１１１の感度域に波長変換するものであり、これにより光電変換層１１１では、この放射線Ｒradに基づく情報を読み取ることが可能となっている。この波長変換層１１２は、例えばＸ線などの放射線を可視光に変換する蛍光体（例えば、シンチレータ）からなる。このような波長変換層１１２は、例えば光電変換層１１１の上部に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜を、ＣｓＩ：Ｔｌ、Ｇｄ₂Ｏ₂Ｓ、ＣｓＩ、ＮａＩ、ＣａＦ₂等によって形成することにより得られる。

一方、図２６（Ｂ）に示した変形例８に係る撮像部１１Ｂは、上記実施の形態で説明した光電変換層１１１の代わりに、光電変換層１１１Ｂを有している。この光電変換層１１１Ｂは、入射した放射線Ｒradに応じて電気信号を直接発生させるものである。つまり、図２６（Ａ）に示した変形例７の撮像部１１Ａは、いわゆる間接型の放射線撮像装置に適用されるものであるのに対し、変形例８の撮像部１１Ｂは、いわゆる直接型の放射線撮像装置に適用されるものとなっている。なお、このような直接型に適用される光電変換層１１１Ｂは、例えば、アモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成されている。

このような構成の撮像部１１Ａ，１１Ｂを有する変形例７，８に係る撮像装置では、撮像部１１Ａ，１１Ｂが、入射した放射線Ｒradに応じて電気信号を発生するものとなっており、放射線撮像装置として構成されている。このような放射線撮像装置は、例えば医療機器（Digital Radiography等のＸ線撮像装置）や、空港等で用いられる携帯物検査用Ｘ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置）などに適用することが可能である。

＜適用例＞
続いて、上記実施の形態および各変形例（変形例１〜８）に係る撮像装置の撮像表示システムへの適用例について説明する。

図２７は、適用例に係る撮像表示システム（撮像表示システム５）の概略構成例を模式的に表したものである。この撮像表示システム５は、上記実施の形態等に係る撮像部１１（１１Ａ，１１Ｂ）等を有する撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた撮像表示システム（放射線撮像表示システム）として構成されている。

画像処理部５２は、撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ４を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ４に基づく画像表示を、所定のモニタ画面４０上で行うものである。

このような構成からなる撮像表示システム５では、撮像装置１（ここでは放射線撮像装置）が、光源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ４を表示装置４へ出力する。表示装置４は、入力された画像データＤ４に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。

このように、本適用例の撮像表示システム５では、撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。すなわち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。

なお、本適用例では、撮像装置１が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。

＜その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本開示の技術を説明したが、本技術はこれらの実施の形態等に限定されず、種々の変形が可能である。

例えば、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｃの回路構成）には限られず、他の回路構成であってもよい。同様に、列選択部等の回路構成や、フレームメモリおよび信号処理部のブロック構成等についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。

また、上記実施の形態等では、所定の単位期間（１フレーム期間または複数のフレーム期間）内において、２回または３回の読出し動作およびリセット動作を行う場合を例に挙げて説明したが、これには限られない。すなわち、例えば、所定の単位期間（１フレーム期間または複数のフレーム期間）内で、４回以上の読出し動作およびリセット動作を行うようにしてもよい。

更に、上記実施の形態等で説明した撮像部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。

なお、本技術は以下のような構成を取ることも可能である。
（１）
各々が光電変換素子を含む複数の画素を有する撮像部と、
前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
を備え、
前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する
撮像装置。
（２）
前記信号処理部は、前記第１の信号と、前記第２の信号に対して所定の重み付け処理を行うことにより得られる重み付け信号と、に対して前記加算処理を行うことにより、前記出力信号を生成する
上記（１）に記載の撮像装置。
（３）
前記信号処理部は、所定の重み付け係数を用いて前記重み付け処理を行うと共に、
前記第２の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、前記重み付け係数がより小さくなるように設定されている
上記（２）に記載の撮像装置。
（４）
前記第２の信号の信号強度が所定の閾値以下の場合、その信号強度が低くなるのに応じて、前記重み付け係数が徐々に小さくなるように設定されている
上記（３）に記載の撮像装置。
（５）
前記第２の信号の信号強度が前記閾値以下の場合、前記重み付け係数が０（ゼロ）となるように設定されている
上記（３）に記載の撮像装置。
（６）
前記信号処理部は、前記加算処理を行った後に、
撮像の際の露光強度と前記出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、前記出力信号を生成する
上記（２）ないし（５）のいずれかに記載の撮像装置。
（７）
前記駆動部は、前記単位期間内で前記読み出し動作が間欠的に３回以上行われるように各画素を駆動し、
前記信号処理部は、前記２回目以降の複数回の読み出し動作により得られた前記第２の信号うち、全ての回の第２の信号、または、選択した一部の回の第２の信号を用いて、前記信号処理を行う
上記（１）ないし（６）のいずれかに記載の撮像装置。
（８）
前記単位期間が、１フレーム期間または複数のフレーム期間である
上記（１）ないし（７）のいずれかに記載の撮像装置。
（９）
前記読み出し動作と前記リセット動作とが、単一の駆動によって同時に行われる
上記（１）ないし（８）のいずれかに記載の撮像装置。
（１０）
前記駆動部は、前記読み出し動作を行う際に用いられる信号線が一方の入力端子に接続されると共に所定のリセット電圧が他方の入力端子に入力されるチャージアンプを有し、
前記チャージアンプにおける仮想短絡現象を利用して、前記読み出し動作とともに前記リセット動作が行われる
上記（９）に記載の撮像装置。
（１１）
前記読み出し動作と前記リセット動作とが、互いに独立した駆動によって個別に行われる
上記（１）ないし（８）のいずれかに記載の撮像装置。
（１２）
各画素はリセット用トランジスタを有し、
前記リセット用トランジスタがオン状態となることによって、前記リセット動作が行われる
上記（１１）に記載の撮像装置。
（１３）
前記リセット動作が、１水平期間を超える期間に亘って間欠的に複数回行われる
上記（１）ないし（１２）のいずれかに記載の撮像装置。
（１４）
前記光電変換素子が、ＰＩＮ型またはＭＩＳ型のフォトダイオードからなる
上記（１）ないし（１３）のいずれかに記載の撮像装置。
（１５）
前記撮像部が、入射した放射線に応じて電気信号を発生させるものであり、放射線撮像装置として構成されている
上記（１）ないし（１４）のいずれかに記載の撮像装置。
（１６）
前記撮像部は、
前記光電変換素子を構成する光電変換層と、
前記放射線を前記光電変換層の感度域に波長変換する波長変換層と
を有する上記（１５）に記載の撮像装置。
（１７）
前記撮像部は、前記光電変換素子を構成すると共に前記放射線に応じて前記電気信号を直接発生させる光電変換層を有する
上記（１５）に記載の撮像装置。
（１８）
前記放射線がＸ線である
上記（１５）ないし（１７）のいずれかに記載の撮像装置。
（１９）
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子を含む複数の画素を有する撮像部と、
前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
を備え、
前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成する
撮像表示システム。

１…撮像装置、１１，１１Ａ，１１Ｂ…撮像部、１１１，１１１Ｂ…光電変換層、１１２…波長変換層、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７，１７Ｂ…列選択部、１７１…定電流源、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１７６…アンプ、１８，１８１〜１８３…フレームメモリ、１９，１９Ａ，１９Ｂ…信号処理部、１９１…重み付け処理部、１９２…加算処理部、１９３…線形化処理部、２０，２０Ａ〜２０Ｃ…画素（撮像画素）、２１…光電変換素子、２１Ｐ…ｐ型半導体層、２１Ｎ…ｎ型半導体層、２１Ｉ…真性半導体層（ｉ領域）、２１Ｇ…ゲート電極、２２，２３，２４…トランジスタ、４…表示装置、４０…モニタ画面、５…撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、Ｌsig…信号線、Ｌread…読み出し制御線、Ｌrst…リセット制御線、Ｌcarst…アンプリセット制御線、Ｄ１１…撮像信号、Ｄ１２，Ｄ１３…残留電荷信号、Ｄ２，Ｄ３…合成信号、Ｄ４…画像データ、Ｄout…出力データ、Ｖrst…リセット電圧、Ｎ…蓄積ノード、ＳＷ１，ＳＷ２…スイッチ、Ｃ１…容量素子、Ｃgp，Ｃdp…寄生容量、ΔＴｖ…１垂直期間（１フレーム期間）、ΔＴｈ…１水平期間、Ｔex…露光期間、Ｔｒ１…第１読み出し／リセット期間、Ｔｒ１ａ…第１読み出し期間、Ｔｒ１ｂ…第１リセット期間、Ｔｒ２…第２読み出し／リセット期間、ΔＴｒ１，ΔＴｒ２…線順次駆動期間、ｋ，ｋ１，ｋ２…重み付け係数、Ｓth…強度閾値、Ｌin…撮像光、Ｒrad…放射線。

Claims (19)

1. 各々が光電変換素子を含む複数の画素を有する撮像部と、
   前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
   前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
   を備え、
   前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
   前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号に対して重み付け係数を用いて重み付け処理を行うことにより得られる重み付け信号と、に対して、前記信号処理としての加算処理を行うことにより、前記出力信号を生成し、
   前記第２の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、前記重み付け係数がより小さくなるように設定されている
   撮像装置。
2. 前記第２の信号の信号強度が所定の閾値以下の場合、その信号強度が低くなるのに応じて、前記重み付け係数が徐々に小さくなるように設定されている
   請求項１に記載の撮像装置。
3. 前記第２の信号の信号強度が所定の閾値以下の場合、前記重み付け係数が０（ゼロ）となるように設定されている
   請求項１に記載の撮像装置。
4. 各々が光電変換素子を含む複数の画素を有する撮像部と、
   前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
   前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
   を備え、
   前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
   前記信号処理部は、
   前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号に対して重み付け処理を行うことにより得られる重み付け信号と、に対して、前記信号処理としての加算処理を行うと共に、
   前記加算処理を行った後に、撮像の際の露光強度と前記出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、前記出力信号を生成する
   撮像装置。
5. 前記読み出し動作と前記リセット動作とが、互いに独立した駆動によって個別に行われる
   請求項１ないし請求項４のいずれか１項に記載の撮像装置。
6. 各画素はリセット用トランジスタを有し、
   前記リセット用トランジスタがオン状態となることによって、前記リセット動作が行われる
   請求項５に記載の撮像装置。
7. 各々が光電変換素子を含む複数の画素を有する撮像部と、
   前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
   前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
   を備え、
   前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
   前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成し、
   前記読み出し動作と前記リセット動作とが、単一の駆動によって同時に行われる
   撮像装置。
8. 前記駆動部は、前記読み出し動作を行う際に用いられる信号線が一方の入力端子に接続されると共に所定のリセット電圧が他方の入力端子に入力されるチャージアンプを有し、
   前記チャージアンプにおける仮想短絡現象を利用して、前記読み出し動作とともに前記リセット動作が行われる
   請求項７に記載の撮像装置。
9. 前記駆動部は、前記単位期間内で前記読み出し動作が間欠的に３回以上行われるように各画素を駆動し、
   前記信号処理部は、前記２回目以降の複数回の読み出し動作により得られた前記第２の信号うち、全ての回の第２の信号、または、選択した一部の回の第２の信号を用いて、前記信号処理を行う
   請求項１ないし請求項８のいずれか１項に記載の撮像装置。
10. 前記単位期間が、１フレーム期間または複数のフレーム期間である
    請求項１ないし請求項９のいずれか１項に記載の撮像装置。
11. 前記リセット動作が、１水平期間を超える期間に亘って間欠的に複数回行われる
    請求項１ないし請求項１０のいずれか１項に記載の撮像装置。
12. 前記光電変換素子が、ＰＩＮ型またはＭＩＳ型のフォトダイオードからなる
    請求項１ないし請求項１１のいずれか１項に記載の撮像装置。
13. 前記撮像部が、入射した放射線に応じて電気信号を発生させるものであり、放射線撮像装置として構成されている
    請求項１ないし請求項１２のいずれか１項に記載の撮像装置。
14. 前記撮像部は、
    前記光電変換素子を構成する光電変換層と、
    前記放射線を前記光電変換層の感度域に波長変換する波長変換層と
    を有する請求項１３に記載の撮像装置。
15. 前記撮像部は、前記光電変換素子を構成すると共に前記放射線に応じて前記電気信号を直接発生させる光電変換層を有する
    請求項１３に記載の撮像装置。
16. 前記放射線がＸ線である
    請求項１３ないし請求項１５のいずれか１項に記載の撮像装置。
17. 撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
    前記撮像装置は、
    各々が光電変換素子を含む複数の画素を有する撮像部と、
    前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
    前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
    を備え、
    前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
    前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号に対して重み付け係数を用いて重み付け処理を行うことにより得られる重み付け信号と、に対して、前記信号処理としての加算処理を行うことにより、前記出力信号を生成し、
    前記第２の信号の信号強度が相対的に低い場合には、その信号強度が相対的に高い場合と比べ、前記重み付け係数がより小さくなるように設定されている
    撮像表示システム。
18. 撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
    前記撮像装置は、
    各々が光電変換素子を含む複数の画素を有する撮像部と、
    前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
    前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
    を備え、
    前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
    前記信号処理部は、
    前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号に対して重み付け処理を行うことにより得られる重み付け信号と、に対して、前記信号処理としての加算処理を行うと共に、
    前記加算処理を行った後に、撮像の際の露光強度と前記出力信号の信号強度との対応関係を線形化するための線形化処理を行うことにより、前記出力信号を生成する
    撮像表示システム。
19. 撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
    前記撮像装置は、
    各々が光電変換素子を含む複数の画素を有する撮像部と、
    前記光電変換素子により得られた電荷を前記画素から信号として読み出す読み出し動作と、前記画素内の電荷をリセットするためのリセット動作とがそれぞれ行われるように、各画素を駆動する駆動部と、
    前記読み出し動作により得られた信号に基づいて所定の信号処理を行い、出力信号を生成する信号処理部と
    を備え、
    前記駆動部は、前記読み出し動作と前記リセット動作とがそれぞれ所定の単位期間内で間欠的に複数回行われるように各画素を駆動し、
    前記信号処理部は、前記単位期間内における１回目の前記読み出し動作により得られた第１の信号と、１回目の前記リセット動作が行われた後の２回目以降の前記読み出し動作により得られた第２の信号とに基づいて、前記信号処理として少なくとも加算処理を行うことにより、前記出力信号を生成し、
    前記読み出し動作と前記リセット動作とが、単一の駆動によって同時に行われる
    撮像表示システム。

Images