JP5884037B2 - データ処理装置、データ処理方法及びデータ共有システム - Google Patents
データ処理装置、データ処理方法及びデータ共有システム Download PDFInfo
- Publication number
- JP5884037B2 JP5884037B2 JP2012534484A JP2012534484A JP5884037B2 JP 5884037 B2 JP5884037 B2 JP 5884037B2 JP 2012534484 A JP2012534484 A JP 2012534484A JP 2012534484 A JP2012534484 A JP 2012534484A JP 5884037 B2 JP5884037 B2 JP 5884037B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- memory
- arrangement
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Image Input (AREA)
Description
以下、本発明の一実施形態に係るデータ共有装置100について説明する。
データ共有装置100は、マルチプロセッサ(ここでは2つのプロセッサとする。)で構成されH.264/MPEG AVCのMPEGエンコード処理に用いられる装置である。
まず、データ共有装置100の特徴となるメモリアクセス制御について簡単に説明する。
以下、本実施形態に係るデータ共有装置100について、特に画像データに係るアクセスに関連する構成を詳細に説明する。
図3は、メモリ1000用の第1の配置様式によるHDフレーム画像のXY2次元アドレス空間への対応付けと、XY2次元アドレス空間とSDRAMのアドレス指定との対応付けとを表した図である。
(数式1)X2=X1
(数式2)Y2=Y1+16
なお、画素データの2次元座標を(x0,y0)とすると、第1の配置様式で定まるXアドレスの値X1、Yアドレスの値Y1は、以下の式で表される。
(数式3)X1=int(x0/8)
(数式4)Y1=y0
ここで、数式中のintは小数部を切り捨てて整数化することを示す。
以下、上述の構成を備えるデータ共有装置100の動作について説明する。
(数式5)BXa=int(Xa/16)
(数式6)BYa=int(Ya/32)
(数式7)BXb=int(Xb/16)
(数式8)BYb=int(Yb/32)
(数式9)Bn=(BXb−BXa+1)×(BYb−BYa+1)
次に、その部分画像についての第2の配置様式によるXY2次元アドレス空間のXアドレス及びYアドレスの範囲を算定し、そのアドレス範囲が跨る描画ブロックの数を算定する(ステップS34)。この算定されるXアドレス及びYアドレスの範囲はY方向の16のオフセットによって、第1の配置様式によるものとは異なる。但し、この算定された第2の配置様式による部分画像の左上のXY2次元アドレス空間におけるXアドレスをXaと置き、左上のYアドレスをYaと置き、右下のXアドレスをXbと置き、右下のYアドレスをYbと置くと、部分画像の左上の属する描画ブロック(BXa,BYa)、右下の属する描画ブロック(BXb,BYb)、及び、部分画像が跨る描画ブロックの数Bnは、同じ数式5〜9により特定することができる。
データ共有装置100においては、図3及び図5に示すようにフレーム画像が記録されている場合において、計算機200或いは計算機300が、矩形0や矩形1を読み出そうとするときには、矩形の跨る描画ブロックの数が小さい方である図5の第2の配置様式で配置されたメモリ2000の方から読み出す。
以上、本発明に係るデータ処理装置の一例としてデータ共有装置の実施形態を説明したが、例示した装置を以下のように変形することも可能であり、本発明に係るデータ処理装置が上述の実施形態で示した通りのデータ共有装置に限られないことは勿論である。
11、32、42 マッピング手段
12、33、43 選定手段
13、34、44 アクセス制御手段
20、1000、2000 メモリ
30 データ共有システム
35 第1メモリ
45 第2メモリ
100 データ共有装置
200、300 計算機
210、310 プロセッサ
220、320、400 アクセス管理部
221 アクセス制御部
222 アクセス置換部
223 アドレス特定部
230 アクセス解析部
231 アクセス属性判定部
232 アクセス分割部
233 選定部
240、241、340、341、410 調停部
250、350 入力管理部
260、360 出力管理部
270、370 インタフェース
280、380 メモリ制御部
290、390 アクセス置換部
Claims (15)
- 複数の連続アクセス可能なブロックにより構成されるメモリに格納された処理対象データにアクセスするデータ処理装置であって、
前記処理対象データを、メモリの複数の領域それぞれに配置するためのアドレスを、第1及び第2の配置様式を用いて定めるマッピング手段と、
処理対象データ中の部分データを読み出すときに、各配置様式に基づく当該部分データに係るアドレス範囲に基づき、当該部分データへのアクセス効率のよい方の配置様式を選定する選定手段と、
前記部分データへのアクセスを、前記第1及び第2の配置様式により前記マッピング手段によりそれぞれ定められるべき各アドレスに対応した別々のメモリ領域それぞれに同一内容のものとして処理対象データが記録されている前記メモリにおける、前記選定手段の選定した配置様式により対応付けられたメモリの領域に、アクセスすることで実現するよう制御するアクセス制御手段とを備え、
前記第2の配置様式は、アドレス空間における前記ブロックの境界アドレスに対する相対位置の点で、前記第1の配置様式により当該処理対象データの配置されるアドレスとは異なる位置に、当該処理対象データのアドレスを定めるものである
ことを特徴とするデータ処理装置。 - 前記処理対象データはx座標及びy座標で表される2次元画像データであり、
前記第1及び第2の配置様式は、前記アドレス空間をXY2次元アドレス空間とし、メモリにおける前記ブロック毎に対応付けた描画ブロックを当該XY2次元アドレス空間に2次元に複数配置するものであり、前記第2の配置様式は、XY2次元アドレス空間における描画ブロック境界に対する相対位置の点で、前記第1の配置様式により2次元画像データの配置されるXアドレス及びYアドレスとは異なる位置となるように、2次元画像データのx座標及びy座標に応じてXY2次元アドレス空間におけるXアドレス及びYアドレスを定めるものである
ことを特徴とする請求項1記載のデータ処理装置。 - 前記描画ブロックに対応するメモリにおける前記ブロックは、同一バンクで同一ロウアドレスを有するメモリセル群である
ことを特徴とする請求項2記載のデータ処理装置。 - 前記選定手段は、前記第1及び第2の配置様式のうち、前記部分データに係るアドレス範囲に含まれる描画ブロックの数が最も少ないようにアドレスを定める1つの配置様式を選定する
ことを特徴とする請求項3記載のデータ処理装置。 - 前記データ処理装置は、フレーム画像における複数の位置それぞれの部分画像であってy座標の幅が所定サイズである部分画像を、逐次読み出す処理を行うものであり、
前記第2の配置様式は、前記第1の配置様式により同じ部分画像に係る同じ部分データについて定めたYアドレスとの差が、前記y座標の幅に対応するYアドレスの幅より大きくなるようにYアドレスを定めるものである
ことを特徴とする請求項4記載のデータ処理装置。 - 前記データ処理装置は、フレーム画像における複数の位置それぞれの部分画像であってx座標の幅が所定サイズである部分画像を、逐次読み出す処理を行うものであり、
前記第2の配置様式は、前記第1の配置様式により同じ部分画像に係る同じ部分データについて定めたXアドレスとの差が、前記x座標の幅に対応するXアドレスの幅より大きくなるようにXアドレスを定めるものである
ことを特徴とする請求項4記載のデータ処理装置。 - 前記第1及び第2の配置様式は、メモリにおける同一バンクで同一ロウアドレスを有する全てのメモリセル群に1対1に前記描画ブロックを対応付けており、第2の配置様式は、XY2次元アドレス空間における描画ブロックのX方向の幅及びY方向の幅のいずれもが、第1の配置様式とは異なるように対応付けている
ことを特徴とする請求項4記載のデータ処理装置。 - 前記メモリと、
前記処理対象データを、前記第1及び第2の配置様式により前記マッピング手段により定められた各アドレスに対応した、前記メモリ中の、別々のメモリ領域に書き込む記録手段とを、更に備える
ことを特徴とする請求項4記載のデータ処理装置。 - 前記処理対象データは、フレーム画像であり、
前記データ処理装置は、前記フレーム画像中の複数の位置それぞれに存在する複数の部分データを逐次読み出す処理を行うものであり、
前記フレーム画像における、読み出し対象となる部分データの位置に応じて、前記第1及び第2の配置様式のうち、前記第1の配置様式を用いて前記マッピング手段により定められるアドレスに対応したメモリ領域から読み出す方がアクセス効率のよい部分データと、前記第2の配置様式を用いて前記マッピング手段により定められるアドレスに対応したメモリ領域から読み出す方がアクセス効率のよい部分データとが存在することになるように、前記第1及び第2の配置様式が定められている
ことを特徴とする請求項1記載のデータ処理装置。 - 複数の連続アクセス可能なブロックにより構成されるメモリに格納された処理対象データにアクセスするデータ処理装置であって、
前記処理対象データは、複数の配置様式それぞれにより、アドレス空間において当該処理対象データの配置されるアドレス範囲と前記ブロック各々の境界アドレスとの相対位置関係が配置様式毎に互い異なるようにアドレスマッピングされており、
前記メモリにおいて、前記処理対象データは、各配置様式に対応した別々の領域それぞれに同一内容のものとして記録され、
前記データ処理装置は、処理対象データ中の部分データを読み出すときに、アドレスマッピングされた当該部分データに係るアドレス範囲に基づき、当該部分データへのアクセス効率のよい方の配置様式を選定する選定手段と、前記部分データへのアクセスを、前記選定手段の選定した配置様式により対応付けられたメモリの領域にアクセスすることで実現するよう制御するアクセス制御手段とを備える
ことを特徴とするデータ処理装置。 - 第1メモリ及び第2メモリと、各メモリに格納された処理対象データにアクセスする第1及び第2のデータ処理装置とを含むデータ共有システムであって、
前記各データ処理装置は、
前記処理対象データを、前記第1メモリに配置するためのアドレスを前記第1の配置様式を用いて定め、前記第2メモリに配置するためのアドレスを前記第2の配置様式を用いて定めるマッピング手段と、
処理対象データ中の部分データを読み出すときに、各配置様式に基づく当該部分データに係るアドレス範囲に基づき、当該部分データへのアクセス効率のよい方の配置様式を選定する選定手段と、
前記部分データへのアクセスを、前記選定手段の選定した配置様式により対応付けられたメモリの領域にアクセスすることで実現するよう制御するアクセス制御手段とを備え、
前記第2の配置様式は、アドレス空間における前記ブロックの境界アドレスに対する相対位置の点で、前記第1の配置様式により当該処理対象データの配置されるアドレスとは異なる位置に、当該処理対象データのアドレスを定めるものであり、
前記アクセス制御手段は、自装置以外の他のデータ処理装置に接続されたメモリにアクセスするときは当該他のデータ処理装置を介してそのアクセスを実現するよう制御し、
前記処理対象データは、前記第1の配置様式及び前記第2の配置様式に対応した前記第1メモリ及び前記第2メモリそれぞれに同一内容のものとして記録されている
ことを特徴とするデータ共有システム。 - 前記処理対象データはx座標及びy座標で表される2次元画像データであり、
前記第1及び第2の配置様式は、前記アドレス空間をXY2次元アドレス空間とし、メモリにおける前記ブロック毎に対応付けた描画ブロックを当該XY2次元アドレス空間に2次元に複数配置するものであり、前記第2の配置様式は、XY2次元アドレス空間における描画ブロック境界に対する相対位置の点で、前記第1の配置様式により2次元画像データの配置されるXアドレス及びYアドレスとは異なる位置となるように、2次元画像データのx座標及びy座標に応じてXY2次元アドレス空間におけるXアドレス及びYアドレスを定めるものである
ことを特徴とする請求項11記載のデータ共有システム。 - 前記選定手段は、前記第1及び第2の配置様式のうち、前記部分データに係るアドレス範囲に含まれる描画ブロックの数が最も少ないようにアドレスを定める1つの配置様式を選定する
ことを特徴とする請求項12記載のデータ共有システム。 - 複数の連続アクセス可能なブロックにより構成されるメモリに格納された処理対象データにアクセスするデータ処理装置におけるデータ処理方法であって、
前記処理対象データを、メモリの複数の領域それぞれに配置するためのアドレスを、第1及び第2の配置様式を用いて定めるマッピングステップと、
処理対象データ中の部分データを読み出すときに、各配置様式に基づく当該部分データに係るアドレス範囲に基づき、当該部分データへのアクセス効率のよい方の配置様式を選定する選定ステップと、
前記部分データへのアクセスを、前記選定ステップにより選定された配置様式により対応付けられたメモリの領域にアクセスすることで実現するよう制御するアクセス制御ステップとを含み、
前記第2の配置様式は、アドレス空間における前記ブロックの境界アドレスに対する相対位置の点で、前記第1の配置様式により当該処理対象データの配置されるアドレスとは異なる位置に、当該処理対象データのアドレスを定めるものであり、
前記メモリにおいて、前記処理対象データは、各配置様式に対応した別々の領域それぞれに同一内容のものとして記録されている
ことを特徴とするデータ処理方法。 - 複数の連続アクセス可能なブロックにより構成されるメモリに格納された処理対象データにアクセスする機能を有する集積回路であって、
前記処理対象データを、メモリの複数の領域それぞれに配置するためのアドレスを、第1及び第2の配置様式を用いて定めるマッピング部と、
処理対象データ中の部分データを読み出すときに、各配置様式に基づく当該部分データに係るアドレス範囲に基づき、当該部分データへのアクセス効率のよい方の配置様式を選定する選定部と、
前記部分データへのアクセスを、前記選定部の選定した配置様式により対応付けられたメモリの領域にアクセスすることで実現するよう制御するアクセス制御部とを含み、
前記第2の配置様式は、アドレス空間における前記ブロックの境界アドレスに対する相対位置の点で、前記第1の配置様式により当該処理対象データの配置されるアドレスとは異なる位置に、当該処理対象データのアドレスを定めるものであり、
前記メモリにおいて、前記処理対象データは、各配置様式に対応した別々の領域それぞれに同一内容のものとして記録されている
ことを特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012534484A JP5884037B2 (ja) | 2011-03-16 | 2012-02-10 | データ処理装置、データ処理方法及びデータ共有システム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011057643 | 2011-03-16 | ||
JP2011057643 | 2011-03-16 | ||
PCT/JP2012/000898 WO2012124251A1 (ja) | 2011-03-16 | 2012-02-10 | データ処理装置、データ処理方法及びデータ共有システム |
JP2012534484A JP5884037B2 (ja) | 2011-03-16 | 2012-02-10 | データ処理装置、データ処理方法及びデータ共有システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012124251A1 JPWO2012124251A1 (ja) | 2014-07-17 |
JP5884037B2 true JP5884037B2 (ja) | 2016-03-15 |
Family
ID=46830346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012534484A Expired - Fee Related JP5884037B2 (ja) | 2011-03-16 | 2012-02-10 | データ処理装置、データ処理方法及びデータ共有システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9201781B2 (ja) |
JP (1) | JP5884037B2 (ja) |
CN (1) | CN102804150B (ja) |
WO (1) | WO2012124251A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9037835B1 (en) * | 2013-10-24 | 2015-05-19 | Arm Limited | Data processing method and apparatus for prefetching |
WO2016063716A1 (ja) * | 2014-10-24 | 2016-04-28 | ソニー株式会社 | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 |
US10380969B2 (en) | 2016-02-28 | 2019-08-13 | Google Llc | Macro I/O unit for image processor |
EP3693861B1 (en) * | 2019-02-06 | 2022-08-24 | Advanced Digital Broadcast S.A. | System and method for reducing memory fragmentation in a device lacking graphics memory management unit |
US11210221B2 (en) * | 2019-12-10 | 2021-12-28 | Pony Ai Inc. | Memory architecture for efficient spatial-temporal data storage and access |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965751A (en) * | 1987-08-18 | 1990-10-23 | Hewlett-Packard Company | Graphics system with programmable tile size and multiplexed pixel data and partial pixel addresses based on tile size |
JPH05128241A (ja) * | 1991-11-05 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
US6215507B1 (en) * | 1998-06-01 | 2001-04-10 | Texas Instruments Incorporated | Display system with interleaved pixel address |
US6674443B1 (en) * | 1999-12-30 | 2004-01-06 | Stmicroelectronics, Inc. | Memory system for accelerating graphics operations within an electronic device |
US6816165B1 (en) * | 2000-12-13 | 2004-11-09 | Micron Technology, Inc. | Memory system having multiple address allocation formats and method for use thereof |
DE60238519D1 (de) * | 2001-01-12 | 2011-01-20 | Nxp Bv | Einheit und verfahren zur speicheradressenübersetzung und bildverarbeitungsvorrichtung mit einer solchen einheit |
US6956579B1 (en) * | 2003-08-18 | 2005-10-18 | Nvidia Corporation | Private addressing in a multi-processor graphics processing system |
JP4069078B2 (ja) | 2004-01-07 | 2008-03-26 | 松下電器産業株式会社 | Dram制御装置およびdram制御方法 |
US7930439B2 (en) * | 2006-03-31 | 2011-04-19 | Panasonic Corporation | Command output control apparatus |
US9176891B2 (en) | 2008-03-19 | 2015-11-03 | Panasonic Intellectual Property Management Co., Ltd. | Processor, processing system, data sharing processing method, and integrated circuit for data sharing processing |
WO2010086919A1 (ja) * | 2009-01-27 | 2010-08-05 | パナソニック株式会社 | メモリアクセス装置およびその関連技術 |
JP5556082B2 (ja) * | 2009-08-07 | 2014-07-23 | 富士通株式会社 | メモリコントローラ、画像処理システムおよびメモリアクセスの制御方法 |
KR101639574B1 (ko) * | 2009-12-30 | 2016-07-14 | 삼성전자주식회사 | 적응적 뱅크 어드레스를 제공하는 디스플레이 시스템 및 그것의 어드레스 맵핑 방법 |
-
2012
- 2012-02-10 US US13/522,397 patent/US9201781B2/en active Active
- 2012-02-10 WO PCT/JP2012/000898 patent/WO2012124251A1/ja active Application Filing
- 2012-02-10 CN CN201280000661.3A patent/CN102804150B/zh active Active
- 2012-02-10 JP JP2012534484A patent/JP5884037B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102804150A (zh) | 2012-11-28 |
WO2012124251A1 (ja) | 2012-09-20 |
US9201781B2 (en) | 2015-12-01 |
JPWO2012124251A1 (ja) | 2014-07-17 |
US20130057770A1 (en) | 2013-03-07 |
CN102804150B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5884037B2 (ja) | データ処理装置、データ処理方法及びデータ共有システム | |
JP4789753B2 (ja) | 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法 | |
KR101639574B1 (ko) | 적응적 뱅크 어드레스를 제공하는 디스플레이 시스템 및 그것의 어드레스 맵핑 방법 | |
KR100817057B1 (ko) | 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 | |
JP5039334B2 (ja) | キャッシュメモリ制御方法、及び装置 | |
JP3639464B2 (ja) | 情報処理システム | |
US20080147980A1 (en) | Enhancing Performance of a Memory Unit of a Data Processing Device By Separating Reading and Fetching Functionalities | |
US7554874B2 (en) | Method and apparatus for mapping memory | |
CN101084493A (zh) | 在帧缓冲器内读取和写入像素分配子帧的方法和装置 | |
CN116010299B (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
JP3619565B2 (ja) | データ処理装置、及びそれを用いたシステム | |
EP2204740A1 (en) | Memory management process and apparatus for the same | |
US10692171B2 (en) | Method of operating virtual address generator and method of operating system including the same | |
JP3955862B2 (ja) | データ処理装置、及びそれを用いたシステム | |
JP5865696B2 (ja) | 画像処理装置 | |
JP6210742B2 (ja) | データ処理装置およびデータ転送制御装置 | |
US8264496B2 (en) | Data management for image processing | |
JPH09120371A (ja) | メモリ制御装置 | |
KR101335367B1 (ko) | 메모리 제어 장치 및 방법 | |
US20140306977A1 (en) | Image processing apparatus, image processing method, image processing system, and computer readable storage medium | |
JP2008278442A (ja) | 画像処理装置 | |
US20120288205A1 (en) | Image processing apparatus, image processing system, and method for having computer process image | |
KR20240008487A (ko) | 메모리 부하 밸런싱을 고려한 적응형 이미지 사이즈 패딩 장치 및 방법 | |
JP2007299211A (ja) | メモリ制御装置 | |
JP5605225B2 (ja) | メモリ制御装置、メモリマッピング方法、及び、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140905 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151008 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5884037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |