JP5877872B2 - メモリーネットワークシステムおよび方法 - Google Patents
メモリーネットワークシステムおよび方法 Download PDFInfo
- Publication number
- JP5877872B2 JP5877872B2 JP2014105756A JP2014105756A JP5877872B2 JP 5877872 B2 JP5877872 B2 JP 5877872B2 JP 2014105756 A JP2014105756 A JP 2014105756A JP 2014105756 A JP2014105756 A JP 2014105756A JP 5877872 B2 JP5877872 B2 JP 5877872B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- path
- network node
- network
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 150
- 238000000034 method Methods 0.000 title claims description 26
- 230000007175 bidirectional communication Effects 0.000 claims 6
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 235000008694 Humulus lupulus Nutrition 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
本出願は、2009年2月19日に出願された米国出願番号第12/389,200号から優先権の利益を得るもので、それは参照により本明細書に組み込まれる。
プロセッサA(510)→X11→X12→プロセッサB(512)→Y21→Y22というパスを経由して要求が送信される可能性がある。
X11→X12→X13→Y31→Y32
などのようになる。
Y11→Y12→X21→X22→X23
などのようになる。
Claims (22)
- 複数のネットワークノードグループを備える分散型メモリーネットワークを含むシステムであって、
それぞれの前記ネットワークノードグループは、
第1のxパスのポート、第2のxパスのポート、第1のプロセッサポート、第1のホップパスのポート、および第2のホップパスのポートが含まれる、xパス内に配置された第1のネットワークノードと、
第1のyパスのポート、第2のyパスのポート、第2のプロセッサポート、および第3のホップパスのポートおよび第4のホップパスのポートを含む、yパス内に配置された第2のネットワークノードと、
第1のzパスのポート、第2のzパスのポート、第3のプロセッサポート、ならびに第5のホップパスのポートおよび第6のホップパスのポートを含む、zパス内に配置された第3のネットワークノードと、
前記第1のプロセッサポートを使用して前記第1のネットワークノードに連結され、前記第2のプロセッサポートを使用して前記第2のネットワークノードに連結され、前記第3のプロセッサポートを使用して前記第3のネットワークノードに連結されたプロセッサと、を備え、
前記第1のネットワークノードが第1のメモリーに連結され、前記第2のネットワークノードが第2のメモリーに連結され、前記第3のネットワークノードが第3のメモリーに連結され、前記第1のホップパスのポートおよび前記第2のホップパスのポートの少なくとも1つが、前記3番目、4番目、5番目、および第6のホップパスのポートの少なくとも1つに連結され、
前記xパス、前記yパス、および前記zパスがそれぞれ異なる次元に存在し、
前記第1のネットワークノード、前記第2のネットワークノード、前記第3のネットワークノード、および前記プロセッサが、Closネットワークの一部として配置される、システム。 - 複数のネットワークノードグループを備える分散型メモリーネットワークを含むシステムであって、
それぞれの前記ネットワークノードグループは、
第1のxパスのポート、第2のxパスのポート、第1のプロセッサポート、第1のホップパスのポート、および第2のホップパスのポートが含まれる、xパス内に配置された第1のネットワークノードと、
第1のyパスのポート、第2のyパスのポート、第2のプロセッサポート、および第3のホップパスのポートおよび第4のホップパスのポートを含む、yパス内に配置された第2のネットワークノードと、
第1のzパスのポート、第2のzパスのポート、第3のプロセッサポート、ならびに第5のホップパスのポートおよび第6のホップパスのポートを含む、zパス内に配置された第3のネットワークノードと、
前記第1のプロセッサポートを使用して前記第1のネットワークノードに連結され、前記第2のプロセッサポートを使用して前記第2のネットワークノードに連結され、前記第3のプロセッサポートを使用して前記第3のネットワークノードに連結されたプロセッサと、を備え、
前記第1のネットワークノードが第1のメモリーに連結され、前記第2のネットワークノードが第2のメモリーに連結され、前記第3のネットワークノードが第3のメモリーに連結され、
前記第1のホップパスのポートと前記第6のホップパスのポートが双方向通信可能な第1のホップパスによって直接に連結され、
前記第2のホップパスのポートと、前記第3のホップパスのポートが双方向通信可能な第2のホップパスによって直接に連結され、
前記xパス、前記yパス、および前記zパスがそれぞれ異なる次元に存在し、
前記複数のネットワークノードグループのそれぞれが、前記分散型メモリーネットワーク内の場所を表す固有のインデックスを有し、
前記第1、第2、第3のメモリー内のアドレスは、前記インデックスの情報と、前記第1、第2、第3のメモリーがそれぞれ接続されたネットワークノードが配置されたパスの次元の情報を含んで表され、前記分散型メモリーネットワークの単一のアドレスセットの一部として認識され、他のネットワークノードグループの他のネットワークノードや他のネットワークノードに接続された他のプロセッサから任意にアクセス可能に構成された、システム。 - 前記第1の、前記第2の、および前記第3のネットワークノードの少なくとも1つがルーターを含む、請求項1または2に記載のシステム。
- 前記xパス、前記yパス、および前記zパスに対応する少なくとも1つの前記ネットワーク次元が、少なくとも1つの入出力プロセッサで使用される、請求項1または2に記載のシステム。
- 前記プロセッサが1つ以上のリンクを使用して、前記第1のネットワークノードに連結される、請求項1または2に記載のシステム。
- 前記第1のネットワークノードおよび前記プロセッサが単一のパッケージ内に配置される、請求項1または2に記載のシステム。
- 前記第1のネットワークノード、前記第2のネットワークノード、前記第3のネットワークノード、および前記プロセッサが複数の2次元のメッシュネットワークの一部として配置される、請求項1または2に記載のシステム。
- 前記第1のネットワークノード、前記第2のネットワークノード、前記第3のネットワークノード、および前記プロセッサがハイパーキューブネットワークの一部として配置される、請求項2に記載のシステム。
- 前記第1のネットワークノード、前記第2のネットワークノード、前記第3のネットワークノード、および前記プロセッサがトーラス構造のネットワークの一部として配置される、請求項1または2に記載のシステム。
- 前記第1のネットワークノード、前記第2のネットワークノード、前記第3のネットワークノード、および前記プロセッサがClosネットワークの一部として配置される、請求項2に記載のシステム。
- 複数のネットワークノードを含む多次元のネットワークにおける要求のルーティングの方法であって、
前記要求は、目的のネットワークノードの場所を表す、各次元に対応するインデックスと前記目的のネットワークノードが配置された次元の情報を備え、
第1の次元に存在する第1のネットワークノードは、前記第1の次元に沿って双方向通信を可能とする第1のポート及び第2のポート、他の次元との双方向の通信を可能とする第1のホップポートを含むポート群を備え、
前記第1のネットワークノードは、前記ポート群のうちの一つのポートから前記要求を受信し、
前記目的のネットワークノードの前記第1の次元のインデックスと、前記第1のネットワークノードの前記第1の次元のインデックスの距離がゼロであって、かつ前記第1のネットワークノードが前記目的のネットワークノードではない場合、
前記ポート群のうち、前記第1のホップポートを最高優先とし、前記要求を受信したポートを最低優先とし、使用すべきでないポートを通知する情報を加味して前記ポート群のうちから一つのポートを選択し、前記選択したポートから前記要求を送信し、
前記目的のネットワークノードの前記第1の次元のインデックスと前記第1のネットワークノードの前記第1の次元のインデックスの距離がゼロではない場合、
前記ポート群のうち、前記第1のポート及び前記第2のポートのうち、前記目的のネットワークノードの前記第1の次元のインデックスと、前記第1のネットワークノードに前記第1の次元に沿って隣接する次のネットワークノードの前記第1の次元のインデックスとの距離が最も小さくなるポートを最高優先とし、前記要求を受信したポートを最低優先とし、使用すべきでないポートを通知する情報を加味して前記ポート群のうちから一つのポートを選択し、前記選択したポートから前記要求を送信する、
ことを含む、方法。 - 前記第1のネットワークノードが前記第1のホップポートから前記要求の送信を試み、かつ、他の次元へ前記要求を送信することができない場合に、前記要求を前記第1の次元に沿って送信する、請求項11に記載の方法。
- 前記第1のネットワークノードに戻るべきではないことを示す第1のフラグを前記要求に設定することをさらに備える、請求項12に記載の方法。
- 以前に使用したルートに戻るべきではないことを示す第2のフラグを前記要求に設定することをさらに備える、請求項12に記載の方法。
- 前記要求が前記ネットワークの前記第1の次元内を移動する必要があることが前記要求内で指定されている場合、前記前記第1の次元に沿って前記要求を送信する、請求項12に記載の方法。
- 前記第1のネットワークノードが前記第1の次元に沿って前記要求の送信を試み、かつ、前記第1の次元に沿って前記要求を送信することができない場合に、前記要求を前記第1のホップポートから送信する請求項11に記載の方法。
- 前記第1のネットワークノードに戻るべきではないことを示す第1のフラグを前記要求に設定することをさらに備える、請求項16に記載の方法。
- 以前に使用したルートに戻るべきではないことを示す第2のフラグを前記要求に設定することをさらに備える、請求項16に記載の方法。
- 前記複数のネットワークノードグループのそれぞれが、前記分散型メモリーネットワーク内の場所を表す固有のインデックスを有し、
前記第1、第2、第3のメモリー内のアドレスは、前記インデックスの情報と、前記第1、第2、第3のメモリーがそれぞれ接続されたネットワークノードが配置されたパスの次元の情報を含んで表され、前記分散型メモリーネットワークの単一のアドレスセットの一部として認識され、他のネットワークノードグループの他のネットワークノードや他のネットワークノードに接続された他のプロセッサから任意にアクセス可能に構成された、請求項1に記載のシステム。 - プロセッサ独自のメモリーが前記プロセッサに連結されている、請求項1または2記載のシステム。
- 前記第5のホップパスのポートと前記第4のホップパスのポートが双方向通信可能な第3のホップパスによって直接に連結される、請求項2記載のシステム。
- 第1のwパスのポート、第2のwパスのポート、第4のプロセッサポート、ならびに第7のホップパスのポートおよび第8のホップパスのポートを含む、wパス内に配置された第4のネットワークノードをさらに備え、
前記第4のプロセッサポートを使用して前記プロセッサに連結され、
前記第4のホップパスのポートと前記第7のホップパスのポートが双方向通信可能な第3のホップパスによって直接に連結され、前記第5のホップパスのポートと前記第8のホップパスのポートが双方向通信可能な第4のホップパスによって直接に連結される、請求項2記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/389,200 US8549092B2 (en) | 2009-02-19 | 2009-02-19 | Memory network methods, apparatus, and systems |
US12/389,200 | 2009-02-19 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011551219A Division JP5630664B2 (ja) | 2009-02-19 | 2010-02-18 | メモリーネットワークの方法、装置、およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014157628A JP2014157628A (ja) | 2014-08-28 |
JP5877872B2 true JP5877872B2 (ja) | 2016-03-08 |
Family
ID=42560865
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011551219A Expired - Fee Related JP5630664B2 (ja) | 2009-02-19 | 2010-02-18 | メモリーネットワークの方法、装置、およびシステム |
JP2014105756A Active JP5877872B2 (ja) | 2009-02-19 | 2014-05-22 | メモリーネットワークシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011551219A Expired - Fee Related JP5630664B2 (ja) | 2009-02-19 | 2010-02-18 | メモリーネットワークの方法、装置、およびシステム |
Country Status (7)
Country | Link |
---|---|
US (3) | US8549092B2 (ja) |
EP (1) | EP2399201B1 (ja) |
JP (2) | JP5630664B2 (ja) |
KR (1) | KR101549287B1 (ja) |
CN (1) | CN102326159B (ja) |
TW (1) | TWI482454B (ja) |
WO (1) | WO2010096569A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8549092B2 (en) | 2009-02-19 | 2013-10-01 | Micron Technology, Inc. | Memory network methods, apparatus, and systems |
US9779057B2 (en) | 2009-09-11 | 2017-10-03 | Micron Technology, Inc. | Autonomous memory architecture |
EP2738948A1 (en) * | 2012-11-28 | 2014-06-04 | Sercel | Method for setting frequency channels in a multi-hop wireless mesh network. |
US9258191B2 (en) | 2012-12-13 | 2016-02-09 | Microsoft Technology Licensing, Llc | Direct network having plural distributed connections to each resource |
JP5985403B2 (ja) | 2013-01-10 | 2016-09-06 | 株式会社東芝 | ストレージ装置 |
JP6005533B2 (ja) | 2013-01-17 | 2016-10-12 | 株式会社東芝 | 記憶装置および記憶方法 |
US10089043B2 (en) | 2013-03-15 | 2018-10-02 | Micron Technology, Inc. | Apparatus and methods for a distributed memory system including memory nodes |
EP2992436A4 (en) * | 2013-04-30 | 2018-04-04 | Hewlett-Packard Enterprise Development LP | Memory network to route memory traffic and i/o traffic |
US9779138B2 (en) | 2013-08-13 | 2017-10-03 | Micron Technology, Inc. | Methods and systems for autonomous memory searching |
JP5931816B2 (ja) | 2013-08-22 | 2016-06-08 | 株式会社東芝 | ストレージ装置 |
JP5902137B2 (ja) | 2013-09-24 | 2016-04-13 | 株式会社東芝 | ストレージシステム |
US10003675B2 (en) | 2013-12-02 | 2018-06-19 | Micron Technology, Inc. | Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data |
US9558143B2 (en) | 2014-05-09 | 2017-01-31 | Micron Technology, Inc. | Interconnect systems and methods using hybrid memory cube links to send packetized data over different endpoints of a data handling device |
US9645760B2 (en) | 2015-01-29 | 2017-05-09 | Kabushiki Kaisha Toshiba | Storage system and control method thereof |
JP6313237B2 (ja) * | 2015-02-04 | 2018-04-18 | 東芝メモリ株式会社 | ストレージシステム |
WO2016173611A1 (en) * | 2015-04-27 | 2016-11-03 | Hewlett-Packard Development Company, L P | Memory systems |
KR101797929B1 (ko) | 2015-08-26 | 2017-11-15 | 서경대학교 산학협력단 | 매니코어 플랫폼에서 코어에 프로세스를 할당하는 방법 및 코어 프로세스간 통신 방법 |
KR102665997B1 (ko) | 2016-12-20 | 2024-05-13 | 에스케이하이닉스 주식회사 | 패킷을 부호화하는 장치 및 이를 포함하는 메모리 네트워크에서의 라우팅 방법 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3072646B2 (ja) * | 1989-03-20 | 2000-07-31 | 富士通株式会社 | 並列計算機間通信制御方式 |
JPH05181816A (ja) * | 1992-01-07 | 1993-07-23 | Hitachi Ltd | 並列データ処理装置及びマイクロプロセッサ |
JPH0675930A (ja) * | 1992-08-27 | 1994-03-18 | Toshiba Corp | 並列プロセッサシステム |
JP3224963B2 (ja) | 1994-08-31 | 2001-11-05 | 株式会社東芝 | ネットワーク接続装置及びパケット転送方法 |
JPH09190418A (ja) * | 1996-01-12 | 1997-07-22 | Hitachi Ltd | ネットワーク制御方法 |
JP3860257B2 (ja) * | 1996-06-28 | 2006-12-20 | 富士通株式会社 | チャネルの決定方法 |
US6289021B1 (en) | 1997-01-24 | 2001-09-11 | Interactic Holdings, Llc | Scaleable low-latency switch for usage in an interconnect structure |
US6424659B2 (en) * | 1998-07-17 | 2002-07-23 | Network Equipment Technologies, Inc. | Multi-layer switching apparatus and method |
US7538694B2 (en) * | 1999-01-29 | 2009-05-26 | Mossman Holdings Llc | Network device with improved storage density and access speed using compression techniques |
US7104804B2 (en) * | 2000-07-03 | 2006-09-12 | Advanced Interconnect Solutions | Method and apparatus for memory module circuit interconnection |
JP4290320B2 (ja) * | 2000-09-28 | 2009-07-01 | 富士通株式会社 | ルーチング装置 |
US7299266B2 (en) | 2002-09-05 | 2007-11-20 | International Business Machines Corporation | Memory management offload for RDMA enabled network adapters |
US7788310B2 (en) | 2004-07-08 | 2010-08-31 | International Business Machines Corporation | Multi-dimensional transform for distributed memory network |
US8117288B2 (en) * | 2004-10-12 | 2012-02-14 | International Business Machines Corporation | Optimizing layout of an application on a massively parallel supercomputer |
US7603137B1 (en) * | 2005-01-27 | 2009-10-13 | Verizon Corporate Services Group Inc. & BBN Technologies Corp. | Hybrid communications link |
WO2007050895A2 (en) * | 2005-10-27 | 2007-05-03 | Qualcomm Incorporated | A method and apparatus for r-ackch subcarrier allocation in a wireless communcation systems |
US7725573B2 (en) * | 2005-11-29 | 2010-05-25 | Intel Corporation | Methods and apparatus for supporting agile run-time network systems via identification and execution of most efficient application code in view of changing network traffic conditions |
US8150946B2 (en) * | 2006-04-21 | 2012-04-03 | Oracle America, Inc. | Proximity-based memory allocation in a distributed memory system |
US7836220B2 (en) | 2006-08-17 | 2010-11-16 | Apple Inc. | Network direct memory access |
US8160056B2 (en) * | 2006-09-08 | 2012-04-17 | At&T Intellectual Property Ii, Lp | Systems, devices, and methods for network routing |
KR100801710B1 (ko) * | 2006-09-29 | 2008-02-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이 장치를 구비하는 메모리시스템. |
JP5078347B2 (ja) * | 2006-12-28 | 2012-11-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 複数のノードを有するコンピュータ・システムの故障ノードをフェイルオーバー(修復)する方法 |
US7864792B2 (en) * | 2007-04-20 | 2011-01-04 | Cray, Inc. | Load balancing for communications within a multiprocessor computer system |
US20090019258A1 (en) | 2007-07-09 | 2009-01-15 | Shi Justin Y | Fault tolerant self-optimizing multi-processor system and method thereof |
US7623365B2 (en) | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
US8285789B2 (en) * | 2007-10-05 | 2012-10-09 | Intel Corporation | Flattened butterfly processor interconnect network |
US7603428B2 (en) * | 2008-02-05 | 2009-10-13 | Raptor Networks Technology, Inc. | Software application striping |
CN101222346B (zh) * | 2008-01-22 | 2013-04-17 | 张建中 | 一种可进行单源组播交互和多源组播交互的方法和装置以及系统 |
US9229887B2 (en) | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US8019966B2 (en) * | 2008-06-09 | 2011-09-13 | International Business Machines Corporation | Data sharing utilizing virtual memory having a shared paging space |
US8656082B2 (en) * | 2008-08-05 | 2014-02-18 | Micron Technology, Inc. | Flexible and expandable memory architectures |
US20100049942A1 (en) * | 2008-08-20 | 2010-02-25 | John Kim | Dragonfly processor interconnect network |
US20100162265A1 (en) * | 2008-12-23 | 2010-06-24 | Marco Heddes | System-On-A-Chip Employing A Network Of Nodes That Utilize Logical Channels And Logical Mux Channels For Communicating Messages Therebetween |
US8549092B2 (en) | 2009-02-19 | 2013-10-01 | Micron Technology, Inc. | Memory network methods, apparatus, and systems |
-
2009
- 2009-02-19 US US12/389,200 patent/US8549092B2/en active Active
-
2010
- 2010-02-18 WO PCT/US2010/024600 patent/WO2010096569A2/en active Application Filing
- 2010-02-18 CN CN201080008737.8A patent/CN102326159B/zh active Active
- 2010-02-18 KR KR1020117021821A patent/KR101549287B1/ko active IP Right Grant
- 2010-02-18 JP JP2011551219A patent/JP5630664B2/ja not_active Expired - Fee Related
- 2010-02-18 EP EP10744300.4A patent/EP2399201B1/en active Active
- 2010-02-22 TW TW099105028A patent/TWI482454B/zh active
-
2013
- 2013-09-30 US US14/042,016 patent/US20140032701A1/en not_active Abandoned
-
2014
- 2014-05-22 JP JP2014105756A patent/JP5877872B2/ja active Active
-
2018
- 2018-02-05 US US15/888,725 patent/US10681136B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102326159A (zh) | 2012-01-18 |
EP2399201A2 (en) | 2011-12-28 |
CN102326159B (zh) | 2015-01-21 |
EP2399201B1 (en) | 2014-09-03 |
JP2012518843A (ja) | 2012-08-16 |
WO2010096569A2 (en) | 2010-08-26 |
EP2399201A4 (en) | 2013-07-17 |
US20180159933A1 (en) | 2018-06-07 |
US20140032701A1 (en) | 2014-01-30 |
WO2010096569A3 (en) | 2010-12-16 |
KR20110123774A (ko) | 2011-11-15 |
US20100211721A1 (en) | 2010-08-19 |
TW201036366A (en) | 2010-10-01 |
JP2014157628A (ja) | 2014-08-28 |
US10681136B2 (en) | 2020-06-09 |
TWI482454B (zh) | 2015-04-21 |
JP5630664B2 (ja) | 2014-11-26 |
KR101549287B1 (ko) | 2015-09-01 |
US8549092B2 (en) | 2013-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5877872B2 (ja) | メモリーネットワークシステムおよび方法 | |
US8819611B2 (en) | Asymmetric mesh NoC topologies | |
US9769077B2 (en) | QoS in a system with end-to-end flow control and QoS aware buffer allocation | |
US10409766B2 (en) | Computer subsystem and computer system with composite nodes in an interconnection structure | |
EP3140748B1 (en) | Interconnect systems and methods using hybrid memory cube links | |
US10554496B2 (en) | Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance | |
JP2015535630A (ja) | 多層相互接続による分散型プロセッサを有する処理システム | |
US20140301241A1 (en) | Multiple heterogeneous noc layers | |
US20200192842A1 (en) | Memory request chaining on bus | |
US9594651B2 (en) | Parallel computer system and control method for parallel computer system | |
US20160205042A1 (en) | Method and system for transceiving data over on-chip network | |
US11899583B2 (en) | Multi-dimensional cache architecture | |
US9678905B2 (en) | Bus controller, bus control system and network interface | |
CN117319324A (zh) | 计算系统及通信方法 | |
US20130232319A1 (en) | Information processing system, routing method and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5877872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |