JP5877852B2 - 省スペース使用のための、取り外し可能なマイクロ素子およびナノ素子 - Google Patents

Description

本発明は、マイクロシステム技術およびナノシステム技術、並びに、マイクロエレクトロニクスおよびナノエレクトロニクスにおける省スペース使用のための、取り外し可能な素子（Detachable Components for Space-limited Applications through Micro and Nano Technology-DECAL-MNT）の製造に関する。

マイクロシステム技術およびナノシステム技術は、小型化された技術システムの設計、製造および使用を含んでいる。そのエレメントおよびコンポーネントは、マイクロメータ領域およびナノメータ領域の構造サイズを含んでいる。マイクロシステムは、複数のコンポーネントから成る。これらの複数のコンポーネントは同様に、機能エレメントおよび構造エレメントを含む。ここで素子の機能エレメントは、複数の層から成る。これを以降で、素子の層構造体とも称する。マイクロシステムは例えば、エアバッグトリガシステム、アンテナシステム、インテリジェントセンサシステム、マイクロモータ、マイクロ分析システムまたは光変調器等であり得る。これらのコンポーネントは、例えばマイクロメカニカル、マイクロエレクトロニカル、マイクロフルイディクスまたはマイクロオプティカルに基づき、例えばセンサ機能、アクチュエータ機能、伝送機能、記憶機能または信号処理機能を担うことができる。機能エレメントおよび形成エレメントは例えば、梁、メンブラン、ストッパー、軸受け、チャネル、金属化部、パッシベーション化部、ピエゾ抵抗、熱抵抗およびコンダクタートラックであり得る。用語「素子」の使用は、非電気的なコンポーネントも電気的なコンポーネント、殊にマイクロエレクトロニクスコンポーネントも有している全てのマイクロシステムおよびナノシステムを含み、以降で、最終的に形成されるべき素子の初期段階である構造エレメントとしても解される。ここでこの最小寸法は、マイクロメータ領域に制限されず、ナノメータ領域にあってもよい。

マイクロ構造体の製造は、複数の異なるステップを用いて複数の異なる材料層を被着することによって行われる。用語「材料層」は、素子の製造中に一時的に使用される（例えば犠牲層）、または、継続的に使用され続ける全ての層を含む。これらの材料層は異なる物理的な特徴を有し、殊に、異なる熱膨張係数を有する。複数の材料層を被着することによる素子のこの製造は、主に、室温を超える温度下で行われる。従って後からの温度変化によって、不所望な機械的な応力、殊に引張応力および／または押圧張力が生じてしまう。この結果、素子の個々の材料層の変形および／または突出が生じる。さらに、機械的な応力は、個々の材料層間の接着に悪影響を及ぼし、素子のはがれ、ずれまたは破壊を生じさせ得る。上述の作用は、マイクロ構造体の機能性を損ねさせ、これらを部分的または完全に機能しなくなるようにさせることがある。

今日の従来技術では、まずは、素子の個々の材料層が極めて強力に相互に接着するように尽力されている。従って、生じる機械的な応力は、構造体素子として用いられ、多くの場合にウェハである硬質の基板によって受容される。用語「基板」は、所定の形状を維持する、および／または、機械的な応力を受容する全ての付加的なエレメントを含んでいる。しかし基板ないしはウェハは、相当の材料強度ないしは材料厚さ（例えば４インチウェハ：５２５μｍ）を有しており、これは、薄いウェハ（例えば薄くされた４インチウェハ：５０μｍ）を得るために、研磨プロセス、エッチングまたはこれらの２つの組み合わせによる、後からの材料削剥を必要とする。矮小化度を高めるために後から行われるこの材料削剥によって、作業の手間およびコストが増加してしまう。これは経済性を下げてしまう。さらに、多くの場合には、完全なウェハ削剥は行われず、矮小化度は低い。さらにマイクロ素子またはナノ素子は、ウェハレベルでの製造後に個別化される。これは多くの場合に、分断研磨によって行われる。このように個別化された素子は、チップとも称される。マイクロ素子またはナノ素子をシステム内に組み込むために、コストのかかる構造および接続技術が必要となる。構造技術はここで、主に、個別化された素子を担体と機械的に接続するために用いられる。この担体は、素子ケーシングであり得る。このケーシングと、素子がボンディングによって接続される。しかし、その上に素子がケーシング無く取り付けられるプリント回路基板に直接的に取り付けられてもよい。接続技術は、素子の、電気的または電子的なシステム組み込みに必要な電気的な接続を形成するために用いられる。このために、素子は自身の周囲に、コンタク点ないしはコンタクト領域を有する。従って、例えばマイクロワイヤーを溶接接続することによって、素子のコンタクト点とケーシングのコンタクトピンとの間の接続が形成される。これらは次に、例えば、システム組み込みにおいて次に高いコンポーネントであるプリント回路基板内にはんだ付けされる。別の方法は、個別化された素子をコンタクト点に、小さいはんだ球で設けることであり、この素子側で、ひいてはコンタクト点でも、下方へ直接的に担体のコンタクト上にはんだ付けで固定することである。ここで行われる素子の回転によって、このアプローチは、フリップチップ技術と称される。ここでは、コンタクト間のはんだ接続によって、電気的な接続だけではなく、機械的な接続も生じる。

ＤＥ１９８５１９６７Ａ１号から、恒久的に誘起される機械的な応力によって突出したメンブランを有するマイクロミラーが知られている。メンブランのこの突出は、張力を伴って伸張された層をモノリシックメンブラン基体上に被着することまたは異なる原子半径を有する不純原子をドーピングすることによって実現される。

「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ，Ｖｏｌ．９ Ｎｏ．４，Ｄｅｃｅｍｂｅｒ ２０００」から、文献「Ａ Ｎｅｗ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｌａｒｇｅ−Ａｒｅａ Ａｓ−Ｄｅｐｏｓｉｔｅｄ Ｚｅｒｏ−Ｓｔｒｅｓｓ ＬＰＶＣＤ Ｐｏｌｙｓｉｌｉｃｏｎ Ｆｉｌｍｓ：Ｔｈｅ ＭｕｌｔｉＰｏｌｙ Ｐｒｏｃｅｓｓ」が公知である。これは、デバイスを改善するための、残っている応力および応力勾配の調整および除去に関する。ここでこれらの層は、回転応力および圧縮応力によって交互に相互に取り付けられている。

ＤＥ１０１６２９８３Ａ１号から、コンタクトバネ装置が知られている。ここでは、基板上に、片側が固定されてコンタクトバネが配置されている。これはストレス勾配を有する半導体材料から成る。これは、コンタクトバネの継続的な湾曲を生じさせる。半導体材料内のこのストレス勾配は、相互に接続されており、異なって機械的に伸張されている２つの半導体層によって生起される。

ＤＥ６０２００４０１０７２９Ｔ２から、物理気相成長（ＰＶＤ）と化学気相成長（ＣＶＤ）との組み合わせが知られている。

ＵＳ２００２／００１４６７３Ａ１号から、柔軟なメンブラン上に組み込み回路を作成する方法が知られている。ここでこの方法は、第１の層として半導体基板を用いない。

ＤＥ１０２００６０５７５６８Ａ１号から、基板を有するマイクロオプティカル素子と、犠牲層を用いて上述したエレメントを製造する方法が知られている。

ＵＳ６０９８５６８号から、機械的な応力のコントロールを改善する目的で、基板爆撃時のイオンエネルギーを制御するために低いビーム周波数を用いることが知られている。

従来技術のいずれの参考文献も、機械的に応力補償される素子の製造方法を記載していない。さらに、上に挙げた参考文献のいずれも、効果的に機械的応力が補償される素子を記載していない。

本発明の課題は、上述した欠点の少なくとも１つを、少なくとも低減させるソリューションを見出すことである。殊に、取り外し可能かつ省スペースのマイクロ素子およびナノ素子を製造するためのソリューションが提案されるべきである。

上述の課題を解決するために、本発明では、請求項１記載の素子が提案される。本発明のこの素子は、約１〜５０μｍの厚さを有しており、実質的に、機械的に応力が補償されている。従って、湾曲または襞形成が阻止される。素子が機械的に応力補償されることによって、硬質のエレメント、例えば基板（ウェハ、構造体エレメントまたは薄くされた基板）が、湾曲または襞形成を阻止するために用いられない。顕著な厚さを有する硬質の基板を省くことによって、低減された高さないしは厚さを有する素子が実現される。

本発明の別の態様では、素子は、所定の機械的な応力を備えた少なくとも１つの応力補償層を有している。従って、応力補償層は、素子の少なくとも１つの機械的な応力を少なくとも部分的に補償する。ここで、素子の機械的な応力が存在する場合には、機械的な応力補償層によって、原稿の引張応力および／または圧縮応力が補償される。従って、湾曲または襞形成が阻止される。硬質の基板としてのウェハが省かれている薄い素子は、ウェハ全体と比べて寸法が格段に小さいのにもかかわらず、突出に対して特に弱い。これとは異なり、ウェハから取り外された素子は平らであり、かつ突出していないことが望ましい。ここでこの素子は、複数の応力補償層も有することができる。この場合には、複数の応力補償層が、素子の製造中に配置される。従って、この素子は、継続して機械的に応力補償される。

ここで、素子機能に必要な、素子の層構造体の、適切に配置された層が、応力補償層として用いられてもよい。従って、応力補償層を、素子の層構造体間に使用することができる。所定の機械的な応力を有している応力補償層の配置は、種々の蒸着プロセス、殊に化学気相成長（ＣＶＤ）および物理気相成長（ＰＶＤ）によって行われる。ＣＶＤ方法は大気圧下で（ＡＰＣＶＤ）、低減された圧力下で（ＰＲＣＶＤ）およびプラズマサポートされて（ＰＥＣＶＤ）行われるだろう。ＰＶＤ方法を、熱的なプロセスまたはスパッタリングを用いて、殊にイオンビーム噴霧またはプラズマ噴霧によって行うことができる。

本発明のオプションでは、素子は、殊にエポキシ樹脂から成る少なくとも１つの担体層を有する。担体フィルムの形態である、殊にプラスチックから成る担体層は、素子に自立特性を与える。さらに、担体層は素子を所望の位置に取り付けることを可能にする。ここで、小さい寸法を有する、殊に薄い、択一的な担体層材料の使用も増加する。なぜなら、この担体層はもはや、素子の既存の機械的な応力を受容するために用いられないからである。担体層ないしは担体フィルムとして特に適しているのは例えば、名称ＳＵ−８^ＴＭを有する、フォトリソグラフィによってパターニング可能なエポキシ樹脂である。

本発明による素子の別の有利な実施形態では、素子は、少なくとも１つの第１の埋め込み層を有する。ここで、素子の層構造体は埋め込まれ、これによって、第１の埋め込み層内に組み込まれる。

本発明による方法のオプションでは、素子は少なくとも１つの第２の埋め込み層を有している。この第２の埋め込み層は、スルーホールコンタクトおよびコンタクト領域の埋め込みに用いられる。従って、これらは第２の埋め込み層内に組み込まれている。

本発明による素子の別の有利な実施形態では、素子は、少なくとも１つのコンタクト領域を有している。これによって、この素子が属しているシステムの別の素子およびコンポーネントとのコンタクト形成および信号の伝送および／または受信が可能になる。システム組み込みのために、コンタクト領域を有している素子面が担体上に被着される。この担体も、複数のコンタクト領域を有している。これらは、素子のコンタクト領域に対して、反転している。取り付けは次のように行われる。すなわち、素子および担体のこれらのコンタクト領域が素子および担体からコンタクトしているように行われる。素子の、自身の担体との接続は有利には接着によって行われる。ここで接着剤は、コンタクト領域の領域において導電性でなければならない。担体としては、有利には硬質のプリント回路基板、柔軟なフラットケーブルまたは成形回路部品（ＭＩＤ）、例えば携帯電話での、導体が設けられている三次元の担体構造が使用される。付加的に有利には、素子は担体層を有している。この場合には、コンタクト領域は担体層内に組み込まれている。マイクロ素子またはナノ素子が、取り外し後に、操作層上に搬送される場合、この装置はさらに有利である。この場合にも、担体上への素子の固定は有利には接着によって行われ、ここでコンタクト領域の領域では、接続は導電性でなければならない。

本発明のオプションでは、素子は、少なくとも１つのスルーホールコンタクトを有している。ここでこのスルーホールコンタクトは、素子の信号形成部分および／または信号受信部分とコンタクト領域との間での接続形成に用いられる。殊に、スルーホールコンタクトは、電気的な信号を形成する素子領域と、別のコンポーネントまたはシステムとのコミュニケーションのためのコンタクト領域との間の接続形成のために用いられる。

本発明の別の態様では、素子はセンサのタスクおよび／またはアクチュエータのタスクを実行するように構成されている。これらの素子は、種々のタスクを実行するように設計および製造されているので、これらは多様なタスクを実行することができる。これらの素子は極めて薄く、基板を有していない。従って、その薄さは、技術的なシステム内への組み込みを容易にする。例えば、柔軟なフラットケーブル上に多数の温度センサを、本発明に沿って被着することができ、このようにして多くの異なる箇所で温度測定を行うことができる。さらに、伸張測定センサを種々の箇所に、直接的に、測定されるべき構造体に取り付けることができ、これらのセンサは、素子にわたって延在している柔軟なフラットケーブルによって相互にまたは評価システムと接続される。局地的なデータネットワークの場合には、アンテナを、本発明と相応に、直接的にケーシング上に被着することができる。

本発明の別の態様では、素子は、信号伝送および／または信号受信用に構成されている。これらの素子も極めて薄く、基板を有しておらず、技術的なシステム内に組み込まれる。

本発明の有利な実施形態では、素子システムが提案される。この素子システムは、上述の実施形態に記載されている少なくとも２つの素子から成る。この素子システムは、同一の、または、異なる素子から構成される。これらは、センサのタスクおよびアクチュエータのタスクを実施するために設けられている。これによって、タスクの特定の組み合わせを実施することができる種々の素子システムが生じる。素子の省スペース特性およびマイクロシステム技術およびナノシステム技術における製造方法が、有利には、これらの素子システムを製造するのに使用される。従って、１つの製造プロセスにおいて、異なるタスクを担う複数の種々の素子が同時に製造され、これによって、個々の素子が部分的に相互に接続され、コミュニケーションする素子システムが生じる。

本発明の別のオプションでは、素子システムが提案される。これは信号伝送および／または信号受信のための、上述の実施形態に従っている少なくとも２つの素子から成る。この素子システムは、同一の、または、異なる素子から成る。これらの素子は、信号受信および／または信号伝送のために設けられている。この場合には、種々の素子システムも相互に接続可能である。従って、複雑なタスクが、個々の素子システムの組み合わせ能力によって実行される。

本発明の１つの態様では、約１〜５０μｍの厚さを有する、基板の無い素子または素子システムを、犠牲層、または、担体層、または、犠牲層上の担体層上に製造する方法が提案される。この方法は複数のステップを有している。第１のステップは、素子または素子システムを、異なる物理的および／または化学的なプロセスによって層毎に構築することである。個々の層の構成は、素子または素子システムの各個々の層が所定の機械的な応力を有するように行われる。ここで、素子または素子システムの個々の層の機械的な応力は実質的に補償され、これによって湾曲または襞形成が阻止される。ここでこの素子または素子システムは犠牲層、担体層または犠牲層上に被着されている担体層上に被着される。素子または素子システムの製造後に、物理的方法および／または化学的方法によって、犠牲層が使用されている場合には、存在している犠牲層が除去される。ここで、材料層を除去するために化学的なプロセスおよび物理的なプロセス、例えばドライエッチング方法およびウェットエッチング方法が使用される。存在している犠牲層を除去した後に、素子または素子システムが引きはがされ、これに続いて所望の位置に位置付けることができる。この方法によって、担体層の無い素子または素子システムも、担体層を有している素子または素子システムも製造される。

本発明の別の態様では、基板の無い素子または素子システムを製造する方法が提案される。ここでこの素子または素子システムは約１〜５０μｍの厚さを有し、犠牲層または担体層または犠牲層上の担体層上に製造される。この方法は複数のステップを有しており、次のことを特徴とする。すなわち、上述した方法の第１のステップが、異なる物理的および／または化学的なプロセスを用いた素子または素子システムの層毎の構築と、ＣＶＤおよび／またはＰＶＤによる素子または素子システムでのまたは素子の層構造体内での応力補償層の配置との組み合わせよって置換される、ことを特徴とする。ここでこの応力補償層は、湾曲または襞形成を阻止するために素子または素子システムの機械的な応力を少なくとも部分的に補償する。ここで、素子または素子システムまたは素子の層構造体内に少なくとも１つの応力補償層を配置することによって、温度変化によって生じる機械的な応力が補償される。所定の機械的な応力を有している応力補償層を配置するためのパラメータは、計算、シミュレーションまたは実験から求められる。これに続いて、存在している場合には犠牲層の除去が物理的および／または化学的な方法を用いて行われ、最終的に素子または素子システムが引きはがされる。この方法に従って、担体層の無い素子または素子システムも、担体層を有する素子または素子システムも製造される。これらは、配置された応力補償層によって、機械的に応力補償されている。

本発明の別の態様では、約１〜５０μｍの厚さを有する、犠牲層、または、担体層、または、犠牲層上にある担体層の上に位置する、基板の無い素子または素子システムの製造方法が提案される。この方法は複数のステップを有しており、次のことを特徴とする。すなわち、種々の物理的なプロセスおよび／または化学的なプロセスによって素子または素子システムを層毎に構築した後に、または、素子または素子システムでのまたは素子の層構造体内での、ＣＶＤおよび／またはＰＶＤによる応力補償層を配置する上述したステップとの組み合わせ後に、少なくとも１つの補助層が素子または素子システムに被着される、という特徴を有する。補助層とは例えば、操作層、接着層または保護層であり、これらは、種々の組み合わせにおいても構成可能であり、素子に被着される。操作層は一時的に、または、継続的に素子に接着し、素子を引きはがすのに用いられる。従って、この素子を、別の場所に位置付けることができる。さらに、補助層ないしは操作層によって複数の素子または素子システムが隣接して接着される。従って、複数の素子または素子システムからなる柔軟なフィルムが提供される。操作層は種々の実施形態および材料を有することができ、かつ可変に組み合わせ可能である。

本発明による別の有利な方法では、素子または素子システムの位置変えの後に、少なくとも１つの補助層の除去が行われる。さらに、多層の操作層を使用して、操作層の１つの層を少なくとも部分的に除去することができる。ここでその下に位置する層は、例えば、接着特性を有することができ、これによって、素子が所定の位置に接着される。ここで、種々の材料から製造され得る補助層を適切に選択および組み合わせることによって、素子または素子システムをシール（Abziehbild）の様式で取り付けることができる。

本発明の別の有利な方法では、応力補償層の配置は、プラズマサポートされた、気相からの化学的な蒸着によって、少なくとも１つの蒸着周波数で、殊に２つの蒸着周波数で行われる。従って、応力補償層の機械的な応力は、蒸着周波数によって調節され得る。ここで、有利には無機の絶縁層、例えばＳｉ３Ｎ４が使用される。高い周波数を選択した場合には、蒸着された層は応力を有し、低い周波数が選択された場合には、プラズマガスのイオンの中間の自由な経路長が長くなり、これは、構造内に存在する材料層を爆撃し、これによって圧縮応力が形成される。引張応力を有する部分層と、圧縮応力を有する部分層である２つの部分層を組み合わせることによって、全体層内で、ほぼ任意の大きさの引張応力または圧縮応力が調整される。

本発明の有利な実施形態では、上述した方法のうちの１つに従った素子または素子システムの製造が提案される。この実施形態では、特に省スペースであり、種々の技術的なシステム内に組み込み可能な、応力補償された素子または素子システムが製造される。

以降では、本発明による素子の幾つかの実施例および基本的な製造ステップを、例えば図１〜１８に基づいて、重要なステップを用いて説明する。

生じている圧縮応力および引張応力（Ｄ、Ｚ）に基づいた、素子（２）の湾曲を概略的に示す図 薄くされていない基板（１ａ）上の素子（２）および素子の層構造体（２ａ）を概略的に示す図 従来技術に従った、薄くされた基板（１ｂ）を有する素子（２）および素子の層構造体（２ａ）を概略的に示す図 素子（２）の、生じている圧縮応力および引張応力（Ｄ、Ｚ）を補償するための補償応力（Ｋ）を有する、配置された応力補償層（５）を有する素子（２）を概略的に示す図 応力補償層（５）と担体層（４）とを有する取り外し可能な素子（２）を概略的に示す図 取り外し後の、図５に示されている取り外し可能な素子（２）を概略的に示す図 応力補償層（５）を有し、担体層（４）を有していない、取り外し可能な素子（２）を概略的に示す図 取り外し後の、図７に示されている取り外し可能な素子を概略的に示す図 本発明に相応する、第１の埋め込み層（７）と第２の埋め込み層（７ａ）とを有する、応力補償された、取り外された素子（２）を概略的に示す図 第１の埋め込み層（７）を有する応力補償された素子（２）を概略的に示す図 １つの担体層（４）と複数の補助層（６）を有する、取り外し可能な素子（２）を概略的に示す図 ウェハないしは基板（１ａ）の取り外し後の、図１１に示された、本発明に相応する素子（２）を示す図 複数の補助層（６）を有し、担体層（４）を有していない、本発明に相応する取り外し可能な素子（２）を概略的に示す図 ウェハないしは基板（１ａ）の取り外し後の、図１３に示された、本発明に相応する素子（２）を示す図 最上補助層（６）を除去した後の、図１２に示された、本発明に相応する素子（２）を示す図 最上補助層（６）を除去した後の、図１５に示された、本発明に相応する素子（２）を示す図 最上補助層（６）を除去した後の、図１４に示された、本発明に相応する素子（２）を示す図 最上補助層（６）を除去した後の、図１７に示された、本発明に相応する素子（２）を示す図

図１は例として、圧縮応力（Ｄ）および引張応力（Ｚ）によって曲げられ、アーチ状になっている、取り外された素子（２）を示している。図２は、従来技術の上述した湾曲が、硬くかつ厚いウェハないしは基板（１ａ）上に素子（２）を製造することによって、どのようにして阻止されるのかを示している。素子層システムないしは素子層構造体（２ａ）の個々の層が充分に相互に接着していることを前提にすると、生じている圧縮応力と引張応力（Ｄ、Ｚ）は、硬質のウェハないしは基板（１ａ）によって受容され、素子（２）が湾曲を有していなくなる。従来技術では、図３に示されているように、素子（２）を薄くするために、これに続いて基板ないしはウェハ（１ａ）が研磨および／またはエッチングによって薄くされ、薄い基板（１ｂ）となる。この薄くされた基板は素子（２）全体の厚さを低減させる。

図４は、素子（２）の機械的な応力を補償する、本発明による応力補償層（５）の使用を概略的に示している。ここでは、素子（２）の、生じている圧縮応力および引張応力（Ｄ、Ｚ）が、機械的な補償応力（Ｋ）を有している配置された応力補償層（５）によって実質的に補償される。

図５は、本発明の素子（２）を示している。この素子は、犠牲層（３）上に被着された担体層（４）上に製造されており、応力補償層（５）を有している。ここで担体層（４）は、素子（２）を任意の表面上に被着および位置付けるために用いられる。素子（２）の機械的な応力は、応力補償層（５）によって実質的に補償される。従って、約５μｍの厚さを有する薄い担体層（４）が使用される。素子（２）が、配置された応力補償層（５）を有し、薄い担体層（４）のみが使用されることによって、素子（２）の全体厚さが格段に低減される。応力補償層（５）と薄い担体層（４）とを備えた層構造体（２ａ）を有する上述した素子（２）は、図６に概略的に示されている。

図７は、本発明による素子（２）を示している。この素子は直接的に、犠牲層（３）上に製造されており、応力補償層（５）を有している。配置された応力補償層（５）は、素子（２）ないしは素子の構造体層（２ａ）の機械的な応力を実質的に補償する。従って、図８に示されているように、これに続いて犠牲層（３）が除去された後に、約１〜５０μｍの全体厚さを有する、極めて薄い素子（２）が得られる。この実施形態は、素子（２）を各任意の基礎上に取り付けることを可能にする。

図９は、モジュール形式であり、応力補償されるように構成されている素子（２）を、本発明の１つの態様に則して示している。図９に示された素子（２）はセンサであり、このセンサは、種々のモジュール形式の、第１の埋め込み層（７）内に組み込まれたコンポーネント：すなわち、スルーホールコンタクト（８）、流れ案内部（１０）、センサコイル（１１）、励起コイル（１２）および磁気弾性流れ案内部（１３）、とから成る。第２の埋め込み層（７ａ）は、スルーホールコンタクト（８）およびコンタクト領域（９）を組み込むために用いられる。センサの全体的な厚さは、応力補償構造によって格段に低減されている。

図１０は、モジュール形式であり、応力補償されるように構成されている素子（２）を、本発明の別の態様に則して示している。図示されている素子（２）は、図１０ではセンサであり、これは、種々のモジュール形式の、第１の埋め込み層（７）内に組み込まれたコンポーネント：すなわち、コンタクト領域（９）、流れ案内部（１０）、センサコイル（１１）、励起コイル（１２）および磁気弾性流れ案内部（１３）から成る。ここで素子（２）は、第２の埋め込み層（７ａ）を有していない。センサは、任意の基礎上に被着され、位置付けされる。

図１１は、素子（２ａ）の層構造体を示している。これは、同じように担体層（４）上に取り付けられている犠牲層（３）上に製造されており、応力補償層（５）を有している。付加的にこの素子は、複数の補助層（６）を有している。これは、素子の操作、接着および保護のために用いられる。本発明では少なくとも１つの補助層（６）が使用される。ここでこの１つの補助層（６）を必要に応じて別の補助層（６）と組み合わせることができる。さらに個々の補助層（６）を相前後して、またはまとめて、素子（２）に取り付けることができる。補助層（６）のこの組み合わされた使用は、シールの様式での素子（２）の引きはがしおよび取り付けを可能にする。これに従って、第１の補助層（６）は、素子の操作ないしは引きはがしに用いられる。従ってこれを、素子（２）の位置付け後に、除去することができる。

図１２は、犠牲層（３）を除去した後の、本発明の素子（２）を示している。従って、担体層（４）上にある、図１１の素子（２）が得られる。

図１３は、素子層構造体（２ａ）を示している。これは犠牲層（３）上に製造されており、応力補償層（５）を有している。付加的に、この素子は複数の補助層（６）を有している。これらの補助層は、素子の操作、接着および保護に用いられ、上述したように、種々のタスクのために用いられる。さらに、図１４の実施形態では、素子（２）のより小さい総厚が得られる。なぜなら、担体層（４）が使用されておらず、素子（２）がシールの様式で提供されているからである。さらに、操作フィルムの少なくとも１つの層が少なくとも部分的に除去される。ここでは、操作層の少なくとも１つの層が、素子の引きはがしおよび位置付けの後に除去される。従って、素子の表面が露出される。付加的に、相応する多層操作層の場合には、保護機能を満たす最上層が除去される。

図１５は、最上の補助層（６）が除去された後の、図１２に示された本発明の素子（２）を示している。付加的に図１６は、さらなる補助層（６）を除去した後の、図１５に示されている素子を示している。

図１７は、最上の補助層（６）が除去された後の、図１４に示された本発明の素子層構造体（２ａ）を示している。付加的に、図１８は、さらなる補助層（６）が除去された後の、図１５に示されている素子層構造体（２ａ）を示している。

Claims (19)

1. １〜５０μｍの厚さを有する素子（２）であって、
   前記素子（２）はウェハの形態の基板を有しておらず、かつ、湾曲または襞形成を阻止するために、生じている引張応力または圧縮応力を補償する所定の機械的な応力を有している少なくとも１つの応力補償層（５）を有しており、
   前記素子（２）は、センサのタスクを実行するように構成されている、
   ことを特徴とする素子（２）。
2. 前記応力補償層（５）は、引張応力を有する部分層と、圧縮応力を有する部分層とから成り、前記各部分層はそれぞれ異なる蒸着周波数を用いて成膜された部分層である、請求項１記載の素子（２）。
3. 前記素子（２）は、プラスチックから成る少なくとも１つの担体層（４）を有している、請求項１または２記載の素子（２）。
4. 前記素子（２）は、少なくとも１つの第１の埋め込み層（７）を有している、請求項１から３までのいずれか１項記載の素子（２）。
5. 前記素子（２）は少なくとも１つの第２の埋め込み層（７ａ）を有している、請求項１から４までのいずれか一項記載の素子（２）。
6. 前記素子（２）は、少なくとも１つのコンタクト領域（９）を有している、請求項１から５までのいずれか一項記載の素子（２）。
7. 前記素子（２）は、少なくとの１つのスルーホールコンタクト（８）を有している、請求項１から６までのいずれか一項記載の素子（２）。
8. 前記素子（２）は、センサのタスクおよびアクチュエータのタスクを実行するように構成されている、請求項１から７までのいずれか一項記載の素子（２）。
9. 前記素子（２）は、さらに、信号伝送のため、および／または、信号受信のために構成されている、請求項１から８までのいずれか一項記載の素子（２）。
10. 請求項１から９までのいずれか一項記載の少なくとも２つの素子（２）から成る素子システムであって、
    前記素子システムは、センサのタスクおよびアクチュエータのタスクを実行するために構成されている、
    ことを特徴とする素子システム。
11. 請求項１から９までのいずれか一項記載の少なくとも２つの素子（２）から成る素子システムであって、
    前記素子システムは、さらに、信号伝送のため、および／または、信号受信のために構成されている、
    ことを特徴とする素子システム。
12. 素子（２）を製造するための方法であって、
    前記素子（２）は１〜５０μｍの厚さを有し、ウェハの形態の基板を有しておらず、さらに犠牲層（３）上に位置しておりまたは担体層（４）を含んでおりまたは犠牲層（３）上にある担体層（４）を含んでおり、
    前記方法は、
    ａ）前記素子（２）を層毎に、異なる物理的プロセスおよび／または化学的プロセスで構築するステップであって、前記素子（２）はセンサのタスクを実行するように構成されており、前記素子（２）の各個々の層が、所定の機械的な応力を有するように、少なくとも１つの応力補償層（５）を形成して前記構築を行い、これにより、湾曲または襞形成を阻止するために前記素子（２）の個々の層の機械的な応力が補償される、ステップと、
    ｂ）前記犠牲層（３）が存在する場合には、前記犠牲層（３）を物理的および／または化学的に除去するステップと、
    ｃ）前記素子（２）を製造装置から引きはがすステップと、
    ｄ）前記素子（２）を所望の位置に位置付けるステップと
    を有している、
    ことを特徴とする、素子（２）を製造するための方法。
13. 前記応力補償層（５）は、引張応力を有する部分層と、圧縮応力を有する部分層とから成り、前記各部分層をそれぞれ異なる蒸着周波数を用いて成膜する、請求項１２記載の方法。
14. 前記ステップａ）を
    ｅ）異なる物理的なプロセスおよび／または化学的なプロセスによって前記素子（２）を層毎に構築するステップと、
    ｆ）湾曲または襞形成を阻止するために、ＣＶＤおよび／またはＰＶＤを用いて、前記素子（２）にまたは前記素子の層構造体（２ａ）内に、前記素子（２）の機械的な応力を少なくとも部分的に補償するように応力補償層（５）を配置するステップ
    との組み合わせによって置換する、請求項１２または１３記載の方法。
15. 前記ステップａ）の後に、または、前記ステップｅ）とｆ）とを組み合わせたステップの後に、
    ｇ）少なくとも１つの補助層（６）を取り付けるステップを実施する、
    請求項１２から１４までのいずれか１項記載の方法。
16. 前記ステップｄ）の後に、
    ｈ）少なくとも１つの補助層（６）を除去するステップを実施する、
    請求項１２から１５までのいずれか一項記載の方法。
17. 前記応力補償層（５）の前記配置を、プラズマサポートされた、気相からの化学的な蒸着を用いて、少なくとも１つの蒸着周波数で行う、請求項１４から１６までのいずれか一項記載の方法。
18. 前記応力補償層（５）の前記配置を、プラズマサポートされた、気相からの化学的な蒸着を用いて、前記応力補償層（５）の機械的な応力を調節するための２つの蒸着周波数で行う、請求項１４から１６までのいずれか一項記載の方法。
19. 請求項１２から１８までのいずれか一項記載の方法によって素子（２）を製造し、少なくとも２つの当該素子（２）を相互に接続する、
    ことを特徴とする、素子システムを製造するための方法。

Images