JP5875606B2 - 改善されたカウンタ構造を備えている単一光子計数検出器システム - Google Patents

Description

本発明は、改善されたカウンタ構造を備えている単一光子計数検出器システムに関する。

本願の主題は、物質科学におけるシンクロトロンでのｘ線用途又はラボ用機器（ラボ用回折計）を用いるｘ線用途、結晶学、非破壊検査及び医療用途のための、読み出しチップ及び検出器システムの一部である。検出すべき光子のエネルギは大雑把に見て約０．１〜１５０ｋｅＶの範囲にある。

検出器は、ｘ線感応層（シリコンセンサ）及び複数の読み出しチップを備えているハイブリッド検出器である。２次元検出器（ピクセル検出器）の場合、センサにおける各ピクセルは読み出しチップにおける対応するピクセルに（バンプボンディング又はフリップチップボンディングによって）直接的に接続されている。従って、ピクセルサイズは読み出しチップにおけるピクセルサイズによって制限されており、それどころか、読み出しチップにおけるピクセル毎の電子コンポーネントの数は、ピクセルサイズと読み出しチップにおける電子素子の能力との間の適切なトレードオフを見出すように制限されている。マイクロストリップ検出器の場合、センサは通常の場合、読み出しチップにワイヤボンディングされており、また空間は通常の場合、ストリップに直行する方向において制限されている。その種のピクセル検出器及びストリップ検出器は特許文献１に開示されており、その開示内容は参照により本願に含まれるものとする。

読み出しチップはｎ個（１次元又は２次元）の独立して動作するチャネルを含んでいる。各チャネルは電荷感応型プリアンプ、利得段及びカウンタを有している。また各チャネルは他のチャネルに依存せずに単一光子をカウントすることができる。一つのイメージは二つのフェーズ、つまり、（１）取得モード（カウンタが入射する光子をカウントする）、及び、（２）読み出しモード（カウントが停止され、チャネル毎のカウント数が読み出される）を必要とする。取得と読み出しが重畳していても良い。

WO 2004/064 168 A1

現在のところの最も大きな問題は以下の通りである：
ｉ）高い入射光子レート（５００ＫＨｚ〜３ＭＨｚ）に関して、アナログ信号のパイルアップが始まり、カウントが失われる。従って、測定レートは補正されなければならない（レート補正）。今日導入されているような、３ＭＨｚを上回る単一光子計数システムは基本的にはもはや使用できない。これは特にタンパク質結晶学にとっては問題となる。トランジスタの実効パラメータのピクセル毎のばらつきに起因して、整形時間（shaping time）もピクセル毎にばらつくことになる。レート補正測定は非常に困難であるので、全てのピクセルの平均整形時間が形成される。従って、整形時間補正は、入射光子レートに依存して線形計数領域を僅かに拡張できるに過ぎない。
ｉｉ）ポンプ・プローブ測定に関して、サンプルが励起され（ポンプ）、続いて、選択可能時間の経過後に、短い期間にわたりカウントが開始される（プローブ）。これは、統計値の収集が要求される度に反復され、またそのときにしか読み出しは行なわれない。通常の場合、条件が一定でないか、又は、サンプルの質が低下するので（例えば、粉末回折における引っ張り試験又は疲労測定）、（少なくとも）二つの測定（通常の場合はポンプと非ポンプ）がほぼ同時に行なわれなければならない。これは現在のところ、ポンプ信号の高い反復レートにおいては不可能である。何故ならば、各プローブインターバルの間に読み出しを行い、且つ、ポンプインターバル及び非ポンプインターバルのオフライン加算を必要とする、ピクセル毎の単一カウンタにおいてしかカウントを累算できないからである。ポンプ・プローブ測定に関しては統計値が一般的に非常に制限されているので、ポンプ反復レートを最大にする必要があるが、それにより各インターバル（ポンプインターバル及び非ポンプインターバルの両インターバル）の間の読み出しが阻止される。システムを高速に変更しても、各プローブインターバルの間の検出器による読み出しが常に実現されるものでもない。

従って本発明の課題は、特にポンプ・プローブ測定において、高いサンプリングレートを提供し、且つ、カウントインターバルの高速な変更の問題に対処する、単一光子計数検出器システムを提供することである。

本発明によればこの課題は、以下の特徴を備えている、単一光子計数検出器システムによって解決される：
ａ）感光性材料の層；
ｂ）前述の感光性材料の層に配置されている、Ｎ×Ｍアレイから成る複数の光検出器ダイオード；前述の各光検出器ダイオードは、バイアス電位インタフェース及びダイオード出力インタフェースを有しており、各光検出器ダイオードの前述のバイアス電位インタフェースはバイアス電位に接続されている；
ｃ）高利得で低雑音の、Ｎ×Ｍアレイから成る複数の読み出しユニットセル；ここで、一つの読み出しセルユニットは１つの光検出器ダイオードのためのものである；
ｄ）各読み出しユニットセルは以下のものを備えている：
ｄ１）前述のダイオード出力インタフェースと接続されている入力インタフェース、積分コンデンサを有している高利得電圧増幅手段、
ｄ２）少なくとも二つの並列な系統から成るディジタルカウンタ、
ｄ３）各系統は、個別に選択可能な閾値を有している比較器と、ディジタルカウンタの各系統に対して、カウントインターバルを決定する個別にゲート可能なセクションとを含んでいる；
ｅ）ディジタルカウンタからデータ処理ユニットへの読み出しのために、１つのピクセルに対し、又は、並行して複数のピクセルに対し、読み出しセルユニットにアクセス可能であり、且つ、データをチップ外のデータ処理ユニット、特に、読み出しユニットセルの積分部を形成しない外部の読み出し電子素子に転送する、多重化手段。

この検出器システムは、今日の単一光子計数システムのポンプ・プローブ測定についての制限を克服する。二つより多くの別個にゲート可能なディジタルカウンタを設けることによって、システムの緩和中、異なる時間（各カウンタに対して一つの固定的で選択可能な時間）に測定（プローブ）を行なうことが可能になる。この最後のオプションは、粉末回折におけるポンプ・プローブ測定のような、連続的なビームを用いる測定にとってとりわけ興味深いものである。

今日の単一光子計数検出器システムにおいて、高い入射光子レートにおけるアナログ信号のパイルアップの問題は未解決の問題である。本発明の有利な実施の形態においては、光子エネルギを下回るレベル、例えば光子エネルギの約半分のレベルの一方の閾値と、ビームエネルギを上回るレベル、例えば光子エネルギの約１．５倍のレベルの少なくとも一つの他方の閾値とを有するように少なくとも二つの閾値が設定されている場合には、個別に選択可能な閾値によって、パイルアップの問題が緩和されるか、完全に解消される。下側レベル、例えば半分のビームエネルギのレベルのカウンタは今日のシステムにおいて使用されているような標準的なカウンタである。上側レベル、例えば１．５倍のビームエネルギのカウンタは以下のような場合のパルスのみをカウントする。即ち、第１の光子のパルスの間に第２の光子のパルスが到来する程の近接した時間に二つの光子が到来しており、且つ、その間にトータルアナログ信号が比較器閾値（半分のビームエネルギ）を下回っておらず、且つ、１．５倍の光子エネルギを上回るパルス高が生じている場合のパルスのみをカウントする。二つのカウンタに関するカウント数を加算することによって、カウントレート能力は約２倍向上し、これは著しい改善を表す。

更に上記において既に言及したように、ポンプ・プローブ測定の運用は、今日の単一光子計数検出器システムを用いる場合には深刻な問題となっている。このために、ゲート可能セクションがポンプ・プローブ測定に適合させるために制御可能である場合には、本発明による検出器システムを適合させることができ、ここで、所定数の読み出しセルユニットに関して、ポンプフェーズの間のヒットが一方のディジタルカウンタにおいてカウントされ、プローブフェーズの間のヒットが他方のディジタルカウンタにおいてカウントされる。所定数の読み出しユニットセルについて言及すると、大多数の用途においては、全ての読み出しユニットセルがアドレッシングされるが、相応に制御されるゲート可能セクションを有している読み出しセルユニットのサブグループ、例えば関心のある領域内のサブグループだけを必要とする実施例も想定可能である。

本発明の別の有利な実施の形態は、所定数の読み出しユニットセルに関して、ウィンドウディスクリミネータを形成するために少なくとも二つの閾値が設定され、それにより一方の閾値はウィンドウの下限に設定され、他方の閾値はウィンドウの上限に設定される。パイルアップが発生しない光子強度に関しては、その種のデュアルディジタルカウンタによって、下側閾値のカウント数から上側閾値のカウント数を減算することによって、エネルギウィンドウ内にあるエネルギを有している光子数をカウントすることができる。この使用モードは主として、より広範なエネルギスペクトルを有しているｘ線管（即ちラボ用回折計）を用いる測定のための、ポンプ・プローブ実験外の関心である。そこではより高いエネルギはバックグラウンドに寄与するだけで、それはウィンドウ内にある光子だけを使用することによって遮断することができる。シンクトロンにおいては、幾つかの用途、例えば、光子の特定のエネルギ範囲を有しているラウエ回折に関して、特定のエネルギウィンドウにおいてのみ光子をカウントすることが有利となり得る。

本発明の別の有利な実施形態は、比較器の出力を用いてゲートされる固定周波数信号でもって、有利には、例えば１０〜２００ＭＨｚの固定周波数で流れるカウントイネーブル信号でもってゲートセクションがゲート可能とする場合に達成でき、それにより、高利得電圧増幅手段の出力端におけるアナログ信号が、各比較器に対して設定された閾値を超過する場合にのみ、固定周波数信号のパルスがカウントされる。これはいわゆるＴＯＴ（time over-threshold）モードであり、このＴＯＴモードでは、アナログ信号がアクイジション時間中に比較器閾値を超過している期間がカウンタによって測定される。二つの光子がパイルアップしている信号（上記を参照されたい）に関して、信号が比較器閾値を超過している期間は比較的長く、またＴＯＴ測定モードによりこの状況が正確に求められる。続いて、測定された期間を光子の数に変換することができる。第１のカウンタに由来する単一光子計数モードにおけるカウントレートが設けられることによって、ＴＯＴモードから低カウントレートに関する単一光子計数モードへの移行を即座に決定することができる。即ち、単一光子カウンタを用いるＴＯＴカウンタの較正が行なわれる。これによって、シンクロトロンにおける単一光子計数システムのカウントレート能力をパイルアップがもはや問題にならないレベルにまで拡張することができる。

本発明の更に有利な実施の形態は、従属請求項の記載より明らかになる。

以下では、本発明の有利な実施の形態を添付の図面を参照しながら詳細に説明する。

光検出器ダイオードの設計の概略図を示す。 図１には一つだけ示されている光検出器ダイオードから成るアレイを含んでいる検出器モジュールの一部の概略図を示す。 二つのゲート可能ディジタルカウンタを備えている、読み出しセルの設計の概略図を示す。 四つのゲート可能ディジタルカウンタを備えている、読み出しセルの設計の概略図を示す。

図１には、ドープされた半導体ｐ⁺，ｎ^-，ｎ⁺⁺干渉セクション４を備えている、光検出器ダイオード２の構造が概略的に示されている。最も一般的に使用されている材料はシリコン結晶であるが、ゲルマニウム、ガリウム、ヒ化物又はテルル化カドミウムも使用される。

１００ｅＶから数ＫｅＶの範囲のエネルギを有している入射光子６はドープされた半導体ｐ⁺，ｎ^-，ｎ⁺⁺干渉セクション４に入射する前に一つの考えられるカバー層（例えばアルミニウム）８を通過し、ｘ線吸収後に、自身のエネルギ及び電子正孔対の生成に必要とされるエネルギに応じた複数の電子正孔対１０をその都度生じさせる。図面においては、この電子正孔対の数は三つの電子正孔対１０によって例示的に示されており、それらの電子正孔対１０はバイアス電位源１２によって形成された電界によって隔てられる。

図２には、ｎ個の行及びｍ個の列から成るアレイに整列されている複数の光検出器ダイオード２を有している、２次元ピクセル検出器１４が概略的に示されている。光検出器ダイオード２は長さｌ、約２５〜２００μｍの幅ｗ及び約２００μｍ〜２ｍｍの高さを有している。それらの光検出器ダイオード２の平面の下には、各光検出器ダイオード２において発生した、電子正孔対１０に由来する電荷を収集するために、対応する個数の読み出しユニットセルＲＯを有している読み出しチップ１６が配置されている。光検出器ダイオード２のダイオード出力インタフェースと読み出しユニットセルＲＯの入力インタフェースＩＮとの間の電気的な接続は、例えばインジウムバンプ２４を用いたバンプボンディングによって達成されている。

図３には、ディジタルカウンタ３４，３６の二つの系統３０，３２を含んでいる読み出しユニットセルＲＯの設計が概略図に示されている。ｘ線によって光検出器ダイオード２において発生した電荷は、低雑音電荷感応増幅器ａｍｐ１によって増幅される。電荷は積分コンデンサＣ_intにおいて積分される。Ｒｇｐｒに印加される電圧によってその値が変化する帰還抵抗はコンデンサＣ_intを放電し、従って、コンデンサＣ１の入力端へのパルスを形成する。続いて、増幅器ａｍｐ２がＣ１／Ｃ２の比によって与えられる利得でもって信号を更に増幅する。信号Ｒｇｐｒ及びＲｇｓｈは帰還抵抗の値を変化させ、従って、放電時間（整形）並びに増幅器ａｍｐ１及びａｍｐ２の利得に影響を及ぼす。増幅器ａｍｐ２から出力されるアナログパルスは続いて、比較器ｃｏｍｐ１及びｃｏｍｐ２に並行して供給される。チップ上の全ての読み出しセルにおける比較器ｃｏｍｐ１及びｃｏｍｐ２は一般的に、それぞれ同一の比較器閾値電圧ｔｈｒｅｓｈｏｌｄ１及びｔｈｒｅｓｈｏｌｄ２を有している。セル毎の個々の閾値の精密なチューニング（調整）を、セル毎にプログラミング可能なディジタル電圧変換器ＤＡＣ１及びＤＡＣ２によって行なうことができる。このディジタル電圧変換器ＤＡＣ１及びＤＡＣ２によって、チップ上のトランジスタパラメータにおけるばらつきによって生じる実効閾値の揺らぎを均一にすることができる。比較器ｃｏｍｐ１及びｃｏｍｐ２はそれぞれディジタルカウンタ３４，３６の各系統３０，３２に属している。ポンプ・プローブ測定に関して、二つのカウンタ３４，３６はチャネル毎にゲート可能セクション４２，４４によって独立してゲート可能である。一方のカウンタ３４はポンプ・プローブ測定のポンプ状態を測定し、他方のカウンタ３６はポンプ・プローブ測定の非ポンプ状態を測定する。これにより、今日の単一光子計数システムのポンプ・プローブ測定についての制限が克服される。

読み出しチップに多数のカウンタセルが設けられており、且つ、読み出しピンの数が限定されていることに起因して、カウンタ値は通常の場合シーケンシャルに読み出され、多重化手段ＭＭが選択されたカウンタのデータをデータ処理手段に転送し、このデータ処理手段はその選択されたカウンタのデータを更に直列化することができる。読み出しチップは並行して動作する複数の多重化データ処理手段を有することができ、それにより読み出し速度が上昇する。

二つより多くの別個のゲート可能カウンタ３４，３６，４６を設けることによって（図４を参照されたい）、システムの緩和中の異なる時間（各カウンタに対して一つの固定的で選択可能な時間）に測定（プローブ）を行なうことができる。図４に示されているこの最後のオプションは、粉末回折におけるポンプ・プローブ測定のような、連続的なビームを用いる測定にとってとりわけ興味深いものである。

また、二つ以上のカウンタ３４，３６，４６を設けることによって、一方のカウンタ３４に対しては半分のビームエネルギ（標準値）の第１の閾値３８を使用し、且つ、他方のカウンタ３６に対しては１．５倍のビームエネルギの第２の閾値４０を使用することによって、アナログ信号のパイルアップを測定することもできる。半分のビームエネルギのカウンタ３４は今日のシステムにおいて使用されているような標準的なカウンタである。１．５倍のビームエネルギの第２のカウンタ３６は以下のような場合のパルスのみをカウントする。即ち、第１の光子のパルスの間に第２の光子のパルスが到来する程の近い時間に二つの光子が到来しており、且つ、その間にトータルアナログ信号が比較器閾値３８（半分のビームエネルギ）を下回っておらず、且つ、１．５倍の光子エネルギを上回るパルス高が生じている場合のパルスのみをカウントする。二つのカウンタに関するカウント数を加算することによって、カウントレート能力は約２倍向上し、これは著しい改善を表す。

更には、二つ（又はそれ以上の数の）カウンタを設けることによって、第１のカウンタ３４を（単一光子をカウントする）標準動作モードにおいて動作させ、且つ、第２のカウンタ３６をＴＯＴモードにおいて動作させることができる。ＴＯＴモードにおいて、第２のカウンタ３６は、アナログ信号がアクイジション時間中に閾値４０を超過している期間を測定する。それらの測定は、比較器ｃｏｍｐ２の出力を用いて、固定周波数信号（これは例えば１０〜２００ＭＨｚの固定周波数で流れるカウントイネーブル信号で良い）をゲーティングすることによって容易に実施することができる。即ち、アナログ信号が閾値４０を超過したときにのみ固定周波数信号のパルスがカウントされる。二つの光子がパイルアップされている信号に関して（上記を参照されたい）、信号が閾値を超過している期間は比較的長く、またＴＯＴ測定によりその期間が測定される。続いて、測定された期間を光子の数に変換することができる。第１のカウンタ３４に由来する単一光子計数モードにおけるカウントレートが設けられていることによって、ＴＯＴモードから低カウントレートに関する光子の数（即ち単一光子計数モード）への移行を即座に決定することができる。即ち、単一光子カウンタ（第１のカウンタ３４）を用いるＴＯＴカウンタ（第２のカウンタ３６）の較正が行なわれる。これによって、シンクロトロンにおける単一光子計数システムのカウントレート能力をパイルアップがもはや問題にならないレベルにまで拡張することができる。

パイルアップが生じない強度に関しては、下側閾値のカウント数から上側閾値のカウント数を減算することによって、デュアルカウンタシステムをウィンドウディスクリミネータとして使用できるようにもなる。

一方のカウンタが読み出しを行ない、他方のカウンタがデータを収集するようにしてマルチカウンタシステムを設計することもできる。これによって、図４に示されているように、データを絶えず収集することができるので、システムのむだ時間の無い動作が実現される。

全ての単一光子計数システムに関して考えられる一つのオプションはプリアンプの能動的なリセットである。プリアンプは、アナログ信号が閾値を超過するとリセットされる（即ち、アナログパルスが遮断される）。これによりアナログ信号のパルス幅が短縮され、従ってカウントレート能力がやはり高められる。

Claims (8)

1. 単一光子計数検出器システム（１４）において、
   該単一光子計数検出器システム（１４）は、
   −感光性材料の層（４）と、
   −前記感光性材料の層（４）に配置されている、Ｎ×Ｍアレイを構成する複数の光検出器ダイオード（２）と、
   −高利得で低雑音の、Ｎ×Ｍアレイを構成する複数の読み出しユニットセル（ＲＯ）とを備えており、
   前記各光検出器ダイオード（２）は、バイアス電位インタフェース（１２）及びダイオード出力インタフェースを有しており、各光検出器ダイオード（２）の前記バイアス電位インタフェース（１２）はバイアス電位（Ｖ_bias）に接続されており、
   一つの前記読み出しユニットセル（ＲＯ）は１つの光検出器ダイオード（２）のためのものであり、
   各読み出しユニットセル（ＲＯ）は、
   １）前記ダイオード出力インタフェースと接続されている入力インタフェース（ＩＮ）と、積分コンデンサ（Ｃ_int）を有している高利得電圧増幅手段（ａｍｐ）と、
   ２）少なくとも二つの並列な系統から成るディジタルカウンタとを備えており、
   ３）前記各系統は、個別に選択可能な閾値（ｔｈｒｅｓｈｏｌｄ１，ｔｈｒｅｓｈｏｌｄ２）を有している比較器と、前記ディジタルカウンタの各系統に対して、前記ディジタルカウンタのカウントインターバルを個別に決定する個別にゲート可能なセクション（ｇａｔｅ１，ｇａｔｅ２）とを含んでいる、
   ことを特徴とする、検出器システム。
2. 少なくとも二つの閾値が設定されており、一方の閾値は光子エネルギの約半分のレベルであり、且つ、少なくとも一つの他方の閾値は前記光子エネルギの約１．５倍のレベルである、請求項１に記載の検出器システム。
3. 前記ゲート可能なセクションは、ポンプ・プローブ測定に適合させるために制御可能であり、
   所定数の読み出しユニットセル（全ての読み出しユニットセルも含まれる）に関して、プローブフェーズ（ポンプ）の間のヒットが一方のディジタルカウンタにおいてカウントされ、且つ、別のプローブフェーズ（非ポンプ、即ちサンプルのポンプが行なわれない）の間のヒットが他方のディジタルカウンタにおいてカウントされる、請求項１又は２に記載の検出器システム。
4. 所定数の読み出しユニットセル（全ての読み出しユニットセルも含まれる）に関して、ウィンドウディスクリミネータを形成するために少なくとも二つの閾値が設定され、それにより一方の閾値はウィンドウの下限に設定され、他方の閾値はウィンドウの上限に設定される、請求項１乃至３のいずれか一項に記載の検出器システム。
5. 前記比較器の出力を用いてゲートされる固定周波数信号で、有利には、例えば１０〜２００ＭＨｚの固定周波数で流れるカウントイネーブル信号で前記ゲート可能なセクションがゲート可能であり、それにより、前記高利得電圧増幅手段（ａｍｐ）の出力端におけるアナログ信号が、前記各比較器（ｃｏｍｐ１，ｃｏｍｐ２，ｃｏｍｐ４）に対して設定されている閾値を超過する場合にのみ、前記固定周波数信号のパルスをカウントする、請求項１乃至４のいずれか一項に記載の検出器システム。
6. 前記比較器の入力端における信号が前記比較器の閾値を超過する場合に、セルの比較器によって、各セルに関して電荷積分増幅器ａｍｐ１が個別にリセットされる、請求項１乃至５のいずれか一項に記載の検出器システム。
7. 前記単一光子計数検出器システム（１４）は、更に、多重化手段を有しており、
   前記多重化手段は、前記ディジタルカウンタから、外部のデータ処理手段への読み出しのために、１つのピクセルに対し、又は、並行して複数のピクセルに対し、前記読み出しユニットセルにアクセス可能であり、且つ、データをチップ外の前記データ処理手段、特に、前記読み出しユニットセルの積分部を形成しない外部の読み出し電子素子に転送する、
   請求項１乃至６のいずれか一項に記載の検出器システム。
8. 前記多重化手段及び前記データ処理手段は一方の系統のカウンタを読み出すことを可能にし、その一方で、他方の系統のカウンタは後続のデータの取得に使用される、請求項７に記載の検出器システム。

Images