JP5864561B2

JP5864561B2 - 入力電流制限能力を有するスイッチングレギュレータ

Info

Publication number: JP5864561B2
Application number: JP2013515361A
Authority: JP
Inventors: ジー．ミラー、アイラ; タカセゴンカルベス、リカルド; エム．ピゴット、ジョン
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2010-06-18
Filing date: 2011-05-27
Publication date: 2016-02-17
Anticipated expiration: 2031-05-27
Also published as: CN102948058A; US8754626B2; WO2011159457A3; CN102948058B; US20110309812A1; WO2011159457A2; EP2583376B1; EP2583376A2; EP2583376A4; JP2013529056A

Description

本発明は、一般的にはスイッチングレギュレータに関し、より具体的には入力電流制限能力を有するスイッチングレギュレータに関する。

電子機器の中には、効率的かつ／または安全な動作のために、電源電圧を調整することを必要とするものがある。スイッチングレギュレータは、調整されたＤＣ電圧を提供するとともに、バッテリまたはＡＣ給電整流器のようなＤＣ電源からの電圧レベルをフィルタリングによって調整するために使用される。スイッチングレギュレータは、調整された出力電圧の電圧レベルを制御するために電源スイッチの制御端子に対するデューティサイクルを有する信号を生成する。

特開平６−３０３７６６号公報

或る電源は、電源から引き込まれることができる電流の量に対して制限を有する場合がある。例えば、ユニバーサル・シリアル・バス（ＵＳＢ）コネクタからバッテリを充電するシステムについて、引き込まれる電流の量は、特定の最大レベル、例えば、１００ｍＡ、５００ｍＡ、または９５０ｍＡ±５％に制限されている場合がある。さらに、レギュレータに対する損傷を防止するためにレギュレータによって引き込まれる電流の量を制限することが望ましい場合がある。

本明細書において記載されている場合、スイッチングレギュレータは、スイッチングレギュレータによって引き込まれる入力電流の量を制限する電流制限能力を含む。電流制限能力は、入力電流に応じて決まるレートで放電するコンデンサを用いて実装される。コンデンサの放電のレートに応じて、過電流条件の間にスイッチング信号のデューティサイクルが低減される。

本発明は、添付の図面を参照することによってよりよく理解されることができ、その多数の目的、特徴、および利点が当業者に明らかとなる。

本発明の一実施形態によるＤＣスイッチングレギュレータの回路図である。本発明の一実施形態による電流センサの回路図である。本発明の一実施形態によるＤＣスイッチングレギュレータの動作を示すタイミング図である。本発明の一実施形態によるＤＣスイッチングレギュレータの動作を示すタイミング図である。

異なる図面において同じ参照符号が使用されている場合、これは、別途記載しない限り、同一の項目であることを示す。図面は必ずしも原寸に比例して描かれてはいない。
以下は、本発明を実施するための形態の詳細な説明を示す。本記載は本発明の例示であることが意図されており、限定として解釈されるべきではない。

本明細書において記載されている場合、スイッチングレギュレータは、スイッチングレギュレータによって引き込まれる入力電流の量を制限する電流制限能力を含む。電流制限能力は、入力電流に応じて決まるレートで放電するコンデンサを用いて実現される。コンデンサの放電のレートに応じて、過電流条件の間にスイッチング信号のデューティサイクルが低減される。

図１は、電流制限能力を有するスイッチングレギュレータの回路図である。図示されている実施形態において、スイッチングレギュレータ１０１は、ＤＣ電源からのＤＣ電圧において入力電流を受け取るための電源入力端子（Ｖｉｎとラベリングされる）を含む。一実施形態では、電源は、ＵＳＢコネクタポートからのものであるが、他の実施形態では他のＤＣ源からのものであってもよい。図示されている実施形態において、レギュレータ１０１は、電流センサ回路１３７であって、そのセンサからハイサイド電源スイッチ１３９へと流れだす電流（Ｉｉｎ）に比例する検知電流（Ｎ＊Ｉｓｅｎｓｅ）を生成するための、電流センサ回路を含む。センサ回路１３７の実施形態は、図２に図示されている。しかしながら、センサ回路は、スイッチ１３９を通じて流れる電流を示す信号を生成するための他の構成を有してもよい。例えば、センス回路は、ハイサイドスイッチ１３９に並列なトランジスタであり得る。

図示されている実施形態では、レギュレータ１０１は、ローサイド電源スイッチ１４１を含む。しかしながら、他の実施形態では、レギュレータ１０１は、スイッチ１４１の代わりにフライバックダイオードを含んでもよい。一実施形態では、スイッチ１３９および１４１はそれぞれ、ＰＦＥＴおよびＮＦＥＴによって実装される。しかしながら、他の実施形態では、バイポーラトランジスタ、複数のトランジスタを有する電源スイッチ、または他のタイプのトランジスタのような、レギュレータをスイッチングするための他のタイプの電源スイッチが実装されてもよい。

レギュレータ１０１は、エネルギーを蓄積して出力端子Ｖｏｕｔにおいて平滑な調整出力電圧を提供するために、インダクタ１５３および平滑コンデンサ１５５を含む。負荷は、抵抗１５７によって表されている。一実施形態では、負荷は、充電器または他のタイプの電子デバイス、例えば、ＭＰ３プレーヤ、携帯電話、もしくはＤＣ電力によって給電されるポータブルコンピュータであってもよい。

レギュレータ１０１は、出力電圧に比例する、分圧器１５９からのフィードバック電圧（ＶＦＢ）を受け取るパルス幅変調コントローラ１３５を含む。コントローラは、フィードバック電圧ＶＦＢを使用して、パルス幅変調信号（ＰＷＭ）のデューティサイクルをセットする。一実施形態では、特定の出力電圧においてＶｏｕｔを提供するために、パルス幅変調信号は、ＶＦＢに応じて決まるデューティサイクルにおいて高電圧レベル（例えば、２．７Ｖ）と低電圧レベル（例えば、０Ｖ）との間で交互に切り替わる。

非過電流条件（電流Ｉｉｎが特定の制限量よりも低い）にあるとき、ＰＷＭ信号は、電源スイッチ１３９および１４１の導電性を制御する。ＰＷＭが高電圧にあるとき、差動ドライバ回路１３３は、制御端子（ＭＯＳＦＥＴのゲート）に低電圧を提供してスイッチ１３９を導電性にし、制御端子に低電圧を提供してスイッチ１４１を非導電性にする。ＰＷＭが低電圧にあるとき、差動ドライバ回路１３３は、スイッチ１３９の制御端子に高電圧を提供してスイッチ１３９を非導電性にし、スイッチ１４１の制御端子に高電圧を提供してスイッチ１４１を導電性にする。Ｖｏｕｔの電圧は、スイッチ１３９が導電性である時間量と非導電性である時間量との比によって決まる。

一実施形態では、ドライバ回路１３３は、ドライバ回路１３３の入力信号の電圧振幅（０〜２．７Ｖ）を適切な範囲（例えば、０〜５．０Ｖ）に変換して電源スイッチ１３９および１４１を導電性および非導電性にするためのレベルシフト回路を含む。ドライバ回路の１つの例は、代理人整理番号ＲＡ４８５４５ＺＣを有し、本願と共通の譲受人を有し、本願と同時に出願される、「レベルシフタを有するゲートドライバを有する回路（ＣＩＲＣＵＩＴＨＡＶＩＮＧＧＡＴＥＤＲＩＶＥＲＳＨＡＶＩＮＧＡＬＥＶＥＬＳＨＩＦＴＥＲ）」と題する特許出願に見出すことができ、当該出願は参照によりその全体が本明細書に組み込まれる。一実施形態では、ドライバ回路１３３は、スイッチ１３９および１４１が同時に導電性にならないように構成される。一実施形態では、これは、スイッチ１３９の制御端子に提供される信号を、スイッチ１４１に制御信号を提供するドライバ回路１３３の回路部分に供給することによって、および、スイッチ１４１の制御端子に提供される信号を、スイッチ１３９に制御信号を提供するドライバ回路１３３の回路部分に供給することによって、達成される。これらのフィードバック信号は、スイッチ１３９および１４１のうちの一方のスイッチが、他方のスイッチが特定の期間にわたって非導電性でなるまでは導電性になることを妨げるために使用される。

レギュレータ１０１は、過電流条件を検出するとともに、過電流条件が検出されるとスイッチ１３９が導電性である時間量と非導電性である時間量との比を低減するための回路を含む。図示されている実施形態において、この回路は検知電流（Ｎ＊Ｉｓｅｎｓｅ）を利用して、比例するセンス電流（Ｉｓｅｎｓｅ）を生成し、ＰＷＭサイクルの間にコンデンサ１０５および１０７を交互に放電する。コンデンサが過電流条件に起因してデューティサイクル中にしきい値を下回って放電する場合、放電検出器１２１は、ゲーティング信号を提供して、ＬＰＷＭ提供においてスイッチ１３９が導電性であることに対応するＰＷＭ信号の電圧状態をゲーティングする。一実施形態では、ＰＷＭ信号の高電圧部分は、レギュレータ１０１が非過電流条件にある場合にスイッチ１３９が導電性である時間量を、決定する。しかしながら、他の実施形態では、ＰＷＭ信号は、ゲーティングされた後に反転されてもよい。

レギュレータ１０１は、電流センサ１３７から生成されるＮ＊Ｉｓｅｎｓｅに比例するＩｓｅｎｓｅを生成するためのオペアンプ１４３ならびにトランジスタ１５１および１１９を含む。オペアンプ１４３は、トランジスタ１５１を導電性に駆動し、それによって、トランジスタ１５１のドレインを通じて引き込まれる電流は、オペアンプ１４３の反転入力における電圧に等しい電圧を生成する。電流センサ回路１３７のパワートランジスタ（図２参照）の出力における電圧は、トランジスタ１５１を駆動するオペアンプ１４３の反転入力に、オペアンプ１４３の非反転入力上の電圧が反転入力に等しくなるまで印加される。トランジスタ１５１のドレインにおける電流（Ｎ＊Ｉｓｅｎｓｅ）は、より大きな電流（Ｉｉｎ）のごく一部であり、これは、導電性であるときに電源スイッチ１３９を通じて流れる電流である。Ｎ＊ＩｓｅｎｓｅのＩｉｎに対する比は、センストランジスタ（例えば、図２における２２１および２２３）のソース−ドレイン抵抗の、電流センサ回路１３７の使用可能なパワートランジスタ（例えば、２０３，２０５，２０９、および２１１）に対する関数である。

Ｎの値は、トランジスタ１５１の幅の、トランジスタ１１９の幅に対する比に応じて決まる。一実施形態では、Ｎは１０であるが、他の実施形態では他の比であってもよい。
レギュレータ１０１は、コンデンサ１０５および１０７の充電および放電を制御する電荷制御回路１０３を含む。図示されている実施形態では、回路１０３は、コンデンサ１０５および１０７を充電するための基準電流Ｉｒｅｆを提供する基準電流生成器１０９を含む。Ｉｒｅｆの値は、（例えば、一実施形態ではヒューズを飛ばすことによって）ＶＢｉａｓの値を調整することによってトリミングされることができる。生成器１０９は、一実施形態では電源電圧（ＶＤＤ）である基準電圧端子（Ｖｒｅｆ）に接続される。

コンデンサ１０５（コンデンサＣ１）は、スイッチ１１１（図示されている実施形態ではＰＦＥＴとして実装されている）を導電性にすることと、スイッチ１１５（図示されている実施形態ではＮＦＥＴとして実装されている）を非導電性にすることとによってＩｒｅｆによって、充電される。コンデンサ１０５は、スイッチ１１５を導電性にしてスイッチ１１１を非導電性にすることによってＩｓｅｎｓｅによって、放電される。トランジスタ１１９は、電源端子（接地端子）に接続される電流電極を有する。トランジスタ１１９は、電流シンクとして動作する。

コンデンサ１０７（コンデンサＣ２）は、スイッチ１１３（図示されている実施形態ではＰＦＥＴとして実装されている）を導電性にすることと、スイッチ１１７（図示されている実施形態ではＮＦＥＴとして実装されている）を非導電性にすることとによってＩｒｅｆによって、充電される。コンデンサ１０７は、スイッチ１１７を導電性にしてスイッチ１１３を非導電性にすることによってＩｓｅｎｓｅによって、放電される。

スイッチ１１３および１１７の導電性は、信号Ｓによって制御され、スイッチ１１１および１１５の導電性は、信号Ｓの反転信号（ＳＢ）によって制御される。信号ＳおよびＳＢはスイッチコントローラ１２９によって提供される。一実施形態では、信号ＳおよびＳＢは、ＰＷＭ信号の１／２の周波数を有する方形波クロック信号である。

レギュレータ１０１は、放電検出器１２１を含む。放電検出器１２１は、コンデンサ１０５および１０７が特定のレベルを下回って放電されたか否か検出し、それに応答して、Ｌｉｍｉｔ信号を提供して信号ＬＰＷＭにおいてＰＷＭ信号のデューティサイクルのオン時間をゲーティングする。これはまた、それぞれのＰＷＭサイクルの終了までいずれかのコンデンサのさらなる放電を停止する。図示されている実施形態において、特定の放電レベルは、インバータ１２３および１２５のしきい値電圧の電圧に対応する。検出器１２１は、その出力においてＬｉｍｉｔ信号を提供するＮＯＲゲート１２７も含む。Ｌｉｍｉｔ信号は、ＮＡＮＤゲート１３１に提供され、信号ＬＰＷＭにおいてＰＷＭ信号の導電電圧状態をゲーティングして、過電流条件に起因するデューティサイクルを低減する。ドライバ回路１３３は、ＬＰＷＭ信号によってスイッチ１３９および１４１の導電性を制御する。

セルセレクタ１４７は、セルセンサ回路１３７においてイネーブルされるべきセルの数を制御するＫ信号を、提供する。一実施形態では、セレクタ１４７は、Ｋ信号値を提供するために、０〜１．５ボルト間で変動する電圧信号を０−５．０ボルト間で変動する信号にするレベルシフタを含む。

図２は、電流センサ回路図１３７の一実施形態の回路図である。センサ回路１３７は、電源スイッチ１３９に提供される電流Ｉｉｎに比例するセンス電流Ｎ＊Ｉｓｅｎｓｅを、提供する。電流センサ回路１３７は、パワートランジスタ２０３、２０５、２０９、および２１１ならびにセンストランジスタ２２１および２２３を含む。これらのトランジスタは、Ｎ＊ＩｓｅｎｓｅがＩｉｎよりも大幅に低いが、特定の精度のものである比にあるようにサイジングおよび配列される。Ｎ＊ＩｓｅｎｓｅのＩｉｎに対する比は、回路１３７においてイネーブルされるセルの数に応じて決まる。

図示されている実施形態では、レギュレータ１０１は、バックレギュレータ構成を有する。しかしながら他の実施形態では、レギュレータは、ブーストレギュレータ構成のような他のスイッチングレギュレータ構成を有してもよい。例えば、同期ブースト構成の一実施形態では、センストランジスタは、センス電流を提供するためにハイサイド電源スイッチを通じて流れる電流を、小さい比においてミラーリングするように、配置されてもよい。

図示されている実施形態では、センサ回路１３７は、セルセレクタ１４７（図１参照）から受け取られる選択信号（Ｋ１およびＫ２）に応じてイネーブルまたはディセーブルされることができる２つの切替可能なセルを有する。一実施形態では、選択信号は、レジスタ（図示せず）から受け取られる電流セレクタ信号によって制御される。一実施形態では、電流セレクタ信号は、デバイスを制御するプロセッサなどによって、電子デバイスの動作中に変更されることになる。他の実施形態では、これは製造中に（例えば、ヒューズによって）配線接続またはセットされてもよい。一実施形態では、回路１３７によってイネーブルされるセルの数は、レギュレータ１０１によって引き込まれる入力電流のその量を制限する。

図示されている実施形態では、各セル（２０１、２０７）は、並列に構成される２つのパワートランジスタを含む。例えば、セル２０７（Ｋ１信号によって制御される）は、パワートランジスタ２０３および２０５を含む。セル２０７（Ｋ２信号によって制御される）は、パワートランジスタ２０９および２１１を含む。Ｋ１およびＫ２信号の両方をアサートすることによって、その回路において両方のセルは、イネーブルされる。Ｋ１のみがアサートされる場合、セル２０１のみがイネーブルされる。

Ｎ＊ＩｓｅｎｓｅのＩｉｎに対する比は、イネーブルされるセル（２０１、２０７）の数に関連して変化する。イネーブルされるセルがより多くなることは、より多くの数のパワートランジスタが導電性になることを意味し、それによって、パワートランジスタにわたる電圧降下が低減する。したがって、より多くのセルがイネーブルされることによって、より多くの電流Ｉｉｎが、同じ量の基準電流（Ｎ＊Ｉｓｅｎｓｅ）を生成するために必要とされる。過電流条件が例えば１００マイクロアンペアである特定の値であるＮ＊Ｉｓｅｎｓｅに等しくなる場合、１つのみのセルがイネーブルされる場合の２倍に当たるＩｉｎ電流をとることになる。Ｉｌｉｎ電流は、（２つのセルがイネーブルされることによって）パワートランジスタにわたる二分の一の抵抗によって、Ｎ＊Ｉｓｅｎｓｅの値を生成する。

したがって、過電流条件を生成する入力電流は、特定数のセルを選択的にイネーブルすることによって調整されることができる。したがって、イネーブルされるセルの数は、過電流値を制御する。一実施形態において、すべてのセルがイネーブルされたとすると、Ｎ＊ＩｓｅｎｓｅのＩｉｎに対する比は１：１２，０００となり、一方で半分のセルのみがイネーブルされたとすると、比は１：６，０００となるであろう。しかしながら、他の実施形態においては、他の比が実行されてもよい。

Ｎ＊ＩｓｅｎｓｅのＩｉｎに対する比は、トランジスタ２２１および２２３の幅の、パワートランジスタ２０３、２０５、２０９および２１１の幅に対する比によっても影響を受ける。一実施形態では、各センストランジスタ２２１および２２３の幅は、パワートランジスタの各々の幅よりも大幅にせまい。一実施形態では、パワートランジスタの均等な幅は、１９０μｍであり、センストランジスタの均等な幅は、３８μｍである。パワートランジスタのための並列デバイスの組合せおよびセンストランジスタのための直列デバイスの組合せによって、９５００に等しい、パワートランジスタセンストランジスタに対するＷ／Ｌの比が、達成される。この結果として、パワートランジスタＩｉｎ電流が９５０ｍＡであるとき、Ｎ＊Ｉｓｅｎｓｅトランジスタ電流は、１００μＡになる。

図示されている実施形態では、センストランジスタ２２１および２２３の制御端子（ＦＥＴのゲート）は接地に連結されている。しかしながら他の実施形態では、これら制御端子は、センストランジスタを選択的に非導電性にして回路の過電流制限能力をディセーブルし得るスイッチに連結されてもよい。

図２において、各々２つのパワートランジスタを有する、パワートランジスタの２つのセル（２０１および２０７）が図示されているが、他の実施形態は異なる数のセルおよびセル当たりに異なる数のパワートランジスタを有してもよい。例えば、一実施形態は、各セルが４つのパワートランジスタを有する、複数のパワートランジスタから成る２４個のセルを含んでもよい。一実施形態では、異なるセルは、他のセルとは異なる数のパワートランジスタを有してもよい。

他の実施形態は、異なる数のセンストランジスタを含んでもよい。例えば、一実施形態は、直列の１９２個のセンストランジスタを含んでもよい。一実施形態では、センストランジスタの幅の長さに対する比は、パワートランジスタの幅の長さに対する比よりも小さい。一実施形態では、電流センサ回路１３７のトランジスタは、レギュレータ１０１が実装される集積回路内の多数のゲートにおいて実装される。

図３は、過電流条件におけるレギュレータ１０１の動作を示すタイミング図である。図３は、Ｓ、ＳＢ、ＰＷＭ、Ｌｉｍｉｔ、およびＬＰＷＭ信号を、コンデンサＣ１の電圧であるＶＣ１（実線で示す）およびコンデンサＣ２の電圧であるＶＣ２（破線で示す）とともに示す。図示されている実施形態では、コンデンサＣ１（１０５）およびＣ２（１０７）は、ＳおよびＳＢ信号によって制御されるような、ＰＷＭ信号の交互のサイクルにおいて充電および放電される。例えば、Ｃ１がサイクル１において充電されているとき、Ｃ２は、放電されている。サイクル２では、Ｃ１が放電されており、Ｃ２は、充電されている。コンデンサＣ１は、ＳＢ信号がローであるときにはＩｒｅｆ電流によって充電され、ＳＢがハイであるときにはＩｓｅｎｓｅ電流によって放電される。コンデンサＣ２は、Ｓ信号がローであるときにはＩｒｅｆ電流によって充電され、Ｓ信号がハイであるときにはＩｓｅｎｓｅ電流によって放電される。ＳおよびＳＢは、互いに反転信号である。

コンデンサ（Ｃ１またはＣ２）が放電されているＰＷＭサイクルの間、サイクルの終了前にコンデンサの電荷に対応する電圧（ＶＣ１またはＶＣ２）が下限（それぞれ、インバータ１２３または１２５のしきい値電圧）に達する場合、Ｌｉｍｉｔ信号は、低電圧状態に遷移する。Ｌｉｍｉｔ信号が低電圧状態に遷移することによって、ＬＰＷＭ信号は、低電圧状態（スイッチ１３９に関する非導電状態）になる。例えば図３において、ＶＣ１が時刻ＴＴ２において下限に達しており、それによってＬｉｍｉｔ信号は、低電圧レベルに遷移している。Ｌｉｍｉｔ信号が低電圧状態に遷移することによって（ＮＡＮＤゲート１３１を通じて）、ＬＰＷＭ信号は、低電圧に移行する。Ｌｉｍｉｔ信号はＰＷＭ信号（電源スイッチ１３９が導電性であることに対応する）のオン時間（図３においてＤとして示されている）の終了前にローに移行するため、ＬＰＷＭ信号は、ＰＷＭ信号のオン時間（Ｄ）よりも短いオン時間（Ｄ’）を有する。したがって、過電流条件の間、サイクル中の電源スイッチ１３９が導電性である時間は、ＰＷＭ信号のオン時間（Ｄ）からＬＰＷＭ信号のオン時間（Ｄ’）へと低減される。したがって過電流条件の間、ＰＷＭサイクル中のスイッチ１３９が導電性である時間は、ＤＣ電源から受取られる電流の量を低減するために、スイッチ１３９を制御する信号のデューティサイクルを低減することによって、低減される。

コンデンサ（Ｃ１またはＣ２）の電圧が下限に達すると、ＬＰＷＭ信号がローに移行し、それによってスイッチ１３９が非導電性になるため、コンデンサの放電は、停止する。これが発生すると、Ｉｉｎと、Ｎ＊Ｉｓｅｎｓｅと、対応して、トランジスタ１１９を通じて流れるＩｓｅｎｓｅとが０になり、これによってコンデンサの放電は、停止する。

図３に示されているように、ＬＩＭＩＴ信号がローに移行することによって、スイッチ１３９がオフになり、残りのクロックサイクルの間に入力からの電流の消費は、停止する。定常状態条件では、各ＰＷＭサイクルにおいて、各コンデンサ（１０５、１０７）に送達される電荷は、Ｑ＝Ｉｒｅｆ＊Ｔｃｌｋである。式中Ｔｃｌｋは、クロックサイクルの持続時間であり、各コンデンサから消費される電荷は、Ｉｓｅｎｓｅ＊Ｄ’である。これらの量は、定常状態動作においては等しい。Ｉｓｅｎｓｅはスイッチ１３９における瞬間電流に比例するため、各サイクルにおいてスイッチ１３９を通過する電荷の総量は、調整され、それゆえ、入力から消費される平均電流は、調整される。

図３に示されているように、スイッチ１３９を通る電流の量が大きくなるほど、コンデンサＣ１またはＣ２の放電は速くなり、したがって過電流条件の間にスイッチ１３９の導電性を制御する信号のデューティサイクルは、より多く低減される。

図４は、非過電流条件におけるレギュレータ１０１の動作を示すタイミング図である。非過電流条件において、Ｉｓｅｎｓｅは、ＰＷＭサイクル期間中にコンデンサ（Ｃ１またはＣ２のいずれか）を下限まで放電してＬｉｍｉｔ信号が低電圧状態に移行するようにするほど十分には、大きくない。したがって、Ｌｉｍｉｔ信号は、決して低電圧状態に移行しない。Ｌｉｍｉｔ信号が決して低電圧状態に移行しないため、ＬＰＷＭ信号は、ＰＷＭ信号によって制御される。したがって、ＰＷＭ信号のオン時間（Ｄ）は、ＬＰＷＭ信号のオン時間（Ｄ’）に等しく、電流は、制限されない。

図４において、ＶＣ１およびＶＣ２は、それぞれコンデンサＣ１およびＣ２の容量を充電することによって、および、Ｉｒｅｆの供給から利用可能な電圧によって、上側の量に制限される。

或る実施形態では、その放電のレートが入力電流に応じて決まるコンデンサを利用する電流制限能力を有するスイッチングレギュレータを提供することによって、過電流条件がどれだけ重大かに基づく、スイッチングレギュレータに提供される入力電流の低減を、可能にする。過電流条件が大きくなるほど、デューティサイクルが低減される量も大きくなる。さらに、或る実施形態では、入力電流を制御するために電源スイッチのデューティサイクルを低減することは、電流を低減するためにその抵抗が増大される直列電流制限デバイスとは反対に、電流を制限するよりエネルギー効率的な方法を可能にする。さらに、或る実施形態では、ＰＷＭ信号をゲーティングするための回路を使用することによって、生成されるＰＷＭ信号のデューティサイクルを低減する回路とは反対に、ＰＷＭ信号の生成をより効率的かつ単純にすることを可能にする。さらに、或る実施形態では、コンデンサの放電に基づき過電流条件を測定することによって、瞬間的な電流の測定とは反対に、経時的な電流の積分に基づき過電流条件が求められることを可能にする。さらに、或る実施形態では、経時的な電流の積分に基づきデューティサイクルを制限することによって、より良好な安定性特性を有するフィードバック制御ループを可能にする。一実施形態は、比較機能のために３つの単純な論理ゲートを使用することを可能にする。また、或る実施形態では、正確な比較電圧は必要とされない場合がある。

図示されている実施形態では、過電流検出は、１つおきのＰＷＭサイクルにおいて交互に充電および放電される２つのコンデンサを使用して実行された。しかしながら、他の実施形態では、異なる数のコンデンサが、過電流保護のために使用されてもよい。例えば、１つのコンデンサが、過電流条件検出に使用されてもよい。１コンデンサ検出回路の１つの例では、スイッチ１３９を制御する信号のデューティサイクルは、１つおきのＰＷＭサイクルにおいてＬｉｍｉｔ信号によって制限される。１コンデンサ検出回路の別の例では、クロック信号（例えば、Ｓ）は、ＰＷＭ信号の周波数にある。このような実施形態では、Ｉｒｅｆは、クロックサイクルの第１部分の間にコンデンサを迅速に充電するように、サイジングされ得る。さらに、クロック信号のデューティサイクルは、クロック状態の充電がクロック状態の放電と比較して相対的に短いように、変更され得る。或る実施形態では、２コンデンサシステムは、Ｉｒｅｆのより単純な制御を可能にし、デューティサイクル信号の時間の一切のさらなる再分割を追加する必要性を回避することができる。

一実施形態では、スイッチングレギュレータは、コンデンサと、コンデンサに結合される電荷制御回路を含む。電荷制御回路は、コンデンサを充電および放電する。スイッチングレギュレータは、コンデンサに結合される入力を含む放電検出器を含む。放電検出器は、コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答し、制限信号をアサートする。スイッチングレギュレータは、スイッチングレギュレータの電源入力から電流を受け取るように結合される電源スイッチ回路を、含む。電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、電源スイッチ回路の導電性を制御するためのスイッチング信号を受け取るように結合される。スイッチング信号のデューティサイクルは、コンデンサが所定レベルまで放電されたことを示す制限信号に基づき、電源入力から電源スイッチ回路を通じて流れる電流を低減するように変更される。スイッチング回路は、フィードバック回路を含み、フィードバック回路は、電源入力から電源スイッチ回路を通る電流の量を示す電流信号を、提供する。電荷制御回路は、電流信号に基づきコンデンサを放電する。

別の実施形態では、スイッチングレギュレータは、第１コンデンサと、第２コンデンサと、電荷制御回路とを含み、電荷制御回路は、第１コンデンサに結合される第１端子と、第２コンデンサに結合される第２端子とを含む。電荷制御回路は、第１コンデンサおよび第２コンデンサを交互に充電および放電する。スイッチングレギュレータは、放電検出器を含み、放電検出器は、第１コンデンサに結合される第１入力と、第２コンデンサに結合される第２入力とを含む。放電検出器は、第１コンデンサおよび第２コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を、提供する。スイッチングレギュレータは、電源入力から電流を受け取るように結合される電源スイッチ回路を、含む。電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、電源スイッチ回路の導電性を制御するためのスイッチング信号を受取るように、結合される。スイッチング信号のデューティサイクルは、第１コンデンサおよび第２コンデンサの一方の上の電荷が所定レベルまで放電されたことを示す指示に基づき、電源入力から電源スイッチ回路を通じて流れる電流を低減するように、変更される。スイッチングレギュレータは、電源入力から電源スイッチ回路を通じて流れる電流の量に基づき第１コンデンサおよび第２コンデンサの放電レートを制御するためのフィードバック回路を含む。

別の実施形態では、スイッチングレギュレータを操作するための方法は、クロック信号に応答してコンデンサを交互に充電および放電することと、クロック信号の各サイクル中に、コンデンサ上の電荷が所定レベルまで放電されたか否か検出することとを含む。方法は、スイッチングレギュレータの出力端子において出力電圧を提供するために、スイッチング信号を用いてスイッチングレギュレータの電源スイッチの導電性を制御することを含む。スイッチング信号のデューティサイクルは、コンデンサが所定レベルまで放電されたことの検出に基づき、電源から電源スイッチを通じて流れる電流を低減するように変更される。コンデンサは、電源から電源スイッチを通じて流れる電流の量に応じて決まるレートにおいて放電される。

本発明の特定の実施形態が図示および説明されてきたが、本明細書における教示に基づき、本発明およびそのより広い態様から逸脱することなくさらなる変更および修正を為すことができることが当業者には認識されよう、したがって添付の特許請求の範囲はそれらの範囲内において、本発明の真の主旨および範囲内にあるものとしてすべてのこのような変更および修正を包含するものとする。

Claims

スイッチングレギュレータであって、前記スイッチングレギュレータは、
第１コンデンサと；
前記第１コンデンサに結合される電荷制御回路であって、前記電荷制御回路は、前記第１コンデンサを充電および放電することと；
前記第１コンデンサに結合される入力を含む放電検出器であって、前記放電検出器は、前記第１コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答して制限信号をアサートすることと；
前記スイッチングレギュレータの電源入力から電流を受け取るように結合される電源スイッチ回路であって、前記電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルにある出力電圧を供給するために、前記電源スイッチ回路の導電性を制御するための前記スイッチング信号を受け取るように結合され、前記スイッチング信号の前記デューティサイクルは、前記第１コンデンサが前記所定レベルまで放電されたことを示す前記制限信号に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するように変更されることと；
前記電源入力から前記電源スイッチ回路を通る電流の値を示す電流信号を提供するフィードバック回路とを備え、
前記電荷制御回路は、前記電流信号に基づき前記第１コンデンサを放電し、
前記電荷制御回路は、
基準電圧を受け取るように結合される第１端子、および第２端子を含む電流源と；
第１電流端子、制御端子、および第２電流端子を含む第１トランジスタであって、前記第１電流端子は、前記電流源の前記第２端子に結合され、前記制御端子は、クロック信号を受取り、前記第２電流端子は、前記第１コンデンサの端子および前記放電検出器の前記入力の両方に結合されることと；
第１電流端子、制御端子、および第２電流端子を含む第２トランジスタであって、前記第２トランジスタの前記第１電流端子は、前記第１トランジスタの前記第２電流端子に結合され、前記第２トランジスタの前記制御端子は、前記クロック信号を受取ることと；
第１端子、制御端子、および第２端子を含む電流シンクであって、前記電流シンクの前記第１端子は、前記第２トランジスタの前記第２電流端子に結合され、前記電流シンクの前記制御端子は、前記電流信号を受け取るために前記フィードバック回路に結合され、前記電流シンクの前記第２端子は、供給電圧端子に結合されることと
を備える、スイッチングレギュレータ。
前記放電検出器は、インバータを備え、
前記所定レベルは、前記インバータのしきい値電圧に対応する電荷である、
請求項１記載のスイッチングレギュレータ。
前記電源スイッチ回路は、トランジスタを備え、
前記トランジスタは、
前記電源入力から電流を受取るように結合される第１電流端子と、
前記スイッチング信号に応答する制御端子と、
前記スイッチングレギュレータの出力端子に結合される第２電流端子とを有し、
前記出力端子は、前記出力電圧を供給するためのものである、
請求項１記載のスイッチングレギュレータ。
前記フィードバック回路は、オペアンプを備え、
前記オペアンプは、
前記電源スイッチ回路に結合される第１入力と；
前記電源入力から前記電源スイッチ回路を通る電流の値を示すセンス電流を受取る信号線に結合される第２入力と；
前記第１コンデンサの放電レートを制御するために前記電荷制御回路に結合される出力端子と
を含む、
請求項１記載のスイッチングレギュレータ。
前記スイッチングレギュレータはさらに、パルス幅変調コントローラを備え、
前記パルス幅変調コントローラは、
前記出力電圧を示す電圧信号を受取るように結合された入力と；
デューティサイクルにおいてパルス幅変調信号を提供するように結合された出力と
を含み、
前記パルス幅変調信号の前記デューティサイクルは、前記電圧信号に基づき、
前記スイッチング信号は、前記パルス幅変調信号に基づき、
前記第１コンデンサが前記所定レベルまで放電されたことを示すときの前記制限信号は、前記スイッチング信号の前記デューティサイクルを、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から、前記電源入力から前記電源スイッチ回路を通る前記電流を制限するために、より低いデューティサイクルに低減する、
請求項１記載のスイッチングレギュレータ。
スイッチングレギュレータであって、前記スイッチングレギュレータは、
第１コンデンサと；
前記第１コンデンサに結合される電荷制御回路であって、前記電荷制御回路は、前記第１コンデンサを充電および放電することと；
前記第１コンデンサに結合される入力を含む放電検出器であって、前記放電検出器は、前記第１コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答して制限信号をアサートすることと；
前記スイッチングレギュレータの電源入力から電流を受け取るように結合される電源スイッチ回路であって、前記電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルにある出力電圧を供給するために、前記電源スイッチ回路の導電性を制御するための前記スイッチング信号を受け取るように結合され、前記スイッチング信号の前記デューティサイクルは、前記第１コンデンサが前記所定レベルまで放電されたことを示す前記制限信号に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するように変更されることと；
前記電源入力から前記電源スイッチ回路を通る電流の値を示す電流信号を提供するフィードバック回路と；
前記電荷制御回路に結合された第２コンデンサと
を備え、
前記電荷制御回路は、前記電流信号に基づき前記第１コンデンサを放電し、
前記放電検出器は、前記第２コンデンサ上の電荷が所定レベルまで放電されたときを検出したことに応答して第２制限信号をアサートし、
前記スイッチング信号の前記デューティサイクルは、前記第２コンデンサが前記所定レベルまで放電されたことを示す前記第２制限信号に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するために変更される、スイッチングレギュレータ。
前記電荷制御回路は、
基準電圧を受け取るように結合される第１端子、および第２端子を含む電流源と；
第１電流端子、制御端子、および第２電流端子を含む第１トランジスタであって、前記第１電流端子は、前記電流源の前記第２端子に結合され、前記制御端子は、クロック信号を受取り、前記第２電流端子は、前記第１コンデンサの端子および前記放電検出器の前記入力の両方に結合されることと；
第１電流端子、制御端子、および第２電流端子を含む第２トランジスタであって、前記第２トランジスタの前記第１電流端子は、前記第１トランジスタの前記第２電流端子に結合され、前記第２トランジスタの前記制御端子は、前記クロック信号を受取ることと；
第１端子、制御端子、および第２端子を含む電流シンクであって、前記電流シンクの前記第１端子は、前記第２トランジスタの前記第２電流端子に結合され、前記電流シンクの前記制御端子は、前記電流信号を受け取るために前記フィードバック回路に結合され、前記電流シンクの前記第２端子は、供給電圧端子に結合されることと
を備える、
請求項６記載のスイッチングレギュレータ。
前記第１コンデンサは、前記クロック信号の各サイクル中に充電および放電される、
請求項１又は７記載のスイッチングレギュレータ。
前記第１コンデンサおよび前記第２コンデンサは、前記スイッチング信号の連続するサイクル中に交互に充電および放電され、
前記第１コンデンサは、前記第２コンデンサが充電されている間に放電され、
前記第２コンデンサは、前記第１コンデンサが充電されている間に放電される、
請求項６記載のスイッチングレギュレータ。
スイッチングレギュレータであって、
第１コンデンサと；
第２コンデンサと；
前記第１コンデンサに結合される第１端子、および前記第２コンデンサに結合される第２端子を含む電荷制御回路であって、前記電荷制御回路は、前記第１コンデンサおよび前記第２コンデンサを交互に充電および放電することと；
前記第１コンデンサに結合される第１入力、および前記第２コンデンサに結合される第２入力を含む放電検出器であって、前記放電検出器は、前記第１コンデンサおよび前記第２コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を提供することと；
電源入力から電流を受取るように結合される電源スイッチ回路であって、前記電源スイッチ回路は、スイッチング信号のデューティサイクルに応じて決まる電圧レベルで出力電圧を供給するために、前記電源スイッチ回路の導電性を制御するための前記スイッチング信号を受取るように結合され、前記スイッチング信号の前記デューティサイクルは、前記第１コンデンサおよび前記第２コンデンサの一方の上の電荷が所定レベルまで放電されたことを示す前記指示に基づき、前記電源入力から前記電源スイッチ回路を通じて流れる電流を低減するように変更されることと；
前記電源入力から前記電源スイッチ回路を通じて流れる電流の値に基づき、前記第１コンデンサおよび前記第２コンデンサの放電レートを制御するフィードバック回路と
を備える、スイッチングレギュレータ。
前記放電検出器は、前記第１コンデンサに結合される入力を含む第１インバータと、前記第２コンデンサに結合される入力を含む第２インバータとを備え、
前記放電検出器は、前記第１コンデンサが前記第１インバータのしきい値電圧に対応するレベルまで放電したことに応答して、または前記第２コンデンサが前記第２インバータのしきい値電圧に対応するレベルまで放電したことに応答して、前記指示を提供する、
請求項１０記載のスイッチングレギュレータ。
前記電荷制御回路は、
基準電圧を受取るように結合される第１端子、および第２端子を含む電流源と；
第１電流端子、制御端子、および第２電流端子を含む第１トランジスタであって、前記第１トランジスタの前記第１電流端子は、前記電流源の前記第２端子に結合され、前記第１トランジスタの前記制御端子は、第１クロック信号を受取り、前記第１トランジスタの前記第２電流端子は、前記第１コンデンサの端子および前記放電検出器の前記第１入力の両方に結合されることと；
第１電流端子、制御端子、および第２電流端子を含む第２トランジスタであって、前記第２トランジスタの前記第１電流端子は、前記第１トランジスタの前記第２電流端子に結合され、前記第２トランジスタの前記制御端子は、前記第１クロック信号を受取ることと；
第１電流端子、制御端子、および第２電流端子を含む第３トランジスタであって、前記第３トランジスタの前記第１電流端子は、前記電流源の前記第２端子に結合され、前記第３トランジスタの前記制御端子は、第２クロック信号を受取り、前記第３トランジスタの前記第２電流端子は、前記第２コンデンサの端子および前記放電検出器の第２入力の両方に結合されることと；
第１電流端子、制御端子、および第２電流端子を含む第４トランジスタであって、前記第４トランジスタの前記第１電流端子は、前記第３トランジスタの前記第２電流端子に結合され、前記第４トランジスタの前記制御端子は、前記第２クロック信号を受け取るために結合され、前記第４トランジスタの前記第２電流端子は、前記第２トランジスタの前記第２電流端子に結合されることと；
第１端子、制御端子、および第２端子を含む電流シンクであって、前記電流シンクの前記第１端子は、前記第２トランジスタの前記第２電流端子に結合され、前記電流シンクの前記制御端子は、電流信号を受取るために前記フィードバック回路に結合され、前記電流シンクの前記第２端子は、供給電圧端子に結合されることと
を備える、
請求項１０記載のスイッチングレギュレータ。
前記スイッチングレギュレータはさらに、前記出力電圧を示す電圧信号を受け取るように結合される入力、および、デューティサイクルにおいてパルス幅変調信号を提供するように結合される出力を含むパルス幅変調コントローラを備え、
前記パルス幅変調信号の前記デューティサイクルは、前記電圧信号に基づき、
前記スイッチング信号は、前記パルス幅変調信号に基づき、
前記放電検出器が、前記第１コンデンサおよび前記第２コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示す指示を提供するとき、前記スイッチング信号の前記デューティサイクルは、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から、前記電源入力から前記電源スイッチ回路を通る前記電流を制限するためにより低いデューティサイクルに低減される、
請求項１０記載のスイッチングレギュレータ。
前記スイッチングレギュレータはさらに、論理回路を備え、
前記論理回路は、前記放電検出器から前記指示を受取るための第１入力と、前記パルス幅変調信号を受取るための第２入力とを備え、
前記論理回路は、前記放電検出器が、前記第１コンデンサおよび前記第２コンデンサのうちの一方の上の電荷が所定レベルまで放電されたことを示すとき、低減されたデューティサイクルを有する、ゲーティングされたパルス幅変調信号を提供する出力を有する、
請求項１３記載のスイッチングレギュレータ。
前記パルス幅変調信号は、第１周波数において提供され、
前記第１コンデンサおよび前記第２コンデンサはそれぞれ、前記第１周波数の二分の一であるレートにおいて充電および放電される、
請求項１３記載のスイッチングレギュレータ。
スイッチングレギュレータを動作させるための方法であって、前記方法は、
クロック信号に応答して第１コンデンサを交互に充電および放電することと；
前記クロック信号の各サイクル中に、前記第１コンデンサ上の電荷が所定レベルまで放電されたか否か検出することと；
スイッチング信号を用いて前記スイッチングレギュレータの電源スイッチの導電性を制御することによって、前記スイッチングレギュレータの出力端子において出力電圧を提供することと；
を有し、
前記スイッチング信号のデューティサイクルは、前記第１コンデンサが前記所定レベルまで放電されたことの検出に基づき、電源から前記電源スイッチを通じて流れる電流を低減するように変更され、
前記第１コンデンサは、前記電源から前記電源スイッチを通じて流れる電流の値に応じて決まるレートで放電され、
前記方法はさらに、
第２クロック信号に応答して第２コンデンサを交互に充電および放電することと；
前記第２クロック信号の各サイクル中に、前記第２コンデンサ上の電荷が所定レベルまで放電されたか否か検出することと
を有し、
前記デューティサイクルは、前記第２コンデンサが前記所定レベルまで放電されたことの検出に基づき、前記電源から前記電源スイッチを通じて前記出力端子まで流れる電流を低減するように変更される、方法。
前記方法はさらに、
パルス幅変調信号を生成することであって、前記パルス幅変調信号のデューティサイクルは、前記出力電圧に基づくことと；
前記パルス幅変調信号の前記デューティサイクルによって、前記スイッチング信号の前記デューティサイクルを制御することと
を有し、
前記スイッチング信号の前記デューティサイクルは、前記第１コンデンサが所定レベルまで放電されたことの検出に応答して、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から低減される、
請求項１６記載の方法。
前記方法はさらに、前記電源から前記電源スイッチまで流れる前記電流の値を示す電流検知信号を生成することを有し、
前記第１コンデンサの前記放電は、前記電流検知信号によって制御される、
請求項１６記載の方法。
スイッチングレギュレータを動作させるための方法であって、前記方法は、
クロック信号に応答して第１コンデンサを交互に充電および放電することと；
前記クロック信号の各サイクル中に、前記第１コンデンサ上の電荷が所定レベルまで放電されたか否か検出することと；
スイッチング信号を用いて前記スイッチングレギュレータの電源スイッチの導電性を制御することによって、前記スイッチングレギュレータの出力端子において出力電圧を提供することと
を備え、
前記スイッチング信号のデューティサイクルは、前記第１コンデンサが前記所定レベルまで放電されたことの検出に基づき、電源から前記電源スイッチを通じて流れる電流を低減するように変更され、
前記第１コンデンサは、前記電源から前記電源スイッチを通じて流れる電流の値に応じて決まるレートで放電され、
前記方法はさらに、
パルス幅変調信号を生成することであって、前記パルス幅変調信号のデューティサイクルは、前記出力電圧に基づくことと；
前記パルス幅変調信号の前記デューティサイクルによって、前記スイッチング信号の前記デューティサイクルを制御することと
を備え、
前記スイッチング信号の前記デューティサイクルは、前記第１コンデンサが所定レベルまで放電されたことの検出に応答して、前記パルス幅変調信号の前記デューティサイクルによって制御されている値から低減され、
前記クロック信号は、前記パルス幅変調信号の二分の一である周波数を有する、方法。
前記方法はさらに、
第２クロック信号に応答して第２コンデンサを交互に充電および放電することと；
前記第２クロック信号の各サイクル中に、前記第２コンデンサ上の電荷が所定レベルまで放電されたか否か検出することと
を有し、
前記デューティサイクルは、前記第２コンデンサが前記所定レベルまで放電されたことの検出に基づき、前記電源から前記電源スイッチを通じて前記出力端子まで流れる電流を低減するように変更される、
請求項１９記載の方法。
前記第１コンデンサを交互に充電および放電すること、ならびに、前記第２コンデンサを交互に充電および放電することは、前記第２コンデンサを充電しながら前記第１コンデンサを放電すること、および、前記第１コンデンサを充電しながら前記第２コンデンサを
放電することを含む、
請求項１６又は２０記載の方法。