JP5854188B2 - Ｉ／ｏモジュールおよびそれを用いた２重化システム - Google Patents

Description

本発明は、コネクタを勘合させてシステムに接続したときに、グリッジを発生することがないＩ／Ｏモジュールに関し、特に２重化されたシステムに用いて好適なＩ／Ｏモジュールに関するものである。

プロセス制御システムでは、Ｉ／Ｏモジュールを介してプロセス量を取り込み、またプロセスに制御量を出力する。図５に、オンラインメンテナンスが可能な、２重化されたＩ／Ｏモジュールの構成を示す。

図５において、１０ａはＩ／Ｏモジュールであり、入力回路１１ａ、この入力回路１１ａの電源端子ＶＤとＣＯＭに接続されるバイパスコンデンサ１２ａ、およびコネクタ１３ａで構成される。入力回路１１ａはレベル検出部１４ａ、およびこのレベル検出部１４ａの入力端子と一方の電源端子、入力端子と他方の電源端子との間に接続されたダイオード１５ａ、１６ａで構成される。レベル検出部１４ａの電源端子および入力端子は入力回路１１ａの電源端子ＶＤ、ＣＯＭと入力端子ＳＩＧと同じなので、ダイオード１５ａ、１５ｂは入力回路１１ａの入力端子ＳＩＧと電源端子ＶＤ間、入力端子ＳＩＧと電源端子ＣＯＭ間に接続される。なお、ダイオード１５ａ、１６ａは、静電気保護の目的で挿入される。

コネクタ１３ａの接点は、入力回路１１ａの電源端子ＶＤとＣＯＭ、入力端子ＳＩＧに接続される。Ｉ／Ｏモジュール１０ａは、外部電源ライン２０から供給される電源で動作し、信号入力ライン２１を介して信号が入力される。

２０、２１、２２はそれぞれ外部電源ライン、信号入力ライン、共通電位点ラインであり、これらのライン２０〜２２はコネクタ２３に接続されている。以降、外部電源ライン２０と共通電位点ライン２２を合わせて電源ラインと称する。

入力回路１１ａの電源端子ＶＤ、ＣＯＭと入力端子ＳＩＧは、コネクタ１３ａと２３を介して電源ライン２０、２２と信号入力ライン２１に接続される。なお、コネクタ１３ａと２３は本来勘合するが、この図では切り離されている。

１０ｂはＩ／Ｏモジュールであり、Ｉ／Ｏモジュール１０ａとで２重化システムを構成している。Ｉ／Ｏモジュール１０ｂはＩ／Ｏモジュール１０ａと同じ構成を有しており、入力回路１１ｂ、バイパスコンデンサ１２ｂ、コネクタ１３ｂで構成される。また、入力回路１１ｂは、レベル検出部１４ｂおよびこのレベル検出部１４ｂの入力端子と電源端子との間に接続されるダイオード１５ｂ、１６ｂで構成される。Ｉ／Ｏモジュール１０ｂは、電源ライン２０、２２から供給される外部電源で動作し、信号入力ライン２１から信号が入力される。

コネクタ２４には電源ライン２０、２２および信号入力ライン２１が接続され、またコネクタ１３ｂと勘合している。電源ライン２０、２２と入力回路１１ｂの電源端子ＶＤ、ＣＯＭ、信号入力ライン２１と入力端子ＳＩＧは、コネクタ２４、１３ｂを介して接続される。

このような構成において、コネクタ２３と１３ａを勘合させると、Ｉ／Ｏモジュール１０ｂは制御側Ｉ／Ｏモジュール、Ｉ／Ｏモジュール１０ａは待機側Ｉ／Ｏモジュールとして動作する。制御側Ｉ／Ｏモジュール１０ｂに異常が発生すると、待機側Ｉ／Ｏモジュール１０ａが制御側Ｉ／Ｏモジュールとして動作する。

また、待機側Ｉ／ＯモジュールであるＩ／Ｏモジュール１０ａは動作していないので、コネクタ２３と１３ａを切り離しても、システムの動作に支障を生じない。従って、システムを動作させながらＩ／Ｏモジュール１０ａを抜き取り、交換することができる。すなわち、オンラインメンテナンスが可能になる。

プロセス制御システムは、システムの継続性を担保するために２４時間稼働させなければならない。このため、Ｉ／Ｏモジュール１０ａ、１０ｂを用いて２重化することにより、一方のＩ／Ｏモジュールに故障が発生すると他方のＩ／Ｏモジュールにシームレスで切り替え、またシステムを稼働させながら、故障したＩ／Ｏモジュールを交換できるようにしている。

図７に、他の２重化されたＩ／Ｏモジュールの構成を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図７において、３０ａ、３０ｂは２重化されたＩ／Ｏモジュールであり、それぞれコネクタ１３ａ、１３ｂおよび入力回路１１ａ、１１ｂで構成される。Ｉ／Ｏモジュール３０ａはコネクタ１３ａ、２３を介して電源ライン２０および２２、信号入力ライン２１に接続され、Ｉ／Ｏモジュール３０ｂはコネクタ１３ｂ、２４を介してこれらのラインに接続される。この図では、コネクタ１３ａと２３は切り離されている。

図５と比較すると、Ｉ／Ｏモジュール３０ａ、３０ｂにはバイパスコンデンサ１２ａ、１２ｂが内蔵されていない点が異なる。動作は図５と同じなので、説明を省略する。

特許文献１には、活線状態でモジュールを挿抜できるプロセス制御コントローラが記載されている。特許文献１では、電源コネクタと通信コネクタを分離し、電源用ショートピース、ＧＮＤ用ショートピースを介して複数のＩ／Ｏモジュールに電源を供給するようにする。

特開２０００−３３０６０３号公報

しかしながら、このようなＩ／Ｏモジュールには、次のような課題があった。
図６に、コネクタ１３ａと２３を勘合させて、図５構成のＩ／Ｏモジュール１０ａを電源ライン２０および２２、信号入力ライン２１に接続した時の状態を示す。コネクタ１３ａ、２３の各接点は同じ長さを有しているので、挿入時のコネクタの傾き等によってどの接点から接続されるかが変わる。接続される接点の順番は予測、あるいは制御することができない。

図６において、（Ａ）〜（Ｃ）に示すように、時刻ｔ１〜ｔ３で共通電位点ライン２２の接点、信号入力ライン２１の接点、外部電源ライン２０の接点がこの順でＩ／Ｏモジュール１０ａに接続される。時刻ｔ２で入力回路１１ａの入力端子ＳＩＧと信号入力ライン２１が接続されるので、このライン上の信号レベルが高レベルであると、（Ｄ）に示すように、入力回路１１ａの入力信号電圧は時刻ｔ２で高レベルに遷移する。

時刻ｔ２では入力回路１１ａに外部から電源が供給されていないので、ダイオード１５ａはオンになる。このため、（Ｆ）に示すように、信号入力ライン２１からダイオード１５ａに大きな電流が流れる。バイパスコンデンサ１２ａはこの電流によって充電されるので、（Ｅ）に示すように入力回路１１ａの電源電圧は上昇する。

時刻ｔ３で入力回路１１ａに電源が供給されると、入力回路１１ａの電源電圧は更に上昇し、やがて安定する。なお、（Ｄ）、（Ｅ）で電圧が徐々に上昇しているのは、バイパスコンデンサ１２ａを充電しているためである。

（Ｆ）に示すように、時刻ｔ２でダイオード１５ａに大きな電流が流れるが、この電流は信号入力ライン２１から供給される。この電流のために信号入力ライン２１で電圧降下が発生し、（Ｇ）に示すように、同じ信号入力ライン２１に繋がっている入力回路１１ｂの入力信号電圧が変化するグリッジが発生する。このため、入力回路１０ｂがこの変化を検出して誤信号を出力してしまうという課題があった。

このような誤動作は、バイパスコンデンサを内蔵しない図７のＩ／Ｏモジュールでも発生する。

図８に、図７構成のＩ／Ｏモジュールでコネクタ１３ａと２３が勘合した時の状態を示す。（Ａ）〜（Ｃ）に示すように、時刻ｔ４〜ｔ６で共通電位点ライン２２の接点、信号入力ライン２１の接点、外部電源ライン２０の接点がこの順でＩ／Ｏモジュール１０ａに接続される。時刻ｔ５で入力回路１１ａの入力端子ＳＩＧと信号入力ライン２１が接続されるので、このライン上の信号レベルが高レベルであると、（Ｄ）に示すように、入力回路１１ａの入力信号電圧は時刻ｔ５で高くなり、ダイオード１５ａがオンになる。

入力回路１１ａにはダイオード１５ａから電流が供給されるので、（Ｆ）に示すようにダイオード１５ａには電流が流れ、入力回路１１ａの電源電圧が高くなる。

ダイオード１５ａに流れる電流は信号入力ライン２１から供給されるので、信号入力ライン２１に電流が流れて電圧降下が発生し、（Ｇ）に示すように同じ信号入力ライン２１に繋がっている入力回路１１ｂの入力端子の電圧が変化して誤差が発生する。このため、レベル検出部１４ｂがこの変化を検出して誤信号を出力してしまう。

このように、コネクタの接点の接続順によっては、信号入力ライン２１に電流が流れて電圧降下が発生し、同じ信号入力ライン２１に接続されている入力回路１１ｂの入力電圧にグリッジが発生して誤信号を出力してしまうことがまれに発生するという課題があった。このようなことが発生すると、最悪の場合にはシステムがシャットダウンしてしまうという課題もあった。

特許文献１記載の発明は電源コネクタと通信コネクタを分離し、電源用ショートピース、ＧＮＤ用ショートピースを介して複数のＩ／Ｏモジュールに電源を供給するので、接続する順番を制御することができる。しかし、マウントベースの構造が複雑になり、かつモジュールに電源を供給するためにはショートピースを接続しなければならず、操作が煩雑になるという課題があった。

本発明の目的は、接続時に信号入力ラインに電流が流れることを防止して、グリッジが発生することがないＩ／Ｏモジュールを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
コネクタを介して電源ラインおよび信号入力ラインに接続され、前記電源ラインから電源が供給されると共に、前記信号入力ライン上の信号を処理してそれに対応する信号を出力するＩ／Ｏモジュールにおいて、
前記信号入力ライン上の信号が入力され、この信号を処理すると共に、その入力端子と電源端子との間にダイオードが接続される入力回路と、
バイパスコンデンサと、
前記バイパスコンデンサを前記入力回路の電源端子に接続し、また切り離すスイッチと、
前記コネクタを介して供給される電源の電圧を監視することによって電源が供給されているか否かを判定し、前記スイッチを制御して、前記電源が供給されていると前記バイパスコンデンサを前記入力回路の電源端子に接続し、前記電源が供給されていないと前記バイパスコンデンサを前記入力回路の電源端子から切り離す電源電圧検出部と、
を具備したものである。Ｉ／Ｏモジュールを挿入したときに、信号入力ラインに過電流が流れないので、グリッジが発生することがない。

請求項２記載の発明は、
請求項１記載のＩ／Ｏモジュールを２台用い、一方を制御側Ｉ／Ｏモ
ジュール、他方を待機側Ｉ／Ｏモジュールとしたものである。待機側Ｉ／Ｏモジュールを
挿入したときにグリッジが発生しないので、制御側Ｉ／Ｏモジュールが誤信号を検出する
ことがない。

本発明によれば以下のような効果がある。
請求項１、２、および３の発明によれば、コネクタを介して供給される電源の電圧を監視し、電源が供給されるとバイパスコンデンサを入力回路の電源端子に接続し、また入力回路に電源を供給する経路を導通させ、電源が供給されていないとバイパスコンデンサを切り離し、また入力回路に電源を供給する経路を遮断するようにした。また、このＩ／Ｏモジュールを用いて２重化システムを構成した。

Ｉ／Ｏモジュールをコネクタに挿入したときに、電源ラインよりも先に信号入力ラインが接続されてダイオードがオンになり、信号入力ラインに大きな電流が流れることを防止できる。このため、電圧降下に起因するグリッジが信号入力ラインに発生しないので、同じ信号入力ラインに接続されている他のＩ／Ｏモジュールが誤動作することがなくなるという効果がある。

また、２重化システムの場合、待機側Ｉ／Ｏモジュールを挿入するときにグリッジが発生しないので、制御側Ｉ／Ｏモジュールが誤動作することがなくなる。このため、信頼性が高い２重化システムを構築できるという効果もある。

本発明の一実施例を示した構成図である。 図１実施例の動作を説明するための特性図である。 本発明の他の実施例を示した構成図である。 図３実施例の動作を説明するための特性図である。 従来の２重化されたＩ／Ｏモジュールの構成図である。 図５従来例の動作を説明するための特性図である。 従来の２重化されたＩ／Ｏモジュールの構成図である。 図７従来例の動作を説明するための特性図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るＩ／Ｏモジュールの一実施例を示した構成図である。この実施例は、図５従来例に対応するものである。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図１において、４０ａはＩ／Ｏモジュールであり、入力回路１１ａ、バイパスコンデンサ１２ａ、コネクタ１３ａ、スイッチ４１ａ、電源電圧検出部４２ａで構成される。また、入力回路１１ａは、レベル検出部１４ａとこのレベル検出部１４ａの入力端子と電源端子および共通電位点との間に接続されたダイオード１５ａ、１６ａで構成される。入力回路１１ａとレベル検出部１４ａの電源端子、入力端子は共通なので、ダイオード１５ａ、１５ｂは、入力回路１１ａの入力端子ＳＩＧと電源端子ＶＤ、ＣＯＭ間に接続される。

バイパスコンデンサ１２ａの一端は入力回路１１ａの電源端子ＶＤに接続され、他端はスイッチ４１ａの一端に接続される。このスイッチ４１ａの他端は、入力回路１１ａの電源端子ＣＯＭに接続される。スイッチ４１ａを操作することにより、バイパスコンデンサ１２ａを入力回路１１ａの電源端子に接続し、また切り離すことができる。

入力回路１１ａは、コネクタ１３ａおよび２３を介して電源ライン２０および２２、信号入力ライン２１に接続される。コネクタ１３ａと２３が勘合されると、入力回路１１ａには電源ライン２０、２２から電源が供給され、また信号入力ライン２１から信号が入力される。図１では、コネクタ１３ａと２３は切り離された状態になっている。

コネクタ１３ａと２３が勘合されると入力回路１１ａに電源が供給される。入力回路１１ａは信号入力ライン２１上の信号レベルを検出し、この検出結果を上位システムに送信する。なお、上位システムに送信するための構成は本発明と直接関係がないので、記載を省略している。

電源電圧検出部４２ａには、コネクタ１３ａを介して供給される電源電圧が入力される。電源電圧検出部４２ａは入力された電源電圧を監視し、この監視結果に基づいてスイッチ４１ａのオンオフを制御する。すなわち、電源電圧検出部４２ａは、コネクタ１３ａを介して電源が供給されているとスイッチ４１ａをオンにしてバイパスコンデンサ１２ａを入力回路１１ａの電源端子に接続し、供給されていないとスイッチ４１ａをオフにしてバイパスコンデンサ１２ａを切り離す。コネクタ１３ａの接点の電圧を監視することにより、電源が供給されているか否かを判定することができる。

４０ｂはＩ／Ｏモジュールであり、入力回路１１ｂ、バイパスコンデンサ１２ｂ、コネクタ１３ｂ、スイッチ４１ｂ、電源電圧検出部４２ｂで構成される。また、入力回路１１ｂには、入力回路１１ｂの入力端子ＳＩＧと電源端子ＶＤ、ＣＯＭ間には、ダイオード１５ｂ、１６ｂが接続される。

Ｉ／Ｏモジュール４０ｂは、Ｉ／Ｏモジュール４０ａと同じ構成を有している。すなわち、入力回路１１ｂは信号入力ライン２１上の信号レベルを検出し、この検出結果を上位システムに送信する。また、電源電圧検出部４２ｂはコネクタ１３ｂから供給される電源の電圧を監視し、この電源が供給されているとスイッチ４１ｂをオンにしてバイパスコンデンサ１２ｂを入力回路１１ｂの電源端子に接続し、供給されていないとスイッチ４１ｂをオフにしてバイパスコンデンサ１２ｂを切り離す。図１ではコネクタ１３ｂと２４は勘合状態になっている。

コネクタ１３ａと２３が勘合されると、Ｉ／Ｏモジュール４０ａと４０ｂで２重化システムが構成される。すなわち、Ｉ／Ｏモジュール４０ｂは制御側Ｉ／Ｏモジュールとして動作し、Ｉ／Ｏモジュール４０ａは待機側Ｉ／Ｏモジュールとして動作する。待機側Ｉ／Ｏモジュールはシステムの動作には関係しないので、システムが動作状態（活線状態）でコネクタ２３と１３ａを切り離して、修理あるいは交換を行うことができる。

次に、図２に基づいてこの実施例の動作を説明する。図２は、コネクタ１３ａと２３を勘合させた瞬間の、各信号の状態を表した波形図である。なお、図１に示すように、コネクタ１３ａと２３の勘合前は、スイッチ４１ａはオフであるとする。

図２において、（Ａ）〜（Ｃ）は共通電位点ライン２２、信号入力ライン２１、外部電源ライン２０の接点の接続状態を表した図である。コネクタ１３ａと２３の各接点の長さは等しいので、勘合したときのコネクタの傾きなどによって接続される順番が異なる。このため、接点が接続する順番は予測あるいは制御できない。図２では、時刻ｔ１０〜ｔ１２で共通電位点ライン２２、信号入力ライン２１、外部電源ライン２０がこの順で接続される。

（Ｄ）は入力回路１１ａにおける入力端子ＳＩＧの電圧の推移を表した波形図である。時刻ｔ１１で信号入力ライン２１が入力端子ＳＩＧに接続されるので、入力端子ＳＩＧの電圧は高レベルになる。

（Ｅ）は入力回路１１ａの電源電圧の推移を表した波形図である。時刻ｔ１１で入力回路１１ａの入力端子電圧が上昇するので、ダイオード１５ａがオンになる。このため、時刻ｔ１１で入力回路１１ａの電源電圧は上昇する。

（Ｆ）はスイッチ４１ａの状態である。（Ｅ）に示したように時刻ｔ１１で入力回路１１ａの電源電圧は上昇するが、コネクタ１３ａを介して電源が供給されていないので、スイッチ４１ａはオフ状態を維持する。

（Ｇ）はダイオード１５ａに流れる電流の推移図である。時刻ｔ１１ではスイッチ４１ａはオフなので、バイパスコンデンサ１２ａは入力回路１１ａの電源端子から切り離されている。従って、時刻ｔ１１でダイオード１５ａはオンになるが、電流はほとんど流れない。

時刻ｔ１２で外部電源ライン２０の接点が接続され、コネクタ１３ａから電源が供給される。（Ｅ）に示すように入力回路１１ａの電源電圧は外部電源の電圧値まで徐々に上昇する。コネクタ１３ａから電源が供給されるので、電源電圧検出部５２ａはスイッチ４１ａをオンする。バイパスコンデンサ１２ａは入力回路１１ａの電源端子ＶＤ、ＣＯＭに接続されるが、バイパスコンデンサ１２ａの充電電流は外部電源から供給されるので、（Ｇ）に示すようにダイオード１５ａにはほとんど電流は流れない。

（Ｈ）は入力回路１１ｂの入力電圧の推移図である。（Ｇ）に示したようにダイオード１５ａにはほとんど電流が流れないので、信号入力ライン２１にも過電流は流れず、グリッジは発生しない。このため、Ｉ／Ｏモジュール４０ａが挿入されても、入力回路１１ｂの入力電圧が変化することはない。

図３に、本発明の他の実施例を示す。この実施例は図７従来例に対応するものである。なお、図１、図７と同じ要素には同一符号を付し、説明を省略する。また、図１と異なる点のみ説明する。

図３において、５０ａはＩ／Ｏモジュールであり、入力回路１１ａ、コネクタ１３ａ、スイッチ５１ａ、および電源電圧検出部５２ａで構成される。入力回路１１ａの電源端子ＶＤはコネクタ１３ａに接続され、電源端子ＣＯＭはスイッチ５１ａの一端に接続される。このスイッチ５１ａの他端は共通電位点に接続される。電源電圧検出部５２ａは外部電源ライン２０から供給される電源電圧を監視し、電源が供給されるとスイッチ５１ａをオンにして入力回路１１ｂへ電源を供給する経路を導通させ、電源が供給されていないと、スイッチ５１ａをオフにしてこの経路を遮断する。

５０ｂはＩ／Ｏモジュールであり、入力回路１１ｂ、コネクタ１３ｂ、スイッチ５１ｂ、および電源電圧検出部５２ｂで構成される。Ｉ／Ｏモジュール５０ｂは、Ｉ／Ｏモジュール５０ａと同じ構成を有している。

次に、図４に基づいてこの実施例の動作を説明する。なお、（Ａ）〜（Ｈ）は図２と同じ点の波形を表している。図４において、（Ａ）〜（Ｃ）に示すように、共通電位点ライン２２、信号入力ライン２１、外部電源ライン２０はそれぞれ時刻ｔ１３、ｔ１４、ｔ１５で入力回路１１ａに接続される。

時刻ｔ１４で、（Ｄ）に示すように入力回路１１ａの入力端子ＳＩＧの電圧は高レベルに遷移する。このため、ダイオード１５ａがオンになり、（Ｅ）に示すように入力回路１１ａの電源電圧は上昇する。しかし、コネクタ１３ａから電源が供給されていないので、（Ｆ）に示すように、スイッチ５１ａは引き続きオフ状態を維持する。入力回路１１ａの電源供給経路は遮断されるので、入力回路１１ａには電源電流が流れない。このため、（Ｇ）に示すように、ダイオード１５ａにはほとんど電流は流れない。

時刻ｔ１５でコネクタ１３ａを介して外部電源が供給されると、（Ｅ）に示すように入力回路１１ａの電源電圧は上昇する。コネクタ１３ａから電源が供給されるのでスイッチ５１ａがオンになり、入力回路１１ａには電源電流が供給される。入力回路１１ａの動作電流は外部電源から供給されるので、（Ｇ）に示すように、ダイオード１５ａに流れる電流はほぼ０になる。

この場合も、ダイオード１５ａには電流が流れないので、信号入力ライン２１に過電流が流れることはなくなる。このため、グリッジが発生することはなく、（Ｈ）に示すように、入力回路１１ｂの入力端子の電圧が変動することはない。

なお、図１、図３実施例において、Ｉ／Ｏモジュール４０ａと４０ｂ、５０ａと５０ｂは同一構成としたが、必ずしも同じ構成でなくてもよい。同じ信号入力ラインに接続されるものであれば、構成が異なっていてもよい。また、必ずしも２重化システムを構成するＩ／Ｏモジュールでなくてもよい。

また、これらの実施例ではＩ／Ｏモジュール４０ａ、４０ｂ、５０ａ、５０ｂは入力された信号のレベルを検出してその結果を出力するレベル検出部を内蔵する構成としたが、必ずしもこの構成に限定されない。電圧信号が入力され、この電圧信号処理して、それに対応する信号を出力する構成であればよい。

また、図１実施例ではバイパスコンデンサ１２ａ（１２ｂ）と直列にスイッチを挿入し、図３実施例では入力回路１１ａ（１１ｂ）に直列にスイッチを挿入する構成としたが、必ずしもこの構成に限定されることはない。図１実施例ではバイパスコンデンサ１２ａ（１２ｂ）を入力回路１１ａ（１１ｂ）の電源端子に接続しまた切り離し、図３実施例では入力回路１１ａ（１１ｂ）に電源を供給する経路を導通、遮断する構成であればよい。

さらに、スイッチ４１ａ、４１ｂ、５１ａ、５１ｂとして、メカニカルスイッチ、半導体スイッチ、トランジスタなどを用いることができる。

１１ａ、１１ｂ 入力回路
１２ａ、１２ｂ バイパスコンデンサ
１３ａ、１３ｂ、２３、２４ コネクタ
１５ａ、１６ａ、１５ｂ、１６ｂ ダイオード
２０ 外部電源ライン
２１ 信号入力ライン
２２ 共通電位点ライン
４０ａ、４０ｂ、５０ａ、５０ｂ Ｉ／Ｏモジュール
４１ａ、４１ｂ、５１ａ、５１ｂ スイッチ
４２ａ、４２ｂ、５２ａ、５２ｂ 電源電圧検出部

Claims (2)

1. コネクタを介して電源ラインおよび信号入力ラインに接続され、前記電源ラインから電源が供給されると共に、前記信号入力ライン上の信号を処理してそれに対応する信号を出力するＩ／Ｏモジュールにおいて、
   前記信号入力ライン上の信号が入力され、この信号を処理すると共に、その入力端子と電源端子との間にダイオードが接続される入力回路と、
   バイパスコンデンサと、
   前記バイパスコンデンサを前記入力回路の電源端子に接続し、また切り離すスイッチと、
   前記コネクタを介して供給される電源の電圧を監視することによって電源が供給されているか否かを判定し、前記スイッチを制御して、前記電源が供給されていると前記バイパスコンデンサを前記入力回路の電源端子に接続し、前記電源が供給されていないと前記バイパスコンデンサを前記入力回路の電源端子から切り離す電源電圧検出部と、
   を具備したことを特徴とするＩ／Ｏモジュール。
2. 請求項１記載のＩ／Ｏモジュールを２台用い、一方を制御側Ｉ／Ｏモジュール、他方を待機側Ｉ／Ｏモジュールとしたことを特徴とする２重化システム。

Images