JP5845767B2 - 電力供給制御装置、管理制御装置、画像処理装置、電力供給制御プログラム - Google Patents

Description

本発明は、電力供給制御装置、管理制御装置（メインコントローラ）、画像処理装置、電力供給制御プログラムに関する。

電荷を蓄えることで記憶した情報が保持されるメモリであって、メモリコントローラに一定時間メモリアクセスがないとき自動的に記憶した情報を保持機能を回復するセルフリフレッシュ動作を実行する機能を備えたメモリとして、ＤＲＡＭ（Dynamic Random Access Memory）がある。

特許文献１には、全体を制御するＣＰＵには、セルフリフレッシュモードを有するＤＲＡＭ、このＤＲＡＭを制御すると共に、時間が設定されるタイマを内蔵したＤＲＡＭコントローラが接続されていることが記載されている。この特許文献１では、ＤＲＡＭコントローラは、ＤＲＡＭへのアクセスの有無を監視し、タイマで設定された時間内にＤＲＡＭへのアクセスが全く無かったとき、ＤＲＡＭのリフレッシュモードをセルフリフレッシュモードに切り替えて、電力消費を抑制するようになっているが、例えば、高速シリアル（ＵＳＢ（Universal Serial Bus）、ＧｂＥ（Gigabit Ethernet（登録商標））、ＳＡＴＡ（Serial Advanced Technology Attachment）等）のＤＭＡ（Direct Memory Access）転送（以下、「高速転送」という場合がある）が前記セルフリフレッシュ期間中に発生した場合、転送が間に合わない場合がある。

ＧｂＥは、１０００ＢＡＳＥ−ＳＸ、１０００ＢＡＳＥ−ＬＸ、１０００ＢＡＳＥ−ＣＸ、１０００ＢＡＳＥ−Ｔ等がある。

特開２００３−５９２６６号公報

本発明は、特に省エネ中の記憶媒体制御に際して、情報の記憶状態を確実に保持する機能を維持しつつ、常に、高速転送に対応することができる記憶媒体管理制御装置、画像処理装置、記憶媒体管理制御プログラムを得ることが目的である。

請求項１に記載の発明は、電荷を蓄えることで記憶した情報が保持されており、情報のやりとりがない期間が予め定めた期間となった場合に、自身が自動的に記憶保持動作を実行する自動記憶保持機能を備えた情報記憶媒体と、前記情報記憶媒体とアクセスし、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出すメモリアクセス制御部と、前記メモリアクセス制御部に対して、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出しを実行させるように制御する記憶媒体制御手段と、前記メモリアクセス制御部に対して、前記記憶媒体制御手段の制御機能を介さずに、直接、前記情報記憶媒体との間で情報の転送を実行させるように制御する直接情報転送制御手段と、前記直接情報転送制御手段が情報転送可能状態である場合に、情報のやりとりがない期間が少なくとも前記予め定めた期間よりも短い所定の期間に達した時点で、前記情報記憶媒体からの情報のやりとりを必要とする割込処理を前記メモリアクセス制御部に実行させる割込処理指示手段と、を有している。

請求項２に記載の発明は、前記請求項１に記載の発明において、少なくとも前記記憶媒体制御手段に対して、電力を供給する、或いは電力供給を遮断する何れかの状態で遷移させる電力供給制御手段をさらに有し、電力供給遮断中に、前記情報記憶媒体における自動記憶保持機能を動作可能状態とする。

請求項３に記載の発明は、前記請求項１又は請求項２に記載の発明において、前記予め定めた期間が、前記情報記憶媒体に対する情報やりとりが終了した時点から前記記憶保持動作の実行に移行するまでの準備時間である。

請求項４に記載の発明は、前記請求項３記載の発明において、前記割込処理指示手段がタイマを備え、当該タイマのタイムアップ時間ｔtimerと、前記準備時間ｔsr-itとの関係が、ｔtimer＜ｔsr-itである。

請求項５に記載の発明は、前記請求項１〜請求項４の何れか１項記載の発明において、前記直接情報転送制御手段の情報転送可能状態が、通信回線制御手段又はインターフェイスを介して、通信回線網又は周辺機器との間で情報のやりとりが実行可能に確立している状態である。

請求項６に記載の発明は、前記請求項１〜請求項５の何れか１項記載の発明において、前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、前記割込処理の命令群の中に、前記一時記憶部の機能を一時的に禁止する命令を付加する。

請求項７に記載の発明は、前記請求項１〜請求項５の何れか１項記載の発明において、前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、一時記憶部が機能しないように、割込処理の命令群を構築する。

請求項８に記載の発明は、前記請求項１〜請求項５の何れか１項記載の発明において、前記割込処理指示手段による割込処理が、処理の結果を返信する必要がない処理である。

請求項９に記載の発明は、前記請求項１〜請求項８の何れか１項記載の記憶媒体管理制御装置を備え、原稿画像から画像を読み取る画像読取部、画像情報に基づいて記録用紙に画像を形成する画像形成部、予め相互に定められた通信手順の下で画像を送信先へ送信するファクシミリ通信制御手段、移動体の一部である使用者との情報の受付報知を行うユーザーインターフェイス部、前記使用者を識別するための使用者識別装置の少なくとも１つを含んでおり、前記使用者からの指示に基づいて、相互に連携しあって画像処理を実行する画像処理装置である。

請求項１０に記載の発明は、コンピュータを、前記請求項１〜請求項８の何れか１項記載の記憶媒体管理制御装置として実行させる記憶媒体管理制御プログラムである。

請求項１記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。

請求項２に記載の発明によれば、特に省エネ中の記憶媒体制御に際して、情報の記憶状態を確実に保持する機能を維持しつつ、常に、高速転送に対応することができる。

請求項３に記載の発明によれば、自動記憶保持機能が動作を実行する時期を特定することができる。

請求項４に記載の発明によれば、本構成を有しない場合に比べて、適正な割込処理実行のためのタイマのタイムアップ時間を設定することができる。

請求項５に記載の発明によれば、例えば、ネットワークやＵＳＢが外部とのＤＭＡ転送経路を確立することができる。

請求項６、７に記載の発明によれば、割込処理実行の効果を確実にすることができる。

請求項８に記載の発明によれば、本構成を有しない場合に比べて、割込処理時間を短くすることができる。

請求項９に記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。

請求項１０に記載の発明によれば、情報記憶媒体との間で高速転送するときに、情報記憶媒体の自動記憶保持機能が働くことが無いように管理することができる。

本実施の形態に係る画像処理装置を含む通信回線網接続図である。 本実施の形態に係る画像処理装置の概略図である。 本実施の形態に係るメインコントローラの制御ブロック図である。 本実施の形態に係るメモリ制御部（ＤＭＡコントローラ）と、システムメモリ（ＤＲＡＭ）とのアクセス情報を示す制御ブロック図である。 システムメモリへのアクセス状態を示すタイミングチャートであり、（Ａ）は本実施の形態、（Ｂ）は比較例である。 本実施の形態における、システムメモリ監視制御ルーチンを示すフローチャートである。

（ネットワーク）
図１に示される如く、本実施の形態に係る画像処理装置１０は、インターネット等のネットワーク通信回線網１２に接続されている。図１では、２台の画像処理装置１０が接続されているが、この数は限定されるものではなく、１台でもよいし、３台以上であってもよい。

また、このネットワーク通信回線網１２には、情報端末機器としての複数のホストコンピュータ（「ＰＣ」（パーソナルコンピュータ））１４が接続されている。図１では、２台のホストコンピュータ１４が接続されているが、この数は限定されるものではなく、１台でもよいし、３台以上であってもよい。また、情報端末機器としては、ホストコンピュータ１４に限定されるものではなく、さらには有線接続である必要もない。すなわち、無線によって情報を送受信する通信回線網であってもよい。

図１に示される如く、画像処理装置１０は、ホストコンピュータ１４から当該画像処理装置１０に対して遠隔で、例えば画像データを転送して画像形成（プリント）処理が指示される場合、或いは使用者（ユーザー）が画像処理装置１０の前に立ち、各種操作によって、例えば、複写（コピー）、スキャン（画像読取）、ファクシミリ送受信等の処理が指示される場合がある。

（画像処理装置）
図２には、本実施の形態に係る画像処理装置１０が示されている。

画像処理装置１０は、記録用紙に画像を形成する画像形成部１６と、原稿画像を読み取る画像読取部１８と、ファクシミリ通信制御回路２０を備えている。画像処理装置１０は、メインコントローラ２２を備えており、画像形成部１６、画像読取部１８、ファクシミリ通信制御回路２０を制御して、画像読取部１８で読み取った原稿画像の画像データを一時的に記憶したり、読み取った画像データを画像形成部１６又はファクシミリ通信制御回路２０へ送出したりする。

メインコントローラ２２にはインターネット等のネットワーク通信回線網１２が接続され、ファクシミリ通信制御回路２０には電話回線網２４が接続されている。メインコントローラ２２は、例えば、ネットワーク通信回線網１２を介してホストコンピュータ１４（図１参照）と接続され、画像データを受信したり、ファクシミリ通信制御回路２０を介して電話回線網２４を用いてファクシミリ受信及びファクシミリ送信を実行する役目を有している。

画像読取部１８は、原稿を位置決めする原稿台と、原稿台に置かれた原稿の画像を走査して光を照射する走査駆動系と、走査駆動系の走査により反射又は透過する光を受光して電気信号に変換するＣＣＤ等の光電変換素子と、が設けられている。

画像形成部１６は、感光体を備え、感光体の周囲には、感光体を一様に帯電する帯電装置と、画像データに基づいて光ビームを走査する走査露光部と、前記走査露光部によって走査露光されることで形成された静電潜像を現像する画像現像部と、現像化された感光体上の画像を記録用紙へ転写する転写部と、転写後の感光体の表面をクリーニングするクリーニング部と、が設けられている。また、記録用紙の搬送経路上には、転写後の記録用紙上の画像を定着する定着部を備えている。

（画像処理装置の制御系ハードウェア）
図３は、画像処理装置１０の制御系であるメインコントローラ２２のハードウェアの概略図である。

メインコントローラ２２は、通信用Ｉ／Ｆとして機能する素子（ＩＣチップ等）であるＰＨＹ（physical layer）５０を備えている。ＰＨＹ５０は、前述したネットワーク通信回線網１２における画像処理装置１０への引き込み線として適用されるケーブル（１００ＢＡＳＥ−Ｔや１０００ＢＡＳＥ−Ｔ等）５２をメインコントローラ２２に接続し、受信する論理信号を実際の電気的な信号に変換する役目を有している。

なお、ＰＨＹ５０には、上記のようにネットワーク通信回線網１２と、物理的なケーブル５２（ＧｂＥ）を介して直接接続される場合の他、無線機器を介在する場合もあり得る。

ＰＨＹ５０は、メインコントローラ２２のＡＳＳＰ（Application Specific Standard Produce）５４に接続されている。ＡＳＳＰ５４は、ＣＰＵ５６、ネット制御部５８、メモリ制御部６０、ＲＯＭ制御部６１、ＨＤＤ制御部６３、ＰＣＩｅ（PCI express）制御部６５、ＤＭＡ制御部６７を備えており、それぞれ、相互に通信可能に接続されている。

ＡＳＳＰ５４のメモリ制御部６０には、メモリバス６２Ａを介してシステムメモリ６４が接続され、ＲＯＭ制御部６１には、ＲＯＭバス６２Ｂを介してＲＯＭ６６が接続され、ＨＤＤ制御部６３にはＨＤＤ６９が接続されている。なお、ＡＳＳＰ５４にはＰＣＩｅ制御部６５を経由して、画像処理ＬＳＩ６８が接続されている。

システムメモリ６４には、ＤＲＡＭが適用され、ＤＭＡ制御部６１を使用することで、ＣＰＵ５６の制御機能を介さずに、後述するネットワークインターフェイス７０（図４参照）や、ＨＤＤ６９や、後述するＵＳＢインターフェイス７２（図４参照）に接続されたデバイスとシステムメモリとの間で、情報を直接やりとりする（転送する）ＤＭＡ転送が可能となっている。

画像処理ＬＳＩ６８は、画像処理装置１０に接続された処理部を制御する主体であり、前述した画像形成部１６、画像読取部１８、ファクシミリ通信制御回路２０、ＵＩタッチパネル３０が接続されている。なお、デバイスは上記に限らず、例えばＩＣカードリーダが接続される場合がある。

ＣＰＵ５６はＣＰＵコア５６Ａとキャッシュメモリ５６Ｂで構成され、主たるＣＰＵの機能を実行する役目を有し、予め定められたプログラムに従って、ネット制御部５８、メモリ制御部６０の動作を制御すると共に、画像処理ＬＳＩ６８を制御して、画像処理装置１０に接続されているデバイス（画像形成部１６、画像読取部１８、ファクシミリ通信制御回路２０、並びにＵＩタッチパネル３０、並びにＨＤＤ６９等）の動作を制御する。キャッシュ機能が有効になっている場合は、ＣＰＵの命令や頻繁に使用されるデータが一時的にキャッシュメモリに保持される。

図４は、前記ＤＭＡコントローラの機能を説明するブロック図である。

メモリ制御部６０のＣＰＵ７４には、バスブリッジ７６が接続されている。このバスブリッジ７６には、複数の高速転送機能を持つインターフェイスである、ＳＡＴＡインターフェイス７８、ネットワークインターフェイス７０、ＵＳＢインターフェイス７２が接続されている。

ＳＡＴＡインターフェイス７８には、ハードディスクドライブ６９が接続されている。メモリ制御部６０では、ＣＰＵ７４を介さずに、当該ハードディスクドライブ６９と前記システムメモリ（ＤＲＡＭ）６４との間でＤＭＡ転送を可能にする。

ネットワークインターフェイス７０は、ネット制御部５８、ＲＨＹ５０、並びにケーブル５２（ＧｂＥ）を介して通信回線網１２に接続されている。メモリ制御部６０では、ＣＰＵ７４を介さずに、例えば、ＰＣ１４と前記システムメモリ（ＤＲＡＭ）６４との間でＤＭＡ転送を可能にする。

ＵＳＢインターフェイス７２には、図示は省略したが、情報を送受信可能なデバイス（ＵＳＢメモリ、ＳＤカード、ハードディスク、音楽記録デバイス、映像記録デバイス等）が接続可能となっている。メモリ制御部６０では、ＣＰＵ７４を介さずに、この情報を送受信可能なデバイスと前記システムメモリ（ＤＲＡＭ）６４との間でＤＭＡ転送を可能にする。

ここで、システムメモリ６４として適用されたＤＲＡＭでは、セルフリフレッシュ機能を備えている。すなわち、メモリ制御部６０において、システムメモリ６４を監視し、当該システムメモリ６４内の記憶（電荷量）が落ちて情報の記憶保持ができなくなることを回避するためのリフレッシュを指示する必要がない。

システムメモリ６４のセルフリフレッシュ機能では、予め定められた一定期間、何もアクセス（情報のやりとり）が無いと、自動的にリフレッシュ動作を実行するものである。言い換えれば、メモリ制御部６０に電力が供給されていない状態でも、記憶保持の回復が可能となる。

ところで、前述したＤＭＡ転送が実行されようとしたとき、上記セルフリフレッシュ機能の動作が実行されている間は、情報のやりとりができない状況が発生する。

そこで、本実施の形態では、メモリ制御部６０において、前記一定期間である、セルフリフレッシュ移行時間ｔsr-itよりも短いインタバル（時間ｔtimer）で、システムメモリ６４に対して割込処理を行うことで、前記セルフリフレッシュ機能の動作の実行を回避するようにした。より具体的には、このセルフリフレッシュ機能の動作実行回避のため、ＣＰＵ７４には、タイマ８０が接続されている。このタイマ８０は、前記セルフリフレッシュ移行時間ｔsr-itよりも短いインタバルである時間ｔtimerを計時するものである（ｔtimer＜ｔsr-it）。

図５は、システムメモリ６４の動作タイミングチャートである。なお、図５（Ａ）が本実施の形態であり、図５（Ｂ）はその比較例となる。比較例は例えば、「タイマ無し」としているが、タイマ８０を設けるが、タイマ時間を調整可能とし、本実施の形態の特徴である、セルフリフレッシュの動作回避を必要としない場合は、意図的にｔtimer＞ｔsr-itとする場合もある。

図５（Ａ）及び（Ｂ）において、記号「Ｍ．Ａ」はメモリアクセス（Memory Acces）中、記号「Ｓ．Ｒ」はセルフリフレッシュ（Self Refresh）中、記号「Idle」は、メモリ非アクセス中であることを示す。

図５（Ａ）において、「Idle」期間（図５（Ａ）の時間ｔ１、ｔ４参照）では、「Ｍ．Ａ」の終了時点から、タイマ８０による計時が開始されるが、時間ｔ１、ｔ４の「Idle」期間では、時間ｔtimerよりも短いので、セルフリフレッシュの動作は発生しない。

また、図５（Ａ）において、「Idle」期間（図５（Ａ）の時間ｔ２、ｔ３参照）では、「Ｍ．Ａ」の終了時点から、タイマ８０による計時が開始され、時間ｔtimerが経過すると、セルフリフレッシュ移行時間ｔsr-itに到達する前に、割込処理が実行されることになる。

このように、本実施の形態では、図５（Ａ）の「Idle」期間（図５（Ａ）の時間ｔ２、ｔ３参照）において、タイマ８０による計時時間ｔtimerになった時点で、割込処理をかけており、この結果、連続した「Idle」期間が、セルフリフレッシュ移行時間ｔsr-itを超えることがなく、結果として、セルフリフレッシュ時間（図５（Ｂ）に示す移動、動作、復帰時間の加算値）よりも短い、割込処理が実行され、システムメモリ６４が起動することで、当該システムメモリ６４内の情報の保持がなされる。なお、割込処理時間を、セルフリフレッシュの動作時間よりも短くする手段として、割込処理による結果を返信する必要がないようにすればよい。

一方、図５（Ｂ）において、２番目の「Idle」期間（図５（Ａ）の時間ｔ６参照）では、「Ｍ．Ａ」の終了時点から、タイマ８０による計時が開始され、セルフリフレッシュ移行時間ｔsr-itに到達し、セルフリフレッシュの移行、動作、復帰が開始される。このき間は、システムメモリ６４にアクセスできない時間となる。

以下、本実施の形態の作用を説明する。

図６は、メモリ制御部６０におけるシステムメモリ６４を監視し、当該システムメモリ６４がセルフリフレッシュ動作へ移行することを回避するための制御フローチャートである。

ステップ１００では、システムメモリ６４にアクセス中か否かが判断され、肯定判定（アクセス中）された場合は、このルーチンは終了する。

また、ステップ１００で否定判定（非アクセス）された場合は、ステップ１０２へ移行してタイマ８０の計時時間ｔcountをリセット・スタートさせ、ステップ１０４へ移行する。

ステップ１０４では、タイマ８０が起動してから、システムメモリ６４にアクセスがあったか否かが判断される。このステップ１０４において肯定判定、すなわち、アクセスがあった場合は、ステップ１０６へ移行して、タイマ８０の計時をストップして、このルーチンは終了する。

また、ステップ１０４において否定判定、タイマ８０が起動してからシステムメモリ６４にアクセスが無い場合は、ステップ１０８へ移行して、割込時間ｔtimerを読み出し、次いでステップ１１０へ移行して、現在のタイマ８０の計時時間ｔcountと、ステップ１０８で読み出した割込時間ｔtimerを比較する。

このステップ１１０において、ｔcount＜ｔtimerと判定された場合は、割込処理の時期ではない、言い換えれば、セルフリフレッシュ移行動作が起きない時期であるため、ステップ１０４へ戻り、上記工程を繰り返す。

また、ステップ１１０において、ｔcount≧ｔtimerと判定された場合は、割込処理の時期、言い換えれば、セルフリフレッシュ移行動作が起きる時期に迫っていると判断し、ステップ１１２へ移行して割込処理を実行し、ステップ１０４に戻る。このステップ１１２における割込処理は並行処理されており、割込処理の中でメモリアクセスが発生するため、今回のステップ１０４の判定は肯定判定（Ｙes）となり、ステップ１０６へ移行してタイマをストップさせて、このルーチンは終了する。

割込処理は、前記セルフリフレッシュのために必要な時間（図５（Ｂ）に示す、セルフリフレッシュの移行時間、セルフリフレッシュの動作時間、セルフリフレッシュからの復帰時間を加算した時間よりも短い時間である。また、通常システムメモリ６４へのアクセスでは、割込処理による結果を返信する必要がないようにすれば、より短い時間となる。

システムメモリ６４は、記憶している情報の保持のためにセルフリフレッシュ機能が実行される。例えば、画像処理装置１０において、節電を強化するために、セルフリフレッシュ動作回数が、節電強化しない場合よりも多くなる可能性がある。

一方で、外部からシステムメモリ６４へのＤＭＡ転送がなされる時期は、事前に把握することができず、前記セルフリフレッシュ動作回数が増える分、ＤＭＡ転送が不能な時期が増えることになる。

そこで、本実施の形態では、メモリ制御部６０において、セルフリフレッシュ動作を回避するための割込処理を行い、ＤＭＡ転送が不能な時期を軽減した。

なお、割込処理は、ＣＰＵ７４のキャッシュメモリを無効とすることが好ましい。或いは、ＣＰＵ７４におけるキャッシュメモリを対象にせず、システムメモリ６４自体が動作するプログラムを組み込むようにしてもよい。これにより、ＣＰＵのキャッシュメモリを無効にする必要がない。

また、タイマ８０で計時する割込処理ｔtimerは、セルフリフレッシュ移行時間ｔsr-itよりも短ければよいが、ｔtimer×１．５＝ｔsr-it程度にすることが好ましい。

また、タイマ８０よりも優先順位の高いハンドラの処理時間の合計を計算し、当該合計時間にセルフリフレッシュ移行時間ｔsr-itを減算した値を、割込時間ｔtimerとしてもよい。

１０ 画像処理装置
１２ ネットワーク通信回線網
１４ ホストコンピュータ（ＰＣ）
１６ 画像形成部
１８ 画像読取部
２０ ファクシミリ通信制御回路
２２ メインコントローラ
２４ 電話回線網
５０ ＰＨＹ
５２ ケーブル
５４ ＣＰＵ
５６ ＣＰＵコア制御部
５８ ネット制御部
６０ メモリ制御部
６２Ａ メモリバス
６２Ｂ ＲＯＭバス
６６ ＲＯＭ
６８ 画像処理ＬＳＩ
６９ ハードディスクドライブ
７０ ネットワークインターフェイス
７２ ＵＳＢインターフェイス
７４ ＣＰＵ
７６ バスブリッジ
７８ ＳＡＴＡインターフェイス
８０ タイマ

Claims (10)

1. 電荷を蓄えることで記憶した情報が保持されており、情報のやりとりがない期間が予め定めた期間となった場合に、自身が自動的に記憶保持動作を実行する自動記憶保持機能を備えた情報記憶媒体と、
   前記情報記憶媒体とアクセスし、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出すメモリアクセス制御部と、
   前記メモリアクセス制御部に対して、前記情報記憶媒体に情報を書き込み、或いは当該情報記憶媒体から情報を読み出しを実行させるように制御する記憶媒体制御手段と、
   前記メモリアクセス制御部に対して、前記記憶媒体制御手段の制御機能を介さずに、直接、前記情報記憶媒体との間で情報の転送を実行させるように制御する直接情報転送制御手段と、
   前記直接情報転送制御手段が情報転送可能状態である場合に、情報のやりとりがない期間が少なくとも前記予め定めた期間よりも短い所定の期間に達した時点で、前記情報記憶媒体からの情報のやりとりを必要とする割込処理を前記メモリアクセス制御部に実行させる割込処理指示手段と、
   を有する記憶媒体管理制御装置。
2. 少なくとも前記記憶媒体制御手段に対して、電力を供給する、或いは電力供給を遮断する何れかの状態で遷移させる電力供給制御手段をさらに有し、電力供給遮断中に、前記情報記憶媒体における自動記憶保持機能を動作可能状態とする請求項１記載の記憶媒体管理制御装置。
3. 前記予め定めた期間が、前記情報記憶媒体に対する情報やりとりが終了した時点から前記記憶保持動作の実行に移行するまでの準備時間である請求項１又は請求項２記載の記憶媒体管理制御装置。
4. 前記割込処理指示手段がタイマを備え、当該タイマのタイムアップ時間ｔtimerと、前記準備時間ｔsr-itとの関係が、ｔtimer＜ｔsr-itである請求項３記載の記憶媒体管理制御装置。
5. 前記直接情報転送制御手段の情報転送可能状態が、通信回線制御手段又はインターフェイスを介して、通信回線網又は周辺機器との間で情報のやりとりが実行可能に確立している状態である請求項１〜請求項４の何れか１項記載の記憶媒体管理制御装置。
6. 前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、前記割込処理の命令群の中に、前記一時記憶部の機能を一時的に禁止する命令を付加する請求項１〜請求項５の何れか１項記載の記憶媒体管理制御装置。
7. 前記割込処理指示手段による割込で処理を行う命令処理装置の中に一時記憶部を備え、かつ当該一時記憶部が有効となっている場合、一時記憶部が機能しないように、割込処理の命令群を構築する請求項１〜請求項５の何れか１項記載の記憶媒体管理制御装置。
8. 前記割込処理指示手段による割込処理が、処理の結果を返信する必要がない処理である請求項１〜請求項5の何れか１項記載の記憶媒体管理制御装置。
9. 前記請求項１〜請求項８の何れか１項記載の記憶媒体管理制御装置を備え、原稿画像から画像を読み取る画像読取部、画像情報に基づいて記録用紙に画像を形成する画像形成部、予め相互に定められた通信手順の下で画像を送信先へ送信するファクシミリ通信制御手段、移動体の一部である使用者との情報の受付報知を行うユーザーインターフェイス部、前記使用者を識別するための使用者識別装置の少なくとも１つを含んでおり、前記使用者からの指示に基づいて、相互に連携しあって画像処理を実行する画像処理装置。
10. コンピュータを、前記請求項１〜請求項８の何れか１項記載の記憶媒体管理制御装置として実行させる記憶媒体管理制御プログラム。