JP5832368B2 - エンジニアリング装置 - Google Patents

エンジニアリング装置 Download PDF

Info

Publication number
JP5832368B2
JP5832368B2 JP2012105604A JP2012105604A JP5832368B2 JP 5832368 B2 JP5832368 B2 JP 5832368B2 JP 2012105604 A JP2012105604 A JP 2012105604A JP 2012105604 A JP2012105604 A JP 2012105604A JP 5832368 B2 JP5832368 B2 JP 5832368B2
Authority
JP
Japan
Prior art keywords
tracking
memory
control program
data
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012105604A
Other languages
English (en)
Other versions
JP2013235311A (ja
Inventor
大輔 杉内
大輔 杉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012105604A priority Critical patent/JP5832368B2/ja
Publication of JP2013235311A publication Critical patent/JP2013235311A/ja
Application granted granted Critical
Publication of JP5832368B2 publication Critical patent/JP5832368B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Stored Programmes (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

この発明は、プラントを制御するためのプログラマブルコントローラのCPUを二重化したCPU二重化システムにおけるプログラムを作成するエンジニアリング装置に関するものである。
従来のCPU二重化プログラマブルコントローラにおいては、どの変数をトラッキング対象とするかは、ユーザがプログラム設計または作成時に判断し、手動で設定する方法が一般的である。変数宣言が不要でメモリのアドレスを直に変数として使用できるエンジニアリングツールを備えたプログラマブルコントローラでは、変数をトラッキング領域のメモリに割付ける作業は不要であるが、上記と同様に、どのメモリをトラッキング対象とするかはユーザの判断により手動で設定している。
近年では、ユーザのプログラム設計・作成負担を軽減することを目的として、あらかじめトラッキングするメモリの範囲を設定し、作成したプログラムをコンパイルする際に、変数エディタで定義した変数に対しては上記で設定したトラッキング範囲のメモリを割付け、演算用テンポラリ変数に対してはトラッキング範囲外のメモリを自動的に割付ける手法が提案されている(特許文献1参照)。
特開2007−80116号公報(第5〜9頁、図2)
従来のCPU二重化プログラマブルコントローラは、一般的には全ての変数またはメモリについてトラッキング要否をユーザが判断し、手動でトラッキング設定しているため、ユーザのプログラム設計・作成作業の負担が大きい。
特に、大規模なプログラムでは、使用している変数の数も大きくなり、トラッキング設定ミスにより、系切替時にCPU誤動作が生じる可能性が高くなる。
特許文献1では、あらかじめトラッキングするメモリの範囲を設定し、そのメモリをプログラムで使用している変数に割付けていくため、始めに設定したメモリの範囲よりもプログラムで使用しているメモリの点数が小さい場合には、プログラムで使用していない、すなわちトラッキング不要なメモリについてもトラッキングしてしまうことになる。
また、変数エディタで宣言した全ての変数を自動的にトラッキング対象とするため、効率よくトラッキングを行うことができない。
一般的にトラッキング処理実行時は、プログラムを実行することができないため、トラッキングするメモリが多いほど、プログラムの実行時間が遅れてしまう。これは高速なプログラム実行時間が必要とされる制御用コントローラにおいては望ましくないものであった。
この発明は、上述のような課題を解決するためになされたものであり、制御プログラムの作成において、CPU二重化プログラマブルコントローラのトラッキング設定におけるユーザの設計負担を軽減するエンジニアリング装置を得ることを目的とする。

この発明に係わるエンジニアリング装置においては、制御系コントローラから待機系コントローラへ周期的にメモリ情報をトラッキングしながら、プラントを制御するプログラマブルコントローラで実行される制御プログラムを作成するエンジニアリング装置であって、プログラマブルコントローラで実行される制御プログラムをユーザに作成させるプログラムエディタ、プログラムエディタにより作成された制御プログラムをコンパイルするとともに、制御プログラムで使用されるメモリが入出力のいずれの用途で使用されるかの情報をもつ入出力データを作成するコンパイラ、及びこのコンパイラによりコンパイルされた制御プログラムをプログラマブルコントローラへ転送する転送手段を備え、コンパイラは、入出力データを用いて、制御プログラムで使用される各メモリについて、当該メモリが入出力のいずれの用途で使用されるかの情報に基づいて、トラッキングの要否を判定し、トラッキング要のメモリをトラッキングデータとして抽出するトラッキング要否判定手段を有し、転送手段は、トラッキング要否判定手段によって抽出されたトラッキングデータをプログラマブルコントローラに転送するものである。
この発明によれば、制御系コントローラから待機系コントローラへ周期的にメモリ情報をトラッキングしながら、プラントを制御するプログラマブルコントローラで実行される制御プログラムを作成するエンジニアリング装置であって、プログラマブルコントローラで実行される制御プログラムをユーザに作成させるプログラムエディタ、プログラムエディタにより作成された制御プログラムをコンパイルするとともに、制御プログラムで使用されるメモリが入出力のいずれの用途で使用されるかの情報をもつ入出力データを作成するコンパイラ、及びこのコンパイラによりコンパイルされた制御プログラムをプログラマブルコントローラへ転送する転送手段を備え、コンパイラは、入出力データを用いて、制御プログラムで使用される各メモリについて、当該メモリが入出力のいずれの用途で使用されるかの情報に基づいて、トラッキングの要否を判定し、トラッキング要のメモリをトラッキングデータとして抽出するトラッキング要否判定手段を有し、転送手段は、トラッキング要否判定手段によって抽出されたトラッキングデータをプログラマブルコントローラに転送するので、ユーザが手動でトラッキングのための設定を行う必要がなく、ユーザの設計負担を軽減することができる。
この発明の実施の形態1によるプログラマブルコントローラのCPU二重化システムを示す構成図である。 この発明の実施の形態1によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。 この発明の実施の形態1によるエンジニアリングツールの動作を示すフローチャートである。 この発明の実施の形態2によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。 この発明の実施の形態3によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。 この発明の実施の形態4によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。 この発明の実施の形態5によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
実施の形態1.
以下、この発明の実施の形態1を図に基づいて説明する。
図1は、この発明の実施の形態1によるプログラマブルコントローラのCPU二重化システムを示す構成図である。
図1において、プログラマブルコントローラは、制御系コントローラ11と待機系コン
トローラ12と入出力装置14とにより構成されている。
制御系コントローラ11は、制御用プログラムを実行する。待機系コントローラ12は、通常はプログラムを実行せず、制御系コントローラ11が故障によりダウンした際に制御系コントローラ11の動作を引き継ぐ。入出力装置14は、制御系コントローラ11及び待機系コントローラ12の入出力を行うように構成された共通部位である。
トラッキングケーブル13は、制御系コントローラ11の動作を待機系コントローラ12が引き継ぐために、最新のメモリ情報や入出力信号情報を制御系コントローラ11から待機系コントローラ12へ転送するトラッキング処理に用いられるように、制御系コントローラ11と待機系コントローラ12を繋いでいる。
エンジニアリングツール15(エンジニアリング装置)は、ユーザが制御用プログラムを作成するのに用いられる。このエンジニアリングツール15では、メモリのアドレスを直に変数として使用するため、変数宣言は不要である。
図2は、この発明の実施の形態1によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
図2において、エンジニアリングツール15は、記憶装置を有する計算機により、次のように構成されている。
プログラムエディタ21は、ユーザがプログラム言語のラダーを使用して制御用プログラムを作成するのに使用される。初期値設定手段27は、プログラムで使用する各メモリ(アドレスにより特定されるメモリロケーションで、以下、単にメモリという。)の初期値をユーザがプログラムレスでメモリに登録する。この初期値は、全てのメモリについて設定する必要はなく、プラントを制御するために必要なプログラムパラメータとして使用するメモリにのみ設定する。
初期値データ28は、初期値設定手段27で設定した情報を基に作成される、メモリと初期値を含んでいる。
コンパイラ22は、プログラムエディタ21で作成したプログラムをコンパイルし、機械語コード26に変換するとともに、プログラムにおける各メモリの入出力情報を格納した入出力データ23を作成する。また、この作成した入出力データ23を基にして、各メモリのトラッキング要否を判定し、トラッキングデータ25を抽出するトラッキング要否判定機能24(トラッキング要否判定手段)を有する。
転送機能29(転送手段)は、トラッキング要否判定機能24で抽出されたトラッキングデータ25及び初期値データ28及び機械語コード26をプログラマブルコントローラの制御系コントローラ11、待機系コントローラ12に転送する。
入出力データ23は、各メモリについて、プログラムで、入力(当該メモリからの読み出し)としてのみ使用/出力(当該メモリへの書き込み)としてのみ使用/入出力ともに使用、という情報を格納している。
トラッキングデータ25は、トラッキングされるメモリのアドレス群である。
なお、初期値データ28、入出力データ23、機械語コード26、トラッキングデータ25は、記憶装置に格納されている。
次に、図3のフローチャートを用いて、エンジニアリングツールの動作について、詳しく説明する。
まず、ステップ301で、ユーザがプログラムエディタ21を使用して制御用プログラムを作成する。次いで、ステップ302で、ユーザはプログラムで使用するメモリの初期値を初期値設定手段27により設定する。これにより、各メモリの初期値データ28が作成され、この初期値データ28を利用して、プログラムレスでメモリに初期値を登録する。この初期値は、全てのメモリについて設定する必要はなく、プラントを制御するために必要なプログラムパラメータとして使用するメモリにのみ設定する。
次に、ステップ303で、コンパイルを実行することにより、作成したプログラムを機械語コード26に変換し、トラッキング要否判定機能24により、プログラムで使用される各メモリについてトラッキング要否を判定する。
まず、初期値データ28を参照し、初期値設定の有無により(ステップ304)、初期値が設定されているメモリについては、トラッキング要と判定して、トラッキングデータ25とする(ステップ307)。
初期値が設定されていないメモリについては、入出力データ23を参照して、各メモリがプログラムでどういう用途で使用されているかをチェックする(ステップS305)。
出力のみで使用されているメモリは、他のモジュールとのI/F(インタフェース)として使用されるため、トラッキング要と判定してトラッキングデータ25とする(ステップ307)。
入力のみで使用されているメモリは、系切替しても自動的に他のモジュールや機器から信号が入力されるため、トラッキングデータ25には含めない。
入出力両方で使用しているメモリは、系切替後にプログラムの1スキャン目(1回目の実行)で演算結果が出力されるかどうかにより(ステップ306)、出力されないメモリについては、トラッキングデータ25(ステップ307)とし、プログラムの1スキャン目で演算結果が出力されるメモリについては、トラッキングデータ25に含めない。
コンパイルが終了する(ステップ308)と、エンジニアリングツールの転送機能26により、機械語コード26及び初期値データ28及びトラッキングデータ25をプログラマブルコントローラの制御系コントローラ11、待機系コントローラ12に転送するかどうかをユーザが判断し、判断結果に応じて(ステップ309)、必要な場合は転送する(ステップ310)。
実施の形態1によれば、エンジニアリングツール15のコンパイラ22にトラッキング要否判定機能24を設け、初期値データ28と入出力データ23の情報からトラッキングデータ25を抽出するため、ユーザが全てのメモリについてトラッキング要否を判断し、手動でトラッキング設定する必要がなく、ユーザの設計負担を軽減することができる。
また、必要最低限のメモリをトラッキングすることにより、効率的に制御プログラムを実行することができる。
実施の形態2.
以下、この発明の実施の形態2を図に基づいて説明する。
図4は、この発明の実施の形態2によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
図4において、21〜29は図2におけるものと同一のものである。図4では、ユーザがトラッキングしたくないメモリを指定してトラッキングデータ25から除外するためのトラッキング指定除外手段41を備えている。
実施の形態1では、初期値データ28と入出力データ23の情報から、コンパイラ22によってトラッキングデータ25を自動的に抽出するが、例えば、抽出したトラッキングデータ25が想定よりも大きくなると、トラッキング処理時間が大きくなり、最適なプログラム実行時間が確保できなくなる可能性がある。
トラッキングデータ25が想定よりも大きくなる場合は、トラッキングデータをより限定する必要があるため、実施の形態2は、トラッキング指定除外手段41を設けて、ユーザがトラッキングしたくないメモリをあらかじめ指定し、指定されたメモリについては、トラッキングデータ25から除外するようにする。
実施の形態2によると、指定したメモリをトラッキングデータから除外するためのトラッキング指定除外手段41をエンジニアリングツール15に備えたことにより、コンパイラ22で抽出したトラッキングデータ25が大きすぎて、最適なプログラム実行時間を実現できない場合でも、トラッキングデータをより限定することができるので、トラッキング及び制御プログラムの実行を効率的に行うことができる。
実施の形態3.
以下、この発明の実施の形態3を図5に基づいて説明する。
図5は、この発明の実施の形態3によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
図5において、21〜29、41は図4におけるものと同一のものである。図5では、抽出されたトラッキングデータ25が、1スキャン(1回の転送動作)で制御系コントローラから待機系コントローラにトラッキング転送できる容量以内かどうかをチェックするトラッキング転送容量チェック機能51(トラッキング転送容量チェック手段)と、このトラッキング転送容量チェック機能51でチェックした結果を基に、トラッキング転送できる容量よりどれだけ多いかを示すトラッキング転送容量残量を表示するトラッキング転送残量表示機能52(トラッキング転送残量表示手段)を備えている。
制御系コントローラ11から待機系コントローラ12に対して、トラッキング転送する場合、1スキャンにトラッキング転送できる容量は限られているため、実施の形態3では、抽出したトラッキングデータ25を参照して、トラッキング転送容量以内かどうかをチェックするトラッキング転送容量チェック機能51を備える。
また、チェック結果として、どれだけトラッキング転送容量をオーバーしているかを示すトラッキング転送容量残量を表示するトラッキング転送残量表示機能52を備える。
チェックの結果、トラッキング転送容量を超えた場合は「−1Kワード」のように、マイナス符号と超えた分の容量を表示する。この場合は、トラッキング指定除外手段41により、トラッキングデータを削減すればよい。
実施の形態3によれば、トラッキングデータ25をチェックして、トラッキング転送容量の残量を表示することにより、トラッキングデータ25がトラッキング転送容量に収まっているかどうかを容易に確認することができ、トラッキングデータの調整におけるユーザ設計負担を軽減することができる。
実施の形態4.
以下、この発明の実施の形態4について説明する。
図6は、この発明の実施の形態4によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
図6において、21〜29及び41は図4におけるものと同一である。図6では、トラッキング指定除外手段41でトラッキングデータから除外していたメモリがプログラムの編集によってトラッキングが必要になった場合に、トラッキング指定除外を解除するようにメッセージを表示するトラッキング指定除外解除通知機能61(トラッキング指定除外解除通知手段)を備えている。
プログラムを追加・修正した場合、トラッキング指定除外手段41によりトラッキング範囲から除外していたメモリが、プログラムを編集したことで、トラッキングが必要となることも考えられる。
プログラムの編集によってトラッキングが必要となったにも関わらず、ユーザがトラッキング指定除外を解除することなく、プログラマブルコントローラ11、12にトラッキングデータ25を転送してしまうと、誤ったトラッキングデータでトラッキングを行って
しまい、系切替時にCPU誤動作する可能性がある。
これを防止するため、トラッキング指定除外解除通知機能61は、プログラムを編集、コンパイル後に抽出したトラッキングデータ25で、新たにトラッキング必要と判定されたメモリに対し、トラッキング指定除外手段41で指定されているかどうかをチェックし、指定されている場合はトラッキング指定除外を解除するようにメッセージを表示する。
実施の形態4によれば、プログラムの編集によって、トラッキング指定除外手段41でトラッキングデータから除外していたメモリのトラッキングが必要になった場合に、トラッキング指定除外を解除するようにメッセージを表示するため、トラッキング指定除外の解除し忘れを容易に防止でき、プログラム編集時のトラッキング範囲の調整におけるユーザ設計負担を軽減することができる。
実施の形態5.
以下、この発明の実施の形態5を図7に基づいて説明する。
図7は、この発明の実施の形態5によるCPU二重化システムのエンジニアリングツールの詳細を示す構成図である。
図7において、21〜29は図2におけるものと同一である。図7では、ユーザがトラッキングするメモリを設定するトラッキング設定手段71を有し、その設定範囲にプログラムで使用していないメモリが含まれている場合は、トラッキング転送容量を削減するため、そのメモリをトラッキングデータから除外するトラッキング転送容量削減機能72(トラッキング転送容量削減手段)を備えている。
実施の形態5では、ユーザがトラッキングするメモリを設定するトラッキング設定手段71を備え、ユーザがトラッキング設定したメモリと、初期値データ28及び入出力データ23から抽出したトラッキングが必要なメモリを併せてトラッキングデータ25とすることが可能になる。
ユーザがトラッキングするメモリを設定する場合には、プログラムで使用しているメモリ一点一点を設定するのは時間と労力がかかるため、未使用のメモリも含めて、ある程度まとまった範囲で設定することが多い。
しかし、この場合プログラムで未使用すなわち本来トラッキング不要なメモリについてもトラッキングしてしまうので不効率である。
これを防止するため、コンパイラ22にトラッキング転送容量削減機能72を設け、トラッキング設定手段71において設定された範囲にプログラムで未使用のメモリがないかどうかを入出力データ23を参照してチェックし、未使用のメモリがあった場合は、そのメモリを除外したトラッキングデータ25を抽出するようにする。
実施の形態5によれば、ユーザがトラッキングするメモリを設定するトラッキング設定手段71及びトラッキング転送容量削減機能72をエンジニアリングツールに備え、トラッキング設定手段71においてユーザが設定した範囲にプログラムで未使用のメモリが含まれる場合でも、そのメモリをトラッキングデータから除外することにより、トラッキング転送容量を削減し、トラッキング及び制御プログラムの実行を効率的に行うことができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
11 制御系コントローラ
12 待機系コントローラ
13 トラッキングケーブル
14 入出力装置
15 エンジニアリングツール
21 プログラムエディタ
22 コンパイラ
23 入出力データ
24 トラッキング要否判定機能
25 トラッキングデータ
26 機械語コード
27 初期値設定手段
28 初期値データ
29 転送機能
41 トラッキング指定除外手段
51 トラッキング転送容量チェック機能
52 トラッキング転送残量表示機能
61 トラッキング指定除外解除通知
71 トラッキング設定手段
72 トラッキング転送容量削減機能

Claims (5)

  1. 制御系コントローラから待機系コントローラへ周期的にメモリ情報をトラッキングしながら、プラントを制御するプログラマブルコントローラで実行される制御プログラムを作成するエンジニアリング装置であって、
    上記プログラマブルコントローラで実行される制御プログラムをユーザに作成させるプログラムエディタ、
    上記プログラムエディタにより作成された制御プログラムをコンパイルするとともに、上記制御プログラムで使用されるメモリが入出力のいずれの用途で使用されるかの情報をもつ入出力データを作成するコンパイラ、
    及びこのコンパイラによりコンパイルされた制御プログラムを上記プログラマブルコントローラへ転送する転送手段を備え、
    上記コンパイラは、上記入出力データを用いて、上記制御プログラムで使用される各メモリについて、当該メモリが入出力のいずれの用途で使用されるかの情報に基づいて、トラッキングの要否を判定し、トラッキング要のメモリをトラッキングデータとして抽出するトラッキング要否判定手段を有し、
    上記転送手段は、上記トラッキング要否判定手段によって抽出された上記トラッキングデータを上記プログラマブルコントローラに転送することを特徴とするエンジニアリング装置。
  2. 制御系コントローラから待機系コントローラへ周期的にメモリ情報をトラッキングしながら、プラントを制御するプログラマブルコントローラで実行される制御プログラムを作成するエンジニアリング装置であって、
    上記プログラマブルコントローラで実行される制御プログラムをユーザに作成させるプログラムエディタ、
    上記プログラムエディタにより作成された制御プログラムをコンパイルし、上記制御プログラムで使用されるメモリが入出力のいずれの用途で使用されるかの情報をもつ入出力データを作成するとともに、
    上記入出力データを用いて、上記制御プログラムで使用される各メモリについてトラッキングの要否を判定し、トラッキング要のメモリをトラッキングデータとして抽出するトラッキング要否判定手段を有するコンパイラ、
    このコンパイラによりコンパイルされた制御プログラムを上記プログラマブルコントローラへ転送する転送手段、
    ユーザがメモリを指定することによって、上記トラッキングデータから上記指定されたメモリを除外するトラッキング指定除外手段、
    及び上記トラッキング指定除外手段でトラッキングデータから除外されたメモリが、上記制御プログラムの編集に伴い、トラッキングが必要になった場合に、トラッキング指定除外を解除するようにメッセージを表示するトラッキング指定除外解除通知手段を備え
    上記転送手段は、上記トラッキング要否判定手段によって抽出され、かつ上記トラッキング指定除外手段によって除外されたメモリ以外の上記トラッキングデータを上記プログラマブルコントローラに転送することを特徴とするエンジニアリング装置。
  3. 制御系コントローラから待機系コントローラへ周期的にメモリ情報をトラッキングしながら、プラントを制御するプログラマブルコントローラで実行される制御プログラムを作成するエンジニアリング装置であって、
    上記プログラマブルコントローラで実行される制御プログラムをユーザに作成させるプログラムエディタ、
    上記プログラムエディタにより作成された制御プログラムをコンパイルするとともに、上記制御プログラムで使用されるメモリが入出力のいずれの用途で使用されるかの情報をもつ入出力データを作成するコンパイラ、
    このコンパイラによりコンパイルされた制御プログラムを上記プログラマブルコントローラへ転送する転送手段、
    及びユーザがトラッキングするメモリ範囲を設定するトラッキング設定手段を備え、
    上記コンパイラは、上記入出力データを用いて、上記制御プログラムで使用される各メモリについてトラッキングの要否を判定し、トラッキング要のメモリをトラッキングデータとして抽出するトラッキング要否判定手段と、
    上記トラッキング設定手段により設定されたメモリ範囲に、上記制御プログラムで未使用のメモリが含まれている場合は、当該メモリをトラッキングデータから除外するトラッキング転送容量削減手段を有し、
    上記トラッキング要否判定手段は、上記トラッキング転送容量削減手段により除外されたメモリ以外の上記メモリ範囲内のメモリを上記トラッキングデータに含め
    上記転送手段は、上記トラッキング要否判定手段によって抽出された上記トラッキングデータを上記プログラマブルコントローラに転送することを特徴とするエンジニアリング装置。
  4. ユーザがメモリを指定することによって、上記トラッキングデータから上記指定されたメモリを除外するトラッキング指定除外手段を備えたことを特徴とする請求項1または請求項記載のエンジニアリング装置。
  5. 上記トラッキングデータが、1スキャンで制御系コントローラから待機系コントローラにトラッキング転送できる容量以内かどうかをチェックするトラッキング転送容量チェック手段、
    及びこのトラッキング転送容量チェック手段によるチェック結果を基に、上記トラッキングデータがトラッキング転送容量よりどれだけ多いかを示すトラッキング転送容量残量を表示するトラッキング転送残量表示手段を備えたことを特徴とする請求項1〜請求項4のいずれか一項記載のエンジニアリング装置。
JP2012105604A 2012-05-07 2012-05-07 エンジニアリング装置 Expired - Fee Related JP5832368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012105604A JP5832368B2 (ja) 2012-05-07 2012-05-07 エンジニアリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012105604A JP5832368B2 (ja) 2012-05-07 2012-05-07 エンジニアリング装置

Publications (2)

Publication Number Publication Date
JP2013235311A JP2013235311A (ja) 2013-11-21
JP5832368B2 true JP5832368B2 (ja) 2015-12-16

Family

ID=49761409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105604A Expired - Fee Related JP5832368B2 (ja) 2012-05-07 2012-05-07 エンジニアリング装置

Country Status (1)

Country Link
JP (1) JP5832368B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102439610B1 (ko) * 2021-04-02 2022-09-01 엘에스일렉트릭(주) 논리연산장치와의 데이터 통신 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140206A (ja) * 2000-10-31 2002-05-17 Fuji Electric Co Ltd 待機冗長2重化制御装置及びそのアプリケーションプログラム開発装置
JP2002268714A (ja) * 2001-03-13 2002-09-20 Toshiba Corp プログラマブルコントローラの待機切替システム
JP4347839B2 (ja) * 2005-09-16 2009-10-21 三菱電機株式会社 二重化システム

Also Published As

Publication number Publication date
JP2013235311A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5039428B2 (ja) プログラマブルコントローラ及びplcシステム
TWI470383B (zh) 序列程式除錯支援裝置
CN105786537A (zh) 一种热补丁的实现方法和装置
JP6790686B2 (ja) 制御装置、制御方法およびプログラム
EP2733613B1 (en) Controller and program
CN108527403A (zh) 机器人的数据设定系统及其方法、计算机可读取记录介质
JP6866663B2 (ja) プログラマブルコントローラシステム、プログラマブルコントローラ、支援装置、hci装置、二重化プログラマブルコントローラシステム
JP5757098B2 (ja) プログラム作成支援装置、プログラム作成支援方法
JP2010122824A (ja) プログラマブルコントローラのダイアグラムのデバッグシステム、そのプログラミング装置及びそのプログラム
JP4347839B2 (ja) 二重化システム
US10656611B2 (en) Programmable controller
JP5832368B2 (ja) エンジニアリング装置
JP5849592B2 (ja) プログラマブルコントローラシステム、そのプログラミング装置、プログラマブルコントローラ、プログラム、デバッグ方法
JP6292096B2 (ja) プログラマブルコントローラシステム、その支援装置
JP4319082B2 (ja) プログラミングシステム
JP7067273B2 (ja) サポート装置、制御システム、および開発支援プログラム
JP2008226111A (ja) 2重化コントローラシステム、その稼動系コントローラ
JP6076564B2 (ja) システム設計支援ツール
JP5079166B1 (ja) シンボルテーブル生成方法、周辺機器との通信方法およびプログラマブルロジックコントローラ
JP2015022511A (ja) プログラマブルコントローラシステム、その支援装置、プログラム
JP2021152862A (ja) 情報処理装置、情報処理方法、制御プログラム、記録媒体、物品の製造方法
JP4877257B2 (ja) プログラマブルコントローラ、プログラマブルコントローラ支援装置、及びプログラマブルコントローラシステム
JP7499966B2 (ja) 制御装置、及び、アドレス管理方法
JP6099846B2 (ja) 演算ユニット、エンジニアリングツール及びエンジニアリングツールプログラム
JP6289235B2 (ja) ソフトウェア生成方法、ソフトウェア生成装置及びソフトウェア実行装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

LAPS Cancellation because of no payment of annual fees